KR100458770B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100458770B1 KR100458770B1 KR10-2002-0082561A KR20020082561A KR100458770B1 KR 100458770 B1 KR100458770 B1 KR 100458770B1 KR 20020082561 A KR20020082561 A KR 20020082561A KR 100458770 B1 KR100458770 B1 KR 100458770B1
- Authority
- KR
- South Korea
- Prior art keywords
- ldd
- diffusion layer
- ion implantation
- layer
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 48
- 238000005468 ion implantation Methods 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000002019 doping agent Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- -1 LDD nitride Chemical class 0.000 claims 1
- 150000002500 ions Chemical class 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 게이트 전극을 형성한 후 전체 구조 상부에 LDD(Lightly Doped Drain) 산화막을 증착하고, 상기 LDD 산화막 내에 이온 주입층을 형성한 후 RTP(Rapid Temperature Process) 공정을 실시하여 상기 LDD 산화막 내에 주입된 도펀트를 반도체 기판으로 확산시켜 LDD 확산층을 형성함으로써 LDD 확산층의 깊이 및 확산을 감소시킬 수 있으며, 이에 따라, 고집적 반도체 소자에서의 단채널 효과를 억제시킬 수 있는 반도체 소자의 제조방법을 개시한다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 LDD(Lightly Doped Drain) 확산층의 깊이 및 확산을 감소시켜 고집적 반도체 소자에서의 단채널 효과(short channel effect)를 억제시킬 수 있는 반도체 소자의 제조방법을 개시한다.
반도체 소자가 고집적화되어 게이트 전극의 길이가 마이크로미터(㎛)이하로 감소됨에 따라 소자의 단채널 효과(short channel effect)의 증가가 큰 문제로 대두되고 있다. 이러한 단채널 효과는 소오스/드레인(source/drain) 확산층의 채널영역으로의 측면 확산에 의해 유효채널길이(effective channel length)가 감소되어 발생한다. 즉, 소오스/드레인 확산층의 물리적인 거리가 짧아지면서 소오스/드레인 확산층 간의 전기적인 절연이 약해져 여러가지 단채널 효과가 발생하게 된다. 특히 단채널 효과는 채널길이가 0.20㎛ 이하로 감소됨에 따라 더욱 커지고 있다. 심한 경우 유효채널길이가 거의 없어져 소오스에서 드레인으로 직접 전류가 흐르는 펀치 스루우(punch-through) 현상이 발생하며, 이에 따라 게이트 동작 특성이 저하되고 있는 실정이다.
이러한 단채널 효과를 감소시키기 위해서는 확산층의 측면 확산을 최대한 억제하여 유효채널길이를 크게해야 하며, 이를 위해서는 소오스/드레인 확산층의 깊이 감소가 필수적으로 요구된다. 그러나, 상기 소오스/드레인 확산층의 깊이 감소는 고집적 소자에서 접합누설전류(junction leakage current)의 증대를 유발시킨다. 특히, 금속 살리사이드 구조를 사용하고 있는 고속도의 로직소자에서는 금속 살리사이드의 비정상적 성장이나 금속확산 등이 수반되어 더욱 심각한 문제가 되고있다. 그리고, 확산층의 깊이를 감소시키기 위하여 이온주입 깊이를 감소시키면 게이트 전극의 도핑효율이 떨어지는 현상이 유발되므로 역시 그 한계가 있다. 따라서 단채널 효과를 감소시키면서 접합누설전류특성 및 게이트 전극 도핑효율특성을 동시에 확보할 수 있도록 소오스/드레인 확산층 및 게이트 형성방법에 대한 개선이 요구되고 있다.
따라서, 본 발명은 상기에서 설명한 종래 기술의 문제점을 해결하기 위해 안출된 것으로, 고집적 반도체 소자에서의 단채널 효과(short channel effect)를 억제시키기 위하여 LDD(Lightly Doped Drain) 확산층의 깊이 및 확산을 감소시킬 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조방법을 설명하기 위하여 도시한 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
102 : 반도체 기판 104 : 소자 분리막
106 : 게이트 산화막 108 : 폴리실리콘막
110 : 게이트 전극 112 : LDD 산화막
114 : 이온 주입층 116 : LDD 확산층
118 : LDD 질화막 120 : LDD 스페이서
122 : 고농도 확산층 124 : 소오스/드레인 확산층
126 : 금속 살리사이드층
본 발명의 일측면에 따르면, 게이트 전극이 형성된 반도체 기판을 제공하는 단계와, 전체 구조 상부에 LDD 산화막을 증착하는 단계와, LDD 이온주입공정을 실시하여 상기 게이트 전극의 양측으로 노출되는 상기 LDD 산화막 내에 이온 주입층을 형성하는 단계와, 열처리공정을 실시하여 상기 이온 주입층에 주입된 도펀트를 상기 반도체 기판 내로 확산시켜 LDD 확산층을 형성하는 단계와, 전체 구조 상부에 LDD 질화막을 증착한 후 식각공정을 실시하여 상기 게이트 전극의 양측벽에 LDD 스페이서를 형성하는 단계와, 소오스/드레인 이온주입공정을 실시하여 상기 반도체기판에 고농도 확산층을 형성하며, 이로 인해, 상기 LDD 확산층과 상기 고농도 확산층으로 이루어진 소오스/드레인 확산층이 형성되는 단계와, 상기 소오스/드레인 확산층 상부에 잔류하는 상기 이온 주입층과 상기 게이트 전극의 상부에 잔류하는 LDD 산화막을 제거하는 단계를 포함하는 반도체 소자의 제조방법의 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1 내지 도 8은 본 발명의 바람직한 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위해 도시한 단면들로서, 그 일례로 CMOS(Complementary Metal-Oxide-Semiconductor) 소자에서 PMOS 영역을 제외한 NMOS 영역만을 도시한 단면도들이다.
도 1을 참조하면, P형 반도체 기판(102)을 활성영역과 소자분리영역으로 정의하기 위해 STI(Shallow Trench Isolation) 공정을 실시하여 소자 분리막(104)을 형성한 후 NMOS 영역에는 'p-' 불순물인 보론(boron)을 주입하여 P-웰(P-Well)을 형성한다.
이어서, 전체 구조 상부에 게이트 산화막(106) 및 게이트 전극용 폴리실리콘막(108)을 순차적으로 증착한 후 게이트 전극 패턴용 마스크를 이용한 식각공정을실시하여 폴리실리콘막(108) 및 게이트 산화막(106)을 순차적으로 패터닝하여 게이트 전극(110)을 형성한다.
이어서, 전체 구조 상부에 LDD 산화막(112)을 증착한다. 이때, LDD 산화막(112)은 TEOS(TetraEthylOrtho Silicate Glass)을 이용하여 한다. 또한, LDD 산화막(112)은 저유전 물질, 예컨대 SiC, 다공질 실리콘 산화물(SiO2), 불소 함유 실리콘 산화물(SiOF), 불소 함유 산화물 SOG(Sping On Glass) 또는 USG(Un-doped Silicate Glass)를 이용하여 증착할 수 있다.
도 2를 참조하면, LDD 이온주입 마스크를 이용한 LDD 이온주입공정을 실시하여 LDD 산화막(112) 내에 이온 주입층(114)을 형성한다. 이때, LDD 이온주입공정은 적어도 1E15inos/cm2이상의 높은 도즈(dose)로 실시한다. 이로써, 도 3에서 실시되는 RTP(Rapid Temperature Process) 공정시 충분한 양의 도펀트(dopant)들이 반도체 기판(102) 영역까지 확산된다. 한편, 이온 주입층(114)은 LDD 산화막(112)의 상부를 기준으로 LDD 산화막(112)의 두께보다 얇게 형성한다. 즉, LDD 이온주입공정시 'Rp'를 LDD 산화막(112)의 상부를 기준으로 LDD 산화막(112)의 두께보다 낮게 설정한다.
도 3을 참조하면, 전체 구조 상부에 대하여 RTP 공정을 실시하여 이온 주입층(114)에 주입된 도펀트들을 반도체 기판(102)으로 확산시켜 반도체 기판(102)의 일부에 LDD 확산층(116)을 형성한다. 이때, RTP 공정은 900 내지 1100℃에서 10 내지 30초 동안 실시한다.
상기 도 2 및 도 3에서 설명한 바와 같은 방법으로 LDD 확산층(116)을 형성함으로써 기존의 방법에 비해 얇은 확산층(shallow extension junction)을 형성할 수 있다. 또한, LDD 확산층(116)이 채널(channel) 영역으로 확산되어 가는 정도도 억제할 수 있다. 이는, 공정 특성상 LDD 이온주입공정을 이용하여 LDD 확산층(116)을 형성하는 방법보다 RTP 공정을 이용하여 LDD 확산층(116)을 형성하는 방법이 그 공정제어에 있어서 쉽기 때문이다.
도 4를 참조하면, 전체 구조 상부에 LDD 질화막(118)을 증착한다. 이때, LDD 질화막(118)은 LPCVD(Low Presure CVD) 방식을 이용하여 질화막 계열의 물질로 증착한다.
도 5를 참조하면, 전체 구조 상부에 대하여 식각 마스크없이(no mask) 블랭켓(blanket) 또는 에치백(etch back)과 같은 전면 식각 공정을 실시하여 LDD 질화막(118)을 식각한다. 이때, 전면 식각 공정은 산화막과 질화막 간의 식각 선택비가 좋은 식각가스를 사용하여 게이트 전극(110)의 상부 및 양측벽에 LDD 산화막(112)이 잔류되도록 한다. 이로써, 게이트 전극(110) 양측벽의 LDD 산화막(112) 상에는 LDD 스페이서(120)이 형성된다.
도 6을 참조하면, 전체 구조 상부에 소오스/드레인 이온주입 마스크와 LDD 스페이서(120)를 마스크로 이용한 고농도 소오스/드레인 확산층 이온주입공정을 실시한다. 이로써, 반도체 기판(102)에는 깊은 확산층(deep extension junction)인 고농도 확산층(122)이 형성된다. 따라서, 게이트 전극(110)의 양측으로 노출되는 반도체 기판(102)에는 LDD 확산층(120)과 고농도 확산층(122)으로 이루어진소오스/드레인 확산층(124)이 형성된다. 한편, 이온 주입층(114)을 제거하지 않고 소오스/드레인 이온주입공정을 실시하는 이유는 소오스/드레인 이온주입공정과 같이 고농도 이온주입공정을 실시하는 경우 활성영역에 발생하는 일정량의 손상(damage)을 방지하기 위함이다.
도 7을 참조하면, 전체 구조 상부에 대하여 건식식각방식 또는 습식식각방식으로 식각공정을 실시하되, 산화막과 질화막 간의 식각 선택비가 우수한 식각액을 이용하여 실시한다. 이로써, 소오스/드레인 확산층(124) 상에 잔류하는 이온 주입층(114)이 제거되고, 게이트 전극(110)의 상부에 잔류하는 LDD 산화막(112)이 제거된다. 그러나, LDD 스페이서(120)의 하부에 형성된 이온 주입층(114)은 그대로 잔류된다.
도 8을 참조하면, 전체 구조 상부에 코발트(cobalt) 또는 티타늄(titanium)을 이용하여 금속층(미도시)을 증착한다. 그런 다음, 전체 구조 상부에 대하여 RTP공정을 실시한 후 선택적 습식식각공정을 실시하여 반응하지 않고 잔류하는 금속층을 제거한다. 이로써, 소오스/드레인 확산층(124)과 게이트 전극(110)의 상부에는 금속 살리사이드층(metal self align silicide; 126)이 형성된다. 그런 다음, 전체 구조 상부에 대하여 RTP를 방식을 실시하여 금속 살리사이드층(126)을 상변이 시킨다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예들에서 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
이상 설명한 바와 같이, 본 발명에서는 게이트 전극을 형성한 후 전체 구조 상부에 LDD(Lightly Doped Drain) 산화막을 증착하고, 상기 LDD 산화막 내에 이온 주입층을 형성한 후 RTP 공정을 실시하여 상기 LDD 산화막 내에 주입된 도펀트를 반도체 기판으로 확산시켜 LDD 확산층을 형성함으로써 LDD 확산층의 깊이 및 확산을 감소시킬 수 있다. 이로써, 고집적 반도체 소자에서의 단채널 효과를 억제시킬 수 있다.
Claims (6)
- (a) 게이트 전극이 형성된 반도체 기판을 제공하는 단계;(b) 전체 구조 상부에 LDD 산화막을 증착하는 단계;(c) LDD 이온주입공정을 실시하여 상기 게이트 전극의 양측으로 노출되는 상기 LDD 산화막 내에 이온 주입층을 형성하는 단계;(d) 열처리공정을 실시하여 상기 이온 주입층에 주입된 도펀트를 상기 반도체 기판 내로 확산시켜 LDD 확산층을 형성하는 단계;(e) 전체 구조 상부에 LDD 질화막을 증착한 후 식각공정을 실시하여 상기 게이트 전극의 양측벽에 LDD 스페이서를 형성하는 단계;(f) 소오스/드레인 이온주입공정을 실시하여 상기 반도체 기판에 고농도 확산층을 형성하며, 이로 인해, 상기 LDD 확산층과 상기 고농도 확산층으로 이루어진 소오스/드레인 확산층이 형성되는 단계; 및(g) 상기 소오스/드레인 확산층 상부에 잔류하는 상기 이온 주입층과 상기 게이트 전극의 상부에 잔류하는 LDD 산화막을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 LDD 산화막은 TEOS인 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 LDD 이온주입공정은 적어도 1E15ions/cm2의 도즈로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 열처리공정은 RTP 방식으로 실시하되, 상기 RTP 방식은 900 내지 1000℃의 온도 범위내에서 10 내지 30초 동안 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 (g) 단계에서 상기 LDD 스페이서의 하부의 상기 이온 주입층은 그대로 잔류되는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서,상기 (g) 단계후 전체 구조 상부에 금속층을 증착한 후 적어도 한번의 열처리공정과 식각공정을 반복적으로 실시하여 상기 소오스/드레인 확산층 상부와 상기 게이트 전극의 상부에 금속 살리사이드층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0082561A KR100458770B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0082561A KR100458770B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040056035A KR20040056035A (ko) | 2004-06-30 |
| KR100458770B1 true KR100458770B1 (ko) | 2004-12-03 |
Family
ID=37348461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2002-0082561A KR100458770B1 (ko) | 2002-12-23 | 2002-12-23 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100458770B1 (ko) |
-
2002
- 2002-12-23 KR KR10-2002-0082561A patent/KR100458770B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040056035A (ko) | 2004-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6297132B1 (en) | Process to control the lateral doping profile of an implanted channel region | |
| US7154154B2 (en) | MOS transistors having inverted T-shaped gate electrodes | |
| KR20020067795A (ko) | 엘디디 구조를 갖는 모오스 트랜지스터의 제조방법 | |
| KR20030056604A (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| US20090011561A1 (en) | Method of fabricating high-voltage mos having doubled-diffused drain | |
| JP4489467B2 (ja) | 半導体装置の形成方法 | |
| KR100837555B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR20040042913A (ko) | Ｌ자형 스페이서를 채용한 반도체 소자의 제조 방법 | |
| KR19980028403A (ko) | 반도체 소자의 구조 및 제조방법 | |
| US6635522B2 (en) | Method of forming a MOS transistor in a semiconductor device and a MOS transistor fabricated thereby | |
| KR100458770B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20040057528A (ko) | 반도체 소자의 제조 방법 | |
| KR20050009482A (ko) | 반도체 소자의 제조방법 | |
| KR100766270B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100906500B1 (ko) | 반도체소자의 게이트 제조방법 | |
| KR20000066568A (ko) | 반도체 소자의 제조방법 | |
| KR100903277B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100734259B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100376886B1 (ko) | 피모스 트랜지스터의 제조방법 | |
| KR100900152B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100613341B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100301249B1 (ko) | 반도체 소자 제조 방법 | |
| KR100740780B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100268865B1 (ko) | 반도체 소자의 제조방법 | |
| KR100603587B1 (ko) | 반도체소자의 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |