CN103594370A - 一种半导体器件的制造方法 - Google Patents
一种半导体器件的制造方法 Download PDFInfo
- Publication number
- CN103594370A CN103594370A CN201210292719.8A CN201210292719A CN103594370A CN 103594370 A CN103594370 A CN 103594370A CN 201210292719 A CN201210292719 A CN 201210292719A CN 103594370 A CN103594370 A CN 103594370A
- Authority
- CN
- China
- Prior art keywords
- shape groove
- silicon layer
- bowl
- germanium silicon
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 82
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 238000004140 cleaning Methods 0.000 claims abstract description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- 239000013078 crystal Substances 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- 238000010790 dilution Methods 0.000 claims description 11
- 239000012895 dilution Substances 0.000 claims description 11
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 6
- 239000012530 fluid Substances 0.000 claims description 6
- 238000010306 acid treatment Methods 0.000 claims description 5
- 235000011114 ammonium hydroxide Nutrition 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000000243 solution Substances 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 4
- 230000007547 defect Effects 0.000 abstract description 4
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000000428 dust Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Abstract
本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底的源/漏区中形成碗状凹槽或垂直凹槽；依次执行一湿法清洗过程和一高温退火过程；蚀刻所述碗状凹槽或所述垂直凹槽，以形成∑状凹槽；执行一预清洗过程；在所述∑状凹槽中形成嵌入式锗硅层。根据本发明，可以抑制所形成的嵌入式锗硅中的层错缺陷的发生，更好地控制其整体厚度的均一性。
Description
技术领域
本发明涉及半导体制造工艺，具体而言涉及一种形成嵌入式锗硅的方法。
背景技术
随着半导体器件尺寸的不断减小，对于金属-氧化物-半导体场效应晶体管（MOSFET）而言，通常采用各种应力技术来增大通过MOS晶体管的电流，例如双应力线（DSL）、应力记忆技术（SMT）、嵌入式锗硅等。
对于PMOS晶体管而言，尤其是制造工艺节点在45nm以下时，嵌入式锗硅是常用的应力技术。为了给予PMOS晶体管的沟道区足够大的应力，通常先在PMOS晶体管的源/漏区中形成∑状凹槽，再在所述∑状凹槽中外延生长锗硅层。形成所述∑状凹槽的步骤包括：如图1A所示，先利用干法蚀刻在半导体衬底100中形成碗状凹槽101；如图1B所示，再利用湿法蚀刻在所述半导体衬底100的不同晶向上的蚀刻速率的不同，即相对于所述半导体衬底100的水平及垂直方向的蚀刻速率快，其它方向蚀刻速率慢的特点，在所述半导体衬底100中形成∑状凹槽102。
对于所述蚀刻速率相对较慢的晶向而言，例如衬底的<111>晶向，所述湿法蚀刻过程结束之后，所述∑状凹槽的位于该晶向的晶面上将会产生物理性质较差的点位，这些点位源于蚀刻电浆的轰击。在后续的形成嵌入式锗硅的过程中，锗硅在这些点位的生长受到影响，容易出现层错缺陷，进而影响对形成的嵌入式锗硅的厚度均一性的控制。最终，所形成的嵌入式锗硅的各部分高低深浅不一，其整体对PMOS晶体管的沟道区施加的应力也会减弱。
因此，需要提出一种方法，以解决上述问题。
发明内容
针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有栅极结构；在所述半导体衬底的源/漏区中形成碗状凹槽或垂直凹槽；依次执行一湿法清洗过程和一高温退火过程；蚀刻所述碗状凹槽或所述垂直凹槽，以形成∑状凹槽；在所述∑状凹槽中形成嵌入式锗硅层。
进一步，所述形成碗状凹槽的过程包括：先对所述半导体衬底的源/漏区进行第一蚀刻以形成凹槽，然后对所述凹槽进行第二蚀刻。
进一步，所述第一蚀刻为采用干法蚀刻工艺的纵向蚀刻。
进一步，所述第二蚀刻为采用干法蚀刻工艺的各向同性蚀刻。
进一步，所述湿法清洗过程包括以下步骤：先采用浓度为20-90ppm的臭氧水处理所述碗状凹槽或所述垂直凹槽，处理时间为1-2min；再采用浓度为1:500-1:1000的稀释的氢氟酸处理所述碗状凹槽或所述垂直凹槽，处理时间为10-20s。
进一步，所述高温退火的温度大于1050℃。
进一步，所述形成∑状凹槽的蚀刻为湿法蚀刻。
进一步，所述湿法蚀刻包括以下步骤：先采用浓度为1:100-1:500的稀释的氢氟酸处理所述碗状凹槽或所述垂直凹槽，处理时间为1-3min；再采用浓度为1-5％的四甲基氢氧化铵溶液处理所述碗状凹槽或所述垂直凹槽，处理时间为1-3min，处理温度为25-50℃。
进一步，所述四甲基氢氧化铵溶液的浓度为2.38％。
进一步，在形成所述∑状凹槽之后，还包括执行一预清洗过程的步骤。
进一步，所述预清洗过程采用的清洗液是氨水、双氧水和水的混合物以及稀释的氢氟酸的组合。
进一步，所述预清洗过程采用的清洗液是臭氧水、氨水、双氧水和水的混合物以及稀释的氢氟酸的组合。
进一步，采用选择性外延生长工艺形成所述嵌入式锗硅层。
进一步，在形成所述嵌入式锗硅层之前，在所述∑状凹槽的底部先形成一籽晶层。
进一步，所述籽晶层为一薄层单晶硅层或者一具有低锗含量的锗硅层。
进一步，在形成所述嵌入式锗硅层之后，在所述嵌入式锗硅层上形成一帽层。
进一步，所述帽层为一单晶硅层或者一具有低锗含量的锗硅层。
进一步，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
根据本发明，可以抑制所形成的嵌入式锗硅中的层错缺陷的发生，更好地控制其整体厚度的均一性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A为采用现有技术形成嵌入式锗硅的过程中于衬底中形成的碗状凹槽的示意性剖面图；
图1B为采用现有技术形成嵌入式锗硅的过程中于衬底中形成的∑状凹槽的示意性剖面图；
图2A-图2D为本发明提出的形成嵌入式锗硅的方法的各步骤的示意性剖面图；
图3为本发明提出的形成嵌入式锗硅的方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的形成嵌入式锗硅的方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
下面，参照图2A-图2D和图3来描述本发明提出的形成嵌入式锗硅的方法的详细步骤。
参照图2A-图2D，其中示出了本发明提出的形成嵌入式锗硅的方法的各步骤的示意性剖面图。
首先，如图2A所示，提供半导体衬底200，所述半导体衬底200的构成材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅（SOI）等。作为示例，在本实施例中，所述半导体衬底200选用单晶硅材料构成。在所述半导体衬底200中还可以形成有隔离槽、埋层等（图中未示出）。此外，对于PMOS而言，所述半导体衬底200中还可以形成有N阱（图中未示出），并且在形成栅极结构之前，可以对整个N阱进行一次小剂量硼注入，用于调整PMOS的阈值电压Vth。
在所述半导体衬底200上形成有栅极结构201，作为一个示例，所述栅极结构201可包括自下而上依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。所述栅极介电层可包括氧化物，如，二氧化硅（SiO2）层。所述栅极材料层可包括多晶硅层、金属层、导电性金属氮化物层、导电性金属氧化物层和金属硅化物层中的一种或多种，其中，金属层的构成材料可以是钨（W）、镍（Ni）或钛（Ti）；导电性金属氮化物层可包括氮化钛（TiN）层；导电性金属氧化物层可包括氧化铱（IrO2）层；金属硅化物层可包括硅化钛（TiSi）层。所述栅极硬掩蔽层可包括氧化物层、氮化物层、氮氧化物层和无定形碳中的一种或多种，其中，氧化物层可包括硼磷硅玻璃（BPSG）、磷硅玻璃（PSG）、正硅酸乙酯（TEOS）、未掺杂硅玻璃（USG）、旋涂玻璃（SOG）、高密度等离子体（HDP）或旋涂电介质（SOD）；氮化物层可包括氮化硅（Si3N4）层；氮氧化物层可包括氮氧化硅（SiON）层。
此外，作为示例，在所述半导体衬底200上还形成有位于所述栅极结构201两侧且紧靠所述栅极结构201的侧壁结构。其中，所述侧壁结构可以包括至少一层氧化物层和/或至少一层氮化物层。
接着，如图2B所示，在所述半导体衬底200的源/漏区中形成碗状凹槽202。形成所述碗状凹槽202的工艺步骤包括：先采用干法蚀刻工艺对所述半导体衬底200进行纵向蚀刻，以在所述半导体衬底200的源/漏区中形成凹槽，在一个优选实施例中，所述凹槽的深度为300-700埃，所采用的蚀刻气体主要为HBr气体，功率300-500W，偏压50-200V，温度40-60℃，时间根据蚀刻深度而定；然后，采用各向同性的干法蚀刻工艺继续蚀刻所述凹槽，使所述凹槽转变为所述碗状凹槽202，在一个优选实施例中，所述碗状凹槽202最深处的深度为400-800埃，其侧壁向所述半导体衬底200的沟道区凹进的深度为0-200埃，采用Cl2和NF3作为主蚀刻气体，功率100-500W，偏压0-10V，温度40-60℃，时间5-50s。这里，需要说明的是，上述工艺步骤中的对所述凹槽的继续蚀刻的步骤是可选的，当不实施该可选步骤时，在所述半导体衬底200的源/漏区中形成的是一垂直凹槽。
接下来，执行一湿法清洗过程，以去除上述蚀刻过程在所述碗状凹槽202或所述垂直凹槽中产生的残留物和杂质。所述湿法清洗过程包括以下步骤：先采用浓度为20-90ppm的臭氧水处理所述碗状凹槽202或所述垂直凹槽，处理时间为1-2min；再采用浓度为1:500-1:1000（HF:H2O）的稀释的氢氟酸处理所述碗状凹槽202或所述垂直凹槽，处理时间为10-20s。
然后，执行一高温退火过程，以使所述碗状凹槽202或所述垂直凹槽的晶面中存在的非晶态晶粒转变为晶态晶粒。所述高温退火的温度大于1050℃。
接着，如图2C所示，采用湿法蚀刻工艺蚀刻所述碗状凹槽202或所述垂直凹槽，以形成∑状凹槽203。利用所述湿法蚀刻的蚀刻剂在所述半导体衬底200的材料的不同晶向上的蚀刻速率不同的特性（例如100晶向和110晶向的蚀刻速率高于111晶向的蚀刻速率），扩展蚀刻所述碗状凹槽202或所述垂直凹槽以形成所述∑状凹槽203。在一个优选实施例中，先采用浓度为1:100-1:500（HF:H2O）的稀释的氢氟酸（DHF）处理所述碗状凹槽202或所述垂直凹槽，处理时间为1-3min；再采用浓度为1-5％，优选2.38％的四甲基氢氧化铵溶液（TMAH）处理所述碗状凹槽202或所述垂直凹槽，处理时间为1-3min，处理温度为25-50℃。
接下来，执行一预清洗过程，以去除所述∑状凹槽203中的蚀刻残留物和杂质，从而利于后续锗硅的生长。所述预清洗过程采用的清洗液可以是氨水、双氧水和水的混合物（SC1）以及稀释的氢氟酸（DHF）的组合，也可以是臭氧水、SC1和DHF的组合。上述组合中的各个清洗液的浓度以及进行所述预清洗所需要的其它条件，例如温度和处理时间等，均可以选用本领域技术人员所熟习的浓度数值和实施条件，在此不再予以例举。
接着，如图2D所示，采用选择性外延生长工艺在所述∑状凹槽203中形成嵌入式锗硅层204。所述选择性外延生长工艺可以采用低压化学气相沉积（LPCVD）、等离子体增强化学气相沉积（PECVD）、超高真空化学气相沉积（UHVCVD）、快速热化学气相沉积（RTCVD）和分子束外延（MBE）中的一种。
在本实施例中，在形成所述嵌入式锗硅层204之前，在所述∑状凹槽203的底部先形成一籽晶层（seed layer）（图中未示出）,所述籽晶层为一薄层单晶硅层或者一具有低锗含量的锗硅层；在形成所述嵌入式锗硅层204之后，在所述嵌入式锗硅层204上形成一帽层（caplayer）（图中未示出），所述帽层为一单晶硅层或者一具有低锗含量的锗硅层。
至此，完成了根据本发明示例性实施例的方法实施的全部工艺步骤，接下来，可以通过后续工艺完成整个半导体器件的制作，所述后续工艺与传统的半导体器件加工工艺完全相同。根据本发明，通过在蚀刻所述碗状凹槽202或所述垂直凹槽之前增加一湿法清洗过程和一高温退火过程，可以抑制后续形成的嵌入式锗硅中的层错缺陷的发生，更好地控制其整体厚度的均一性。
以上实施本发明提出的形成嵌入式锗硅的方法的全部工艺步骤是以PMOS晶体管为例进行说明的，本领域的技术人员可以理解的是，这里的PMOS晶体管可以是CMOS晶体管的PMOS部分。
参照图3，其中示出了本发明提出的形成嵌入式锗硅的方法的流程图，用于简要示出整个制造工艺的流程。
在步骤301中，提供半导体衬底，在所述半导体衬底上形成有栅极结构；
在步骤302中，在所述半导体衬底的源/漏区中形成碗状凹槽或垂直凹槽；
在步骤303中，依次执行一湿法清洗过程和一高温退火过程；
在步骤304中，蚀刻所述碗状凹槽或所述垂直凹槽，以形成∑状凹槽；
在步骤305中，执行一预清洗过程；
在步骤306中，在所述∑状凹槽中形成嵌入式锗硅层。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (18)
1.一种半导体器件的制造方法，包括：
提供半导体衬底，在所述半导体衬底上形成有栅极结构；
在所述半导体衬底的源/漏区中形成碗状凹槽或垂直凹槽；
依次执行一湿法清洗过程和一高温退火过程；
蚀刻所述碗状凹槽或所述垂直凹槽，以形成∑状凹槽；
在所述∑状凹槽中形成嵌入式锗硅层。
2.根据权利要求1所述的方法，其特征在于，所述形成碗状凹槽的过程包括：先对所述半导体衬底的源/漏区进行第一蚀刻以形成凹槽，然后对所述凹槽进行第二蚀刻。
3.根据权利要求2所述的方法，其特征在于，所述第一蚀刻为采用干法蚀刻工艺的纵向蚀刻。
4.根据权利要求2所述的方法，其特征在于，所述第二蚀刻为采用干法蚀刻工艺的各向同性蚀刻。
5.根据权利要求1所述的方法，其特征在于，所述湿法清洗过程包括以下步骤：先采用浓度为20-90ppm的臭氧水处理所述碗状凹槽或所述垂直凹槽，处理时间为1-2min；再采用浓度为1:500-1:1000的稀释的氢氟酸处理所述碗状凹槽或所述垂直凹槽，处理时间为10-20s。
6.根据权利要求1所述的方法，其特征在于，所述高温退火的温度大于1050℃。
7.根据权利要求1所述的方法，其特征在于，所述形成∑状凹槽的蚀刻为湿法蚀刻。
8.根据权利要求7所述的方法，其特征在于，所述湿法蚀刻包括以下步骤：先采用浓度为1:100-1:500的稀释的氢氟酸处理所述碗状凹槽或所述垂直凹槽，处理时间为1-3min；再采用浓度为1-5％的四甲基氢氧化铵溶液处理所述碗状凹槽或所述垂直凹槽，处理时间为1-3min，处理温度为25-50℃。
9.根据权利要求8所述的方法，其特征在于，所述四甲基氢氧化铵溶液的浓度为2.38％。
10.根据权利要求1所述的方法，其特征在于，在形成所述∑状凹槽之后，还包括执行一预清洗过程的步骤。
11.根据权利要求10所述的方法，其特征在于，所述预清洗过程采用的清洗液是氨水、双氧水和水的混合物以及稀释的氢氟酸的组合。
12.根据权利要求10所述的方法，其特征在于，所述预清洗过程采用的清洗液是臭氧水、氨水、双氧水和水的混合物以及稀释的氢氟酸的组合。
13.根据权利要求1所述的方法，其特征在于，采用选择性外延生长工艺形成所述嵌入式锗硅层。
14.根据权利要求13所述的方法，其特征在于，在形成所述嵌入式锗硅层之前，在所述∑状凹槽的底部先形成一籽晶层。
15.根据权利要求14所述的方法，其特征在于，所述籽晶层为一薄层单晶硅层或者一具有低锗含量的锗硅层。
16.根据权利要求13所述的方法，其特征在于，在形成所述嵌入式锗硅层之后，在所述嵌入式锗硅层上形成一帽层。
17.根据权利要求16所述的方法，其特征在于，所述帽层为一单晶硅层或者一具有低锗含量的锗硅层。
18.根据权利要求1所述的方法，其特征在于，所述栅极结构包括依次层叠的栅极介电层、栅极材料层和栅极硬掩蔽层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210292719.8A CN103594370B (zh) | 2012-08-16 | 2012-08-16 | 一种半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210292719.8A CN103594370B (zh) | 2012-08-16 | 2012-08-16 | 一种半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103594370A true CN103594370A (zh) | 2014-02-19 |
| CN103594370B CN103594370B (zh) | 2016-07-06 |
Family
ID=50084459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210292719.8A Active CN103594370B (zh) | 2012-08-16 | 2012-08-16 | 一种半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103594370B (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097484A (zh) * | 2014-04-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105304496A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种提高半导体器件性能的方法 |
| CN105448715A (zh) * | 2014-06-19 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105514158A (zh) * | 2014-09-24 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构和测试结构的形成方法、测试方法 |
| CN105529265A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法及mos晶体管 |
| CN105632928A (zh) * | 2014-10-30 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN105990235A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN107026085A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 用于制造鳍式场效应晶体管和半导体器件的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080014688A1 (en) * | 2006-07-06 | 2008-01-17 | Voon-Yew Thean | Selective uniaxial stress modification for use with strained silicon on insulator integrated circuit |
| US20090261349A1 (en) * | 2008-04-18 | 2009-10-22 | Hynix Semiconductor Inc. | Semiconductor device with strained channel and method of fabricating the same |
| US20100295127A1 (en) * | 2009-05-21 | 2010-11-25 | International Business Machines Corporation | Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (soi) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor |
| CN102282668A (zh) * | 2008-09-30 | 2011-12-14 | 先进微装置公司 | 嵌埋硅/锗材料相对沟道区的偏移降低的晶体管 |
-
2012
- 2012-08-16 CN CN201210292719.8A patent/CN103594370B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080014688A1 (en) * | 2006-07-06 | 2008-01-17 | Voon-Yew Thean | Selective uniaxial stress modification for use with strained silicon on insulator integrated circuit |
| US20090261349A1 (en) * | 2008-04-18 | 2009-10-22 | Hynix Semiconductor Inc. | Semiconductor device with strained channel and method of fabricating the same |
| CN102282668A (zh) * | 2008-09-30 | 2011-12-14 | 先进微装置公司 | 嵌埋硅/锗材料相对沟道区的偏移降低的晶体管 |
| US20100295127A1 (en) * | 2009-05-21 | 2010-11-25 | International Business Machines Corporation | Method of forming a planar field effect transistor with embedded and faceted source/drain stressors on a silicon-on-insulator (soi) wafer, a planar field effect transistor structure and a design structure for the planar field effect transistor |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097484A (zh) * | 2014-04-21 | 2015-11-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105448715A (zh) * | 2014-06-19 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105448715B (zh) * | 2014-06-19 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105514158A (zh) * | 2014-09-24 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构和测试结构的形成方法、测试方法 |
| CN105529265A (zh) * | 2014-09-30 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的制作方法及mos晶体管 |
| CN105632928A (zh) * | 2014-10-30 | 2016-06-01 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管的形成方法 |
| CN105990235A (zh) * | 2015-01-30 | 2016-10-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN105304496A (zh) * | 2015-09-22 | 2016-02-03 | 上海华力微电子有限公司 | 一种提高半导体器件性能的方法 |
| CN107026085A (zh) * | 2016-01-29 | 2017-08-08 | 台湾积体电路制造股份有限公司 | 用于制造鳍式场效应晶体管和半导体器件的方法 |
| CN107026085B (zh) * | 2016-01-29 | 2022-03-11 | 台湾积体电路制造股份有限公司 | 用于制造鳍式场效应晶体管和半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103594370B (zh) | 2016-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103594370B (zh) | 一种半导体器件的制造方法 | |
| US8329547B2 (en) | Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide | |
| CN103187277B (zh) | 一种半导体器件的制造方法 | |
| CN104425375B (zh) | 一种半导体器件的制造方法 | |
| CN102832128B (zh) | 一种半导体器件的制造方法 | |
| CN104217952B (zh) | 一种半导体器件的制造方法 | |
| CN104934324A (zh) | 一种半导体器件及其制造方法 | |
| CN104681490A (zh) | Cmos晶体管的形成方法 | |
| CN108615731B (zh) | 一种半导体器件及其制造方法 | |
| CN103943501A (zh) | 一种半导体器件的制造方法 | |
| CN103151264B (zh) | 一种半导体器件的制造方法 | |
| CN102856199A (zh) | 一种半导体器件的制造方法 | |
| CN103137451B (zh) | 一种半导体器件的制造方法 | |
| CN103681333B (zh) | 一种半导体器件的制造方法 | |
| CN103151258B (zh) | 一种半导体器件的制造方法 | |
| CN103794546A (zh) | 一种半导体器件的制造方法 | |
| CN103151311B (zh) | 一种半导体器件的制造方法 | |
| CN104979291A (zh) | 一种半导体器件的制造方法 | |
| CN105448715B (zh) | 一种半导体器件的制造方法 | |
| CN102832129B (zh) | 一种半导体器件的制造方法 | |
| CN102915971A (zh) | 一种半导体器件的制造方法 | |
| CN103903984A (zh) | 一种半导体器件的制造方法 | |
| CN104681441A (zh) | 一种避免嵌入式锗硅顶部帽层受到蚀刻污染的方法 | |
| CN104934323A (zh) | 一种半导体器件的制造方法 | |
| CN103594363A (zh) | 一种半导体器件的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |