CN103377928B - 半导体结构的形成方法、晶体管的形成方法 - Google Patents

Abstract

半导体结构的形成方法、晶体管的形成方法，其中所述半导体结构的形成方法包括：提供半导体衬底，所述半导体衬底具有器件区，在所述半导体衬底表面形成硬掩膜层；去除所述器件区的部分硬掩膜层，并以剩余的硬掩膜层为掩膜，在所述半导体衬底内形成若干开口；采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线；去除剩余的硬掩膜层，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形。所述半导体结构的形成方法能够减少成本，且使所述半导体结构易于与基于硅基底的半导体器件集成。

Description

半导体结构的形成方法、晶体管的形成方法

技术领域

本发明涉及半导体制造技术领域，尤其涉及半导体结构的形成方法、晶体管的形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。因此，互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)晶体管的栅极变得越来越细且长度变得比以往更短。然而，栅极尺寸的变短会发生短沟道效应，产生漏电流，影响半导体器件的电学性能。

为了克服短沟道效应，抑制漏电流，提高半导体器件的性能，三维晶体管技术得到了发展。现有的三维晶体管包括鳍式场效应管和全包围栅纳米线晶体管。现有技术的全包围栅纳米线晶体管的形成方法包括：

请参考图1，在半导体衬底100表面形成硬掩膜层101，所述半导体衬底100包括纳米线区113；所述半导体衬底100为绝缘体上硅衬底；所述绝缘体上硅衬底包括：基底110、基底110表面的绝缘层111和绝缘层111表面的硅层112；所述基底110的材料为硅，所述绝缘层111的材料为氧化硅。

请参考图2，刻蚀去除纳米线区113以外的硬掩膜层101(请参考图1)，以所述刻蚀后的硬掩膜层101为掩膜，刻蚀所述硅层112和绝缘层111，直至暴露出基底110为止，在半导体衬底100内形成若干开口102；在形成若干开口102后，去除硬掩膜层101。

请参考图3，在去除硬掩膜层101后，去除部分绝缘层111(请参考图2)，形成悬空于基底110上方的纳米线113。

请参考图4，图4为图3在AA’方向上的剖面示意图，所述纳米线113两端由剩余的绝缘层111a支撑，而悬空于基底110上方。

请参考图5，在去除部分绝缘层111后，对所述半导体衬底100进行热退火处理，使所述纳米线113(请参考图3)的表面光滑，且所述纳米线113a的横截面为圆形。

需要说明的是，在形成纳米线113a后，在所述纳米线113a表面形成栅介质层，在所述栅介质层表面形成栅电极层；以所述栅电极层为掩膜，在所述纳米线113a两端由剩余的绝缘层支撑的硅层内进行离子注入形成源/漏区。

然而，以现有工艺形成纳米线半导体结构，以及后续形成全包围栅纳米线晶体管时，采用绝缘体上硅作为半导体衬底的材料，因此会提高制造全包围栅纳米线晶体管的制造成本，使基于绝缘体上硅衬底上形成的纳米线难以广泛应用；而且以绝缘体上硅作为半导体衬底也难以与基于硅衬底的半导体器件集成。

更多全包围栅纳米线半导体器件的形成方法，请参考公开号为US2011/0248354A1的美国专利文件。

发明内容

本发明解决的问题是提供半导体结构的形成方法和晶体管的形成方法，以解决现有技术形成纳米线半导体结构以及全包围栅纳米线晶体管的成本过高问题，且使所形成的半导体结构和晶体管能与基于硅衬底的半导体器件集成。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供半导体衬底，所述半导体衬底具有器件区，所述半导体衬底的材料为硅、硅锗或碳化硅；

在所述半导体衬底表面形成硬掩膜层；

去除所述器件区的部分硬掩膜层，并以剩余的硬掩膜层为掩膜，在所述半导体衬底内形成若干开口；

采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线；

去除剩余的硬掩膜层，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形。

可选的，所述开口的形成方法为干法刻蚀。

可选的，所述开口的形成方法包括：去除所述器件区的部分硬掩膜层，并以剩余的硬掩膜层为掩膜，第一次干法刻蚀所述半导体衬底，在所述半导体衬底内形成若干开口；第一次干法刻蚀后，在所述开口内侧壁表面形成保护层；以所述保护层为掩膜，第二次干法刻蚀所述开口底部，使所述开口的深度加深。

可选的，在湿法刻蚀形成纳米线后，去除保护层。

可选的，第一次干法刻蚀后，所述开口的深度为5～50纳米。

可选的，所述保护层的材料为氧化硅。

可选的，所述保护层的厚度为2～20纳米。

可选的，湿法刻蚀后，所形成的纳米线的横截面为多边形。

可选的，所述开口的深度为50～500纳米。

可选的，所述开口的宽度为1～30纳米。

可选的，所述两相邻开口之间的距离为5～30纳米。

可选的，所述若干开口至少为2个。

可选的，所述热退火的气体为氢气或惰性气体中的一种，所述热退火的温度为650℃～1150℃，所述热退火的时间为5秒～5小时。

可选的，所述惰性气体为氩气、氦气或氖气。

可选的，所述纳米线圆形横截面的直径为5～30纳米。

可选的，所述硬掩膜层的材料为氧化硅、氮化硅或氮氧化硅。

本发明还提供一种晶体管的形成方法，包括：如上所述任一项所述半导体结构的形成方法；

在热退火后，在所述纳米线表面形成栅介质层；

在所述栅介质层表面形成栅电极层；

以所述栅电极层为掩膜，在所述纳米线两端的半导体衬底内进行离子注入形成源/漏区。

与现有技术相比，本发明具有以下优点：

本发明实施例的半导体结构的形成方法，采用硅、硅锗或碳化硅替代绝缘体上硅作为半导体衬底的材料，解决了现有技术形成纳米线半导体结构时成本过高的问题；而且，在硅、硅锗或碳化硅衬底上形成的纳米线，使后续工艺形成的晶体管易与基于硅、硅锗或碳化硅衬底的常用半导体器件集成，使所形成的半导体结构能够广泛应用。

此外，本发明实施例的半导体结构的形成方法，采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形时，所述纳米线横截面的直径能够精确控制；而且，使形成所述纳米线的工艺更为简便，易于操作，且降低成本，适用于与大规模生产。

进一步的，当采用一次干法刻蚀形成开口时，由于干法刻蚀工艺容易控制所形成的开口尺寸，而相邻开口之间的距离决定了圆形横截面的直径，因此使所形成的纳米线圆形横截面的直径更容易控制；而且仅通过一次干法刻蚀形成开口，能够简化工艺，节约成本。

进一步的，当采用第一次干法刻蚀形成开口并在所述开口侧壁形成保护层，再进行第二次干法刻蚀加深所述开口时，所形成的纳米线的圆形横截面的直径能够精确控制，且所形成的纳米线表面较光滑；纳米线的圆形横截面的直径能够精确控制是由于第一次干法刻蚀工艺和第二次干法刻蚀工艺容易控制所形成的开口尺寸，而相邻开口之间的距离决定了圆形；另一方面，在湿法刻蚀形成纳米线后，所述纳米线的横截面为多边形，在经过热退火后，所述横截面更易变为圆形，所形成的纳米线表面光滑。

本实施例的晶体管的形成方法，采用硅、硅锗或碳化硅作为半导体衬底的材料，解决了现有的形成全包围栅纳米线晶体管的成本过高的问题；且所形成的晶体管易与基于硅、硅锗或碳化硅衬底的半导体器件集成。

附图说明

图1至图5是现有技术的全包围栅纳米线晶体管的形成方法的剖面结构示意图；

图6是本发明第一实施例的半导体结构的形成方法的流程示意图；

图7至图11是本发明第一实施例的半导体结构的形成方法的剖面结构示意图；

图12至图14是本发明第二实施例的晶体管的形成方法的剖面结构示意图；

图15是本发明第三实施例的半导体结构的形成方法的流程示意图；

图16至图21是本发明第三实施例的半导体结构的形成方法的剖面结构示意图。

具体实施方式

如背景技术所述，现有工艺形成的纳米线半导体结构以及后续形成的全包围栅纳米线晶体管时，采用绝缘体上硅作为半导体衬底，因此会提高晶体管的制造成本，使基于绝缘体上硅衬底上形成的纳米线难以广泛应用；而且以绝缘体上硅作为半导体衬底也难以与基于硅衬底的半导体器件集成。

为了解决上述问题，本发明实施例提供了半导体结构的形成方法和晶体管的形成方法。

第一实施例

请参考图6，是本发明第一实施例的半导体结构的形成方法的流程示意图，包括步骤：

步骤S101，提供半导体衬底，所述半导体衬底具有器件区，所述半导体衬底的材料为硅、硅锗或碳化硅，在所述半导体衬底表面形成硬掩膜层；

步骤S102，去除所述器件区的部分硬掩膜层，并以剩余的硬掩膜层为掩膜，在所述半导体衬底内形成若干开口；

步骤S103，采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线；

步骤S104，去除剩余的硬掩膜层，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形。

本发明实施例的半导体结构的形成方法，采用硅、硅锗或碳化硅替代绝缘体上硅作为半导体衬底的材料，解决了现有技术形成纳米线半导体结构时成本过高的问题；而且，在硅、硅锗或碳化硅衬底上形成的纳米线，使后续工艺形成的晶体管易与基于硅、硅锗或碳化硅衬底的常用半导体器件集成，使所形成的半导体结构能够广泛应用。

此外，本发明实施例的半导体结构的形成方法，采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形时，所述纳米线横截面的直径能够精确控制；而且，使形成所述纳米线的工艺更为简便，易于操作，且降低成本，适用于与大规模生产。

进一步的，当采用一次干法刻蚀形成开口时，由于干法刻蚀工艺容易控制所形成的开口尺寸，而相邻开口之间的距离决定了圆形横截面的直径，因此使所形成的纳米线圆形横截面的直径更容易控制；而且仅通过一次干法刻蚀形成开口，能够简化工艺，节约成本。以下将结合附图对第一实施例的半导体结构的形成方法进行说明。

图7至图11为本实施例的半导体结构形成方法的剖面结构示意图。

请参考图7，提供半导体衬底200，所述半导体衬底200具有器件区201，在所述半导体衬底200表面形成硬掩膜层202。

所述半导体衬底200的材料为硅、硅锗或碳化硅，所述半导体衬底200用于为后续工艺提供工作平台；而且采用硅、硅锗或碳化硅材料作为半导体衬底200，不仅可以降低所形成的半导体结构以及后续形成的晶体管的制造成本，还能使所形成的半导体结构以及后续形成的晶体管易于与基于硅衬底的半导体器件集成；需要说明的是，在本实施例中，所述半导体衬底200表面的晶面为(100)或(110)。

所述硬掩膜层202的材料为氧化硅、氮化硅或氮氧化硅；所述硬掩膜层202的形成方法为化学气相沉积法、热氧化法或热氮化法；所述硬掩膜层202用于保护器件区201的半导体衬底200表面，使所述器件区201的半导体衬底200表面在后续形成开口的干法刻蚀工艺，以及形成纳米线的湿法刻蚀工艺中免受损伤，使最终形成的纳米线半导体结构的质量较好。

需要说明的是，在本实施例中，所述器件区201通过浅沟槽隔离结构210与半导体衬底200的其他区域相互隔离。

请参考图8，去除所述器件区201的部分硬掩膜层202(请参考图7)，并以剩余的硬掩膜层202a为掩膜，干法刻蚀所述半导体衬底200，在所述半导体衬底200内形成若干开口203。

在本实施例中，所述去除器件区201的部分硬掩膜层202的工艺为：在所述硬掩膜层202表面形成光刻胶层；经过曝光显影去除需要形成开口203的对应位置的光刻胶层；并以曝光后的光刻胶层为掩膜，刻蚀去除部分硬掩膜层202。

由于所述形成开口203的工艺为干法刻蚀工艺，而所述干法刻蚀工艺具有各向异性，因此能够使所形成的开口203的侧壁与半导体衬底200的表面垂直。

干法刻蚀后，所述半导体衬底200内的开口203的深度为10～500纳米，所述开口203的宽度为1～30纳米，使所述开口203具有足够的深度和宽度，则在后续工艺形成纳米线外的栅介质层和栅电极层时有足够的空间；所述两相邻开口203之间的距离为5～30纳米，所述相邻开口203之间的距离决定了后续工艺所形成的纳米线的圆形横截面的直径；因此，通过干法刻蚀工艺的控制，能够使后续形成的纳米线的尺寸更精确。

干法刻蚀所形成的若干开口203至少为2个，而相邻开口203之间的半导体衬底200在后续工艺中形成纳米线；在本实施例中，在所述半导体衬底200内形成的开口203为2个。

请参考图9，采用晶向各向异性湿法刻蚀所述开口203(请参考图8)的侧壁，形成悬空的纳米线204；

所述晶向各向异性的湿法刻蚀的刻蚀液为氢氧化钾(KOH)、氨水(NH₄OH)或四甲基氢氧化氨(TMAH)；当所述半导体衬底200(请参考图8)表面的晶面为(100)或(110)时，所述湿法刻蚀工艺在垂直于半导体衬底200表面以及平行于半导体衬底200表面方向上的刻蚀速率较快，而对晶面(111)的方向上刻蚀速率最慢；因此经过湿法刻蚀工艺，相邻开口203之间的半导体衬底200(请参考图8)被刻蚀截断，形成悬空于半导体衬底200a上方的纳米线。

由于各向异性的湿法刻蚀工艺在垂直于半导体衬底200表面以及平行于半导体衬底200表面方向上的刻蚀速率较快，而对晶面(111)方向上的刻蚀速率最慢，使所形成的纳米线204的横截面的形状为三角形；同时，由于硬掩膜层202a的保护，使纳米线204不会被过分减薄，因此所形成纳米线204的尺寸容易控制。

所述纳米线204用于形成后续横截面为圆形的纳米线，且所述圆形的纳米线可用于形成的全包围栅纳米线晶体管中作为沟道区；当经过各向异性的湿法刻蚀后，所述纳米线204横截面的形状为三角形，会使所述后续工艺形成的晶体管的沟道区产生漏电流，因此需要后续工艺对纳米线204进行热退火，使其表面光滑。

请参考图10，图10为图9在BB’方向上的剖面结构示意图，经过晶向各向异性的湿法刻蚀后，所形成的纳米线204悬空于半导体衬底200a上方，且所述纳米线204两端通过部分半导体衬底200a支撑。

请参考图11，在湿法刻蚀后，去除剩余的硬掩膜层202a(请参考图10)，并对所述半导体衬底200a进行热退火处理，使所述纳米线204a的横截面变为圆形。

所述去除硬掩膜层202a的工艺为刻蚀工艺，较佳的为湿法刻蚀；采用湿法刻蚀工艺优点为刻蚀彻底，且具有较强的选择性，在去除硬掩膜层202a的同时不会损伤纳米线204(请参考图9)。

所述热退火的退火温度为650℃～1150℃，所述的热退火时间为5秒至5小时，所述热退火的保护气体为惰性气体或氢气中的一种，且所述惰性气体为氩气、氦气或氖气。

经过热退火，所述纳米线204a的表面光滑，且横截面的形状变为圆形，所述圆形的直径为5～30纳米；所述圆形横截面的直径，由前道工艺中相邻开口203(请参考图8)之间的距离所决定，而所述相邻开口203之间的距离可由干法刻蚀工艺控制；另一方面，在各向异性的湿法刻蚀工艺形成纳米线204(请参考图9)时，纳米线204由硬掩膜层202a(请参考图9)保护，因此所形成的纳米线204a的尺寸更精确且容易控制。

需要说明的是，所述纳米线204a能够用于形成全包围栅纳米线晶体管的沟道区；当所述纳米线204a作为晶体管的沟道区时，能够使晶体管的沟道区尺寸减小的同时，减少漏电流的产生。

本实施例半导体结构的形成方法能够形成一种纳米线；采用硅、硅锗或碳化硅作为半导体衬底200，能够减少形成纳米线204a的成本，使本实施例所述半导体结构的形成方法能够被广泛运用；另一方面，采用硅、硅锗或碳化硅作为半导体衬底200使所形成的纳米线204a能够与其他基于硅、硅锗或碳化硅衬底的半导体器件集成；而且，本实施例半导体结构的形成方法中，所述纳米线204a的尺寸能够通过干法刻蚀工艺进行更精确的控制，是所形成的纳米线204a的质量更好。

进一步的，当采用一次干法刻蚀形成开口203(请参考图8)时，所形成的纳米线204a的圆形横截面的直径较易控制；由于干法刻蚀工艺容易控制所形成的开口203尺寸，而相邻开口203之间的距离决定了圆形横截面的直径，因此使所形成的纳米线204a圆形横截面的直径更容易控制；而且仅通过一次干法刻蚀形成开口203，能够简化工艺，节约成本。

第二实施例

本发明还提供一种晶体管的形成方法，以下将结合附图对本实施例所述晶体管的形成方法进行说明。

首先，形成悬空于半导体衬底上方的纳米线，所述纳米线的横截面为圆形，且所述纳米线两端通过部分半导体衬底支撑。

所述纳米线的形成方法请参考图7至图11所述第一实施例的半导体结构的形成方法，在此不作赘述。

在第一实施例图11的基础上，请继续参考图12和图13，图13为图12在BB’方向上的剖面结构示意图，在热退火后在所述纳米线204a表面形成栅介质层205，在所述栅介质层205表面形成栅电极层206。

所述栅介质层205的材料为氧化硅、氮化硅或高K材料；所述高K材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；当所述栅介质层205的材料为氧化硅或氮化硅时，所述栅电极层206的材料为多晶硅；当所述栅介质层205的材料为高K材料时，所述栅电极层206的材料为金属。

在一实施例中，当所述栅介质层205的材料为氧化硅或氮化硅时，所述栅介质层205的形成方法为具有良好阶梯覆盖性的化学气相沉积工艺、原子层沉积工艺、热氧化工艺或热氮化工艺，所述栅电极层206的形成方法为具有良好阶梯覆盖性的化学气相沉积工艺或原子层沉积工艺。

在另一实施例中，当所述栅介质层205的材料为高K材料时，所述栅介质层205和所述栅电极层206的形成方法均为具有良好阶梯覆盖性的化学气相沉积工艺或原子层沉积工艺。

需要说明的是，在形成栅电极层206之后，在所述栅电极层206周围，以及器件区201的半导体衬底200a表面覆盖绝缘材料，直至将所述栅电极层206覆盖。

请参考图14，图14与图13的方向一致，以栅电极层206为掩膜，在支撑所述纳米线204a两端的半导体衬底200a内进行离子注入形成源/漏区207。

在一实施例中，当需要形成p型晶体管时，则所述半导体衬底200a经过n阱掺杂，并以栅电极层206为掩膜，在所述纳米线204a两端进行p型离子注入，所述离子注入的离子包括：硼离子和铟离子。

在另一实施例中，当需要形成n型晶体管时，则所述半导体衬底200a经过p阱掺杂，并以栅电极层206为掩膜，在所述纳米线204a两端进行n型离子注入，所述离子注入的离子包括磷离子和砷离子。

本实施例所形成的一种全包围栅纳米线晶体管具有较小尺寸的沟道区，且不易产生漏电流，晶体管的性能较好；而且，所述晶体管的形成方法中采用硅材料作为半导体衬底200a的材料，解决了现有形成全包围栅纳米线晶体管时，成本过高的问题；而且使所形成的全包围栅纳米线晶体管易与基于硅衬底的半导体器件集成。

第三实施例

本发明还提供了另一种半导体结构的形成方法，请参考图15，包括：

步骤S201，提供半导体衬底，所述半导体衬底具有器件区，所述半导体衬底的材料为硅、硅锗或碳化硅，在所述半导体衬底表面形成硬掩膜层；

步骤S202，去除所述器件区的部分硬掩膜层，并以剩余的硬掩膜层为掩膜，第一次干法刻蚀所述半导体衬底，在所述半导体衬底内形成若干开口；

步骤S203，第一次干法刻蚀后，在所述开口内侧壁表面形成保护层；以所述保护层为掩膜，第二次干法刻蚀所述开口的底部，使所述开口的深度加深；

步骤S204，第二次干法刻蚀后，采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线，并去除保护层；

步骤S205，去除剩余的硬掩膜层，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形。

本发明实施例的半导体结构的形成方法，采用硅、硅锗或碳化硅替代绝缘体上硅作为半导体衬底的材料，解决了现有技术形成纳米线半导体结构时成本过高的问题；而且，在硅、硅锗或碳化硅衬底上形成的纳米线，使后续工艺形成的晶体管易与基于硅、硅锗或碳化硅衬底的常用半导体器件集成，使所形成的半导体结构能够广泛应用。

此外，本发明实施例的半导体结构的形成方法，采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形时，所述纳米线横截面的直径能够精确控制；而且，使形成所述纳米线的工艺更为简便，易于操作，且降低成本，适用于与大规模生产。

进一步的，当采用第一次干法刻蚀形成开口并在所述开口侧壁形成保护层，再进行第二次干法刻蚀加深所述开口时，所形成的纳米线的圆形横截面的直径能够精确控制，且所形成的纳米线表面较光滑；纳米线的圆形横截面的直径能够精确控制是由于第一次干法刻蚀工艺和第二次干法刻蚀工艺容易控制所形成的开口尺寸，而相邻开口之间的距离决定了圆形；另一方面，在湿法刻蚀形成纳米线后，所述纳米线的横截为多边形，在经过热退火后，所述横截面更易变为圆形，所形成的纳米线表面光滑。

图16至图21为本实施例的半导体结构的形成方法的剖面结构示意图。

请参考图16，提供半导体衬底300，所述半导体衬底300具有器件区301，在所述半导体衬底300表面形成硬掩膜层302。

所述半导体衬底300和硬掩膜层302与第一实施例相同，在此不作赘述。

请参考图17，去除所述器件区301的部分硬掩膜层302(请参考图15)，并以剩余的硬掩膜层302a为掩膜，第一次干法刻蚀所述半导体衬底300，在所述半导体衬底300内形成若干开口303。

在本实施例中，所述去除器件区301的部分硬掩膜层302的工艺为：在所述硬掩膜层302表面形成光刻胶层；经过曝光显影去除需要形成开口303的对应位置的光刻胶层；并以曝光后的光刻胶层为掩膜，刻蚀去除部分硬掩膜层302。

由于所述形成开口303的工艺为干法刻蚀工艺，而所述干法刻蚀工艺具有各向异性，因此能够使所形成的开口303的侧壁与半导体衬底300的表面垂直。

第一次干法刻蚀后，所述半导体衬底300内的开口303的深度为5～50纳米，所述开口303的宽度为1～30纳米，使所述开口303具有足够的宽度，则在后续工艺形成纳米线表面的栅介质层和栅电极层时有足够的空间；所述两相邻开口303之间的距离为5～30纳米，所述相邻开口303之间的距离决定了后续工艺所形成的纳米线的圆形横截面的直径；因此，通过第一次干法刻蚀工艺的控制，能够使后续形成的纳米线的尺寸更精确。

干法刻蚀所形成的若干开口303至少为2个，而相邻开口303之间的半导体衬底300在后续工艺中形成纳米线；在本实施例中，所在半导体衬底300内形成的开口303为2个。

请参考图18，第一次干法刻蚀后，在所述开口303内侧壁表面形成保护层310；以所述保护层310为掩膜，第二次干法刻蚀所述开口303的底部，使所述开口303的深度加深。

第二次干法刻蚀后，所述开口的深度为50～500纳米，使后续工艺形成纳米线表面的栅介质层和栅电极层时有足够的空间。

所述保护层310的材料为氧化硅，所述保护层310的厚度为2～20纳米；所述保护层310用于保护第一次干法刻蚀后的开口303内侧壁表面，使后续湿法刻蚀工艺后形成的纳米线的横截面成为多边形，而横截面为多边形的纳米线在后续工艺经过热退火之后容易变为圆形。

所述保护层310的形成方法为，通过热氧化工艺在第一次干法刻蚀后的开口303内侧壁和底部形成氧化硅层，再通过干法刻蚀工艺，去除所述开口303底部的氧化硅层，形成保护层310。

请参考图19，第二次干法刻蚀后，采用晶向各向异性湿法刻蚀所述开口303(请参考图17)的侧壁，形成悬空的纳米线304，并去除保护层310(请参考图17)。

所述湿法刻蚀的刻蚀液为氢氧化钾(KOH)、氨水(NH₄OH)或四甲基氢氧化氨(TMAH)；当所述半导体衬底300(请参考图8)表面的晶面为(100)或(110)时，所述湿法刻蚀工艺在垂直于半导体衬底300表面以及平行于半导体衬底300表面方向上的刻蚀速率较快，而对晶面(111)的方向上刻蚀速率最慢；因此经过湿法刻蚀工艺，相邻开口303之间的半导体衬底300(请参考图17)被刻蚀截断，形成悬空的纳米线304。

由于各向异性湿法刻蚀工艺在垂直于半导体衬底300表面以及平行于半导体衬底300表面方向上的刻蚀速率较快，而对晶面(111)方向上的刻蚀速率最慢，使所形成的纳米线304的横截面的形状为多边形；同时，由于硬掩膜层302a和保护层310的保护，使纳米线304不会被过分减薄，因此所形成纳米线304的尺寸容易控制。

需要说明的是，在所述晶向各向异性湿法刻蚀工艺中，所述保护层310保护了部分所述开口303的侧壁不被刻蚀，从而使所形成的纳米线304的横截面为多边形。

所述纳米线304用于形成后续横截面为圆形的纳米线；当纳米线304的横截面的形状为多边形时，经过后续工艺对纳米线304的热退火，容易使所述纳米线304的横截面变为圆形。

请参考图20，图19为图18在CC’方向上的剖面结构示意图，经过晶向各向异性的湿法刻蚀后，所形成的纳米线304悬空于半导体衬底300a上方，且所述纳米线304两端通过部分半导体衬底300a支撑。

请参考图21，在湿法刻蚀后，去除剩余的硬掩膜层302a(请参考图17)，并对所述半导体衬底300a进行热退火处理，使所述纳米线304a的横截面变为圆形。

所述纳米线304a的方法与第一实施例相同，在此不作赘述。

本实施例半导体结构的形成方法能够形成一种用于形成全包围栅纳米线晶体管的纳米线；采用硅、硅锗或碳化硅作为半导体衬底300，能够减少形成纳米线304a的成本，使本实施例所述半导体结构的形成方法能够被广泛运用；另一方面，采用硅、硅锗或碳化硅作为半导体衬底300使所形成的纳米线304a能够与其他基于硅、硅锗或碳化硅衬底的半导体器件集成；而且，本实施例半导体结构的形成方法中，所述纳米线304a的尺寸能够通过干法刻蚀工艺进行更精确的控制，是所形成的纳米线304a的质量更好。

进一步的，当采用第一次干法刻蚀形成开口303(请参考图16)并在所述开口侧壁形成保护层310，再进行第二次干法刻蚀加深开口303的工艺时，能够精确控制纳米线304a的圆形横截面的直径，且所形成的纳米线304a表面较光滑。这是由于第一次干法刻蚀工艺和第二次干法刻蚀工艺容易控制所形成的开口303尺寸，而相邻开口303之间的距离决定了圆形；另一方面，在湿法刻蚀形成纳米线304a后，所述纳米线304a的横截为多边形，在经过热退火后，所述横截面更易变为圆形，所形成的纳米线表面光滑。

第四实施例

本发明还提供另一种晶体管的形成方法，以下将对本实施例所述晶体管的形成方法进行说明。

首先，形成悬空于半导体衬底上方的纳米线，所述纳米线的横截面为圆形，且所述纳米线两端通过部分半导体衬底支撑。

所述纳米线的形成方法请参考图15至图20所述第三实施例的半导体结构的形成方法，在此不作赘述。

请参考图21，在图21的基础上，在热退火后在所述纳米线304a表面形成栅介质层，在所述栅介质层表面形成栅电极层；以栅电极层为掩膜，在所述纳米线两端进行离子注入形成源/漏区。

所述栅介质层、栅电极层和源/漏区的形成方法与第二实施例相同，在此不作赘述。

本实施例所述晶体管的形成方法能够形成一种全包围栅纳米线晶体管；所述全包围栅纳米线晶体管具有较小尺寸的沟道区，且不易产生漏电流，晶体管的性能较好；而且，所述晶体管的形成方法中采用硅、硅锗或碳化硅作为半导体衬底300a的材料，解决了现有形成全包围栅纳米线晶体管时，成本过高的问题；而且使所形成的全包围栅纳米线晶体管易与基于硅、硅锗或碳化硅衬底的半导体器件集成。

综上所述，本发明实施例的半导体结构的形成方法，采用硅、硅锗或碳化硅替代绝缘体上硅作为半导体衬底的材料，解决了现有技术形成纳米线半导体结构时成本过高的问题；而且，在硅、硅锗或碳化硅衬底上形成的纳米线，使后续工艺形成的晶体管易与基于硅、硅锗或碳化硅衬底的常用半导体器件集成，使所形成的半导体结构能够广泛应用。

此外，本发明实施例的半导体结构的形成方法，采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形时，所述纳米线横截面的直径能够精确控制；而且，使形成所述纳米线的工艺更为简便，易于操作，且降低成本，适用于与大规模生产。

进一步的，当采用一次干法刻蚀形成开口时，由于干法刻蚀工艺容易控制所形成的开口尺寸，而相邻开口之间的距离决定了圆形横截面的直径，因此使所形成的纳米线圆形横截面的直径更容易控制；而且仅通过一次干法刻蚀形成开口，能够简化工艺，节约成本。

进一步的，当采用第一次干法刻蚀形成开口并在所述开口侧壁形成保护层，再进行第二次干法刻蚀加深所述开口时，所形成的纳米线的圆形横截面的直径能够精确控制，且所形成的纳米线表面较光滑；纳米线的圆形横截面的直径能够精确控制是由于第一次干法刻蚀工艺和第二次干法刻蚀工艺容易控制所形成的开口尺寸，而相邻开口之间的距离决定了圆形；另一方面，在湿法刻蚀形成纳米线后，所述纳米线的横截为多边形，在经过热退火后，所述横截面更易变为圆形，所形成的纳米线表面光滑。

本实施例的晶体管的形成方法，采用硅、硅锗或碳化硅作为半导体衬底的材料，解决了现有的形成全包围栅纳米线晶体管的成本过高的问题；且所形成的晶体管易与基于硅、硅锗或碳化硅衬底的半导体器件集成。

虽然本发明实施例如上所述，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种半导体结构的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底具有器件区，所述半导体衬底的材料为硅、硅锗或碳化硅；

在所述半导体衬底表面形成硬掩膜层；

去除所述器件区的部分硬掩膜层，并以剩余的硬掩膜层为掩膜，第一次干法刻蚀所述半导体衬底，在所述半导体衬底内形成若干开口；

第一次干法刻蚀后，在所述开口内侧壁表面形成保护层；

以所述保护层为掩膜，第二次干法刻蚀所述开口底部，使所述开口的深度加深；

第二次干法刻蚀后，采用晶向各向异性湿法刻蚀所述开口侧壁，形成悬空的纳米线；

去除剩余的硬掩膜层，并对所述纳米线进行热退火处理，使所述纳米线的横截面变为圆形。

2.如权利要求1所述半导体结构的形成方法，其特征在于，所述开口的形成方法为干法刻蚀。

3.如权利要求1所述半导体结构的形成方法，其特征在于，在湿法刻蚀形成纳米线后，去除保护层。

4.如权利要求1所述半导体结构的形成方法，其特征在于，第一次干法刻蚀后，所述开口的深度为5～50纳米。

5.如权利要求1所述半导体结构的形成方法，其特征在于，所述保护层的材料为氧化硅。

6.如权利要求1所述半导体结构的形成方法，其特征在于，所述保护层的厚度为2～20纳米。

7.如权利要求1所述半导体结构的形成方法，其特征在于，湿法刻蚀后，所形成的纳米线的横截面为多边形。

8.如权利要求1所述半导体结构的形成方法，其特征在于，所述开口的深度为50～500纳米。

9.如权利要求1所述半导体结构的形成方法，其特征在于，所述开口的宽度为1～30纳米。

10.如权利要求1所述半导体结构的形成方法，其特征在于，所述两相邻开口之间的距离为5～30纳米。

11.如权利要求1所述半导体结构的形成方法，其特征在于，所述若干开口至少为2个。

12.如权利要求1所述半导体结构的形成方法，其特征在于，所述热退火的气体为氢气或惰性气体中的一种，所述热退火的温度为650℃～1150℃，所述热退火的时间为5秒～5小时。

13.如权利要求12所述半导体结构的形成方法，其特征在于，所述惰性气体为氩气、氦气或氖气。

14.如权利要求1所述半导体结构的形成方法，其特征在于，所述纳米线圆形横截面的直径为5～30纳米。

15.如权利要求1所述半导体结构的形成方法，其特征在于，所述硬掩膜层的材料为氧化硅、氮化硅或氮氧化硅。

16.一种晶体管的形成方法，其特征在于，包括：如权利要求1至15任一项所述半导体结构的形成方法；

在热退火后，在所述纳米线表面形成栅介质层；

在所述栅介质层表面形成栅电极层；

以所述栅电极层为掩膜，在所述纳米线两端的半导体衬底内进行离子注入形成源/漏区。