CN1935632A - 制造纳米线器件的方法 - Google Patents

制造纳米线器件的方法 Download PDF

Info

Publication number
CN1935632A
CN1935632A CNA2006101398844A CN200610139884A CN1935632A CN 1935632 A CN1935632 A CN 1935632A CN A2006101398844 A CNA2006101398844 A CN A2006101398844A CN 200610139884 A CN200610139884 A CN 200610139884A CN 1935632 A CN1935632 A CN 1935632A
Authority
CN
China
Prior art keywords
substrate
semiconductor
nano wire
thermal oxide
nano
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101398844A
Other languages
English (en)
Other versions
CN1935632B (zh
Inventor
李鞠宁
成又庆
郑晳元
金原孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electro-Components Institute
Original Assignee
Electro-Components Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020060025126A external-priority patent/KR100702531B1/ko
Priority claimed from KR1020060039593A external-priority patent/KR100716937B1/ko
Priority claimed from KR1020060080852A external-priority patent/KR100855882B1/ko
Application filed by Electro-Components Institute filed Critical Electro-Components Institute
Publication of CN1935632A publication Critical patent/CN1935632A/zh
Application granted granted Critical
Publication of CN1935632B publication Critical patent/CN1935632B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02603—Nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/413—Nanosized electrodes, e.g. nanowire electrodes comprising one or a plurality of nanowires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种用于通过不利用电子束形成超细图案的情况下以简单的工艺形成单晶硅纳米线，并将与衬底分离的纳米线转移到另一氧化层或绝缘层，从而在没有附加的复杂纳米线对准工艺或SOI衬底的情况下以低成本批量生产制造半导体纳米线器件的方法。同样，本发明提出了一种用于通过将纳米线从其上形成该纳米线的半导体衬底转移到其上形成绝缘层等的另一衬底上来简单地制造纳米线器件的方法。

Description

制造纳米线器件的方法
技术领域
本发明涉及用于制造纳米线器件的方法，尤其涉及用于在通过利用单晶半导体衬底制造半导体纳米线之后转移另一个衬底上的纳米线并形成电极结构的纳米线器件制造方法。
背景技术
纳米线器件可用作作为各种电子器件的核心组件的晶体管并可用作各种化学传感器及生物传感器。如果纳米线器件与各应用匹配地工作，则需要纳米线和用于测量和利用纳米线的电特性的电极结构。
这种纳米线器件的制造方法主要分为两种类型，一种是通过利用诸如超细光刻工艺等常规半导体工艺蚀刻诸如硅等材料在期望的位置上直接制造纳米线器件的“自顶向下”方法，而另一种是在通过利用诸如VLS(气相-液相-固相)生长方法等方法合成纳米线之后通过使纳米线向特定位置对准来制造纳米器件的“自底向上”方法。
VLS生长方法用于生长由大部分半导体和诸如Si、ZnO、GaN、InP、金属等金属材料组成的纳米线。然而，在纳米线仅在期望的位置上选择性地生长以通过自底向上方法制造纳米线器件或者所制造的纳米线向期望的位置对准之后，必需制造诸如电极等附加结构。已进行了关于选择性生长方法的研究以克服技术问题。用于对准的纳米线位置控制可利用一种通过诸如用于纳米线器件应用的电泳等方法向期望的位置对准纳米线的方法，或者是通过利用Langmuir-Blodgett技术的液流或流道来对准纳米线的方法。
然而，虽然采用了这些方法，但以将纳米线精确地定位在期望位置处的方式来控制纳米线是很困难的。并且，问题是即使进行了对准处理，成品率也会很低。同样，用于对准的纳米线的电接触的附加电极结构在提高纳米器件生产率方面有阻碍作用，因为附加电极结构是通过昂贵的e-束平板印刷工艺来制造的。
同时，根据利用自顶向下方法的纳米线器件制造方法，如果形成直径为几nm的纳米线作为通过蚀刻硅直接制造的纳米线，则使用诸如e-束平板印刷等超细图案形成工艺，因为需要超细图案形成。自顶向下方法具有能以期望尺寸在期望的位置上制造纳米线的优点，但因为它使用诸如e-束平板印刷等昂贵的设备，由于非常低的生产速度而使其难以商品化。同样，与通过VLS方法形成的纳米线相比，所形成的纳米线是不均匀的；并且，因为纳米线是在绝缘材料上制造的以起到电器件的作用，所以存在采用SOI衬底的缺点。虽然公开了一种在不使用超细图案的情况下通过利用由重复硅衬底的干法蚀刻检验并热氧化纳米线而获得的微纹结构来制造纳米线的方法，但难以获得具有良好质量的纳米线，因为从干法蚀刻工艺获得的微纹的表面粗糙度不易控制，并且很难可靠地再生产该直径的纳米线。此外，在通过热氧化微纹结构来获得纳米线的情况下，在应用纳米线方面有限制，因为纳米线被氧化物包围。
发明内容
因此，本发明的一个目的是提供一种通过以简单方法形成具有期望直径的纳米线来代替使用电子束形成超细图案，来制造能以低成本批量生产的纳米线器件制造方法。
本发明的另一个目的是提供一种通过将与衬底分离的硅纳米线转移到另一氧化层或绝缘衬底，从而在没有附加的复杂纳米线对准工艺或SOI衬底的情况下制造纳米线器件方法。
本发明的又一个目的是提供一种在制造纳米线器件的方法中不损失纳米线的情况下将纳米线精确地转移到其它衬底上的预期位置的方法。
本发明的再一个目的是提供一种通过在将纳米线转移到其它衬底的转移过程中使施加于纳米线的应力最小化来防止纳米线的弯曲现象的方法。
本发明的还有一个目的是提供一种能够将纳米线仅转移到其它衬底上的期望位置，并通过重复执行此方法来提高纳米线器件的集成度的制造方法。
本发明的再有一个目的是提供一种能够在制造纳米线期间不被限制于硅衬底的晶向的情况下不同地制造各种形状的纳米线的纳米线器件制造方法。
本发明的另有一个目的是提供一种不需要用于将纳米线转移到SOI晶片的附加衬底的纳米线器件制造方法。
根据本发明的一个方面，提供了一种用于从衬底制造半导体纳米线的方法，该方法包括以下步骤：在半导体衬底上形成第一热氧化物层并使该第一热氧化物层形成图案以保护纳米线区和用于支撑纳米线的支撑结构区；干法蚀刻硅衬底；通过利用硅各向异性蚀刻溶液湿法蚀刻硅衬底；在硅衬底上形成第二热氧化物层；以及去除所有的热氧化物层。
根据本发明的另一方面，提供了一种用于制造半导体纳米线的方法，该方法包括以下步骤：在半导体衬底上形成第一热氧化物层并使该第一热氧化物层形成图案以保护纳米线区；干法蚀刻半导体衬底；通过利用硅各向异性蚀刻溶液湿法蚀刻半导体衬底；在硅衬底上形成第二热氧化物层；利用干法蚀刻去除置于半导体衬底和纳米线结构顶面上的氧化物层；以及在半导体衬底上形成第三热氧化物。
根据本发明的又一个方面，该方面通过一种纳米线器件制造方法来实现，该方法包括以下步骤：形成与单晶半导体第一衬底分离的半导体纳米线；以及将纳米线转移到第二衬底。
根据本发明的再一个方面，提供了用于制造半导体纳米线器件的方法，该方法包括以下步骤：通过利用反应离子蚀刻工艺蚀刻半导体第一衬底来形成支撑柱结构和垂直沟结构；通过利用深反应离子蚀刻工艺蚀刻半导体第一衬底以在支撑柱结构和垂直沟结构之下形成底切(undercut)形状；通过热氧化半导体第一衬底来形成半导体纳米线；去除半导体第一衬底上形成的热氧化层以将半导体纳米线与半导体第一衬底分离；将半导体第一衬底上形成的半导体纳米线转移到第二衬底；以及在第二衬底上形成电极。
根据本发明的还有一个方面，提供了一种用于制造半导体纳米线器件的方法，该方法包括以下步骤：利用光刻胶对半导体衬底形成图案；通过利用反应离子蚀刻工艺蚀刻半导体衬底来形成支撑柱结构和垂直沟结构；通过利用深反应离子蚀刻工艺蚀刻半导体衬底以在支撑柱结构和垂直沟结构之下形成底切形状；通过热氧化半导体衬底来形成热氧化物层；蚀刻热氧化物层以不完全去除半导体纳米线和半导体衬底之间的热氧化物层，并曝露半导体纳米线的顶层部分；以及在半导体衬底上形成电极。
本发明的目的通过一种纳米线器件制造方法来实现，该方法包括以下步骤：通过干法蚀刻和湿法蚀刻单晶硅衬底来形成具有用于支撑宽宽度的顶部结构乘窄宽度的底部结构的横截面结构的柱；氧化衬底；去除氧化的部分；以及在纳米线支撑结构上沉积电极材料。
附图说明
从以下结合附图给出的较佳实施例的描述中，本发明的上述和其它目的和特征将变得更加明显，附图中：
图1至3是示出根据本发明的一个实施例的用于制造硅纳米线的方法和用于制造硅纳米线器件的方法的图示；
图4和5是表示根据本发明的另一个实施例的用于硅纳米线的方法和用于制造纳米线器件的方法的图示；
图6和7是描述根据本发明的又一个实施例的用于硅纳米线的方法和用于制造纳米线器件的方法的图示；
图8是描述通过利用根据本发明的纳米线器件的纳米线生物传感器器件的一个例子的图示。
具体实施方式
根据本发明的用于制造纳米线器件的方法在利用半导体单晶衬底在晶片级上制造纳米线后，通过将纳米线转移到另一衬底并用光刻技术对金属电极形成图案来制造纳米线器件。
首先，在衬底被各向异性地蚀刻和热氧化后，通过转移方法，按需将从通过去除氧化层制造的半导体衬底上浮起的纳米线和从衬底分离的纳米线从制造该纳米线的衬底转移到氧化物或绝缘层衬底。此处，可根据应用将纳米线转移到聚合物或塑料衬底。纳米线向其它衬底的转移可在聚合物或诸如光刻胶等对于要转移的晶片衬底具有极好粘合特性粘合剂的帮助下实现，并能通过键合工艺直接将纳米线固定到衬底上。在进行了纳米线的转移之后，通过使用氧等离子体的干法蚀刻来去除粘合剂；然后，在去除粘合剂后，由于粘合剂而使纳米线照原样保留在衬底的表面。如果用于电接触的电极结构是通过以下工艺在纳米线转移衬底上制造的，则可以低成本批量生产制造纳米线器件，因为纳米线器件能在晶片级制造。
同样，在本发明中，提出了一种通过利用其上形成纳米线的衬底，而不是将纳米线从纳米线形成衬底转移到其上形成绝缘层等的另一衬底来制造纳米线器件的方法。
在下文中，将参考附图详细描述本发明的较佳实施例。
图1根据本发明的一个实施例顺序地示出制造硅纳米线的过程。
如图1a所示，第一热氧化层110形成于晶体结构具有(100)方向的硅第一衬底100上，并且通过光刻工艺去除形成于没有形成硅纳米线及其支撑结构的区域上的氧化物层。此处，在对光刻工艺使用步进器(stepper)的情况下，可实现几百纳米的线宽。另一方面，因为根据本发明的实施例制造的硅纳米线150可以是悬浮在空气中的结构(释放结构)，所以需要通过支撑硅纳米线的两端或一端来使纳米线150不被丢失或损坏。因此，要求在其上形成硅纳米线150的区域的一侧端点或两侧端点上形成支撑结构140的图案。通过使支撑结构140的区域具有大于硅纳米线150的线宽的宽度，支撑结构140的区域在随后的热氧化去除处理之后不会从硅第一衬底100上释放。
较佳的仅是控制支撑结构140的区域的宽度不足以宽到平稳地进行随后的纳米线转移过程。另一方面，支撑结构140的区域和纳米线结构150的区域之间的连接件宽度可被形成为比纳米线区域的宽度窄。这允许在随后的纳米线转移过程中折断纳米线的部分成为连接件。
柱结构120通过利用诸如深RIE(反应离子蚀刻)工艺等各向异性干法蚀刻形成于硅第一衬底100上，如图1b所示。柱结构120的蚀刻深度被控制为能容易地实现随后的硅纳米线转移过程的深度。通过使用诸如KOH等硅各向异性蚀刻溶液来湿法蚀刻硅第一衬底100，如图1c所示。在湿法蚀刻中，因为硅第一衬底100具有(100)晶向的蚀刻特性，所以柱结构的横截面在湿法蚀刻后具有横截面中心部分的宽度变得比顶部或底部的宽度窄的形状。
第二热氧化层130通过第二次氧化硅第一衬底100来形成，如图1d所示。此时，柱结构的凹形横截面的顶部形成纳米线，并且可通过控制第二次热氧化处理的时间将硅纳米线150的直径控制在几百纳米的程度。同样，硅纳米线150可通过使柱结构160的凹部变窄或完全地氧化而从衬底释放。虽然支撑结构140在横截面上具有凹部，但因为支撑结构140具有适当宽的宽度，因此凹部没有被完全氧化；并且，即使进行了随后的热氧化层蚀刻处理，释放的纳米线也被支撑。同时，在形成第二热氧化层130前，可蚀刻第一热氧化层。
其后，通过利用BOE(缓冲氧化物蚀刻剂)的湿法蚀刻或等离子体干法蚀刻去除热氧化层，如图1e所示。如果去除了热氧化层，则获得了直径范围从几纳米到几百纳米且长度范围从几微米到几百微米的硅纳米线，其中硅纳米线150的两端都由支撑结构支撑。另一方面，在热氧化层去除过程中，可利用HF蒸气。这通过使施加于纳米线的应力最小化而使氧化层去除过程或纳米线的转移过程期间的纳米线丢失最小化，并且通过减少弯曲现象和位置改变而使随后的纳米线转移过程能容易地进行。另一方面，较佳的是硅第一衬底100和位于衬底顶部的硅纳米线150之间的距离在从几十纳米到几十微米的范围内，当形成干法蚀刻的柱结构120和在其中心具有窄横截面的柱结构160的深度时，这一距离由硅第一衬底100的湿法蚀刻程度来确定。
较佳的是硅纳米线150具有预期的半导体特性，以将如此制造的纳米线应用于器件。可通过经由诸如扩散或离子注入等方法将杂质注入到硅第一衬底100的全部或部分中来将半导体特性引入硅纳米线中。可根据注入的杂质的类型和掺杂浓度来控制这种硅纳米线150的半导体特性。
另一方面，在本发明的又一个实施例中，在形成第一热氧化层之前，先将杂质(较佳地为硼)以高浓度掺杂到其上形成纳米线的区域的两端或一端。在高掺杂区中，与在如图1b所示的湿法蚀刻过程中的另一区相比，蚀刻被延迟。结果，因为连接到支撑结构140的部分的纳米线的厚度随着远离支撑结构140而变得更窄，所以可实现纳米线的平滑厚度变化，如图2a所示。当制造从衬底释放的纳米线时，应力被集中在纳米线的两端。因此，如果纳米线以薄的厚度制造，则因为其两端变得薄，由于应力变高而丢失纳米线的可能性变高。结果，难以制造更薄的纳米线。然而，如果采用以高浓度掺杂杂质的方法，则即使纳米线150被形成得很薄，在纳米线形成得较厚的区域的任一端或一端处的应力变强。因此，本发明的实施例可应用于具有几纳米或低于几纳米的厚度的硅线。同样，因为在随后的纳米线转移过程中通过粘合剂施加于纳米线的力集中在纳米线的两端，所以纳米线的断裂主要在纳米线的两端处发生。
然而，如果纳米线的两端或一端以适当的厚度制造且厚度适当变化，则可在转移期间控制纳米线的断裂部分。同样，纳米线中通过将杂质注入到纳米线区域的两端或一端来注入杂质的部分以及其上形成纳米线的区域的中心部分变得比其它部分厚，如图2b所示。这种应用能进一步拓宽通过本发明形成的纳米线的应用范围。
图3示出用于将硅第一衬底100上形成的硅纳米线150转移到第二衬底300的过程。纳米线的转移包括以下步骤：在第二衬底300上涂粘合剂310；将其上形成纳米线的硅第一衬底100与第二衬底互相面对地底接触(如图3a所示)；将硅第一衬底100与第二衬底300分离(如图3b所示)；以及去除粘合剂310(如图3c所示)。考虑到在第二衬底300上制造电器件，因此其上转移了纳米线的第二衬底300使用其上沉积了氧化物层或氮化物层的硅晶片，除此之外，可使用由晶体、陶瓷、玻璃和聚合物等形成的衬底。此时，在第二衬底300中，电极结构的一部分可事先在转移之前形成。
在第二衬底没有粘合特性的情况下，粘合剂310被均一地涂到第二衬底300上以进行纳米线转移。
粘合剂310起粘附纳米线150的作用，并且在纳米线150被转移后，粘合剂310可通过进行等离子体灰化处理来去除。粘合剂聚合物和热回流聚合物可用于粘合剂310。在这些当中，当在使用光刻胶期间施加热时，通过利用回流的光刻胶的特性能容易地转移纳米线。因此，在其上形成纳米线150的硅第一衬底100与第二衬底300互相面对地接触的状态下，可通过施加热和压力将纳米线150粘附到第二衬底300上。
可通过利用诸如光刻胶等基于聚合物的粘合剂310来以纳米为尺度转移纳米线150。其后，虽然去除了粘合剂310，但由于转移的纳米线150保持通过粘合剂粘附于第二衬底的状态，所以转移的纳米线150相对第二衬底300的位置在去除光粘合剂310后没有非常大的变化。同样，可通过在第二衬底300上进行光刻处理或注入处理在粘合剂310上形成图案。
通过转移粘合剂图案上的纳米线150，可仅在要转移的第二衬底300的预期的位置上转移纳米线150。通过重复地执行这些步骤，仅在预期的位置处提高了纳米线150的集成度。同样，用于对准的标记图案可事先形成于要转移的第二衬底300上。用于对准的标记图案允许通过在诸如粘合剂形成、纳米线转移和电极形成过程等之前的过程中起对准标记的作用来使各过程能容易地进行，并且当重复进行纳米线转移过程时可提高纳米线器件的集成度。
另一方面，根据本发明的另一个实施例的用于转移硅纳米线150的方法，可通过在不用粘合剂310的情况下经由各种键合工艺直接支撑硅纳米线150来将硅纳米线150转移到第二衬底300。更具体地，它包括以下步骤：将其上形成纳米线150的硅第一衬底100与第二衬底300互相面对地接触；通过施加热和压力将纳米线150粘附到第二衬底300；以及将硅第一衬底100与第二衬底300分离。在这种情况下，自身具有粘性的柔性衬底或粘性衬底等可用作第二衬底300，具体地，可使用PDMS(聚二甲基硅氧烷)等。
施加于衬底的热和压力由提高纳米线150的转移效率的条件来确定，并且它们根据要转移的衬底的材料来改变。同样，在这种情况下，粘合剂图案可通过在第二衬底300上进行光刻处理或热压处理来形成。同样，用于对准的标记图案可形成于第二衬底300上。
同时，纳米线150的转移可迭代地进行；具体地，具有高密度的纳米线阵列或具有诸如纳米线阵列的层叠结构和多层结构等复杂结构的纳米线组件可通过将在不同衬底上形成的纳米线150转移到同一第二衬底上来形成。此时，当形成纳米线阵列的层叠结构和多层结构时，不论先前所转移的第二衬底300的粘合特性如何，第二次转移之后的转移都在涂覆了比转移到第二衬底300的纳米线的厚度厚的粘合剂之后利用类似于其它实施例的粘合剂来进行纳米线转移方法。
当用于电接触的电极结构320形成于转移纳米线的衬底上时，完成了纳米线器件制造过程，如图3d所示。如果沉积了用作电极320的材料的金属薄膜，则因为纳米线被永久地固定到衬底的表面，所以尽管增加了另一个过程，也不存在纳米线丢失的问题。另外进行的用于在其上转移了纳米线的衬底上形成电极320的过程可以晶片为单位进行，并且图案对准可通过利用掩模的对准图案或在需要的情况下在转移过程中使用的用于对准的标记图案来进一步容易地进行。
将根据本发明的另一个实施例描述用于制造硅纳米线器件的方法。首先，在根据图1所示的过程在衬底上形成纳米线后，通过在纳米线支撑结构上形成电极材料来制造纳米线器件。在本实施例中，不同于转移纳米线的实施例，可在不将纳米线转移到第二衬底情况下在其上形成纳米线的衬底上直接形成纳米线器件。
在根据本实施例的纳米线器件中，纳米线不存在于诸如氧化物层等绝缘层上。因此，在本实施例中，较佳的是采用了本征半导体衬底，并当事先将杂质掺杂到要在其上形成纳米线的区域时，较佳的是通过不将杂质掺杂到纳米线以下的衬底区域同时使掺杂深度变浅来最小化纳米线器件的漏电流。如上所述形成的纳米线器件可用于常规的纳米线器件应用，也可用于用作RFC(射频电路)中十分精确的调谐振荡器的纳米线谐振器。
更具体地，根据本发明的纳米线与常规的方法相比具有更小的线宽；并且，因为它可以用很低的成本来制造，所以它的应用范围十分广泛。
图4示出根据本发明的又一个实施例的用于制造硅纳米线的过程。通过使用为具有(100)方向的晶体结构的硅第一衬底而形成图案的第一热氧化层图案作为掩模进行各向异性干法蚀刻，在硅第一衬底上形成柱结构420，如图4a所示。此时，不需要形成用于纳米线的支撑结构。
通过利用诸如KOH等硅各向异性蚀刻溶液来湿法蚀刻硅第一衬底400，如图4b所示。因此，形成了具有预定的倾斜角度的纳米线结构460。此外，通过第二次热氧化硅第一衬底形成第二热氧化层430，如图4c所示。在形成了第一和第二热氧化层410和430的状态中，通过干法蚀刻硅第一衬底400，通过去除硅第一衬底400顶部的氧化物层露出纳米线结构460上的硅的顶部，如图4d所示。
其后，通过第三次热氧化硅第一衬底400来形成第三热氧化层，如图4e所示。通过控制第二热氧化层和第三氧化层470的沉积时间，硅纳米线450的直径可被控制在几十纳米内。
图5示出根据本发明的又一个实施例的用于制造硅纳米线的方法。利用其上通过图4的过程形成硅纳米线的硅第一衬底400，将纳米线450转移到第二衬底500，如图5a到5c所示。此时，虽然完成了纳米线的转移，但氧化层510保留在第二衬底500的硅纳米线450的顶部。因此，硅纳米线450的转移由保留的氧化层510完成，如图5d所示。
在这种情况下，在去除热氧化层期间可使用HF蒸气。此处，如以上其它实施例中所描述的，对第二衬底500使用粘合剂520，或者可通过将自身具有粘合特性的柔性衬底或粘性衬底等用作第二衬底500来转移纳米线，并且形成粘合剂图案或用于对准的标记图案并将硅纳米线450转移到第二衬底500上。在该较佳实施例中，因为与转移从衬底释放的纳米线的实施例相比需要更强的粘合力，所以较佳的是使用利用塑料衬底等的热压方法。其后，通过形成电极结构530完成纳米线器件制造过程，如图5e所示。
因为根据本实施例制造的硅纳米线450在转移了保留在衬底400上的氧化层和硅纳米线450之后被去除，所以不存在丢失或损坏硅纳米线450的问题。
图6示出了本发明的又一个实施例的用于制造硅纳米线的方法。首先，在准备硅第一衬底610之后，通过光刻蚀刻处理形成光刻胶620的图案，如图6a和6b所示。形成图案的区域包括硅纳米线和用于硅纳米线的支撑结构的区域。此时，不同于以上示出的实施例，硅第一衬底610不需要有(100)方向的表面。通过利用诸如RIE(反应离子蚀刻)等干法蚀刻工艺蚀刻硅第一衬底610来形成垂直沟结构，如图6c所示。然后，通过导致深RIE的扇形的硅干法蚀刻来蚀刻硅第一衬底610，在垂直沟结构之下形成底切630的形状，如图6d所示。
在这种情况下，深RIE可采用Bosch工艺。其后，通过热氧化处理在硅第一衬底610上形成热氧化层640，如图6e所示。硅纳米线可通过经由热氧化形成处理在硅纳米线结构的底部区域的窄部分上完全氧化由热氧化层640从衬底分离。同样，通过这种热处理，可制造直径范围从几纳米到几十纳米的硅纳米线670，并且硅纳米线670的直径可通过对热氧化处理的控制来控制。
如果氧化层640由HF蒸气或BOE(缓冲氧化物蚀刻剂)去除，则获得了形成为尺寸范围从几纳米到几十纳米的纳米线670，如图6f所示。即使如果去除了氧化物640而使纳米线变成悬浮在空气中的结构，纳米线670也可由在为纳米线670形成图案期间一起形成图案的支撑结构支撑。
另一方面，因为如此制造的硅纳米线670是通过利用干法蚀刻处理、热氧化处理和氧化层蚀刻处理来制造的，所以可通过允许在不依靠硅衬底610的晶向的前提下制造纳米线来制造具有诸如直线或曲线等各种形状的纳米线。如此形成的纳米线通过利用以上所述的纳米线转移方法转移到第二衬底，并且可制造硅纳米线器件。
另一方面，根据本发明的又一个实施例的硅纳米线器件制造方法，在通过图6a到6d所示的过程在硅衬底上形成纳米线后，覆盖纳米线670的顶层部分的氧化层通过RIE的干法蚀刻或湿法蚀刻去除，如图7a所示。其后，形成用于电接触的电极结构710，如图7b所示。
因此，在本实施例中，可在不利用另外的第二衬底的情况下在硅第一衬底上进行纳米线器件制造过程。另一方面，在形成电极710后，可通过去除纳米线以下的氧化层来制造纳米线从硅衬底释放的结构的纳米线器件。这种纳米线器件可用于常规的纳米线器件应用，也可用于用作RFC(射频电路)中十分精确的调谐振荡器的纳米线谐振器。
图8示出通过利用根据本发明的每一个实施例制造的硅纳米线器件来制造生物传感器的例子。
因为生物传感器利用电解溶液作为检查样本，因此通过在纳米线器件的电极的顶部形成绝缘层830来防止电极820与电解溶液接触，以减小噪声和提高生物传感器的灵敏度。为了将纳米线810的表面用作传感器，纳米线810的表面通过利用硫酸或氧等离子体来激活。同样，氧化层840形成于纳米线810的表面，并且通过在氧化层上形成有机硅烷层850和受体860来捕捉和检测注入蛋白质等包含在电解溶液中的检测靶粒子870。
本申请包含与分别在2003年9月22日、2006年3月20日和2006年5月2日提交于韩国专利局的韩国专利申请第2005-0088325号、2006-0025126号和2006-0039593号有关的主题，这些申请的全部内容通过引用结合于此。
尽管参考某些较佳实施例描述了本发明，但本领域的技术人员可以明白，可以在不背离以下权利要求书定义的本发明的范围的前提下进行各种改变和修改。

Claims (27)

1.一种用于从衬底制造半导体纳米线的方法，所述方法包括以下步骤：
在(100)单晶硅衬底上形成第一热氧化物层并且形成所述第一热氧化物层的图案以保护用于支撑纳米线区和所述纳米线的支撑结构区；
干法蚀刻所述硅衬底；
通过利用硅各向异性蚀刻溶液湿法蚀刻所述硅衬底；
在所述硅衬底上形成第二热氧化物层；以及
去除所述热氧化物层。
2.如权利要求1所述的方法，其特征在于，在所述通过利用硅各向异性蚀刻溶液湿法蚀刻硅衬底的步骤后，还包括蚀刻所述第一热氧化物层的步骤。
3.如权利要求1所述的方法，其特征在于，所述热氧化物的去除是通过利用HF蒸气来进行的。
4.如权利要求1所述的方法，其特征在于，在所述在硅衬底上形成第一热氧化物层的步骤之前，还包括将高浓度的杂质掺杂到其上形成所述支撑结构的区域或其中形成所述纳米线的一部分区域的步骤。
5.如权利要求4所述的方法，其特征在于，所述杂质是硼。
6.如权利要求1所述的方法，其特征在于，在所述在硅衬底上形成第一热氧化物层的步骤之前，还包括将杂质掺杂到全部的硅衬底或限定所述纳米线的一部分区域的步骤，其中所述半导体纳米线的电特性是由所述杂质的类型和浓度来控制的。
7.一种用于制造半导体纳米线器件的方法，所述方法包括以下步骤：
通过利用权利要求1所述的方法形成纳米线的步骤；以及
在纳米线支撑结构上沉积电极材料。
8.一种用于制造半导体纳米线的方法，所述方法包括以下步骤：
在(100)单晶硅衬底上形成第一热氧化物层并且形成所述第一热氧化物层的图案以保护用于支撑纳米线区和所述纳米线的支撑结构区；
干法蚀刻所述半导体衬底；
通过利用硅各向异性蚀刻溶液湿法蚀刻所述半导体衬底；
在所述硅衬底上形成第二热氧化物层；
通过利用干法蚀刻去除位于所述半导体衬底和纳米线结构的顶面上的氧化物层；以及
在所述半导体衬底上形成第三热氧化物层。
9.一种用于制造半导体纳米线器件的方法，所述方法包括以下步骤：
形成与单晶半导体第一衬底分离的半导体纳米线；以及
将所述纳米线转移到第二衬底。
10.如权利要求9所述的方法，其特征在于，所述将纳米线转移到第二衬底的步骤使用了先前形成于所述第二衬底上的对准标记图案。
11.如权利要求9所述的方法，其特征在于，所述将所述纳米线转移到第二衬底的步骤包括以下步骤：
将所述第二衬底与其上形成所述半导体纳米线的单晶半导体第一衬底接触；
向所述单晶半导体第一衬底和所述第二衬底施加热和压力；以及
将所述单晶半导体第一衬底与所述第二衬底分离。
12.如权利要求11所述的方法，其特征在于，所述第二衬底是由其上形成氧化物层或氮化物层的硅衬底或晶体、陶瓷、玻璃、塑料和聚合物衬底中的一种制成的。
13.如权利要求11所述的方法，其特征在于，在所述从第二衬底分离单晶半导体第一衬底的步骤之后，还包括在所述第二衬底上形成电极的步骤。
14.如权利要求11所述的方法，其特征在于，在所述将在单晶第一衬底上形成的半导体纳米线转移到第二衬底的步骤之后，还包括：
在所述第二衬底上均匀地涂粘合剂；以及
在所述将单晶半导体第一衬底与第二衬底分离的步骤之后，从所述第二衬底去除所述粘合剂。
15.如权利要求14所述的方法，其特征在于，在所述在第二衬底上均匀地涂粘合剂的步骤后，还包括：
在所述粘合剂上形成图案的步骤。
16.如权利要求15所述的方法，其特征在于，所述在粘合剂上形成图案的步骤是通过光刻处理或印刻处理来进行的。
17.如权利要求11所述的方法，其特征在于，在所述将形成于单晶半导体第一衬底上的半导体纳米线转移到第二衬底的步骤后，还包括通过进行光刻处理或热压处理在所述第二衬底上形成所述粘合剂图案的步骤。
18.一种用于制造半导体纳米线器件的方法，所述方法包括以下步骤：
通过利用反应离子蚀刻工艺蚀刻半导体第一衬底形成支撑柱结构和垂直沟结构；
通过利用深反应离子蚀刻工艺蚀刻半导体第一衬底在所述支撑柱结构和所述垂直沟结构之下形成底切形状；
通过热氧化所述半导体第一衬底形成半导体纳米线；
去除形成于所述半导体第一衬底上的热氧化物层以将所述半导体纳米线与所述半导体第一衬底分离；
将形成于所述半导体第一衬底上的半导体纳米线转移到第二衬底；以及
在所述第二衬底上形成电极。
19.一种用于制造半导体纳米线器件的方法，所述方法包括以下步骤：
通过利用光刻胶形成半导体衬底图案；
通过利用反应离子蚀刻工艺蚀刻所述半导体衬底形成支撑柱结构和垂直沟结构；
通过利用深反应离子蚀刻工艺蚀刻所述半导体衬底在所述支撑柱结构和所述垂直沟结构之下形成底切形状；
通过热氧化所述半导体衬底形成热氧化物层；
蚀刻所述热氧化物层以不完全去除所半导体纳米线和所述半导体衬底之间的热氧化物层，同时曝露所述半导体纳米线的顶层部分；以及
在所述半导体衬底上形成电极。
20.如权利要求19所述的方法，其特征在于，所述蚀刻热氧化物层以不完全去除半导体纳米线和半导体衬底之间的热氧化物层，同时曝露半导体纳米线的顶层部分的步骤是通过利用湿法蚀刻或干法蚀刻来进行的。
21.如权利要求19所述的方法，其特征在于，在所述在半导体衬底上形成电极的步骤之后，还包括去除氧化物层以从所述半导体纳米线衬底释放纳米线的步骤。
22.一种用于制造半导体纳米线器件的方法，所述方法包括以下步骤：
根据用于重复地转移形成于不同于第一衬底的衬底上的半导体纳米器件的方法，在第二衬底上形成高密度纳米线阵列、交叉的纳米线阵列层叠层或多层结构，其中所述半导体纳米线是通过利用权利要求9所述的方法来转移的。
23.如权利要求22所述的方法，其特征在于，所述用于重复地转移半导体纳米线的方法包括以下步骤：
(S1)在第二衬底上涂覆具有比先前转移的纳米线的厚度厚的厚度的粘合剂；
(S2)转移半导体纳米线；
(S3)去除所述粘合剂；以及
(S4)重复地进行所述S1步骤、所述S2步骤和所述S3步骤。
24.一种纳米线结构，包括：
集成到半导体衬底中为一体并与所述半导体衬底分离的纳米线；以及
与所述纳米线一起集成到所述半导体中为一体的支撑结构以支撑所述纳米线的一侧或两侧，
其中，当所述纳米线远离所述支撑结构时其厚度变窄，而与所述支撑结构接触的区域具有厚的厚度。
25.一种纳米线结构，包括：
集成到半导体衬底中为一体并与所述半导体衬底分离的纳米线；以及
与所述纳米线一起集成到所述半导体中为一体的支撑结构以支撑所述纳米线的一侧或两侧，
其中，所述纳米线的厚度根据基于局部高浓度杂质注入的每个区而变化。
26.一种纳米线结构，包括：
集成到半导体衬底中为一体并与所述半导体衬底分离的纳米线；
与所述纳米线一起集成到所述半导体中为一体的支撑结构以支撑所述纳米线的一侧或两侧；以及
形成于所述支撑结构的一侧或两侧上的电极材料。
27.一种利用权利要求26所述的纳米线器件的纳米线谐振器。
CN2006101398844A 2005-09-22 2006-09-20 制造纳米线器件的方法 Expired - Fee Related CN1935632B (zh)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR1020050088325A KR100740531B1 (ko) 2005-09-22 2005-09-22 나노와이어 소자 제조 방법
KR1020050088325 2005-09-22
KR10-2005-0088325 2005-09-22
KR1020060025126A KR100702531B1 (ko) 2006-03-20 2006-03-20 나노와이어 소자 및 제조방법
KR1020060025126 2006-03-20
KR10-2006-0025126 2006-03-20
KR10-2006-0039593 2006-05-02
KR1020060039593A KR100716937B1 (ko) 2006-05-02 2006-05-02 나노와이어 소자 제조 방법
KR1020060039593 2006-05-02
KR1020060080852 2006-08-25
KR10-2006-0080852 2006-08-25
KR1020060080852A KR100855882B1 (ko) 2006-08-25 2006-08-25 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법

Publications (2)

Publication Number Publication Date
CN1935632A true CN1935632A (zh) 2007-03-28
CN1935632B CN1935632B (zh) 2011-04-06

Family

ID=37953408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101398844A Expired - Fee Related CN1935632B (zh) 2005-09-22 2006-09-20 制造纳米线器件的方法

Country Status (2)

Country Link
KR (1) KR100740531B1 (zh)
CN (1) CN1935632B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102086024A (zh) * 2010-12-31 2011-06-08 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102157371A (zh) * 2011-03-23 2011-08-17 北京大学 一种制作单晶硅纳米结构的方法
CN102364660A (zh) * 2011-10-28 2012-02-29 北京大学 一种基于普通光刻和氧化工艺的超细线条制备方法
CN102509697A (zh) * 2011-11-01 2012-06-20 北京大学 一种制备超细线条的方法
CN102963862A (zh) * 2012-12-04 2013-03-13 中国科学院上海微系统与信息技术研究所 一种单晶硅纳米线网状阵列结构的制作方法
CN103021818A (zh) * 2012-12-31 2013-04-03 中国科学院上海微系统与信息技术研究所 微结构保角性转移方法
CN103377928A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管的形成方法
CN103648968A (zh) * 2011-06-29 2014-03-19 Lg伊诺特有限公司 纳米线制造方法
CN107146760A (zh) * 2017-05-11 2017-09-08 中国科学院物理研究所 基于拓扑绝缘体纳米线的场效应管、其制备方法及应用
CN111943130A (zh) * 2020-07-10 2020-11-17 深圳市安瑞生物科技有限公司 纳米针阵列及其制备方法和应用

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7892610B2 (en) * 2007-05-07 2011-02-22 Nanosys, Inc. Method and system for printing aligned nanowires and other electrical devices
KR100927617B1 (ko) * 2007-11-26 2009-11-23 한국표준과학연구원 열분해 탄소 성분의 나노 크기를 가지는 바이오 센서의감지부를 제작하는 방법
KR100927616B1 (ko) * 2007-11-26 2009-11-23 한국표준과학연구원 탄소 성분의 감지부를 구비한 바이오 센서
KR100951544B1 (ko) * 2007-12-24 2010-04-09 전자부품연구원 나노 스케일의 구조물을 이용한 바이오센서 및 제조방법
KR100969478B1 (ko) * 2008-01-07 2010-07-14 고려대학교 산학협력단 Ｐｄｍｓ를 이용한 나노 소자의 제조방법
KR100987111B1 (ko) * 2008-09-22 2010-10-11 전남대학교산학협력단 습식 식각 장치
WO2012002794A1 (en) * 2010-06-30 2012-01-05 Universiti Sains Malaysia Silicon nanowire transistor (sinwt) and process for fabricating the same
KR101384517B1 (ko) 2012-01-05 2014-04-11 인텔렉추얼디스커버리 주식회사 저항 변화 스위치 기반의 논리 및 메모리 소자 및 그 제조 방법
KR101320870B1 (ko) * 2012-03-06 2013-10-23 인텔렉추얼디스커버리 주식회사 실리콘 나노와이어 제조 방법 및 실리콘 나노와이어를 갖는 전자 소자
US9437699B2 (en) 2014-10-03 2016-09-06 Taiwan Semiconductor Manufacturing Company Limited Method of forming nanowires
KR101941972B1 (ko) 2017-06-01 2019-01-24 서울대학교산학협력단 마이크로 스케일 센서 구조물의 상단과 하단 사이에 위치하는 나노 와이어 및 그 제조방법
KR102569943B1 (ko) 2018-10-24 2023-08-25 한국전자기술연구원 실리콘 나노와이어를 이용한 트랜지스터 및 그 제조방법
KR102147276B1 (ko) * 2019-01-17 2020-08-24 연세대학교 산학협력단 Mems 플랫폼과 전기방사법을 이용한 현수형 나노와이어의 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100216605B1 (ko) 1996-12-06 1999-08-16 정선종 원자력 현미경을 이용한 반도체 나노세선 형성방법
US6897098B2 (en) 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
CN1625047A (zh) * 2004-12-01 2005-06-08 浙江大学 牺牲层腐蚀技术制造的带压敏电阻的纳米梁谐振器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102086024B (zh) * 2010-12-31 2014-05-21 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102086024A (zh) * 2010-12-31 2011-06-08 上海集成电路研发中心有限公司 硅纳米线的制备方法
CN102157371B (zh) * 2011-03-23 2012-08-22 北京大学 一种制作单晶硅纳米结构的方法
CN102157371A (zh) * 2011-03-23 2011-08-17 北京大学 一种制作单晶硅纳米结构的方法
CN103648968A (zh) * 2011-06-29 2014-03-19 Lg伊诺特有限公司 纳米线制造方法
US9695499B2 (en) 2011-06-29 2017-07-04 Lg Innotek Co., Ltd. Nanowire manufacturing kit having nanowire manufacturing substrate and nanowire adhesive film and nanowire manufactured using the same
CN102364660A (zh) * 2011-10-28 2012-02-29 北京大学 一种基于普通光刻和氧化工艺的超细线条制备方法
CN102509697A (zh) * 2011-11-01 2012-06-20 北京大学 一种制备超细线条的方法
CN103377928A (zh) * 2012-04-17 2013-10-30 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管的形成方法
CN103377928B (zh) * 2012-04-17 2015-12-16 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、晶体管的形成方法
CN102963862A (zh) * 2012-12-04 2013-03-13 中国科学院上海微系统与信息技术研究所 一种单晶硅纳米线网状阵列结构的制作方法
CN103021818A (zh) * 2012-12-31 2013-04-03 中国科学院上海微系统与信息技术研究所 微结构保角性转移方法
CN103021818B (zh) * 2012-12-31 2016-04-20 中国科学院上海微系统与信息技术研究所 微结构保角性转移方法
CN107146760A (zh) * 2017-05-11 2017-09-08 中国科学院物理研究所 基于拓扑绝缘体纳米线的场效应管、其制备方法及应用
CN111943130A (zh) * 2020-07-10 2020-11-17 深圳市安瑞生物科技有限公司 纳米针阵列及其制备方法和应用
CN111943130B (zh) * 2020-07-10 2021-06-29 深圳市安瑞生物科技有限公司 纳米针阵列及其制备方法和应用

Also Published As

Publication number Publication date
CN1935632B (zh) 2011-04-06
KR20070033794A (ko) 2007-03-27
KR100740531B1 (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
CN1935632B (zh) 制造纳米线器件的方法
US8080481B2 (en) Method of manufacturing a nanowire device
US7922927B2 (en) Method of forming one or more nanopores for aligning molecules for molecular electronics
US7202173B2 (en) Systems and methods for electrical contacts to arrays of vertically aligned nanorods
US8617407B2 (en) Systems and methods for electrical contacts to arrays of vertically aligned nanorods
JP6049800B2 (ja) 印刷可能半導体素子を製造して組み立てるための方法及びデバイス
US7803698B2 (en) Methods for controlling catalyst nanoparticle positioning and apparatus for growing a nanowire
CN103958397B (zh) 用于制造和对准纳米线的方法和这种方法的应用
EP1765725B1 (en) Nanowire device with (111) vertical sidewalls and method of fabrication
US7235475B2 (en) Semiconductor nanowire fluid sensor and method for fabricating the same
KR100702531B1 (ko) 나노와이어 소자 및 제조방법
US20090117741A1 (en) Method for fabricating monolithic two-dimensional nanostructures
WO2005094231A2 (en) Methods for fabrication of positional and compositionally controlled nanostructures on substrate
KR101050142B1 (ko) 나노선 다중채널 ｆｅｔ 소자의 제조방법
US8039909B2 (en) Semiconductor nanowires charge sensor
US8268720B2 (en) Method of positioning catalyst nanoparticle and nanowire-based device employing same
KR20100040482A (ko) 반도체 나노와이어 센서 소자의 제조 방법 및 이에 따라 제조된 반도체 나노와이어 센서 소자
KR100716937B1 (ko) 나노와이어 소자 제조 방법
KR100855882B1 (ko) 이질접합을 갖는 단결정 나노와이어 어레이 및 그의 제조방법
JPS5944875A (ja) 梁構造体を有する半導体装置
JPH09259740A (ja) 真空マイクロデバイスおよびその製造方法
US6702637B2 (en) Method of forming a small gap and its application to the fabrication of a lateral FED
KR100695623B1 (ko) 액체에서 사용가능한 고 종횡비 단전자 트랜지스터 구조를갖는 원자간력 현미경 캔틸레버 및 그 제조방법
KR100653198B1 (ko) 고주파 소자 검사용 기능성 원자간력 현미경 캔틸레버 및그 제조 방법
US10196262B2 (en) Process for manufacturing a microelectromechanical interaction system for a storage medium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110406

Termination date: 20210920