JPH09259740A

JPH09259740A - 真空マイクロデバイスおよびその製造方法

Info

Publication number: JPH09259740A
Application number: JP7190496A
Authority: JP
Inventors: Kenichiro Suzuki; 健一郎鈴木
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1996-03-27
Filing date: 1996-03-27
Publication date: 1997-10-03
Anticipated expiration: 2016-03-27
Also published as: JP3079993B2; KR970067442A; KR100267201B1; US6093074A; US5925975A

Abstract

(57)【要約】【課題】電界放出型冷陰極構造の真空マイクロデバイ
スでは、第一電極（エミッタ電極）の尖った先端付近に
設けられた第二電極（ゲート電極）が印加電圧によって
第一電極先端に曲げられ、かつ形状ばらつきが生じる。【解決手段】エミッタ電極１１の尖った先端付近に設
けられたゲート電極１３を、先端から離れるに従ってそ
の厚さが厚くなる形状とする。これにより機械的剛性が
増大される。また、ゲート電極１３がシリコン基板に設
けた不純物層で形成することにより、従来のエッチバッ
クプロセスが不要となり、形状ばらつきが解消され、か
つ製造が容易なものとなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は真空マイクロデバイ
スに関し、特に微小なマイクロ波真空管や微小な表示素
子等などの応用に用いられる電界放出型冷陰極の構造及
びその製造方法に関する。

【０００２】

【従来の技術】シリコン半導体技術を利用すると、真空
マイクロデバイスとしての非常に微小な電界放出型冷陰
極を作製することが可能であり、従来からいくつかの方
法が知られている。しかし、電界放出型冷陰極の機能を
高めるには、エミッタの先端が尖っていること、および
複数のエミッタの形状が均一に揃っていること等の形状
的な要求の他に、仕事関数が低くまた環境によって変化
し難いエミッタ材料を用いる等の材料的な要求を満足す
ることが必要である。このため、近年、シリコン基板に
底面が尖った凹部を設けてこれにエミッタ材料を埋め込
み、その後エミッタからシリコン基板を分離するという
モールド法の原理を利用した作製方法が注目を集めるよ
うになった。このモールド法を利用した電界放出型冷陰
極の作製方法は、Ｈ．Ｆ.Grey 等が米国で出願した「Me
thod of Manufacturing a Field-Emission Cathode Str
ucture」（米国特許第４３０７５０７号によって最初に
報告された。

【０００３】このようなモールド法は、シリコン基板に
多数の微小な凹部を均一に作製できること、またエミッ
タ材料はこの凹部に埋め込むだけでよいので加工が容易
となり種々のエミッタ材料が利用できるという特長があ
る。しかし、このH. F. Grey等の特許には、もしエミッ
タ材料が薄い薄膜であるときにはエミッタをシリコン基
板から分離したときにエミッタの強度が十分でないため
に、エミッタを厚く作製しなければならないという制限
があった。このためエミッタの作製時間が長くなりま
た、エミッタ材料に残留する大きな応力を制御する技術
が必要であるという課題が残されていた。

【０００４】薄いエミッタ薄膜を用いて冷陰極デバイス
を作製することを可能とする一つの方法は、このエミッ
タ薄膜を十分の強度をもつ構造基板に張り付けて補強す
るという方法である。この方法を用いて三極管構造のデ
バイスを作製した例が、中本等出願の「電界放出型冷陰
極の製造方法、それを用いた電界放出型冷陰極、および
平板型画像表示装置」（特開平６−３６６８２号公報）
に記載されている。以下、図９および図１０を用いてこ
の従来技術を説明する。図９はモールド法を利用した電
界放出型冷陰極の構造を示したものである。ガラス基板
１００の上に電流放射領域１０４において先端が尖った
形状を持つエミッタ電極１０１が設けられており、この
上に酸化膜１０２を介してゲート電極１０３が作製され
ている。ゲート電極１０３とエミッタ電極１０１との間
に１００Ｖ程度の電圧を印加すると、電流放射領域１０
４においてエミッタ電極１０１の先端が鋭く尖っている
ために１０⁹Ｖ／ｃｍ程度の強い電界が生じる。そして
この強い電界のためにエミッタ電極１０１の先端から電
子が放射される。電流放射領域１０４はこのように強い
電界を発生させる領域であるため、精密な精度でエミッ
タ電極１０１およびゲート電極１０３の形状を制御する
ことが要求される。

【０００５】図１０は図９の構造を作製するための方法
を工程順に示したものである。図１０（ａ）において、
シリコン基板１１０上に酸化膜１１１をマスクにして１
μｍｘ１μｍｘ０．７μｍ程度の大きさをもつ開口穴１
１６を作製する。このとき、ＫＯＨを用いてシリコン基
板１１０をエッチングすると逆三角錐の形状をもつ開口
穴を容易に作製することができる。次いで、図１０
（ｂ）において、シリコン基板１１０を酸化して厚さ約
３００ｎｍ程度の酸化膜１１２を前記開口穴１１６の内
部に作製する。続いて、酸化膜１１２の上にエミッタメ
タル１１３を約１μｍ堆積する。ここで、酸化膜１１２
を開口穴１１６の中に作製すると開口穴１１６の先端の
形状を鋭く尖らせることが可能となる効果がある。次い
で、図１０（ｃ）において、エミッタメタル１１３とガ
ラス基板１００を静電接合法を用いて接着する。その
後、試料をＫＯＨエッチング液の中に浸して、シリコン
基板１１０を完全に除去する。ＫＯＨは酸化膜に比べて
シリコンのエッチング速度が約１００倍大きいために同
図（ｃ）に示す構造が得られる。

【０００６】続いて、図１０（ｄ）において、ゲートメ
タル１１４を約１μｍスパッタした試料の表面にレジス
ト１１５を塗布する。ここで、エミッタメタル１１３お
よびゲートメタル１１４は通常モリブデンが用いられ
る。さらに、図１０（ｅ）において、レジスト１１５を
ドライエッチング装置を用いて試料全面が均一な速度で
エッチングされる条件でバックエッチを行い、尖った先
端が形成されている領域１１７の酸化膜１１２が露出し
たところでバックエッチを終了する。その後、図１０
（ｆ）のようにレジスト１１５を除去した後、試料をＨ
Ｆ溶液に入れて領域１１７に露出している酸化膜１１２
のエッチングを行う。このようにして、エミッタ電極用
のメタル１１３の先端を露出させることができる。

【０００７】

【発明が解決しようとする課題】しかし、この図９の構
造および図１０の作製方法にはなお以下の問題が存在し
ていた。第１に、ゲート電極１０３は、エミッタ電極１
０１の尖った先端部の外周部上の領域では平坦である
が、電流放射領域１０４の内部では先の平坦な面に対し
てエミッタ先端内部方向に傾斜した飛び出し形状をして
いる。前記したように、電流放射領域１０４から電子を
放出させるときには、このゲート電極１０３の飛び出し
た領域とエミッタ電極１０１の尖った先端部との間に非
常に大きな電界を印加することが必要である（１０⁹Ｖ
／ｃｍ以上）。このように大きな電界を印加すると、ゲ
ート電極１０３の飛び出た先端とエミッタ電極１０１の
尖った先端との間に大きな静電引力が働き、互いに近づ
こうとする力が働く。

【０００８】図９に示すようにゲート電極１０３がエミ
ッタ電極１０１の先端付近で飛び出た形状をしていると
きには、このゲート電極１０３の飛び出た構造の機械的
剛性が小さいために変形しやすいということが起こる。
このため、ゲート電極１０３の飛び出た領域がエミッタ
電極１０１の先端部方向に曲げられ易いために、ゲート
電極１０３とエミッタ電極１０１とが接触（電気的短
絡）したり、ゲート電極１０３の飛び出し部が破損（デ
バイス感度の低下）したり、飛び出し部の変形によって
電界強度の変化が発生（デバイス感度の不安定）したり
する問題が起こった。特に、この電界放出型冷陰極をデ
ィスプレイに応用する場合には、多数の電界放出領域を
設ける必要があるために個々のデバイス特性を均一に安
定して作製することが必要である。

【０００９】第２に、ゲート電極１０３は、図１０
（ｄ）および（ｅ）に示すように酸化膜１１２の上にス
パッタした膜をレジスト１１５のバックエッチ時間を制
御することによって終了することによって作製される。
しかし、エミッタメタル１１３の尖った先端付近に均一
に金属を堆積させることは、かなり困難であることがわ
かった。これは、平坦な面に金属薄膜を作製する場合と
異なり、尖った先端付近ではスパッタされた金属原子が
基板に不均一に付着しここを種として内部応力に起因し
た成長を起こすためである。このため、ゲートメタル１
１４はエミッタメタル１１３の尖った先端付近にボイド
を生じたりする問題がしばしば発生した。

【００１０】また、レジスト１１５を塗布する場合に、
レジスト面が平坦になるようにすることが必要である
が、図１０（ｄ）のように試料表面に凹凸が大きく存在
するときにはかなり厚くレジストを塗布する必要があ
る。エミッタ電極先端部が１μｍ程度の高さの場合には
およそ３〜５μｍ程度のレジストを塗布する必要があ
る。しかし、これでもレジスト面を完全に平坦化するこ
とはできない。図１０（ｄ）にはこの様子を拡大して示
している。レジスト面の不完全な平坦化は後続のエッチ
バックプロセスの不完全さにつながり、ゲートメタル１
１４の飛び出し部の形状を完全に制御することができな
いという問題を生じた。

【００１１】さらにこのエッチバックプロセスの最大の
問題は、レジスト１１５のエッチングをいつ終了させる
かということにある。個々の電流放射領域１１７におい
て酸化膜１１２が露出する領域は極めて小さい（１μｍ
×１μｍ以下）ために、エッチバックプロセスの終点を
検出することは困難である。このため、従来テスト試料
によって決めた時間による制御が主であった。しかし、
このような方法では、レジストの厚さのばらつき、装置
に起因するエッチング速度のばらつき、等によって個々
の試料毎やアレイ内の素子毎に大きなばらつきが生じる
ことを避けることができなかった。また、エッチング速
度は試料の大きさや形状によっても依存するために、デ
バイスの設計を変化させる毎にエッチバック時間を計測
することが必要とされ、製造のための条件を出すために
多くの時間が必要とされた。

【００１２】本発明の目的は、機械的に剛性の大きいゲ
ート電極構造の電界放出型冷陰極等の真空マイクロデバ
イスと、バックエッチプロセスを不要として製造を容易
に行うことを可能とした真空マイクロデバイスの製造方
法を提供するものである。

【００１３】

【課題を解決するための手段】本発明の真空マイクロデ
バイスは、一方の面に先端を尖らせた形状が設けられた
第一の電極と、当該第一の電極に設けられた尖らせた形
状部分の先端を除く領域に絶縁膜を介して接する第二の
電極をもち、第一の電極の尖らせた形状部分から離れる
に従って第二の電極が厚くなる構造をもつことを特徴と
する。また、第二の電極が、５ｘ１０¹⁹ｃｍ^-3 以上の
高濃度のボロンを含むシリコン、ｐ型基板の中に作製さ
れたｎ型の不純物を含むシリコン、あるいは誘電体分離
基板の中に作製されたｎ型あるいはｐ型シリコン、等か
ら構成されたもの、あるいは、第一の電極がガラス基板
に接着されていることを特徴とする。

【００１４】また、本発明の製造方法として、シリコン
基板に底部を尖らせた凹部を設ける工程と、第二電極と
しての逆導電型不純物層を形成する工程と、絶縁膜を形
成する工程と、凹部内に第一電極を形成する工程と、他
の異なる構造基板を第二電極に接合させる工程と、第二
電極を残してシリコン基板を除去させ前記凹部に埋め込
まれた第一電極とこれを覆う絶縁膜を露出させる工程
と、第一電極の凸部の先端を露出させために絶縁膜を除
去する工程とを含んでいる。この場合、シリコン基板に
選択的にマスクを形成しておき、このマスクを利用して
第二電極を形成してもよい。

【００１５】さらに、本発明の他の製造方法として、シ
リコン基板に対して先に第二電極を形成し、その後に凹
部を形成し、絶縁膜、第一電極を形成してもよい。ある
いは、シリコン基板として誘電体分離シリコン基板を用
い、この誘電体分離シリコン基板のシリコン分離層に対
して第二電極、凹部、絶縁膜、第一電極を形成するよう
にしてもよい。

【００１６】

【発明の実施の形態】次に、本発明の実施形態を図面を
参照して説明する。図１は、本発明の実施形態の断面図
である。例えば、厚さ０．５ｍｍのガラス基板のような
構造基板１０の上にエミッタ電極１１が接着されてお
り、このエミッタ電極１１は構造基板１０に接着された
面と異なる一方の主面に先端が尖った形状部分が設けら
れている。また、この面には絶縁膜１２を介してゲート
電極１３が作製されている。前記エミッタ電極１１は、
モリブデン、タンタル、チタン、これらの窒化物、ポリ
シリコン、ＬａＢ₆ 、ダイアモンド膜、等の仕事関数が
小さい材料からなり、厚さが１μｍ程度とされる。ま
た、尖った先端は１０ｎｍ以下の曲率半径をもったもの
である。絶縁膜１２は酸化膜、窒化膜、あるいはエミッ
タ電極材料の酸化物や窒化物、等であり、０．３μｍ程
度の厚さをもっている。ゲート電極１３は、不純物が添
加されて小さな抵抗をもつシリコン等からなり、厚さが
１μｍ程度のｐ型あるいはｎ型シリコン層である。

【００１７】前記エミッタ電極１１の尖った先端付近で
はエミッタ電極１１を覆う絶縁膜１２がこの領域で一部
除去され、エミッタ電極１１の尖った先端が露出されて
電流放射領域１４が形成されている。またこの電流放射
領域１４のゲート電極１３は平坦な形状をもってエミッ
タ電極１１の尖った先端を取り囲んでいる。一方、デバ
イスの外周部にはエミッタ電極１１にリード線を接続さ
せるためにエミッター電極１１を露出させたコンタクト
パッド１５が設けられている。このコンタクトパッド１
５を構造基板１０のエミッタ電極１１が設けられた面と
同じ面に設けることによって、構造基板１０の裏側をパ
ッケージに接着し、他方の表側からエミッタ電極１１お
よびゲート電極１３とパッケージのピンとの電気的接続
を行うことが可能となり、デバイスの実装を簡略化する
上で有効となる。

【００１８】図２は本発明の他の実施形態の断面図であ
る。この実施形態では図１の実施形態のものと電流放射
領域１４のゲート電極１３Ａの形状だけが異なる。すな
わち、電流放射領域１４の外周部に設けられたゲート電
極１３Ａの厚さは一定であるが、電流放射領域１４の内
部ではエミッタ電極１１の尖った先端に近づくに従って
ゲート電極１３Ａの高さが低くなっている。図１および
図２に示した構造はともに電流放射領域１４の内部のゲ
ート電極１３の厚さが従来よりも厚く、かつエミッタ電
極１１の尖った先端から離れるに従って厚いテーパ形状
をしている。このため、機械的な剛性は非常に大きくな
った。

【００１９】以上の本発明の構造において、ゲート電極
１３，１３Ａの材料には以下に述べる作製方法に依存し
て、高濃度ボロンを含むシリコン、ｎ型シリコン、ある
いはｐ型シリコンが適している。また、構造基板１０に
は、金属とガラスとの静電接着法が利用できることから
ガラス（特にボロシリケートガラス）が適している。

【００２０】このように図１、図２の構成では、エミッ
タ電極１１の尖った先端付近を囲むように設けられたゲ
ート電極１３の形状が従来構造のような変形しやすい飛
び出し構造に代えて、エミッタ電極１１の尖った先端か
ら外周部に広がるに従って厚くなっていくテーパ構造と
なっている。このため、ゲート電極の開口部の断面形状
が、図１の構成では、エミッター電極が露出していない
領域上に設けられたゲート電極面と平坦につながってい
る。また、図２の構成では、この領域のゲート電極面が
エミッター電極の先端に近づくに従ってゲート電極の高
さが低くなっている。このような形状をもつゲート電極
１３にエミッタ電極１１の尖った先端から大きな電界が
働くとき、ゲート電極１３には面内の引っ張り応力が生
じる。

【００２１】一般に構造体の剛性は、面内の引っ張り応
力に対する剛性のほうが従来構造に働くような曲げ変形
の剛性に比べて著しく大きいという特長がある。したが
って、電流放射領域においてゲート電極の機械的剛性を
増大させることができるため、大きな電界が電流放射領
域において働いてもゲート電極の変形を著しく抑制する
ことが可能となる。これによりデバイス特性の安定化が
実現されることになる。

【００２２】図３ないし図８は前記した本発明の構造を
作製するための種々の製造方法を示す図である。図３
は、本発明の製造方法の第１の実施形態を示している。
まず、図３（ａ）のように、シリコン基板２０の上に酸
化膜２１を設け、例えば１μｍ×１μｍの開口部を設け
る。この試料をＫＯＨあるいはヒドラジン等の異方性を
示すエッチング液を用いてシリコン基板２０をエッチン
グして逆三角錐の形状をもつモールド穴２２を作製す
る。続いて、図３（ｂ）のように、モールド穴２２が設
けられた主面の側の酸化膜２１を完全に除去した後に、
この面側にボロンを高濃度に拡散してボロン拡散層２３
を作製する。このボロンの高濃度の拡散には、例えば固
体ソースを前記モールド穴２２が設けられた面側に対向
させて配置し、窒素ガスおよび窒素ガス流量の３〜１０
％程度の酸素を混入した雰囲気中で約１２００℃の温度
で加熱することによって実現することができる。

【００２３】この作製方法において、非常に特徴的なこ
とは、モールド穴２２の底の尖った領域においてボロン
の濃度が低く抑えられて拡散されることである。この現
象は一般には知られていないことであり、我々の実験の
間に発見されたものである。本発明はこの新しい現象を
真空マイクロデバイスの作製に適用したことが一つの大
きな特長である。モールド穴の先端にボロンが拡散し難
いことの原因として以下のことが考えられる。第１に、
固体ソースを用いた拡散では最初ボロンを高濃度に含ん
だ酸化膜（Ｂ₂Ｏ₃）がシリコン基板表面上に形成さ
れ、この酸化膜がボロンをシリコン中に拡散するソース
となる。しかし、微小な穴の中で酸素ガスは均一に拡散
されないために穴の入り口付近に比べて穴の底の方には
より少ない酸素ガスが入り込むということが起こる。こ
のため、ボロンを高濃度に含んだ酸化膜（ボロン拡散ソ
ース）の厚さはモールド穴の底では少なくなる。

【００２４】第２に、ボロンの偏析係数はシリコンより
も酸化膜の方が大きいという性質があるために、後続の
モールド穴酸化プロセス（図３（ｃ））によってボロン
がシリコン基板から酸化膜中に吸い出される際に、モー
ルド穴先端付近からもボロンが酸化膜中に吸い出され、
ますますモールド穴先端付近のボロン濃度が低くなる。
第３にボロン拡散によってモールド穴２２の先端部に作
製された酸化膜はシリコン基板との間に大きな歪みを生
じるためにこれがボロンの拡散を低く抑える原因ともな
る。以上の三つの原因が相乗的に働いてモールド穴２２
の先端部のボロン濃度が低くなると考えられる。

【００２５】以上の固体ソース拡散の後にはボロンを高
濃度に含んだ約１００ｎｍ程度の厚さの酸化膜２１によ
ってシリコン基板２０の表面が覆われているため、これ
をフッ酸を用いて完全に除去することが必要である。こ
の工程は先端が尖った形状をもつエミッター電極を作製
するために重要なものである。それは、ボロンを含んだ
酸化膜は融点が低く、特に水素含む雰囲気中では約７０
０℃程度で流動するために後続の酸化プロセス（図３
（ｃ））においてモールド穴２２の先端が丸くなってし
まうからである。

【００２６】ついで、図３（ｃ）のように、試料を電気
炉にいれて酸化膜２４を形成する。酸化膜の厚さは例え
ば３００ｎｍ程度である。そして、図３（ｄ）において
酸化膜２４の上にエミッタ電極１１を堆積する。さら
に、図３（ｅ）のようにエミッタ電極１１が作製された
面側でシリコン基板２０と構造基板１０を接着する。構
造基板１０がガラス材料であるときには、ガラスとエミ
ッタ電極１１との間に静電接着法を用いて強固な接着を
実現することが可能である。この静電接着法では接着強
度が大きいために後の工程でエミッタ電極１１をシリコ
ン基板２０から分離してもエミッタ電極の変形を小さく
抑えられるという特長がある。また、ボロシリケートガ
ラス（例えばコーニング＃７７４０）をガラス基板１０
として用い、エミッタ電極１１の材料としてタンタル、
モリブデン等を用いると熱膨張係数が近いために歪みの
小さなデバイスを得ることが可能である。熱膨張係数が
ガラス基板と大きく異なるエミッタ電極材料を用いると
きには、図３（ｃ）の工程において、エミッタ電極１１
を作製した後にこの上に接着層としてタンタル、モリブ
デン、あるいはシリコン等の膜を形成するとガラス基板
との接着が容易となる。

【００２７】次いで、図３（ｆ）のように作製した試料
を例えばヒドラジン溶液等のエッチング速度がボロン濃
度に依存性する溶液中に置くことによってシリコン基板
２０をボロン拡散層２３を残して除去する。そして、試
料の酸化膜２４の尖った先端をフッ酸を用いて除去し、
エミッタ電極１１の先端を露出させる。

【００２８】なお、コンタクトパッド１５は以下の二つ
のいづれかの方法によって作製する。第１は、図３
（ｂ）のボロン拡散の前にコンタクトパッド１５が形成
される領域のみに選択的に酸化膜を残して、シリコン基
板２０中にボロンが拡散されないようにする。このよう
にすると、図３（ｆ）のシリコンエッチングの工程でコ
ンタクトパッド領域のシリコンが除去され、酸化膜２４
が露出した領域が形成される。この酸化膜はエミッター
電極１１の先端を露出させる工程と同じ工程で除去され
コンタクトパッドが形成できる。第２は、図３（ｆ）の
工程のシリコンエッチングの後にコンタクトパッド領域
が開口したレジストパターンを形成し、例えばドライエ
ッチング装置を用いてＳＦ₆等のガスを用いてボロン拡
散層２３の一部のエッチングを行う。この後、レジスト
を除去し、フッ酸を用いて酸化膜２３が露出した領域の
酸化膜を除去する。

【００２９】なお、図３（ｂ）の工程で高濃度ボロン拡
散層２３を作製するために固体ソースを用いた熱拡散法
を用いたが、イオン注入を用いてもボロン拡散層を形成
することができる。しかし、このとき特別の注意が必要
であり、これをしないで注入を行うとモールド穴２２の
先端に多量のボロンが注入されてしまうために、エミッ
ター電極の尖った先端を露出させることが困難になる。

【００３０】ここで、図４に工程の一部を示すように、
図３（ａ）の工程を終えて、表面の酸化膜２１を除去し
た後に、モールド穴２２の形成された主面の法線をイオ
ン注入装置から放出されるボロンイオン３０の方向に対
して傾けて、同時にこの試料をボロンイオン３０の方向
を軸にして回転３１を行う。シリコン基板２０とボロン
イオン３０の傾斜角は１〜５５度の間で行い、この傾斜
角を変えることによってモールド穴２２先端部の高濃度
ボロン拡散層２１が形成されない領域の大きさを変化さ
せることができる。ボロン注入は注入時間を短くするた
めに１０¹⁵／ｃｍ²以上のドーズ量で行うことが望まし
い。イオン注入をした後、シリコン基板２０を７００〜
１０００℃程度の窒素雰囲気中で約３０分のアニールを
行う。この後、図３（ｃ）以下の工程を行ってデバイス
を作製する。

【００３１】図３及び図４の製造方法は、ボロン拡散層
を形成する際にモールド穴の中にボロン拡散を防ぐマス
クを設けないデバイスの作製方法を示したものであっ
た。この作製方法はデバイスの作製工程を非常に簡略化
できること（第１図のコンタクトパッドをもった構造を
２回のフォトリソグラフィー工程だけで作製できる）、
およびエミッタ電極の尖った先端の周囲に非常に小さな
開口寸法（直径０．５μｍ程度）をもったゲート電極を
作製できるという利点がある。ゲート電極の開口寸法を
小さくできることはデバイスに印加する電圧を小さくで
きるという大きな利点を生むものである。

【００３２】図５は本発明の製造方法の第２の実施形態
を示しており、ここでは、モールド穴の内部にボロン拡
散層のマスクを設けるデバイスの作製方法を工程順に示
している。先ず、図５（ａ）のように、シリコン基板２
０の上に酸化膜２１を設け、例えば１μｍ×１μｍの開
口部を設ける。このシリコン基板２０をＫＯＨあるいは
ヒドラジン等の異方性を示すエッチング液を用いてエッ
チングを施して逆三角錐の形状をもつモールド穴２２を
作製する。続いて、図５（ｂ）のように、シリコン基板
２０の表面に酸化膜４０および窒化膜４１を作製する。
酸化膜４０はシリコン基板２０を熱酸化して作製し、厚
さは例えば３００ｎｍ程度である。窒化膜４１は減圧Ｃ
ＶＤを用いて約１００ｎｍ程度の厚さのものを作製す
る。続いて、レジストを塗布しモールド穴２２の寸法程
度のレジストパターン４２を形成する。このレジストパ
ターン４２は、厚さが約３μｍ程度であり、モールド穴
４２の平面寸法よりも少し大きくしても、あるいは小さ
く作製しても良い。

【００３３】次いで、図５（ｃ）のように、レジストパ
ターン４２をマスクにして窒化膜４１および酸化膜４０
をエッチングして絶縁膜パターン４３を形成する。続い
て、レジスト４２を除去した後、この面側にボロンを高
濃度に拡散してボロン拡散層４４を作製する。このボロ
ンの高濃度の拡散には、例えば固体ソースをモールド穴
２２が設けられた面側に対向させて配置し、窒素ガスお
よび窒素ガス流量の３〜１０％程度の酸素を混入した雰
囲気中で約１２００℃の温度で加熱することによって実
現することができる。このとき、窒化膜４１はボロンの
拡散マスクとして作用するほかに、ボロンが含まれた酸
化膜が流動してモールド穴２２の先端を埋めることを防
ぐ働きがある。このため、このボロン拡散工程において
もモールド穴２２の形状はあまり変化しない。しかし、
窒化膜４２の上に薄く酸化膜が形成されるために、これ
を希薄のフッ酸によって除去する工程を追加するとさら
に尖ったモールド穴の形状を得ることができる。

【００３４】続いて、図５（ｄ）のように、シリコン基
板２０を酸化して酸化膜４６を約３００ｎｍ程度の厚さ
に作製する。この後エミッタ電極１１を堆積する。さら
に、図５（ｅ）のようにエミッタ電極１１が作製された
面側でシリコン基板２０と構造基板１０を接着する。構
造基板１０がガラス材料であるときには、ガラスとエミ
ッタ電極１１との間に静電接着法を用いて強固な接着を
実現することが可能である。次いで、図５（ｆ）のよう
に作製した試料を例えばヒドラジン溶液等のエッチング
速度がボロン濃度に依存性する溶液中に置くことによっ
てシリコン基板２０をボロン拡散層４４を残して除去す
る。そして、試料の絶縁膜４３の先端をフッ酸および熱
したリン酸あるいはＳＦ₆等の反応性ガスを用いて除去
しエミッタ電極１１の先端を露出させる。この実施形態
のプロセスはマスクを用いて高濃度ボロン拡散を行うた
めに、ボロンの拡散中に酸化膜４０へのボロン吸い出し
が起こり、このため図２に示した構造が作製できるとい
う特長がある。

【００３５】第６図は第３の実施形態を工程順に示すも
のである。先ず、図６（ａ）のようにシリコン基板２０
の上に窒化膜５０を設け、例えば１μｍ×１μｍの開口
部を設ける。このシリコン基板２０をＫＯＨあるいはヒ
ドラジン等の異方性を示すエッチング液を用いてエッチ
ングを施して逆三角錐の形状をもつモールド穴２２を作
製する。続いて、図６（ｂ）のように、シリコン基板２
０を電気炉に入れて酸化を行う。このとき、モールド穴
２２の中に酸化膜５１が形成される。次いで、図６
（ｃ）のように、シリコン基板２０から窒化膜５０を除
去した後、酸化膜５１をマスクにして、この面側にボロ
ンをイオン注入し、熱アニール工程を行って高濃度ボロ
ン拡散層５２を作製する。

【００３６】次いで、図６（ｄ）のように、シリコン基
板２０を水素を含まない雰囲気中で約８００℃程度の低
温で酸化して酸化膜５３を例えば約１００ｎｍ程度の厚
さに作製する。この後エミッタ電極１１を堆積する。続
いて、図６（ｅ）のようにエミッタ電極１１が作製され
た面側でシリコン基板２０と構造基板１０を接着する。
構造基板１０がガラス材料であるときには、ガラスとエ
ミッター電極１１との間に静電接着法を用いて強固な接
着を実現することが可能である。さらに、図６（ｆ）の
ように作製した試料を例えばヒドラジン溶液等のエッチ
ング速度がボロン濃度に依存性する溶液中に置くことに
よってボロン拡散層５２を残して除去する。そして、酸
化膜５１の先端をフッ酸を用いて除去しエミッタ電極１
１の先端を露出させる。

【００３７】この作製プロセスは、モールド穴２２の上
にボロン拡散マスクをフォトリソグラフィーを用いるこ
となく形成するために第５図のプロセスに比べて工程が
著しく簡素化されたことが特長である。しかし、ボロン
を含む酸化膜をその後のプロセスにおいても使用するた
めに、ボロシリガラスの流動が起こらないようにその後
のプロセスを低温にするように注意を行うことが必要で
ある。このボロシリガラスの流動によるモールド穴２２
の形状変化を完全に抑えるために、図５および図６
（ｃ）の工程において、ボロン拡散工程の後に全てのマ
スクを一度完全に除去する工程を追加することが有効と
なることがある。その後、図５および図６（ｄ）の酸化
工程によってモールド穴２２を含む領域に絶縁膜を作製
すると、モールド穴の形状変化を気にすることなく先端
の尖ったエミッター電極を作製することができる。

【００３８】以上の作製方法は、ゲート電極を作製する
のにヒドラジン等のエッチング液において高濃度ボロン
層とシリコン基板のエッチング速度が異なることを利用
するものであった。この作製法はゲート電極の形状を制
御し易く、工程が極めて簡単であるため製造コストが安
いという特長があった。しかし、高濃度ボロン層を利用
すると、ｐ型のゲート電極から拡散したホールが絶縁膜
内部に達して絶縁膜とエミッター電極との界面で電子ー
ホールの再結合が生じやすいという問題がある。このた
め、エミッション電流が生じにくいことの原因となるこ
ともある。また、ボロンが高濃度に拡散した酸化膜は電
圧に対する耐圧が低くなるという問題もある。このた
め、デバイスが短絡し易いという問題もある。以下に述
べる製造方法は、この高濃度ボロン層の作製を必ずしも
必要としないものであり、デバイスの電圧特性をさらに
向上させるものである。

【００３９】図７は本発明の製造方法の第４の実施形態
を示す断面図である。先ず、図７（ａ）のように、ｐ型
不純物を含むシリコン基板６０にｎ型不純物拡散層６１
を作製する。これは例えばリン含む雰囲気中で熱拡散を
行うことによってリン拡散層が約１μｍ程度の厚さにな
るように拡散させることによって作製することができ
る。次いで、図７（ｂ）のようにｎ型不純物拡散層６１
の上に酸化膜２１を設け、例えば１μｍ×１μｍの開口
部を設ける。このシリコン基板６０をＫＯＨあるいはヒ
ドラジン等の異方性を示すエッチング液を用いてｎ型不
純物拡散層６１をエッチングして逆三角錐の形状をもつ
モールド穴２２を作製する。続いて、図７（ｃ）のよう
に、シリコン基板６０を電気炉に入れて酸化を行い、酸
化膜６２を形成する。以上の工程において、モールド穴
２２の中に作製された酸化膜６２の先端がｐ型シリコン
基板６０に達するように、モールド穴の寸法および前記
図７（ａ）〜（ｃ）の工程を調整することが必要であ
る。

【００４０】この後、図７（ｄ）のようにエミッタ電極
１１を堆積する。さらに、図７（ｅ）においてエミッタ
電極１１が作製された面側でシリコン基板６０と構造基
板１０を接着する。構造基板１０がガラス材料であると
きには、ガラスとエミッタ電極１１との間に静電接着法
を用いて強固な接着を実現することが可能である。次い
で、図７（ｆ）のように作製した試料を例えばヒドラジ
ン溶液等のシリコンエッチング溶液中に置き、ｎ型拡散
層とエッチング液との間に１０Ｖ程度の逆バイアス電圧
を印加することによってｎ型拡散層６１を残してｐ型シ
リコン基板６０を除去する。そして、試料の酸化膜６２
の先端をフッ酸を用いて除去しエミッタ電極１１の先端
を露出させる。

【００４１】図８は本発明の製造方法第５の実施形態を
示す断面図である。先ず、図８（ａ）のようにシリコン
基板２０の上に酸化膜等の絶縁膜７０を介してシリコン
分離層７１を作製する。これは例えばＳＩＭＯＸ等の方
法によってシリコン分離層が約１μｍ程度の厚さになる
ようすることができる。次いで、図８（ｂ）のようにシ
リコン分離層７１の上に酸化膜２１を設け、例えば１μ
ｍ×１μｍの開口部を設ける。このシリコン基板２０を
ＫＯＨあるいはヒドラジン等の異方性を示すエッチング
液を用いてシリコン分離層７１をエッチングして逆三角
錐の形状をもつモールド穴２２を作製する。続いて、図
８（ｃ）のように、シリコン基板２０を電気炉に入れて
酸化を行い、酸化膜７２を形成する。以上の工程におい
て、モールド穴２２の中に作製された酸化膜７２の先端
が絶縁膜７０に達するように、モールド穴の寸法を調整
することが必要である。

【００４２】この後、図８（ｄ）のようにエミッタ電極
１１を堆積する。更に、図８（ｅ）のようにエミッタ電
極１１が作製された面側でシリコン基板２０と構造基板
１０を接着する。構造基板１０がガラス材料であるとき
には、ガラスとエミッタ電極１１との間に静電接着法を
用いて強固な接着を実現することが可能である。次い
で、図８（ｆ）のように作製した試料を例えばヒドラジ
ン溶液等のシリコンエッチング溶液中に置くことによっ
て絶縁膜７０およびシリコン分離層７１を残してシリコ
ン基板２０を除去する。そして、絶縁膜７０を除去した
後、試料の酸化膜７２の先端をフッ酸を用いて除去しエ
ミッタ電極１１の先端を露出させる。

【００４３】これら、図７および図８の製造方法は、モ
ールド穴を形成する前の非常に平坦な試料にゲート電極
となる層を設けるために、作成後のゲート電極の形状が
非常に平坦となるという特長がある。このため、本発明
の図１に示したような構造が得られる。

【００４４】以上、各実施形態における製造方法では、
いずれもゲート電極となる厚さをもつシリコン薄膜構造
を設けたシリコン基板にモールド法を適用することによ
って実現されており、かつエミッタ電極を埋め込んだ試
料には既にゲート電極用シリコン薄膜構造が設けられて
いるために、従来のように凹凸な面の上にゲート電極を
堆積するという問題がなく、また、ゲート電極用シリコ
ン薄膜とそれ以外のシリコン基板を分離するのに、シリ
コンの不純物濃度の違い、不純物の型の違い、両者の間
に設けられた誘電体を利用する、等の性質の違いを利用
するために、従来のようなエッチバックプロセスを必要
としない。このため、プロセスが非常に簡素化され、ま
た均一な形状を容易に作製することが可能となる。

【００４５】ここで、前記した構造及び製造方法におい
て、ゲート電極１３は、種々の金属材料を用いて構成す
ることも可能である。このとき、前記した本発明の製造
方法をそのまま利用することはできないが、従来構造が
もっていた構造上の問題点を克服することができるとい
う利点がある。この金属材料からなるゲート電極１３を
作製するには、例えば従来製造方法の図１０（ｄ）の工
程においてゲートメタル１１４を表面がかなり平坦にな
るまで厚く堆積させ、レジスト１１５を用いないでゲー
トメタル１１４をエッチバックするという方法がある。

【００４６】また、レジスト１１５をゲートメタル１１
４を平坦化するのに利用し、この後ゲートメタル１１４
をエッチバックするという方法も可能である。この場合
には、ゲートメタル１１４は５μｍ以上厚く堆積する必
要がある。しかし、メタルを厚く堆積すると内部応力が
大きくなるためデバイスの変形が生じること、プロセス
が長くなること、また、このようにしてもゲート電極１
３の平坦性は以下に述べる方法によって作製されるシリ
コンゲート電極の平坦性よりも悪いという問題がある。
それにも関わらず、このようにして作製された構造は、
従来の構造よりも機械的剛性が大きいためにデバイス特
性の安定性が良いという利点があり、本発明の構造に含
まれるべきものである。

【００４７】

【発明の効果】以上記述したように、本発明の真空マイ
クロデバイスでは、第二電極が第一電極の尖った先端部
から離れるに従って厚さが大きくなるように構成するこ
とで、第二電極の機械的剛性が増大され、第二電極と第
一電極の尖った先端との間に大きな電界を印加しても電
気的短絡が生じ難くなり、デバイスの寿命および信頼性
を増大することができる。また、第一電極先端付近の第
二電極の変形が抑制されるので、放射電流と印加電圧と
の関係がファウラー・ノルトハイムの関係式（ＦＮプロ
ット）に従うようになり、かつ個々の電流放射領域にお
けるデバイス特性が均一に制御されることができる。こ
の結果、デバイスの設計が容易となり、また特性の揃っ
た大きな電流を得ることができる。

【００４８】また、本発明の製造方法では、第二電極の
厚さが全面において非常に正確に制御することが可能と
される。例えばボロン等の拡散は拡散時間および温度を
変えることによって、０．１〜３０μｍの間で０．０５
μｍ以下の精度で制御することが可能となる。また、第
二電極は第一電極に対して自己整合的な工程で作製され
るために、作製された両電極の相対的な位置関係は極め
て正確となる。また、本発明の製造方法ではエッチバッ
クプロセスを用いないために、エッチバックプロセスに
起因するばらつきや終点検出の困難さ等の問題が解消さ
れる。このプロセスの改良は、特性の揃ったデバイスを
簡単な工程で作製できるという利点によってデバイス開
発のための時間、費用を著しく減少させることが可能と
なる。

【００４９】さらに、本発明の製造方法では、マスクな
しにボロン拡散あるいは注入を行うことにより、著しく
小さな開口をもつ第二電極の構造を作製することが可能
となる。実際にモリブデンを第一電極に用いて試作した
デバイスの電気特性を測定した結果、従来１００Ｖの電
圧を印加したときに１００個のアレイから１００μＡ程
度の電流であったものが、本発明の製造方法を用いて作
製すると４０Ｖの印加電圧で１００μＡの電流が放出さ
れることがわかった。このように、本発明の製造方法を
利用すると小さな印加電圧で大きな電流を得るデバイス
を提供することができる効果があることが確認された。

【図面の簡単な説明】

【図１】本発明の一実施形態の構造を示す断面図であ
る。

【図２】本発明の他の実施形態の構造を示す断面図であ
る。

【図３】本発明の製造方法の第１の実施形態を示す断面
図である。

【図４】製造方法の一部の工程の他の方法を示す模式図
である。

【図５】本発明の製造方法の第２の実施形態を示す断面
図である。

【図６】本発明の製造方法の第３の実施形態を示す断面
図である。

【図７】本発明の製造方法の第４の実施形態を示す断面
図である。

【図８】本発明の製造方法の第５の実施形態を示す断面
図である。

【図９】従来構造の断面図である。

【図１０】従来の製造方法を示す断面図である。

【符号の説明】

１０構造基板１１エミッタ電極１２絶縁膜１３，１３Ａゲート電極１４電流放射領域１５コンタクトパッド２０シリコン基板２１酸化膜２２モールド穴２３ボロン拡散層２４酸化膜３０ボロンイオン３１回転運動４０酸化膜４１窒化膜４２レジスト４３絶縁膜パターン４４ボロン拡散層４６酸化膜５０窒化膜５１酸化膜５２ボロン拡散層５３酸化膜６０ｐ型シリコン基板６１ｎ型拡散層６２酸化膜７０絶縁膜７１シリコン分離層７２酸化膜

Claims

【特許請求の範囲】

【請求項１】表面側に先端を尖らせた形状部が設けら
れた第一の電極と、前記尖らせた形状部分を除く前記第
１の電極の表面上に形成された絶縁膜と、この絶縁膜上
に形成された第二の電極とを備える真空マイクロデバイ
スにおいて、前記第二の電極は、前記第一の電極の尖ら
せた形状部分から離れる方向に向けてその電極厚さが厚
くされていることを特徴とする真空マイクロデバイス。
【請求項２】第二の電極は、５×１０¹⁹ｃｍ^-3 以上
の高濃度のボロンを含むシリコンで構成されてなる請求
項１の真空マイクロデバイス。
【請求項３】第二の電極は、ｎ型の不純物を含むシリ
コンで構成されてなる請求項１の真空マイクロデバイ
ス。
【請求項４】第一の電極がガラス基板に接着支持され
ている請求項１ないし３のいずれかの真空マイクロデバ
イス。
【請求項５】一導電型のシリコン基板の表面に底部を
尖らせた凹部を設ける工程と、このシリコン基板の表面
にほぼ前記凹部の深さにまで達する第二電極としての逆
導電型領域を形成する工程と、この凹部の内面を含む前
記シリコン基板の表面に絶縁膜を形成する工程と、前記
凹部を埋めるように前記絶縁膜上に第一電極を形成する
工程と、前記第一電極の表面に他の異なる構造基板を接
合させる工程と、前記シリコン基板を前記第二電極の領
域を残して除去する工程と、前記第一電極の尖った形状
部分を露出させるために前記絶縁膜の一部を除去する工
程とを含むことを特徴とする真空マイクロデバイスの製
造方法。
【請求項６】シリコン基板の凹部を形成した表面を逆
導電型イオンの照射方向に対して傾けた状態でシリコン
基板を回転させて逆導電型イオンをシリコン基板表面に
導入させる請求項５の真空マイクロデバイスの製造方
法。
【請求項７】一導電型のシリコン基板の表面に底部を
尖らせた凹部を設ける工程と、このシリコン基板の表面
に前記凹部を覆うマスクを形成する工程と、このマスク
形成領域以外の前記シリコン基板の表面にほぼ前記凹部
の深さにまで達する第二電極としての逆導電型領域を形
成する工程と、この凹部の内面を含む前記シリコン基板
の表面に絶縁膜を形成する工程と、前記凹部を埋めるよ
うに前記絶縁膜上に第一電極を形成する工程と、前記第
一電極の表面に他の異なる構造基板を接合させる工程
と、前記シリコン基板を前記第二電極の領域を残して除
去する工程と、前記第一電極の尖った形状部分を露出さ
せるために前記絶縁膜の一部を除去する工程とを含むこ
とを特徴とする真空マイクロデバイスの製造方法。
【請求項８】シリコン基板の表面に選択的に窒化膜を
形成し、この窒化膜をマスクとして前記シリコン基板の
表面をエッチングして底部の尖った凹部を形成し、この
後シリコン基板を熱酸化した後に前記窒化膜を除去する
ことによって前記凹部を覆う酸化膜を形成し、この酸化
膜を逆導電型イオンのマスクとする請求項７の真空マイ
クロデバイスの製造方法。
【請求項９】マスクは、逆導電型イオンの注入後に完
全に除去する工程を含む請求項７または８の真空マイク
ロデバイスの製造方法。
【請求項１０】一導電型のシリコン基板の表面に所要
深さにまで達する第二電極としての逆導電型領域を形成
する工程と、前記シリコン基板の表面に前記第二電極の
深さにまで達する底部を尖らせた凹部を設ける工程と、
この凹部の内面を含む前記シリコン基板の表面に絶縁膜
を形成する工程と、前記凹部を埋めるように前記絶縁膜
上に第一電極を形成する工程と、前記第一電極の表面に
他の異なる構造基板を接合させる工程と、前記シリコン
基板を前記第二電極の領域を残して除去する工程と、前
記第一電極の尖った形状部分を露出させるために前記絶
縁膜の一部を除去する工程とを含むことを特徴とする真
空マイクロデバイスの製造方法。
【請求項１１】シリコン基板が誘電体によって分離さ
れたシリコン分離層を有する誘電体分離シリコン基板で
あり、このシリコン分離層に対して凹部、第二電極、絶
縁膜、第一電極を形成する請求項５ないし１０のいずれ
かに記載の真空マイクロデバイスの製造方法。