JPH1092296A

JPH1092296A - 電子放出素子及びその製造方法

Info

Publication number: JPH1092296A
Application number: JP24208696A
Authority: JP
Inventors: Tomio Ono; 富男小野; Tadashi Sakai; 忠司酒井; Hisashi Sakuma; 尚志佐久間
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1996-09-12
Filing date: 1996-09-12
Publication date: 1998-04-10

Abstract

(57)【要約】【課題】エミッタとゲートとの間の距離を基板内で均
一にかつ短くすることができ、電子放出の均一化及び動
作電圧の低電圧化をはかる。【解決手段】電界放出型のエミッタを有する電子放出
素子において、先端部が尖鋭な凸形状のダイアモンドエ
ミッタ１４と、このエミッタ１４の周囲に該エミッタ１
４と接して設けられ、かつ該エミッタ１４の先端部が露
出するように設けられたｐ型Ｓｉ層１０２と、エミッタ
１４の周囲に該エミッタ１４と離間しｐ型Ｓｉ層１０２
と接して設けられ、かつエミッタ１４の先端部が露出す
るように設けられたｎ型Ｓｉ層１０１とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電界放出型冷陰極
（エミッタ）を有する電子放出素子及びその製造方法に
関する。

【０００２】

【従来の技術】近年、Ｓｉ半導体の微細加工技術を用い
て、半導体デバイスと同程度の微細な電界放出型の電子
放出素子の開発が行われており、超高速マイクロ波デバ
イス，パワーデバイス，電子線デバイス，平板型画像表
示装置等への応用が進められている。

【０００３】ところで、この種の電子放出素子のエミッ
タ材料として、ダイアモンドが最近特に注目を集めてい
る。これは、ダイアモンドは電子親和力が負であり電子
を放出しやすいと考えられること、表面が化学的に安定
であり雰囲気の影響を受けにくいこと、強度が大きく機
械的に強いこと、熱伝導率が大きく大きな電流を流せる
こと等、エミッタとして優れた性質を有しているためで
ある。

【０００４】このような優れた特性を有するダイアモン
ドを用いて、電子放出素子を作製した例として、次のよ
うな文献が知られている（平成６年春季第４１回応用物
理学関係連合講演会予稿集第２分冊、p544,29a-ZN-8
）。

【０００５】ここに記載されている電子放出素子では、
まず図８（ａ）に示すように、Ｓｉ基板１０に底部を尖
らせた凹部１２を形成する。このような凹部１２は、Ｓ
ｉの異方性エッチングを利用して作製できる。その後、
熱フィラメントＣＶＤ法によりダイアモンド層１３を成
長させる。次いで、図８（ｂ）に示すように、弗酸と硝
酸の混合溶液を用いてＳｉ基板１０を除去することによ
って、ダイアモンドの凸部（エミッタ）１４が完成す
る。

【０００６】この例では、これ以上の工程は行われてい
ないが、実用的な電子放出素子を作製するためには、ダ
イアモンドエミッタ１４の先端部周辺に電子を引き出す
ためのゲート電極が必須である。ゲート電極を形成する
ための工程としては、以下のような方法が考えられる。

【０００７】図８（ｃ）に示すように、例えばスパッタ
リングによりＳｉＯ₂ よりなる絶縁層１５を形成し、続
いてＭｏよりなるゲート層１６を形成する。次いで、図
８（ｄ）に示すように、フォトレジスト１７をスピンコ
ートし、露光・現像処理によりエミッタ１４に沿ったゲ
ート層１６の先端がある程度現れるようにする。次い
で、図８（ｅ）に示すように、エミッタ１４に沿った絶
縁層１５の先端がある程度現れるように、ゲート層１６
をエッチングする。

【０００８】次いで、図８（ｆ）に示すように、エミッ
タ１４の先端がある程度現れるように、絶縁層１５をエ
ッチングする。その後、フォトレジスト１７を除去する
ことによって、ダイアモンドのエミッタを有する電子放
出素子が完成する。

【０００９】上述の方法以外には、フォトレジストをス
ピンコートした後、プラズマエッチング等の方法でフォ
トレジストの全面を、エミッタに沿ったゲート層の先端
がある程度まで現れるようにエッチング（エッチバッ
ク）して、電子放出素子を作製する方法がある。この方
法は上述の方法に比較すると、露光プロセスの回数を減
らせるという利点を有している。

【００１０】電子放出素子の動作電圧を下げ、基板内で
均一な電子放出を得るためには、エミッタとゲート間の
距離を小さく、かつ基板内で均一にする必要がある。し
かしながら、前述の露光プロセスによりゲート開口を形
成する方法では、エミッタとゲート間の距離が露光プロ
セスの解像度により決まってしまうため、エミッタとゲ
ート間の距離を小さくできないという問題が生じる。ま
た、２回目の露光においては、１回目の露光に対する位
置決めが必要となり、位置決め精度の問題も生じる。そ
して、エミッタの集積度を上げるためエミッタを小型化
するにつれ、これらの問題はさらに大きなものとなる。

【００１１】また、前述のレジストをエッチバックする
ことによりゲート開口を形成する方法では、露光の問題
は生じないが、基板内で均一にレジストエッチングを行
い、エミッタとゲート間の距離が小さくなるようにエッ
チングを停止するのは困難である。大型の基板を使用し
大面積の素子を作製する場合や、エミッタの集積度を上
げるためエミッタを小型化する場合は、上記エッチング
停止の制御が特に困難となる。

【００１２】一方、電子放出素子を作製する場合、エミ
ッタ層とゲート層との間には絶縁層（ゲート絶縁層）を
介在させる必要がある。通常、ゲート絶縁層には酸化膜
を用いている。しかしながら、ダイアモンドをエミッタ
材料に使用する場合、２つの問題が生じる。一つは酸化
膜上へのダイアモンドの成長が非常に困難であること、
もう一つはダイアモンド上に酸化膜を形成するとダイア
モンド表面が酸素と反応し、ダイアモンドエミッタの最
大の特徴である低電圧駆動が不可能となることである。

【００１３】

【発明が解決しようとする課題】このように従来、電子
放出素子の動作電圧を下げ基板内で均一な電子放出を得
るためには、エミッタとゲート間の距離を小さく基板内
で均一にする必要があるが、露光プロセスによりゲート
開口を形成する方法では、エミッタとゲート間の距離を
小さくできず、位置決め精度の問題も生じる。さらに、
レジストをエッチバックすることによりゲート開口を形
成する方法では、基板内で均一にレジストエッチングを
行い、エミッタとゲート間の距離が小さくなるようにエ
ッチングを停止するのは困難あった。

【００１４】また、エミッタ材料にダイアモンドを使用
する場合、ゲート絶縁層としての酸化膜上へのダイアモ
ンドの成長が非常に困難であり、またダイアモンド表面
の酸化によりダイアモンドエミッタの最大の特徴である
低電圧駆動が不可能となる問題があった。

【００１５】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、エミッタとゲート間の
距離を基板内で均一にかつ短くすることができ、電子放
出の均一化及び動作電圧の低電圧化をはかり得る電子放
出素子及びその製造方法を提供することにある。

【００１６】また、本発明の他の目的は、エミッタ材料
としてダイアモンドを使用した場合に、ダイアモンド本
来の特性を十分活用可能な新しい電子放出素子を提供す
ることにある。

【００１７】

【課題を解決するための手段】

（構成）上記課題を解決するために本発明は、次のよう
な構成を採用している。即ち、本発明（請求項１）は、
電界放出型のエミッタを有する電子放出素子において、
先端部が尖鋭な凸形状のエミッタと、このエミッタの周
囲に該エミッタと接して設けられ、かつ該エミッタの先
端部が露出するように設けられたｐ型半導体層と、前記
エミッタの周囲に該エミッタと離間し前記ｐ型半導体層
と接して設けられ、かつ前記エミッタの先端部が露出す
るように設けられたｎ型半導体層とを具備してなること
を特徴とする。

【００１８】また、本発明（請求項２）は、上記構成の
電子放出素子の製造方法において、表面にｎ層が形成さ
れたｐ型の半導体基板に、底部がｎ層よりも深い尖った
凹部を設ける工程と、前記凹部を含めた前記半導体基板
表面に前記ｎ層よりも浅くｐ層を形成する工程と、前記
半導体基板の凹部内を埋め込むようにエミッタを形成す
る工程と、前記半導体基板のｐ型部分を選択的にエッチ
ングして、前記エミッタの先端部を露出させる工程とを
含むことを特徴とする。

【００１９】また、本発明（請求項３）は、先端部が尖
鋭な凸状に形成されて電子を電界放出するエミッタと、
このエミッタの周囲にゲート絶縁層を介して設けられ、
該エミッタからの電子の放出を制御するゲート電極とを
備えた電子放出素子において、前記エミッタはｎ型不純
物をドープした低抵抗ダイアモンド層で形成され、前記
ゲート絶縁層はノンドープの高抵抗ダイアモンド層で形
成されてなることを特徴とする。

【００２０】ここで、本発明の望ましい実施態様として
は、次のものがあげられる。 (1) 請求項１，２において、エミッタはダイアモンドで
あること。 (2) 請求項１，２において、ｐ層の露出部分に陽極酸化
膜を形成すること。 (3) 請求項１，２において、基板のｐ型部分のエッチン
グを途中まで行い、その後に基板のｐ型部分の残りのエ
ッチングとｐ層部分の一部のエッチングを行うこと。 (4) ｎ層及びｐ層を、それぞれ不純物のドーピング（イ
オン注入，拡散）により形成すること。 (5) 請求項３において、ゲート絶縁層であるノンドープ
の高抵抗ダイアモンド層とエミッタ材としての低抵抗ｎ
型ダイアモンド層を、連続して成長すること。 (6) 請求項３において、ゲート絶縁層である高抵抗ノン
ドープダイアモンド層とエミッタ材としての低抵抗ｎ型
ダイアモンド層との間には、ダイアモンド以外のゲート
絶縁層又はエミッタ層及び両者が介在しないこと。（作用）本発明（請求項１，２）においては、ゲート層
の形状は不純物のドーピングプロファイルにより決定さ
れ、ドーピングはＬＳＩ製造の基本プロセスとして、基
板内で均一にしかも精度良く行える。従って、エミッタ
とゲート間の距離を均一に小さくでき、電子放出素子の
動作電圧を下げ、均一な電子放出を得ることができる。

【００２１】また、本発明（請求項３）では、Ｓｉ等の
基板に異方性エッチングなどによって形成した尖端型鋳
型にゲート絶縁層として高抵抗ノンドープダイアモンド
を形成し、更にエミッタとして低抵抗ｎ型ダイアモンド
を連続して形成する。このような構成によれば、ゲート
絶縁層とダイアモンドエミッタ層との界面での不整合性
はなくなる。そして、ダイアモンド表面が酸素と反応す
る等の不都合もなく、ダイアモンドエミッタ層はダイア
モンドの本来の特性である低電圧での電子放出を可能に
する。

【００２２】

【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。（第１の実施形態）図１は、本発明の第１の実施形態に
係わる電子放出素子の製造工程を示す断面図である。

【００２３】まず、図１（ａ）に示すように、ｐ型の
（１００）結晶方位のＳｉ基板１０の表面に、薄いｎ層
１０１を熱拡散又はイオン注入により形成し、続いて薄
い熱酸化ＳｉＯ₂ 層（図示せず）を形成し、これにパタ
ーニングを行って正方形開口を形成する。その後、例え
ばＫＯＨ水溶液を用いて、基板１０の異方性エッチング
を行い、底部を尖らせた例えば四角錐状の凹部１２を形
成する。この際、凹部１２の底部は薄いｎ層１０１より
も深くなるように設定する。

【００２４】次いで、図１（ｂ）に示すように、Ｓｉ基
板１０の表面に凹部１２内を含めて、ｐ層１０２を熱拡
散又はイオン注入により形成する。この際、ｐ層１０２
はｎ層１０１よりも浅く形成する。次いで、図１（ｃ）
に示すように、Ｓｉ基板１０上に凹部１２内を含めて、
ダイアモンド層１３を形成する。ここで、ダイアモンド
層１３の凹部１２内に形成された部分がエミッタ１４と
なる。

【００２５】次いで、図１（ｄ）に示すように、電気化
学エッチングを用いてＳｉ基板１０のｐ型部分を除去す
る。これは、例えばＫＯＨ水溶液中で、Ｓｉ基板中に形
成されたｐｎ接合が逆バイアスとなるように、即ち溶液
に対しｎ層１０１に正電圧を印加しつつエッチングを行
うことで、ｐ型の部分のみを選択的に除去することによ
り行う。この際、エミッタ１４の先端部を覆うｐ層１０
２がエッチングされた直後にエッチングを終了し、ｐ層
１０２が一部残るようにして、電子放出素子が完成す
る。

【００２６】このようにして形成された本実施形態の電
子放出素子においては、ｎ層１０１をゲート電極層とし
て使用する。ダイアモンド層１３に対し、ｎ層１０１に
正の電圧を印加する場合、ｎ層１０１と残余のｐ層１０
２が形成するｐｎ接合は逆バイアス状態になるので、ｎ
層１０１をゲート電極層として使用することが可能とな
る。なお、印加できる電圧は、ｐｎ接合の降伏電圧によ
り制限されるが、特にダイアモンド等の材料では電子放
出電圧が低いので、問題とはならない。

【００２７】また、本実施形態における電子放出素子の
製造方法においては、ゲート層の形状は不純物のドーピ
ングのプロファイルにより決定され、ドーピングはＬＳ
Ｉ製造の基本プロセスとして、基板内で均一にしかも精
度良く行える。このため、エミッタとゲート間の距離を
均一に小さくでき、電子放出素子の動作電圧を下げ、均
一な電子放出を得ることができる。（第２の実施形態）図２は、本発明の第２の実施形態に
係わる電子放出素子の製造工程を示す断面図である。な
お、図１と対応する部分には同一の符号を付して、その
詳しい説明を省略する。

【００２８】ダイヤモンド層１３を形成するまでの工程
は、第１の実施形態の図１（ａ）〜（ｃ）と同じであ
る。この実施の形態の特徴は、これ以降に図２（ａ）に
示すように、エミッタ先端が露出する直前で基板１０の
エッチングを一時停止することにある。これは、大面積
の基板内に複数のエミッタ１４を作製する場合、エッチ
ングが基板内で不均一に進行するため、基板内に形成さ
れた全てのエミッタ１４の先端を露出させ、かつｐ層１
０２が一部残るようにすることが困難なためである。

【００２９】電気化学エッチングにおいては、エッチン
グ時に印加する電圧により、エッチング停止位置をある
程度制御できるので、図に示すようにエミッタ先端が露
出する直前でエッチングを停止することができる。この
エッチング停止位置は基板内で均一である。次いで、エ
ッチングの電圧を変えて、エッチングがもう少し進行す
るようにし、図２（ｂ）に示すように、エミッタ１４の
先端を覆うｐ層１０２がエッチングされ、ｐ層１０２の
一部が残った状態でエッチングを終了する。

【００３０】本実施形態では、２回目のエッチング量は
僅かなので、大面積の基板であっても容易に、基板内で
均一にエミッタ１４の先端を露出させかつｐ層１０２が
一部残るようにすることができる。（第３の実施形態）図３は、本発明の第３の実施形態に
係わる電子放出素子の構成を示す断面図である。なお、
図１と対応する部分には同一の符号を付して、その詳し
い説明を省略する。

【００３１】本実施形態の特徴は、第１の実施形態又は
第２の実施形態で得られた電子放出素子に対し、更に酸
化膜形成工程を付加することにある。即ち、図３に示す
ように、露出したｐ層１０２の部分に陽極酸化膜１０３
を形成することにある。これは、電気化学エッチング終
了後に、弗酸とエタノールの混合溶液中で、ｐ層１０２
に混合溶液に対し正電圧を印加する陽極酸化により行
う。陽極酸化はｐ層に対してのみ選択的に生じるので、
ｐ層１０２の露出した部分のみに陽極酸化膜１０３が形
成される。

【００３２】このような実施形態によれば、第１及び第
２の実施形態と同様の効果が得られるのは勿論のこと、
露出したｐｎ接合界面でのリークを防ぐことができ、電
子放出素子としての素子特性及び信頼性の向上をはかる
ことができる。

【００３３】なお、第１〜第４の実施形態ではエミッタ
としてダイアモンドを用いたが、これに限らず、ＧａＮ
等の電子親和力の低い半導体材料、Ｗ，Ｍｏ等の高融点
の金属材料を用いることも可能である。また、ｐ層，層
の形成及び凹部の形成に供される基板はＳｉに限らず、
各種の半導体基板を用いることが可能である。（第４の実施形態）図４は、本発明の電子放出素子を用
いて作製した平面型画像表示装置の一例を示す断面図で
ある。ダイアモンド層１３の突起部からなるエミッタは
マトリックス状に配置されており、ダイアモンド層１３
は複数に分離されている。また、複数のＳｉのｎ層より
なるゲート電極１０４は紙面に平行に走り、分割された
ダイアモンド層１３の底部には、Ｔｉ／Ａｕよりなる複
数のエミッタ電極１０５が設けられている。エミッタ電
極１０５は、絶縁性の接着層１０６によりガラス基板１
０７に接合され、紙面に垂直に走っている。

【００３４】また、エミッタ電極１０５を接合したガラ
ス基板１０７の上側にはガラス基板１０９が離間対向配
置されており、これらの基板間にはスペーサ１０８が挿
入されている。ガラス基板１０９の下面側には透明電極
（アノード電極）１１０が形成され、更にこの下面に蛍
光体層１１１が形成されている。そして、エミッタから
の電子をゲート電極１０４及びアノード電極１１０によ
り引き出し、蛍光体１１１に衝突させて発光させるもの
となっている。

【００３５】このような構成において、一つのゲート電
極１０４と一つのエミッタ電極１０６を選択し、その間
に電圧を印加すれば両電極の交点のエミッタ群のみが動
作する。そして、エミッタ群より放出された電子は、ガ
ラス基板１０９上に形成された透明電極１１０に印加さ
れた電圧により、選択されたエミッタ群に対応した位置
の蛍光体層１１１に達してこれを発光させる。このよう
にしてエミッタ電極１０６とゲート電極１０４により走
査を行い、画像表示が可能となる。（第５の実施形態）図５及び図６は、本発明の第５の実
施形態に係わる電子放出素子の製造工程を示す断面図で
ある。

【００３６】まず、図５（ａ）に示すように、第１の基
板２０１に底部を尖らせた凹部２０２を形成する。この
ような凹部の形成方法としては、以下に示すようなＳｉ
単結晶基板の異方性エッチングを利用する方法が挙げら
れる。即ち、（１００）結晶方位のＳｉ単結晶基板上
に、厚さ０．１μｍ程度の熱酸化ＳｉＯ₂ 層を形成し、
更にレジストをスピンコート法により塗布する。続い
て、露光・現像を行い、ＮＨ₄ Ｆ・ＨＦ混合溶液により
ＳｉＯ₂ 熱酸化膜のエッチングを行う。そして、レジス
トを除去した後、ＫＯＨ水溶液を用いて異方性エッチン
グを行うことによって、Ｓｉ基板２０１上に逆ピラミッ
ド状の凹部２０２を形成する。

【００３７】次いで、図５（ｂ）に示すように、基板２
０１上に高抵抗ノンドープダイアモンド層２０３を形成
し、さらに低抵抗ｎ型ダイアモンド層２０４を形成す
る。本実施形態では、ダイアモンドの形成には熱フィラ
メント法を用い、各層２０３，２０４を順次連続して成
長形成した。ノンドープダイアモンド層２０３の形成に
は、Ｈ₂ 流量１００sccm，アセトン流量０．５sccmから
なる混合ガスを用い、圧力１５０Torr，基板温度８００
℃とし、膜厚０．２μｍに形成した。ｎ型ダイアモンド
層２０４の形成では、ノンドープダイアモンド層形成条
件に尿素をドーパントとしてアセトン中に溶解させて使
用し、厚さは１μｍ形成した。その後、ｎ型ダイアモン
ド層２０４上にＡｌ層４００を形成した。

【００３８】一方、第２の基板となる構造基板として、
背面に厚さ０．３μｍのＡｌ層２０６をコートしたパイ
レックスガラス基板（厚さ１ｍｍ）２０５を用意し、図
５（ｃ）に示すように、このガラス基板２０５と上記Ｓ
ｉ基板２０１とをＡｌ層４００を介するように接着す
る。この接着法には、静電接着法を使用した。そして、
ガラス基板２０５の背面のＡｌ層２０６をＨＮＯ₃ ・Ｃ
Ｈ₃ ＣＯＯＨ・ＨＦ混合液で除去した後、ＫＯＨ水溶液
等でＳｉ基板２０１のみエッチングし、図５（ｄ）に示
すようにゲート絶縁層となるノンドープダイアモンド層
２０３を露出させる。

【００３９】次いで、図６（ｅ）示すように、ゲート電
極層として例えばＷ層２０７をノンドープダイアモンド
層２０３上に形成する。この実施形態では、スパッタ法
によりＷ層２０７を厚さ０．５μｍ形成した。さらに、
図６（ｆ）に示すように、ゲート電極層であるＷ層２０
７とゲート絶縁層であるノンドープダイアモンド層２０
３に覆われたピラミッド状凸部２０８の先端が僅かに隠
れる程度に、レジスト２０９を形成する。

【００４０】これ以降の工程は、従来方法（例えば特開
平６−３６６８２号公報）と同一であり、図６（ｇ）に
示すように酸素プラズマによるドライエッチングを行
い、ピラミッド状凸部２０８に沿ったゲート電極層２０
７の先端がある程度現れるようにレジスト２０９をエッ
チングする。次いで、図６（ｈ）に示すように、ピラミ
ッド状凸部２０８に沿ったノンドープダイアモンド層２
０３の先端がある程度現れるように、ゲート電極層２０
７をエッチングする。

【００４１】次いで、図６（ｉ）に示すように、ピラミ
ッド状凸部２０８の先端、この場合エミッタ層である低
抵抗ｎ型ダイアモンド層２０４がある程度現れるように
高抵抗ノンドープダイアモンド絶縁層２０３をリアクテ
ィブイオンエッチングにより除去する。その後、レジス
ト２０９を除去することによって、電子放出素子が完成
する。

【００４２】このように本実施形態によれば、ゲート絶
縁層２０３として高抵抗ノンドープダイアモンド層を用
いているので、ゲート絶縁層２０３とダイアモンドエミ
ッタ層２０４との界面での不整合性はなくなり、且つダ
イアモンドエミッタ層２０４がＳｉＯ₂ 層表面に接して
いないため、ダイアモンドエミッタ層表面での酸素暴露
がない。このため、電子親和力が０に近いというダイア
モンドエミッタの特性を最大限に活かした、即ち低電圧
においての電子放出が可能となる。

【００４３】なお、図６に示した製造工程は本発明を何
等限定するものではなく、適宜変更可能である。例え
ば、エミッタとしてのｎ型ダイアモンド層を形成する際
のドーパントに窒素を用いたが、ｎ型を形成するリンを
ドーパントに用いることも可能である。さらに、エミッ
タとしてのダイアモンド層に、低抵抗のｐ型ダイアモン
ド層を用いることも可能である。また、ゲート電極層に
はタングステン（Ｗ）以外にもモリブデン（Ｍｏ）等を
用いることも可能である。

【００４４】次に、本実施形態による電子放出素子を用
いた平板型画像表示装置の一例について、簡単に説明し
ておく。この平板型画像表示装置は、図７に示すよう
に、電子放出素子のピラミッド状エミッタが多数形成さ
れたガラス基板（以下真空マイクロ素子部２００と記
す）と、蛍光体層３０３及びＩＴＯから成る透明電極
（アノード電極）層３０２が順次形成されたガラスフェ
ースプレート３０１とが所定の間隔を設けて対向配置さ
れており、これらにより真空筐体が構成されている。即
ち、真空マイクロ素子部２００は真空筐体の一部として
用いられている。なお、上記した平板型画像表示装置へ
の適用は単なる一例にすぎず、種々の変形が可能である
のは勿論のことである。

【００４５】

【発明の効果】以上詳述したように本発明（請求項１，
２）によれば、ゲート層の形状は不純物のドーピングの
プロファイルにより決定され、不純物のドーピングはＬ
ＳＩ製造の基本プロセスとして、基板内で均一にしかも
精度良く行えるので、エミッタとゲート間の距離を均一
に小さくでき、電子放出素子の動作電圧を下げ、均一な
電子放出を得ることができる。

【００４６】また、本発明（請求項３）によれば、エミ
ッタをｎ型不純物をドープした低抵抗ダイアモンド層で
形成し、ゲート絶縁層をノンドープの高抵抗ダイアモン
ド層で形成しているので、ゲート絶縁層とダイアモンド
エミッタ層との界面での不整合性をなくし、電子親和力
が０に近いというダイアモンドエミッタの特性を最大限
に活かした、即ち低電圧において電子放出が可能な電子
放出素子を実現することが可能となる。

【図面の簡単な説明】

【図１】第１の実施形態に係わる電子放出素子の製造工
程を示す断面図。

【図２】第２の実施形態に係わる電子放出素子の製造工
程を示す断面図。

【図３】第３の実施形態に係わる電子放出素子の製造工
程を示す断面図。

【図４】本発明の電子放出素子を用いて作製した平面型
画像表示装置の一例を示す断面図。

【図５】第５の実施形態に係わる電子放出素子の製造工
程の前半を示す断面図。

【図６】第５の実施形態に係わる電子放出素子の製造工
程の後半を示す断面図。

【図７】第５の実施形態の電子放出素子を用いた平板型
画像表示装置の一例を示す断面図。

【図８】従来の電子放出素子の製造工程を示す断面図。

【符号の説明】

１０…Ｓｉ基板１２…凹部１３…ダイアモンド層１４…エミッタ１０１…ｎ層（ゲート電極層）１０２…ｐ層（ゲート絶縁層）１０３…陽極酸化膜１０４…ゲート電極１０５…エミッタ電極１０６…接着層１０７…ガラス基板１０８…スペーサ１０９…ガラス基板１１０…透明電極（アノード電極）１１１…蛍光体層２０１…第１の基板２０２…凹部２０３…高抵抗ノンドープダイアモンド層２０４…低抵抗ｎ型ダイアモンド層２０５…ガラス基板２０６…Ａｌ層２０７…ゲート電極層２０８…ピラミッド状凸部２０９…レジスト

Claims

【特許請求の範囲】

【請求項１】先端部が尖鋭な凸形状のエミッタと、この
エミッタの周囲に該エミッタと接して設けられ、かつ該
エミッタの先端部が露出するように設けられたｐ型半導
体層と、前記エミッタの周囲に該エミッタと離間し前記
ｐ型半導体層と接して設けられ、かつ前記エミッタの先
端部が露出するように設けられたｎ型半導体層とを具備
してなることを特徴とする電子放出素子。
【請求項２】表面にｎ層が形成されたｐ型の半導体基板
に、底部がｎ層よりも深い尖った凹部を設ける工程と、
前記凹部を含めた前記半導体基板表面に前記ｎ層よりも
浅くｐ層を形成する工程と、前記半導体基板の凹部内を
埋め込むようにエミッタを形成する工程と、前記半導体
基板のｐ型部分を選択的にエッチングして、前記エミッ
タの先端部を露出させる工程とを含むことを特徴とする
電子放出素子の製造方法。
【請求項３】先端部が尖鋭な凸状に形成されて電子を電
界放出するエミッタと、このエミッタの周囲にゲート絶
縁層を介して設けられ、エミッタからの電子の放出を制
御するゲート電極とを備えた電子放出素子において、前記エミッタはｎ型不純物をドープした低抵抗ダイアモ
ンド層で形成され、前記ゲート絶縁層はノンドープの高
抵抗ダイアモンド層で形成されてなることを特徴とする
電子放出素子。