JP3406895B2 - 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置 - Google Patents
電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置Info
- Publication number
- JP3406895B2 JP3406895B2 JP2000199003A JP2000199003A JP3406895B2 JP 3406895 B2 JP3406895 B2 JP 3406895B2 JP 2000199003 A JP2000199003 A JP 2000199003A JP 2000199003 A JP2000199003 A JP 2000199003A JP 3406895 B2 JP3406895 B2 JP 3406895B2
- Authority
- JP
- Japan
- Prior art keywords
- field emission
- emitter
- diamond film
- cold cathode
- diamond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は低電圧で高電流強度
の電界放出を行う電界放出型冷陰極装置及びその製造方
法、並びに真空マイクロ装置に関する。本発明に係る電
界放出型冷陰極装置は、パワーデバイス、ディスプレ
イ、陰極線管、エミッタ装置、ランプ、電子銃等の真空
マイクロ装置に使用される。
の電界放出を行う電界放出型冷陰極装置及びその製造方
法、並びに真空マイクロ装置に関する。本発明に係る電
界放出型冷陰極装置は、パワーデバイス、ディスプレ
イ、陰極線管、エミッタ装置、ランプ、電子銃等の真空
マイクロ装置に使用される。
【０００２】
【従来の技術】近年、半導体集積回路を中心に発達して
きた微細加工技術を用いた微小冷陰極の開発が活発に進
められている。これまでに、超高周波素子、フラットデ
スプレイ、光源、センサ等の応用研究が行われており、
その電子源の特徴を生かした、半導体の固体素子の限界
を超えるデバイスの開発への期待が寄せられている。一
般に、電界放出しきい電界や電流密度はエミッタ材料の
仕事関数やエミッタ先端に掛る電界強度に依存する。従
って、エミッタの先端部に強電界を集中させることと、
仕事関数の低い材料を用いることと、が低電圧大電流放
出を得るのに必要となる。
きた微細加工技術を用いた微小冷陰極の開発が活発に進
められている。これまでに、超高周波素子、フラットデ
スプレイ、光源、センサ等の応用研究が行われており、
その電子源の特徴を生かした、半導体の固体素子の限界
を超えるデバイスの開発への期待が寄せられている。一
般に、電界放出しきい電界や電流密度はエミッタ材料の
仕事関数やエミッタ先端に掛る電界強度に依存する。従
って、エミッタの先端部に強電界を集中させることと、
仕事関数の低い材料を用いることと、が低電圧大電流放
出を得るのに必要となる。
【０００３】理想的なエミッタ材料としては、低電圧で
電子を真空中に放出するため、負の親和力または小さい
親和力を持つことが望ましい。ダイヤモンドは５．５ｅ
Ｖバンドギャップを持つワイドバンドギャップ材料であ
り、負の親和力を示すことが可能であると知られてい
る。このダイヤモンドをエミッタ材料として用いること
により、エミッタを尖らせることなく、非常に低い仕事
関数特性から低電圧大放出電流密度が期待される。
電子を真空中に放出するため、負の親和力または小さい
親和力を持つことが望ましい。ダイヤモンドは５．５ｅ
Ｖバンドギャップを持つワイドバンドギャップ材料であ
り、負の親和力を示すことが可能であると知られてい
る。このダイヤモンドをエミッタ材料として用いること
により、エミッタを尖らせることなく、非常に低い仕事
関数特性から低電圧大放出電流密度が期待される。
【０００４】図７は従来のダイヤモンド膜を用いた平面
型の電界放出型冷陰極装置を示す断面図である。図７図
示の如く、ダイヤモンド基板７１上に、エミッタ７Ｅと
して使用されるダイヤモンド膜７２が配設される。ダイ
ヤモンド膜７２上にはＳｉＯ 2 膜からなるゲート絶縁膜
７３が積層され、その上にＭｏ等からなるゲート電極７
４が配設される。ゲート絶縁膜７３及びゲート電極７４
には、エミッタ７Ｅに対応して開口７９が形成される。
更に、開口７９を通してエミッタ７Ｅと対向するように
アノード電極７５が配設される。
型の電界放出型冷陰極装置を示す断面図である。図７図
示の如く、ダイヤモンド基板７１上に、エミッタ７Ｅと
して使用されるダイヤモンド膜７２が配設される。ダイ
ヤモンド膜７２上にはＳｉＯ 2 膜からなるゲート絶縁膜
７３が積層され、その上にＭｏ等からなるゲート電極７
４が配設される。ゲート絶縁膜７３及びゲート電極７４
には、エミッタ７Ｅに対応して開口７９が形成される。
更に、開口７９を通してエミッタ７Ｅと対向するように
アノード電極７５が配設される。
【０００５】
【発明が解決しようとする課題】図７図示の装置におい
て、電界放出のしきい電圧は、ゲート電極とエミッタと
の間の距離、即ちゲート絶縁膜の厚みに概ね比例する。
従って、低電圧電界放出特性を得るためには、極薄のゲ
ート絶縁膜を用いることが必要である。しかし、ＳｉＯ
2 ゲート絶縁膜の場合、薄くなるにつれて、欠陥等の形
成によりリーク電流が無視できなくなり、十分な絶縁耐
性が得られなくなる。このようなＳｉＯ2ゲート絶縁膜
の極薄膜化の問題は、ＵＬＳＩ集積回路において知られ
ている。従って、パワーデバイスに適合するような、極
低電圧で高電流強度の電界放出を行う電界放出型冷陰極
装置を、ＳｉＯ2 ゲート絶縁膜を使用して実現すること
は不可能である。
て、電界放出のしきい電圧は、ゲート電極とエミッタと
の間の距離、即ちゲート絶縁膜の厚みに概ね比例する。
従って、低電圧電界放出特性を得るためには、極薄のゲ
ート絶縁膜を用いることが必要である。しかし、ＳｉＯ
2 ゲート絶縁膜の場合、薄くなるにつれて、欠陥等の形
成によりリーク電流が無視できなくなり、十分な絶縁耐
性が得られなくなる。このようなＳｉＯ2ゲート絶縁膜
の極薄膜化の問題は、ＵＬＳＩ集積回路において知られ
ている。従って、パワーデバイスに適合するような、極
低電圧で高電流強度の電界放出を行う電界放出型冷陰極
装置を、ＳｉＯ2 ゲート絶縁膜を使用して実現すること
は不可能である。
【０００６】本発明は、上記従来の技術の問題点に鑑み
てなされたものであり、極低電圧で高電流強度の電界放
出を行うことが可能な電界放出型冷陰極装置及びその製
造方法、並びに真空マイクロ装置を提供することを目的
とする。
てなされたものであり、極低電圧で高電流強度の電界放
出を行うことが可能な電界放出型冷陰極装置及びその製
造方法、並びに真空マイクロ装置を提供することを目的
とする。
【０００７】
【課題を解決するための手段】本発明の第１の視点は、
電界放出型冷陰極装置であって、基板と、前記基板上に
配設されたダイヤモンド膜を具備する電子を放出するた
めのエミッタと、前記ダイヤモンド膜の表面に形成され
た、厚さ５ｎｍ以下の含酸素有機層からなる絶縁層と、
前記絶縁層上に配設されたゲート電極と、を具備するこ
とを特徴とする。
電界放出型冷陰極装置であって、基板と、前記基板上に
配設されたダイヤモンド膜を具備する電子を放出するた
めのエミッタと、前記ダイヤモンド膜の表面に形成され
た、厚さ５ｎｍ以下の含酸素有機層からなる絶縁層と、
前記絶縁層上に配設されたゲート電極と、を具備するこ
とを特徴とする。
【０００８】本発明の第２の視点は、電界放出型冷陰極
装置であって、基板と、前記基板上に配設されたダイヤ
モンド膜を具備する電子を放出するためのエミッタと、
前記ダイヤモンド膜の表面に酸化処理をすることにより
形成された絶縁層と、前記絶縁層上に配設されたゲート
電極と、を具備することを特徴とする。
装置であって、基板と、前記基板上に配設されたダイヤ
モンド膜を具備する電子を放出するためのエミッタと、
前記ダイヤモンド膜の表面に酸化処理をすることにより
形成された絶縁層と、前記絶縁層上に配設されたゲート
電極と、を具備することを特徴とする。
【０００９】本発明の第３の視点は、第１または第２の
視点の装置において、前記ダイヤモンド膜の表面は水素
により終端されてなることを特徴とする。
視点の装置において、前記ダイヤモンド膜の表面は水素
により終端されてなることを特徴とする。
【００１０】本発明の第４の視点は、第１または第２の
視点の装置の製造方法であって、前記ダイヤモンド膜を
ＣＶＤ法により形成する工程と、前記ダイヤモンド膜の
表面に対してウエット酸処理を施すことにより、前記絶
縁層を形成する工程と、を具備することを特徴とする。
視点の装置の製造方法であって、前記ダイヤモンド膜を
ＣＶＤ法により形成する工程と、前記ダイヤモンド膜の
表面に対してウエット酸処理を施すことにより、前記絶
縁層を形成する工程と、を具備することを特徴とする。
【００１１】本発明の第５の視点は、真空マイクロ装置
であって、基板と、前記基板上に配設されたダイヤモン
ド膜を具備する電子を放出するためのエミッタと、前記
ダイヤモンド膜の表面に形成された、厚さ５ｎｍ以下の
含酸素有機層からなる絶縁層と、前記絶縁層上に配設さ
れたゲート電極と、前記エミッタ、前記絶縁膜、及び前
記ゲート電極を包囲する真空放電空間を形成する包囲部
材と、前記エミッタと対向する位置に配設されたアノー
ド電極と、を具備することを特徴とする。
であって、基板と、前記基板上に配設されたダイヤモン
ド膜を具備する電子を放出するためのエミッタと、前記
ダイヤモンド膜の表面に形成された、厚さ５ｎｍ以下の
含酸素有機層からなる絶縁層と、前記絶縁層上に配設さ
れたゲート電極と、前記エミッタ、前記絶縁膜、及び前
記ゲート電極を包囲する真空放電空間を形成する包囲部
材と、前記エミッタと対向する位置に配設されたアノー
ド電極と、を具備することを特徴とする。
【００１２】本発明の望ましい形態は以下のようなもの
である。
である。
【００１３】（１）基板は天然または高圧高温合成ダイ
ヤモンド、またはその他半導体や金属からなる。
ヤモンド、またはその他半導体や金属からなる。
【００１４】（２）ダイヤモンド膜はダイヤモンド基板
上にマイクロ波ＣＶＤ法により形成されたホモエピタキ
シャル膜、またはその他半導体や金属基板上に形成され
たヘテロエピタキシャルＣＶＤ膜からなる。
上にマイクロ波ＣＶＤ法により形成されたホモエピタキ
シャル膜、またはその他半導体や金属基板上に形成され
たヘテロエピタキシャルＣＶＤ膜からなる。
【００１５】（３）ダイヤモンド膜に不純物をドーピン
グする方法としては、ＣＶＤ成膜に際して処理ガス中に
ドーパントを混合させる方法、または形成されたＣＶＤ
膜中に不純物をイオン注入する方法を用いる。不純物ド
ーピングの制御により、ｎ型、ｐ型またはｐｎ接合型エ
ミッタを形成することができる。
グする方法としては、ＣＶＤ成膜に際して処理ガス中に
ドーパントを混合させる方法、または形成されたＣＶＤ
膜中に不純物をイオン注入する方法を用いる。不純物ド
ーピングの制御により、ｎ型、ｐ型またはｐｎ接合型エ
ミッタを形成することができる。
【００１６】（４）含酸素有機層を形成するためのウエ
ット酸処理には、混酸（硝酸及び硫酸）を使用する。代
わりに、含酸素有機層は、酸素雰囲気中の高温アニール
法により形成することもできる。
ット酸処理には、混酸（硝酸及び硫酸）を使用する。代
わりに、含酸素有機層は、酸素雰囲気中の高温アニール
法により形成することもできる。
【００１７】（５）水素終端ダイヤモンド層はダイヤモ
ンド表面を水素プラズマに晒すことにより形成する。
ンド表面を水素プラズマに晒すことにより形成する。
【００１８】（６）エミッタとして使用するダイヤモン
ド膜として、ＣＶＤ法以外に、天然ダイヤモンドや、高
圧合成ダイヤモンド材料の基板や層を用いることもでき
る。これらの材料に不純物ドーピングすることにより導
電性ダイヤモンドを作製することができる。
ド膜として、ＣＶＤ法以外に、天然ダイヤモンドや、高
圧合成ダイヤモンド材料の基板や層を用いることもでき
る。これらの材料に不純物ドーピングすることにより導
電性ダイヤモンドを作製することができる。
【００１９】
【発明の実施の形態】近年、ダイヤモンド膜（薄膜）を
電子、光デバイスに応用するための研究が着実に進んで
おり、原子レベルでの平坦性や結晶性の高品質化ダイヤ
モンドが可能となりつつある。ＣＶＤ法により、電気的
にも構造的にも天然ダイヤモンドに匹敵できる性能を持
つホモエピタキシャルダイヤモンド膜が形成され、その
表面の終端状態による表面電気特性の研究が盛んになっ
ている。
電子、光デバイスに応用するための研究が着実に進んで
おり、原子レベルでの平坦性や結晶性の高品質化ダイヤ
モンドが可能となりつつある。ＣＶＤ法により、電気的
にも構造的にも天然ダイヤモンドに匹敵できる性能を持
つホモエピタキシャルダイヤモンド膜が形成され、その
表面の終端状態による表面電気特性の研究が盛んになっ
ている。
【００２０】このように、ＣＶＤダイヤモンド膜を利用
した固体デバイス等の研究が行われているが、ダイヤモ
ンド膜を用いた電界放出型冷陰極装置の開発はまだこれ
からの課題である。その理由の一つとして、ダイヤモン
ド膜表面の終端特性のメカニズムはまだ解明されていな
いため、その表面の電気特性制御を利用して電界放出型
冷陰極装置の設計を行うことが難しいということがあ
る。
した固体デバイス等の研究が行われているが、ダイヤモ
ンド膜を用いた電界放出型冷陰極装置の開発はまだこれ
からの課題である。その理由の一つとして、ダイヤモン
ド膜表面の終端特性のメカニズムはまだ解明されていな
いため、その表面の電気特性制御を利用して電界放出型
冷陰極装置の設計を行うことが難しいということがあ
る。
【００２１】かかる背景において、本発明者等は、本発
明の開発の過程において、ダイヤモンド膜表面の終端特
性のメカニズムについて研究した。その結果、本発明者
等は、図７を参照して述べたようなＳｉＯ2 ゲート絶縁
膜を用いた電界放出型冷陰極装置における、ゲート絶縁
膜の極薄膜化の限界に関連して、以下に述べるような知
見を得た。
明の開発の過程において、ダイヤモンド膜表面の終端特
性のメカニズムについて研究した。その結果、本発明者
等は、図７を参照して述べたようなＳｉＯ2 ゲート絶縁
膜を用いた電界放出型冷陰極装置における、ゲート絶縁
膜の極薄膜化の限界に関連して、以下に述べるような知
見を得た。
【００２２】エピタキシャルダイヤモンド膜の表面に対
して、混酸（硝酸及び硫酸）を用いてウエット酸処理を
施すと、同表面に数ナノメートル程度の極薄化学吸着層
が形成される。この極薄化学吸着層の存在は、処理後の
ダイヤモンド膜の表面を走査型プローブ顕微鏡を用いて
解析することにより判明した。この極薄化学吸着層の組
成の詳細は不確定であるが、Ｃ、Ｈ、Ｏ等の元素より形
成された一種のポリマ層（含酸素有機層）と考えられ
る。また、この吸着層は電界放出の方向においては絶縁
であり、電界放出冷陰極装置の極薄絶縁層として働くこ
とができる。即ち、ウエット酸処理によりダイヤモンド
膜表面に形成した含酸素有機層は、従来技術の積層Ｓｉ
Ｏ2 膜に代え、ゲート絶縁膜として使用可能となる。
して、混酸（硝酸及び硫酸）を用いてウエット酸処理を
施すと、同表面に数ナノメートル程度の極薄化学吸着層
が形成される。この極薄化学吸着層の存在は、処理後の
ダイヤモンド膜の表面を走査型プローブ顕微鏡を用いて
解析することにより判明した。この極薄化学吸着層の組
成の詳細は不確定であるが、Ｃ、Ｈ、Ｏ等の元素より形
成された一種のポリマ層（含酸素有機層）と考えられ
る。また、この吸着層は電界放出の方向においては絶縁
であり、電界放出冷陰極装置の極薄絶縁層として働くこ
とができる。即ち、ウエット酸処理によりダイヤモンド
膜表面に形成した含酸素有機層は、従来技術の積層Ｓｉ
Ｏ2 膜に代え、ゲート絶縁膜として使用可能となる。
【００２３】以下に、このような知見に基づいて構成さ
れた本発明の実施の形態について図面を参照して説明す
る。なお、以下の説明において、略同一の機能及び構成
を有する構成要素については、同一符号を付し、重複説
明は必要な場合にのみ行う。
れた本発明の実施の形態について図面を参照して説明す
る。なお、以下の説明において、略同一の機能及び構成
を有する構成要素については、同一符号を付し、重複説
明は必要な場合にのみ行う。
【００２４】図１（ａ）〜（ｅ）は本発明の実施の形態
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図である。
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図である。
【００２５】図１（ｅ）図示の如く、この電界放出型冷
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたアンドープダ
イヤモンド膜１２が積層され、ダイヤモンド膜１２の表
面全体にエミッタ１Ｅ及び配線層として使用されるｎ型
ダイヤモンド層１３が形成される。平面型のエミッタ１
Ｅに対応する位置には、ダイヤモンド層１３の表面に水
素が吸着することにより形成された水素終端ダイヤモン
ド層からなるの表面層１６が配設される。
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたアンドープダ
イヤモンド膜１２が積層され、ダイヤモンド膜１２の表
面全体にエミッタ１Ｅ及び配線層として使用されるｎ型
ダイヤモンド層１３が形成される。平面型のエミッタ１
Ｅに対応する位置には、ダイヤモンド層１３の表面に水
素が吸着することにより形成された水素終端ダイヤモン
ド層からなるの表面層１６が配設される。
【００２６】ダイヤモンド層１３の表面にはまた、ダイ
ヤモンド層１３の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層１４が配設される。絶
縁層１４にはエミッタ１Ｅに対応して開口１９が形成さ
れる。絶縁層１４上にはエミッタ１Ｅに臨むようにＭｏ
等からなるゲート電極１５が配設される。更に、開口１
９を通してエミッタ１Ｅと対向するようにＭｏ等からな
るアノード電極１７が配設される。
ヤモンド層１３の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層１４が配設される。絶
縁層１４にはエミッタ１Ｅに対応して開口１９が形成さ
れる。絶縁層１４上にはエミッタ１Ｅに臨むようにＭｏ
等からなるゲート電極１５が配設される。更に、開口１
９を通してエミッタ１Ｅと対向するようにＭｏ等からな
るアノード電極１７が配設される。
【００２７】図１（ｅ）図示の電界放出型冷陰極装置で
は、アノード電極１７及びエミッタ１Ｅ間に順方向の電
圧が印加された状態において、ゲート電極１５に印加さ
れる電圧により電子の電界放出が制御される。即ち、エ
ミッタ１Ｅの電位を基準としてゲート電極１５に対して
所定の正の電位が印加されると、水素終端ダイヤモンド
からなる表面層１６の表面から真空中へ電子が電界放出
される。放出された電子はアノード電極１７の電位に引
かれ、アノード電極１７へと流れる。
は、アノード電極１７及びエミッタ１Ｅ間に順方向の電
圧が印加された状態において、ゲート電極１５に印加さ
れる電圧により電子の電界放出が制御される。即ち、エ
ミッタ１Ｅの電位を基準としてゲート電極１５に対して
所定の正の電位が印加されると、水素終端ダイヤモンド
からなる表面層１６の表面から真空中へ電子が電界放出
される。放出された電子はアノード電極１７の電位に引
かれ、アノード電極１７へと流れる。
【００２８】本実施の形態に係る電界放出型冷陰極装置
の製造方法においては、高圧高温合成し且つ通常の半導
体ウエハの標準洗浄により表面処理したＩｂ型（００
１）単結晶ダイヤモンド基板１１を用意する。そして、
先ず、図１（ａ）図示の如く、マイクロ波ＣＶＤ法を用
いて、ホモエピタキシャルにより基板１１の上にアンド
ープダイヤモンド膜１２を形成する。ダイヤモンド膜１
２は、ＣＨ4 ／Ｈ2 の混合ガスの比を２段階に切換えて
流すことにより成長させる。具体的には、先ず、平坦な
表面を得るため、０．０５％のＣＨ4 ／Ｈ2 比で３ｈ成
長させる、次に、０．３％〜１．８％のＣＨ4 ／Ｈ2 比
で６ｈ成長させる。最初の低ＣＨ4 濃度条件は平坦な結
晶面を形成するために重要となる。
の製造方法においては、高圧高温合成し且つ通常の半導
体ウエハの標準洗浄により表面処理したＩｂ型（００
１）単結晶ダイヤモンド基板１１を用意する。そして、
先ず、図１（ａ）図示の如く、マイクロ波ＣＶＤ法を用
いて、ホモエピタキシャルにより基板１１の上にアンド
ープダイヤモンド膜１２を形成する。ダイヤモンド膜１
２は、ＣＨ4 ／Ｈ2 の混合ガスの比を２段階に切換えて
流すことにより成長させる。具体的には、先ず、平坦な
表面を得るため、０．０５％のＣＨ4 ／Ｈ2 比で３ｈ成
長させる、次に、０．３％〜１．８％のＣＨ4 ／Ｈ2 比
で６ｈ成長させる。最初の低ＣＨ4 濃度条件は平坦な結
晶面を形成するために重要となる。
【００２９】次に、図１（ｂ）図示の如く、ダイヤモン
ド膜１２の表面にインプラにより不純物硫黄（Ｓ）をド
ーピングし、ｎ型ダイヤモンド層１３を形成する。な
お、インプラ不純物は、ダイヤモンドをｎ型にするもの
であれば、Ｓ以外の不純物、例えばＰ等であってもよ
い。次に、図１（ｃ）図示の如く、ダイヤモンド層１３
の表面に対してウエット酸処理を施すことにより、ダイ
ヤモンド層１３の表面に酸素及び水素を吸着させ、含酸
素有機層からなる絶縁層１４を形成する。具体的には、
例えば、硝酸（ＨＮＯ3 ）と硫酸（Ｈ2 ＳｉＯ4 ）との
混酸を使用し、２００℃、３０分間煮沸処理を行うこと
により、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの絶縁層１４を形成する。次に、絶縁層１４の上に、
Ｍｏ等からなるゲート電極１５を蒸着またはスパッタ法
により形成する。
ド膜１２の表面にインプラにより不純物硫黄（Ｓ）をド
ーピングし、ｎ型ダイヤモンド層１３を形成する。な
お、インプラ不純物は、ダイヤモンドをｎ型にするもの
であれば、Ｓ以外の不純物、例えばＰ等であってもよ
い。次に、図１（ｃ）図示の如く、ダイヤモンド層１３
の表面に対してウエット酸処理を施すことにより、ダイ
ヤモンド層１３の表面に酸素及び水素を吸着させ、含酸
素有機層からなる絶縁層１４を形成する。具体的には、
例えば、硝酸（ＨＮＯ3 ）と硫酸（Ｈ2 ＳｉＯ4 ）との
混酸を使用し、２００℃、３０分間煮沸処理を行うこと
により、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの絶縁層１４を形成する。次に、絶縁層１４の上に、
Ｍｏ等からなるゲート電極１５を蒸着またはスパッタ法
により形成する。
【００３０】次に、図１（ｄ）図示の如く、ゲート電極
１５及び絶縁層１４に対してリソグラフィ法を用いてエ
ッチング処理を施し、エミッタ１Ｅに対応して開口１９
を形成する。次に、図１（ｅ）図示の如く、開口１９に
露出するダイヤモンド層１３の表面に対して水素プラズ
マ処理（プラズマに晒す）を施すことにより、ダイヤモ
ンド層１３の表面に水素を吸着させ、表面層１６を形成
する。表面層１６はダイヤモンドが水素終端処理される
ことにより、仕事関数が低減される。最後に、開口１９
を通してエミッタ１Ｅと対向するようにＭｏ等からなる
アノード電極１７を配設する。
１５及び絶縁層１４に対してリソグラフィ法を用いてエ
ッチング処理を施し、エミッタ１Ｅに対応して開口１９
を形成する。次に、図１（ｅ）図示の如く、開口１９に
露出するダイヤモンド層１３の表面に対して水素プラズ
マ処理（プラズマに晒す）を施すことにより、ダイヤモ
ンド層１３の表面に水素を吸着させ、表面層１６を形成
する。表面層１６はダイヤモンドが水素終端処理される
ことにより、仕事関数が低減される。最後に、開口１９
を通してエミッタ１Ｅと対向するようにＭｏ等からなる
アノード電極１７を配設する。
【００３１】図１（ａ）〜（ｅ）図示の方法により製造
した電界放出型冷陰極装置においては、ダイヤモンドの
表面処理特性を利用し、極薄のゲート絶縁膜（絶縁層１
４）を形成することができる。電界放出のしきい電圧
は、ゲート電極とエミッタとの間の距離、即ちゲート絶
縁膜の厚みに反比例する。従って、図１（ｅ）図示の装
置においては、ゲート絶縁膜の極薄膜化により、電界放
出のしきい電圧が低下する。しかも、エミッタ１Ｅの表
面層１６は、仕事関数の低い水素終端ダイヤモンドから
なる。従って、図１（ｅ）図示の装置によれば、極低電
圧で高電流強度の電界放出特性を得ることができる。
した電界放出型冷陰極装置においては、ダイヤモンドの
表面処理特性を利用し、極薄のゲート絶縁膜（絶縁層１
４）を形成することができる。電界放出のしきい電圧
は、ゲート電極とエミッタとの間の距離、即ちゲート絶
縁膜の厚みに反比例する。従って、図１（ｅ）図示の装
置においては、ゲート絶縁膜の極薄膜化により、電界放
出のしきい電圧が低下する。しかも、エミッタ１Ｅの表
面層１６は、仕事関数の低い水素終端ダイヤモンドから
なる。従って、図１（ｅ）図示の装置によれば、極低電
圧で高電流強度の電界放出特性を得ることができる。
【００３２】図２（ａ）〜（ｄ）は本発明の別の実施の
形態に係る電界放出型冷陰極装置の製造方法を工程順に
示す断面図である。
形態に係る電界放出型冷陰極装置の製造方法を工程順に
示す断面図である。
【００３３】図２（ｄ）図示の如く、この電界放出型冷
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたｎ型ダイヤモ
ンド膜２１が積層され、これが直接エミッタ２Ｅ及び配
線層として使用される。エミッタ２Ｅに対応する位置に
は、ダイヤモンド膜２１の表面に水素が吸着することに
より形成された水素終端ダイヤモンドからなる表面層２
３が配設される。
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたｎ型ダイヤモ
ンド膜２１が積層され、これが直接エミッタ２Ｅ及び配
線層として使用される。エミッタ２Ｅに対応する位置に
は、ダイヤモンド膜２１の表面に水素が吸着することに
より形成された水素終端ダイヤモンドからなる表面層２
３が配設される。
【００３４】ダイヤモンド膜２１の表面にはまた、ダイ
ヤモンド膜２１の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層２２が配設される。絶
縁層２２にはエミッタ２Ｅに対応して開口１９が形成さ
れる。絶縁層２２上にはエミッタ２Ｅに臨むようにゲー
ト電極１５が配設される。更に、開口１９を通してエミ
ッタ２Ｅと対向するようにアノード電極１７が配設され
る。
ヤモンド膜２１の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層２２が配設される。絶
縁層２２にはエミッタ２Ｅに対応して開口１９が形成さ
れる。絶縁層２２上にはエミッタ２Ｅに臨むようにゲー
ト電極１５が配設される。更に、開口１９を通してエミ
ッタ２Ｅと対向するようにアノード電極１７が配設され
る。
【００３５】本実施の形態に係る電界放出型冷陰極装置
の製造方法においては、先ず、図２（ａ）図示の如く、
マイクロ波ＣＶＤ法を用いて、ホモエピタキシャルによ
り基板１１の上にｎ型ダイヤモンド膜２１を形成する。
ダイヤモンド膜２１は、図１（ａ）を参照して述べたダ
イヤモンド膜１２と同様に、ＣＨ4 ／Ｈ2 の混合ガスの
比を２段階に切換えて流すことにより成長させる。この
際、処理ガス中にドーパントとしてＳを混入させること
により、ｎ型ダイヤモンド膜２１を成長させる。
の製造方法においては、先ず、図２（ａ）図示の如く、
マイクロ波ＣＶＤ法を用いて、ホモエピタキシャルによ
り基板１１の上にｎ型ダイヤモンド膜２１を形成する。
ダイヤモンド膜２１は、図１（ａ）を参照して述べたダ
イヤモンド膜１２と同様に、ＣＨ4 ／Ｈ2 の混合ガスの
比を２段階に切換えて流すことにより成長させる。この
際、処理ガス中にドーパントとしてＳを混入させること
により、ｎ型ダイヤモンド膜２１を成長させる。
【００３６】次に、図１（ｃ）〜（ｅ）を参照して述べ
た手順と同様な手順で、他の部分を順次形成する。即
ち、先ず、図２（ｂ）図示の如く、混酸処理により含酸
素有機層からなる絶縁層２２を形成すると共に、ゲート
電極１５を形成する。次に、図２（ｃ）図示の如く、絶
縁層２２及びゲート電極１５をパターニングし、エミッ
タ２Ｅに対応して開口１９を形成する。次に、図２
（ｄ）図示の如く、開口１９に露出するダイヤモンド膜
２１の表面を水素プラズマ処理し、表面層１６を形成す
る。そして、最後に、アノード電極１７を配設する。
た手順と同様な手順で、他の部分を順次形成する。即
ち、先ず、図２（ｂ）図示の如く、混酸処理により含酸
素有機層からなる絶縁層２２を形成すると共に、ゲート
電極１５を形成する。次に、図２（ｃ）図示の如く、絶
縁層２２及びゲート電極１５をパターニングし、エミッ
タ２Ｅに対応して開口１９を形成する。次に、図２
（ｄ）図示の如く、開口１９に露出するダイヤモンド膜
２１の表面を水素プラズマ処理し、表面層１６を形成す
る。そして、最後に、アノード電極１７を配設する。
【００３７】図２（ｄ）図示の装置によれば、図１
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。
【００３８】図３（ａ）〜（ｄ）は本発明の更に別の実
施の形態に係る電界放出型冷陰極装置の製造方法を工程
順に示す断面図である。
施の形態に係る電界放出型冷陰極装置の製造方法を工程
順に示す断面図である。
【００３９】図３（ｄ）図示の如く、この電界放出型冷
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたアンドープダ
イヤモンド膜１２が積層され、ダイヤモンド膜１２の表
面一部にエミッタ３Ｅ及び配線層として使用されるｎ+
型ダイヤモンド層３２が形成される。エミッタ３Ｅに対
応する位置には、ダイヤモンド層３２の表面に水素が吸
着することにより形成された水素終端ダイヤモンドから
なる表面層３３が配設される。
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたアンドープダ
イヤモンド膜１２が積層され、ダイヤモンド膜１２の表
面一部にエミッタ３Ｅ及び配線層として使用されるｎ+
型ダイヤモンド層３２が形成される。エミッタ３Ｅに対
応する位置には、ダイヤモンド層３２の表面に水素が吸
着することにより形成された水素終端ダイヤモンドから
なる表面層３３が配設される。
【００４０】ダイヤモンド膜１２の表面にはまた、ダイ
ヤモンド膜１２の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層３１が配設される。絶
縁層３１にはエミッタ３Ｅに対応して開口１９が形成さ
れる。絶縁層３１上にはエミッタ３Ｅに臨むようにゲー
ト電極１５が配設される。更に、開口１９を通してエミ
ッタ３Ｅと対向するようにアノード電極１７が配設され
る。
ヤモンド膜１２の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層３１が配設される。絶
縁層３１にはエミッタ３Ｅに対応して開口１９が形成さ
れる。絶縁層３１上にはエミッタ３Ｅに臨むようにゲー
ト電極１５が配設される。更に、開口１９を通してエミ
ッタ３Ｅと対向するようにアノード電極１７が配設され
る。
【００４１】本実施の形態に係る電界放出型冷陰極装置
の製造方法においては、先ず、図３（ａ）図示の如く、
基板１１の上にアンドープダイヤモンド膜１２を形成す
る。ダイヤモンド膜１２は、図１（ａ）を参照して述べ
たダイヤモンド膜１２と同様の手順で形成する。次に、
図３（ｂ）図示の如く、混酸処理により含酸素有機層か
らなる絶縁層３１を形成すると共に、ゲート電極１５を
形成する。次に、図３（ｃ）図示の如く、絶縁層３１及
びゲート電極１５をパターニングし、エミッタ３Ｅに対
応して開口１９を形成する。これ等の工程は、図１
（ｃ）〜（ｄ）を参照して述べた手順と同様な手順で行
う。
の製造方法においては、先ず、図３（ａ）図示の如く、
基板１１の上にアンドープダイヤモンド膜１２を形成す
る。ダイヤモンド膜１２は、図１（ａ）を参照して述べ
たダイヤモンド膜１２と同様の手順で形成する。次に、
図３（ｂ）図示の如く、混酸処理により含酸素有機層か
らなる絶縁層３１を形成すると共に、ゲート電極１５を
形成する。次に、図３（ｃ）図示の如く、絶縁層３１及
びゲート電極１５をパターニングし、エミッタ３Ｅに対
応して開口１９を形成する。これ等の工程は、図１
（ｃ）〜（ｄ）を参照して述べた手順と同様な手順で行
う。
【００４２】次に、図３（ｄ）図示の如く、ゲート電極
１５等をマスクとして、エミッタ３Ｅ及び配線層に対応
する位置において、ダイヤモンド膜１２の表面にインプ
ラにより不純物硫黄（Ｓ）をドーピングし、ｎ+ 型ダイ
ヤモンド層３２を形成する。次に、ダイヤモンド層３２
の表面を水素プラズマ処理し、表面層３３を形成する。
最後に、アノード電極１７を配設する。
１５等をマスクとして、エミッタ３Ｅ及び配線層に対応
する位置において、ダイヤモンド膜１２の表面にインプ
ラにより不純物硫黄（Ｓ）をドーピングし、ｎ+ 型ダイ
ヤモンド層３２を形成する。次に、ダイヤモンド層３２
の表面を水素プラズマ処理し、表面層３３を形成する。
最後に、アノード電極１７を配設する。
【００４３】図３（ｄ）図示の装置によれば、図１
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。なお、本実施の形態にお
いて、ダイヤモンド膜１２は、ｐ型或いはｎ- 型として
もよい。
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。なお、本実施の形態にお
いて、ダイヤモンド膜１２は、ｐ型或いはｎ- 型として
もよい。
【００４４】図４（ａ）〜（ｄ）は本発明の更に別の実
施の形態に係る電界放出型冷陰極装置の製造方法を工程
順に示す断面図である。
施の形態に係る電界放出型冷陰極装置の製造方法を工程
順に示す断面図である。
【００４５】図４（ｄ）図示の如く、この電界放出型冷
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたｎ型ダイヤモ
ンド膜２１が積層され、これが直接エミッタ２Ｅ及び配
線層として使用される。エミッタ４Ｅに対応する位置に
は、ダイヤモンド膜２１の表面に水素が吸着することに
より形成された水素終端ダイヤモンドからなる表面層４
１が配設される。
陰極装置の完成構造において、ダイヤモンド基板１１上
の全体に亘って、ＣＶＤにより形成されたｎ型ダイヤモ
ンド膜２１が積層され、これが直接エミッタ２Ｅ及び配
線層として使用される。エミッタ４Ｅに対応する位置に
は、ダイヤモンド膜２１の表面に水素が吸着することに
より形成された水素終端ダイヤモンドからなる表面層４
１が配設される。
【００４６】ダイヤモンド膜２１の表面にはまた、ダイ
ヤモンド膜２１の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層２２が配設される。絶
縁層２２にはエミッタ４Ｅに対応して開口１９が形成さ
れる。絶縁層２２上にはエミッタ４Ｅに臨むようにゲー
ト電極１５が配設される。更に、開口１９を通してエミ
ッタ２Ｅと対向するようにアノード電極１７が配設され
る。
ヤモンド膜２１の表面に酸化処理をすることにより形成
された、厚さ５ｎｍ以下、望ましくは厚さ１ｎｍ〜２ｎ
ｍの含酸素有機層からなる絶縁層２２が配設される。絶
縁層２２にはエミッタ４Ｅに対応して開口１９が形成さ
れる。絶縁層２２上にはエミッタ４Ｅに臨むようにゲー
ト電極１５が配設される。更に、開口１９を通してエミ
ッタ２Ｅと対向するようにアノード電極１７が配設され
る。
【００４７】本実施の形態に係る電界放出型冷陰極装置
の製造方法においては、先ず、図４（ａ）図示の如く、
基板１１の上にｎ型ダイヤモンド膜２１を形成する。ダ
イヤモンド膜２１は、図２（ａ）を参照して述べたダイ
ヤモンド膜２１と同様の手順で形成する。次に、図４
（ｂ）図示の如く、ダイヤモンド膜２１の表面を水素プ
ラズマ処理し、表面層４１を形成する。次に、エミッタ
４Ｅに対応する位置において、リソグラフィ法により表
面層４１上にレジストパターン４２を形成する。
の製造方法においては、先ず、図４（ａ）図示の如く、
基板１１の上にｎ型ダイヤモンド膜２１を形成する。ダ
イヤモンド膜２１は、図２（ａ）を参照して述べたダイ
ヤモンド膜２１と同様の手順で形成する。次に、図４
（ｂ）図示の如く、ダイヤモンド膜２１の表面を水素プ
ラズマ処理し、表面層４１を形成する。次に、エミッタ
４Ｅに対応する位置において、リソグラフィ法により表
面層４１上にレジストパターン４２を形成する。
【００４８】次に、図４（ｃ）図示の如く、混酸処理に
より、レジストパターン４２で覆われた部分を除いて、
含酸素有機層からなる絶縁層２２を形成する。この際、
水素終端ダイヤモンド層からなる表面層４１は、混酸処
理により完全に含酸素有機層からなる絶縁層２２に転換
される。次に、レジストパターン４２及び絶縁層２２上
の全体に亘って、ゲート電極１５を形成する。次に、図
４（ｄ）図示の如く、リフトオフにより、レジストパタ
ーン４２と共にゲート電極１５の不要な部分を除去し、
エミッタ４Ｅを露出させる。最後に、アノード電極１７
を配設する。
より、レジストパターン４２で覆われた部分を除いて、
含酸素有機層からなる絶縁層２２を形成する。この際、
水素終端ダイヤモンド層からなる表面層４１は、混酸処
理により完全に含酸素有機層からなる絶縁層２２に転換
される。次に、レジストパターン４２及び絶縁層２２上
の全体に亘って、ゲート電極１５を形成する。次に、図
４（ｄ）図示の如く、リフトオフにより、レジストパタ
ーン４２と共にゲート電極１５の不要な部分を除去し、
エミッタ４Ｅを露出させる。最後に、アノード電極１７
を配設する。
【００４９】図４（ｄ）図示の装置によれば、図１
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。
【００５０】図５（ａ）〜（ｅ）は本発明の更に別の実
施の形態に係る電界放出型冷陰極装置の製造方法を工程
順に示す断面図である。
施の形態に係る電界放出型冷陰極装置の製造方法を工程
順に示す断面図である。
【００５１】図５（ｅ）図示の如く、この電界放出型冷
陰極装置の完成構造において、ガラス基板５７の上に、
ＣＶＤにより形成されたｎ型ダイヤモンド膜２１が配設
され、これが直接エミッタ５Ｅ及び配線層として使用さ
れる。エミッタ５Ｅに対応する位置には、ダイヤモンド
膜２１自体が突出する先端が尖ったピラミッド状の凸部
５６が形成される。
陰極装置の完成構造において、ガラス基板５７の上に、
ＣＶＤにより形成されたｎ型ダイヤモンド膜２１が配設
され、これが直接エミッタ５Ｅ及び配線層として使用さ
れる。エミッタ５Ｅに対応する位置には、ダイヤモンド
膜２１自体が突出する先端が尖ったピラミッド状の凸部
５６が形成される。
【００５２】凸部５６を包囲するように、ダイヤモンド
膜２１の表面にはまた、ダイヤモンド膜２１の表面に酸
化処理をすることにより形成された、厚さ５ｎｍ以下、
望ましくは厚さ１ｎｍ〜２ｎｍの含酸素有機層からなる
絶縁層２２が配設される。絶縁層２２にはエミッタ５Ｅ
に対応して開口１９が形成される。絶縁層２２上にはエ
ミッタ５Ｅに臨むようにゲート電極１５が配設される。
更に、開口１９を通してエミッタ５Ｅと対向するように
アノード電極１７が配設される。
膜２１の表面にはまた、ダイヤモンド膜２１の表面に酸
化処理をすることにより形成された、厚さ５ｎｍ以下、
望ましくは厚さ１ｎｍ〜２ｎｍの含酸素有機層からなる
絶縁層２２が配設される。絶縁層２２にはエミッタ５Ｅ
に対応して開口１９が形成される。絶縁層２２上にはエ
ミッタ５Ｅに臨むようにゲート電極１５が配設される。
更に、開口１９を通してエミッタ５Ｅと対向するように
アノード電極１７が配設される。
【００５３】本実施の形態に係る電界放出型冷陰極装置
の製造方法においては、先ず、図５（ａ）図示の如く、
モールド基板となるｐ型で（１００）結晶面方位のＳｉ
単結晶基板５１に、（１１１）面からなる４斜面により
規定される逆ピラミッドの形状の凹部５２を形成する。
なお、ここで、凹部５２の内面を酸化することにより、
凹部５２の最深部をより先鋭にすることができる。次
に、マイクロ波ＣＶＤ法を用いて、ヘテロエピタキシャ
ルにより基板５１の上にｎ型ダイヤモンド膜２１を形成
する。ダイヤモンド膜２１は、図２（ａ）を参照して述
べたダイヤモンド膜２１と同様の手順で形成する。この
際、エミッタ５Ｅとして使用されるピラミッド状の凸部
５６がモールド基板５１の凹部５２内に形成される。
の製造方法においては、先ず、図５（ａ）図示の如く、
モールド基板となるｐ型で（１００）結晶面方位のＳｉ
単結晶基板５１に、（１１１）面からなる４斜面により
規定される逆ピラミッドの形状の凹部５２を形成する。
なお、ここで、凹部５２の内面を酸化することにより、
凹部５２の最深部をより先鋭にすることができる。次
に、マイクロ波ＣＶＤ法を用いて、ヘテロエピタキシャ
ルにより基板５１の上にｎ型ダイヤモンド膜２１を形成
する。ダイヤモンド膜２１は、図２（ａ）を参照して述
べたダイヤモンド膜２１と同様の手順で形成する。この
際、エミッタ５Ｅとして使用されるピラミッド状の凸部
５６がモールド基板５１の凹部５２内に形成される。
【００５４】次に、図５（ｂ）図示の如く、ダイヤモン
ド膜２１の背面にガラス基板５７を接着する。また、モ
ールド基板５１をエッチングにより除去し、ピラミッド
状の凸部５６を有するダイヤモンド膜２１を露出させ
る。次に、図５（ｃ）図示の如く、リソグラフィ法によ
り、ピラミッド状の凸部５６の頂部のみをレジストパタ
ーン５８により被覆する。次に、混酸処理により、レジ
ストパターン５８で覆われた部分を除いて、含酸素有機
層からなる絶縁層２２を形成する。次に、図５（ｄ）図
示の如く、レジストパターン５８及び絶縁層２２上の全
体に亘って、ゲート電極１５を形成する。次に、図５
（ｅ）図示の如く、リフトオフにより、レジストパター
ン５８と共にゲート電極１５の不要な部分を除去し、エ
ミッタ５Ｅを露出させる。最後に、アノード電極１７を
配設する。
ド膜２１の背面にガラス基板５７を接着する。また、モ
ールド基板５１をエッチングにより除去し、ピラミッド
状の凸部５６を有するダイヤモンド膜２１を露出させ
る。次に、図５（ｃ）図示の如く、リソグラフィ法によ
り、ピラミッド状の凸部５６の頂部のみをレジストパタ
ーン５８により被覆する。次に、混酸処理により、レジ
ストパターン５８で覆われた部分を除いて、含酸素有機
層からなる絶縁層２２を形成する。次に、図５（ｄ）図
示の如く、レジストパターン５８及び絶縁層２２上の全
体に亘って、ゲート電極１５を形成する。次に、図５
（ｅ）図示の如く、リフトオフにより、レジストパター
ン５８と共にゲート電極１５の不要な部分を除去し、エ
ミッタ５Ｅを露出させる。最後に、アノード電極１７を
配設する。
【００５５】図５（ｅ）図示の装置によれば、図１
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。なお、本実施の形態にお
いては、エミッタ５Ｅは、仕事関数の低い水素終端ダイ
ヤモンドからなる表面層を有していないが、ピラミッド
状の凸部５６の先鋭な形状により、電界放出特性が改善
される。
（ｅ）図示の装置と同様、極低電圧で高電流強度の電界
放出特性を得ることができる。なお、本実施の形態にお
いては、エミッタ５Ｅは、仕事関数の低い水素終端ダイ
ヤモンドからなる表面層を有していないが、ピラミッド
状の凸部５６の先鋭な形状により、電界放出特性が改善
される。
【００５６】図６は本発明の更に別の実施の形態に係る
真空マイクロ装置の一例である平板型画像表示装置を示
す断面図である。
真空マイクロ装置の一例である平板型画像表示装置を示
す断面図である。
【００５７】図６図示の如く、ガラス製の支持基板６０
上に、図１（ｅ）図示の電界放出型冷陰極装置を利用し
て形成されたエミッタアレイが配設される。ゲート電極
１５を含む導電材料層のパターンにより構成される複数
のゲートラインが紙面に平行な方向に配列され、エミッ
タ１Ｅを含むｎ型ダイヤモンド層１３のパターンにより
構成される複数のカソードラインが紙面に垂直な方向に
配列される。各画素に対応して、複数のエミッタ１Ｅか
らなるエミッタ群がカソードライン上に配設される。
上に、図１（ｅ）図示の電界放出型冷陰極装置を利用し
て形成されたエミッタアレイが配設される。ゲート電極
１５を含む導電材料層のパターンにより構成される複数
のゲートラインが紙面に平行な方向に配列され、エミッ
タ１Ｅを含むｎ型ダイヤモンド層１３のパターンにより
構成される複数のカソードラインが紙面に垂直な方向に
配列される。各画素に対応して、複数のエミッタ１Ｅか
らなるエミッタ群がカソードライン上に配設される。
【００５８】支持基板６０と対向するようにガラス製の
対向基板６２が配設され、両基板６０、６２間に真空放
電空間６３が形成される。両基板６０、６２間の間隔
は、周辺のフレーム及びスペーサ６４により維持され
る。支持基板６０と対向する対向基板６２の面上には、
透明な共通電極即ちアノード電極１７と、蛍光体層６８
とが配設される。
対向基板６２が配設され、両基板６０、６２間に真空放
電空間６３が形成される。両基板６０、６２間の間隔
は、周辺のフレーム及びスペーサ６４により維持され
る。支持基板６０と対向する対向基板６２の面上には、
透明な共通電極即ちアノード電極１７と、蛍光体層６８
とが配設される。
【００５９】この平板型画像表示装置においては、ゲー
トラインとカソードラインとを介して各画素におけるゲ
ート電極１５とエミッタ１Ｅとの間の電圧を任意に設定
することにより、画素の点灯及び点滅を選択することが
できる。即ち、画素の選択は、いわゆるマトリックス駆
動により、例えば、ゲートラインを線順次に選択して所
定の電位を付与するのに同期して、カソードラインに選
択信号である所定の電位を付与することにより行なうこ
とができる。ある１つのゲートラインとある１つのカソ
ードラインとが選択され、夫々所定の電位が付与された
時、そのゲートラインとカソードラインとの交点にある
エミッタ群のみが動作する。エミッタ群より放出された
電子は、アノード電極１７に印加された電圧により引か
れ、選択されたエミッタ群に対応した位置の蛍光体層６
８に達してこれを発光させる。
トラインとカソードラインとを介して各画素におけるゲ
ート電極１５とエミッタ１Ｅとの間の電圧を任意に設定
することにより、画素の点灯及び点滅を選択することが
できる。即ち、画素の選択は、いわゆるマトリックス駆
動により、例えば、ゲートラインを線順次に選択して所
定の電位を付与するのに同期して、カソードラインに選
択信号である所定の電位を付与することにより行なうこ
とができる。ある１つのゲートラインとある１つのカソ
ードラインとが選択され、夫々所定の電位が付与された
時、そのゲートラインとカソードラインとの交点にある
エミッタ群のみが動作する。エミッタ群より放出された
電子は、アノード電極１７に印加された電圧により引か
れ、選択されたエミッタ群に対応した位置の蛍光体層６
８に達してこれを発光させる。
【００６０】なお、図６図示の表示装置は、図１（ｅ）
図示の電界放出型冷陰極装置を利用して形成されるが、
他の実施の形態の電界放出型冷陰極装置を利用した場合
でも、同様に表示装置を形成することができる。また、
これらの電界放出型冷陰極装置を利用して、電力変換装
置例えばパワースイッチング装置のような、表示装置以
外の真空マイクロ装置を形成することもできる。
図示の電界放出型冷陰極装置を利用して形成されるが、
他の実施の形態の電界放出型冷陰極装置を利用した場合
でも、同様に表示装置を形成することができる。また、
これらの電界放出型冷陰極装置を利用して、電力変換装
置例えばパワースイッチング装置のような、表示装置以
外の真空マイクロ装置を形成することもできる。
【００６１】
【発明の効果】上述のように、本発明によれば、極低電
圧で高電流強度の電界放出を行うことが可能な電界放出
型冷陰極装置及びその製造方法、並びに真空マイクロ装
置を提供することができる。
圧で高電流強度の電界放出を行うことが可能な電界放出
型冷陰極装置及びその製造方法、並びに真空マイクロ装
置を提供することができる。
【図１】（ａ）〜（ｅ）は本発明の実施の形態に係る電
界放出型冷陰極装置の製造方法を工程順に示す断面図。
界放出型冷陰極装置の製造方法を工程順に示す断面図。
【図２】（ａ）〜（ｄ）は本発明の別の実施の形態に係
る電界放出型冷陰極装置の製造方法を工程順に示す断面
図。
る電界放出型冷陰極装置の製造方法を工程順に示す断面
図。
【図３】（ａ）〜（ｄ）は本発明の更に別の実施の形態
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図。
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図。
【図４】（ａ）〜（ｄ）は本発明の更に別の実施の形態
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図。
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図。
【図５】（ａ）〜（ｅ）は本発明の更に別の実施の形態
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図。
に係る電界放出型冷陰極装置の製造方法を工程順に示す
断面図。
【図６】本発明の更に別の実施の形態に係る真空マイク
ロ装置の一例である平板型画像表示装置を示す断面図。
ロ装置の一例である平板型画像表示装置を示す断面図。
【図７】従来の電界放出型冷陰極装置を示す断面図。
１Ｅ、２Ｅ、３Ｅ、４Ｅ、５Ｅ…エミッタ
１１…ダイヤモンド基板
１２…ＣＶＤアンドープダイヤモンド膜
１３…ｎ型ダイヤモンド層
１４、２２、３１…含酸素有機層
１５…ゲート電極
１６、２３、３３、４１…水素終端表面層
１７…アノード電極
１９…開口
２１…ＣＶＤｎ型ダイヤモンド膜
３２…ｎ+ 型ダイヤモンド層
４２、５８…レジストパターン
５１…モールド基板
５２…凹部
５６…ピラミッド状凸部
５７、６０、６２…ガラス基板
６３…真空放電空間
６４…スペーサ
６８…蛍光体層。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 佐久間 尚志
神奈川県川崎市幸区小向東芝町１番地
株式会社東芝研究開発センター内
(56)参考文献 特開 平６−96703（ＪＰ，Ａ)
特開 平10−208620（ＪＰ，Ａ)
特開 平９−320450（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01J 1/304
H01J 9/02
H01J 29/04
H01J 31/12
Claims (7)
- 【請求項１】基板と、 前記基板上に配設されたダイヤモンド膜を具備する電子
を放出するためのエミッタと、 前記ダイヤモンド膜の表面を酸によって煮沸処理するこ
とにより形成された、厚さ５ｎｍ以下の含酸素有機層か
らなる絶縁層と、 前記絶縁層上に配設されたゲート電極と、 を具備することを特徴とする電界放出型冷陰極装置。 - 【請求項２】基板と、 前記基板上に配設されたダイヤモンド膜を具備する電子
を放出するためのエミッタと、 前記ダイヤモンド膜の表面を酸によって煮沸処理するこ
とにより形成された絶縁層と、 前記絶縁層上に配設されたゲート電極と、 を具備することを特徴とする電界放出型冷陰極装置。 - 【請求項３】前記ダイヤモンド膜の表面は水素により終
端されてなることを特徴とする請求項１または２に記載
の電界放出型冷陰極装置。 - 【請求項４】前記酸は硝酸と硫酸との混酸であることを
特徴とする請求項１乃至３のいずれかに記載の電界放出
型冷陰極装置。 - 【請求項５】前記ダイヤモンド膜をＣＶＤ法により形成
する工程と、 前記ダイヤモンド膜の表面を酸によって煮沸処理するこ
とにより前記絶縁層を形成する工程と、 を具備することを特徴とする請求項１乃至４のいずれか
に記載の電界放出型冷陰極装置の製造方法。 - 【請求項６】前記酸は硝酸と硫酸との混酸であることを
特徴とする請求項５に記載の電界放出型冷陰極装置の製
造方法。 - 【請求項７】基板と、 前記基板上に配設されたダイヤモンド膜を具備する電子
を放出するためのエミッタと、 前記ダイヤモンド膜の表面を酸によって煮沸処理するこ
とにより形成された、厚さ５ｎｍ以下の含酸素有機層か
らなる絶縁層と、 前記絶縁層上に配設されたゲート電極と、 前記エミッタ、前記絶縁層、及び前記ゲート電極を包囲
する真空放電空間を形成する包囲部材と、 前記エミッタと対向する位置に配設されたアノード電極
と、 を具備することを特徴とする真空マイクロ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199003A JP3406895B2 (ja) | 2000-06-30 | 2000-06-30 | 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000199003A JP3406895B2 (ja) | 2000-06-30 | 2000-06-30 | 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002015658A JP2002015658A (ja) | 2002-01-18 |
| JP3406895B2 true JP3406895B2 (ja) | 2003-05-19 |
Family
ID=18697086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000199003A Expired - Fee Related JP3406895B2 (ja) | 2000-06-30 | 2000-06-30 | 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3406895B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1670018A4 (en) | 2003-09-30 | 2010-01-06 | Sumitomo Electric Industries | PROCESS FOR PRODUCING A DIAMOND ELECTRODE EMISSION ELECTRODE AND ELECTRON EMISSION ELEMENT |
| JP5034154B2 (ja) * | 2004-05-27 | 2012-09-26 | 凸版印刷株式会社 | 有機太陽電池及びその製造方法 |
| JP5013155B2 (ja) * | 2004-11-05 | 2012-08-29 | 独立行政法人物質・材料研究機構 | ダイヤモンドエミッタアレイの製造方法 |
| JP4103961B2 (ja) * | 2005-09-28 | 2008-06-18 | 独立行政法人産業技術総合研究所 | 電子放出電圧を著しく低減した電子源及びその製造方法 |
| JP5640893B2 (ja) * | 2011-05-26 | 2014-12-17 | 株式会社デンソー | 熱電子発電素子 |
-
2000
- 2000-06-30 JP JP2000199003A patent/JP3406895B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002015658A (ja) | 2002-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3281533B2 (ja) | 冷電子放出表示装置及び半導体冷電子放出素子 | |
| US6780075B2 (en) | Method of fabricating nano-tube, method of manufacturing field-emission type cold cathode, and method of manufacturing display device | |
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| US7583016B2 (en) | Producing method for electron-emitting device and electron source, and image display apparatus utilizing producing method for electron-emitting device | |
| US6426234B2 (en) | Method of making field emitters using porous silicon | |
| JPH09504640A (ja) | 平坦パネル・ディスプレイ・システムと構成部品とを製造する方法 | |
| Uh et al. | Process design and emission properties of gated n+ polycrystalline silicon field emitter arrays for flat-panel display applications | |
| JP2763248B2 (ja) | シリコン電子放出素子の製造方法 | |
| EP0434330A2 (en) | Field emission device and process for producing the same | |
| JP3406895B2 (ja) | 電界放出型冷陰極装置及びその製造方法、並びに真空マイクロ装置 | |
| US7592191B2 (en) | Field emission backplate | |
| JP3341890B2 (ja) | 電界電子放出素子の製造方法 | |
| JP2001035354A (ja) | 電界放射型電子源およびその製造方法 | |
| US6340425B2 (en) | Method of manufacturing cold cathode device having porous emitter | |
| US20070236133A1 (en) | Field emission electrode, field emission device having the same and methods of fabricating the same | |
| JP4312331B2 (ja) | 電子放出装置 | |
| JP3502883B2 (ja) | 冷電子放出素子及びその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JPH0897398A (ja) | 量子効果装置及びその製造方法 | |
| JP4135309B2 (ja) | 電界放射型電子源の製造方法 | |
| JP2001068011A (ja) | ｎ型ダイヤモンド電子放出素子及び電子デバイス | |
| WO2008017809A1 (en) | Field emission backplate | |
| JPH0729483A (ja) | 電子エミッタ素子 | |
| KR100565198B1 (ko) | 탄소 나노튜브 전계방출소자 및 제조방법 | |
| JPH1092296A (ja) | 電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R151 | Written notification of patent or utility model registration |
Ref document number: 3406895 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080307 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090307 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100307 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140307 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |