JP3341890B2 - 電界電子放出素子の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】

本発明は発光型表示装置、光プリンタヘッド、多極電
子装置、Ｘ線発生装置などに利用される電子源のうち、
電界効果により電子放出される電界電子放出素子の製造
方法に関する。

【０００２】

【従来の技術】 従来の電界電子放出素子およびその製造方法は、スピ
ント（C.A.Spindt）らがジャーナル・オブ・アプライド
・フィジックス（J.A.P.）、vol.47、No.12（1976）に
発表したものが知られている。

【０００３】 図３は従来のスピント型電界電子放出素子の概略断面
図である。この電界電子放出素子は低抵抗のシリコン
（Si）基板301の表面に積層された絶縁層303とゲート電
極304と、これらのもつ開口の内部でSi基板301の表面に
形成された突起形状のカソード電極302より構成され
る。絶縁層303およびゲート電極304の膜厚はそれぞれ1.
5μｍおよび0.4μｍであり、ゲート電極304の開口径は
1.5μｍ、カソード電極302の高さは約1.9μｍである。

【０００４】 この電界電子放出素子の製造方法は、まずSi基板301
表面に二酸化シリコン（SiO₂）膜よりなる絶縁層303と
モリブデン（Mo）よりなるゲート電極304をスパッタ法
により積層した後、ゲート電極304および絶縁層303にフ
ォトエッチング法によりゲート電極開口304aおよび絶縁
層開口303aを設ける。その後全面にMoをスパッタ法によ
り堆積させ、それぞれの開口を利用してSi基板301の表
面に自己整合的に突起形状のカソード電極302を形成す
る。最後にゲート電極304表面の不要なMoを電解エッチ
ングによって除去し製造プロセスを完了する。

【０００５】

【発明が解決しようとする課題】

しかし、前述した従来技術の電界電子放出素子および
その製造方法には以下に列記するいくつかの問題点があ
った。すなわち、 面積の大きな平面基板の全面にカソード電極を形成
する場合、スパッタ法あるいは蒸着法などは線源から平
面基板を見たとき仰角をもち、平面基板の中心付近と周
辺付近とでは平面基板面に対する粒子の飛程角度が異な
る。このため、製造されたカソード電極の錘軸と平面基
板面とのなす角度は面内分布をもち、カソード電極とゲ
ート電極との距離に依存した電界電子放出素子の放出閾
値電圧や電流密度に分布が生じていた。 また、カソード電極を形成する工程のなかで、Moの
スパッタ工程後に行われる電解エッチング工程におい
て、不要なMoと同時にカソード電極がエッチングされて
しまい、このため、カソード電極の形状維持が難しく、
その製造歩留りの低下を招いていた。

【０００６】 そこで本発明は前述した従来技術の問題点を克服する
ためのもので、その目的とするところは、大面積の平面
基板においても均一に歩留り高くカソード電極を形成で
きる電界電子放出素子およびその製造方法を提供すると
ころにある。

【０００７】

【課題を解決するための手段】 本発明の電界電子放出素子の製造方法は、 突起形状のカソード電極と、前記カソード電極を取り
囲み当該カソード電極の近傍にて開口された絶縁層と、
前記絶縁層上に形成され前記カソード電極の近傍にて開
口されたゲート電極層とを、基板に有する電界電子放出
素子の製造方法において、 平面形状の前記基板における前記カソード電極が形成
される領域上に、少なくとも後に形成される前記絶縁層
と接する部分が前記絶縁層と同一材料であって逆テーパ
形状又は庇形状を有するマスクを形成する工程と、 前記マスクが形成された前記平面形状を維持したまま
の前記基板に、絶縁性不純物を拡散することによって、
前記マスク下の前記基板に、突起形状の前記カソード電
極となる領域を残すように前記絶縁層を形成する工程
と、 前記マスク上及び前記絶縁層上に前記ゲート電極層を
堆積して形成する工程と、 前記マスクと前記マスク下の前記絶縁層とを連続的に
エッチングして、前記ゲート電極層の開口及び前記絶縁
層の開口を形成する工程と を有することを特徴とする。

【０００８】

【実施例】

本発明の電界電子放出素子およびその製造方法を実施
例に基づきさらに詳述する。 ＜実施例１＞ 本実施例ではSi単結晶基板の熱酸化法によってつくら
れる電界電子放出素子とその製造方法について述べる。

【０００９】 まず電界電子放出素子の構造について説明する。図１
（ａ）および（ｂ）は本実施例の電界電子放出素子の概
略平面図およびＡ−A'線に沿った概略断面図である。こ
の電界電子放出素子はSi単結晶基板よりなる平面基板１
と、平面基板１の表面に形成された突起形状のカソード
電極２と、カソード電極２の近傍で開口され平面基板１
の表面に形成された絶縁層３と、カソード電極２の近傍
で開口され絶縁層３の表面に形成されたゲート電極４よ
り構成される。平面基板１はｎ型伝導体でキャリア濃度
が１×10¹⁹cm^-3の（100）面を有するSi単結晶基板であ
る。カソード電極２は平面基板１と一体化した同一のｎ
型Si単結晶基板からなり、高さ約2400オングストローム
で概ね円錘形状を有する。またカソード電極２の突起先
端2aはその曲率半径が1000オングストローム以下で鋭角
である。絶縁層３は平面基板１の表面を熱酸化してつく
られる二酸化SiO₂材料よりなる。すなわち、絶縁層３は
カソード電極２の材料であるSiと、そのSiをSiO₂絶縁性
材料に変換する絶縁性不純物成分である酸素（Ｏ）を含
む。絶縁層３の膜厚は5000オングストローム、直流耐圧
は約8MV/cmである。ゲート電極４は膜厚が1000オングス
トロームのMo薄膜である。カソード電極２の上部のゲー
ト電極４には直径が約4000オングストロームで、その中
心軸がカソード電極２の錘軸５に一致する円形のゲート
電極開口4aが設けられている。またゲート電極４は開口
部付近でカソード電極２の方向に折り曲げられた構造を
もつ。ゲート電極開口4aの下部の絶縁層３にはカソード
電極２が露出するように絶縁層開口3aが設けられてい
る。突起先端2aは絶縁層３の平坦部分で概略規定される
絶縁層仮想面Ｂ−B'、およびゲート電極開口4aの周辺で
概略規定されるゲート電極開口仮想面Ｃ−C'よりは平面
基板１の側に位置する。突起先端2aとゲート電極４の最
短距離は約2700オングストロームである。

【００１０】 つぎに、この電界電子放出素子の製造方法について説
明する。図２（ａ）乃至（ｅ）は製造方法の各主要工程
終了後における平面基板の概略断面図である。

【００１１】 まず第一工程では厚さ700μｍ、６インチφのｎ型Si
単結晶基板よりなる平面基板１のカソード電極形成位置
にシリコン窒化膜（Si₃N₄膜）よりなる拡散マスク６を
形成する。Si₃N₄膜は熱CVD（Chemical Vapour Deposi
tion）法によって堆積され、3000オングストロームの膜
厚である。これをフォトエッチング法で加工し、直径が
約5000オングストロームの円錐台形状の拡散マスク６を
形成する。拡散マスク６はその壁面が平面基板１面に対
して90度以下の順テーパ形状を有する（図２（ａ））。
なお、拡散マスク６は円錐台形状以外の形状、例えば角
錘台や楕円錘台形状であってもよい。

【００１２】 つぎに第二工程では熱酸化法を利用し、平面基板１の
表面のうち、拡散マスク６の存在しない領域には絶縁性
不純物である酸素（Ｏ）を熱拡散してSiO₂絶縁層３を形
成し、拡散マスク６の存在する領域にはカソード電極２
を形成する。拡散マスク６は表面からの酸素の浸入を防
止するため、拡散マスク６の存在しない領域では平面基
板１の表面から垂直方向に酸化が進むが、拡散マスク６
の存在する領域では垂直方向へは酸化が進まない。しか
し熱酸化法においては拡散マスク６の端部より横方向に
酸化が進むため、拡散マスク６の下部に拡散マスク６に
自己整合した円錐形状のSi突起を残すようにSiO₂膜が形
成される。この残されたSi突起がカソード電極２であ
る。基板温度を11000℃にして30分間の水蒸気酸化を行
ったとき、平面基板１の表面には膜厚5000オングストロ
ームのSiO₂絶縁層３が形成され、拡散マスク６の下部に
は高さ2400オングストローム、低面の直径約5000オング
ストロームの円錐形状のSiよりなるカソード電極２が形
成された。拡散マスク６はその周囲がSiO₂層に押し上げ
られて凹状に湾曲し、また、その表面にはSiON膜が形成
された（図２（ｂ））。

【００１３】 つぎに第三工程ではスパッタ法によって絶縁層３の表
面にMoよりなるゲート電極層4'を形成する。ゲート電極
層4'の膜厚は絶縁層３や拡散マスクの表面で2000オング
ストロームであり、拡散マスク６の壁面で約800オング
ストロームであった（図２（ｃ））。

【００１４】 つぎに第四工程ではカソード電極２に自己整合したゲ
ート電極開口4aを形成する。まず、拡散マスク６の壁面
を露出させるためにドライエッチング法によってMoの表
面を1000オングストロームだけ部分除去する。このと
き、拡散マスク６の壁面にあるMoは完全に除去され、拡
散マスク６および絶縁層３の表面には1000オングストロ
ームのゲート電極層4'が残る。つぎに、露出した拡散マ
スク６の壁面から熱燐酸液でこれをエッチング除去す
る。このとき拡散マスク６の表面にあるMoもリフトオフ
除去される。これによってカソード電極２に自己整合し
たゲート電極開口4aを有するゲート電極４が形成され
た。ゲート電極間口4aの開口直径は約4000オングストロ
ームである（図２（ｄ））。

【００１５】 最後の第五工程では絶縁層３を開口して、カソード電
極２を露出させる。HFバッファ液はMoやSiは溶かさず、
SiO₂は溶かすため、これを用いてゲート電極開口4a領域
に露出した絶縁層３をエッチング除去し、絶縁層開口3a
を設けてカソード電極２を露出させる（図２（ｅ））。

【００１６】 このような製造方法によって製造された電界電子放出
素子は、カソード電極２とゲート電極４の最短距離が約
2700オングストロームであり、このばらつきは６インチ
φの平面基板１で±２％以内と非常に小さく良好であっ
た。このばらつきの程度は拡散マスク６の下部の横方向
の酸化速度のばらつきを反映しており、熱酸化時の基板
温度を均一にすることでさらに小さくできる。

【００１７】 このように製造した電界電子放出素子の電気特性を高
真空中（１×10^-7Torr以下）で測定した。その結果、一
素子当りのカソード電流IkがIk＝１μＡとなるゲート電
圧Vgkを閾値電圧Vthとすると、本実施例のものはVth＝8
0Vであった。また、そのばらつきは±５％以内であっ
た。閾値電圧のばらつきはカソード電極２の表面状態に
依存しており、真空中でその表面をクリーニングするこ
となどによってさらに改善される。閾値電圧を下げるに
はカソード電極２とゲート電極４の距離をより短くすれ
ばよい。これには絶縁層３の膜厚を薄くする方法が考え
られるが、このほかに、製造方法において第三工程のゲ
ート電極層4'の形成の前に、拡散マスク６の表面に形成
されているSiON膜をエッチング除去することで拡散マス
ク６の直径を小さくし、ゲート電極開口4aの開口径を小
さくする方法が効果的である。

【００１８】 なお絶縁層３の材料としてSiO₂を用いたが、本発明は
これに限定されるものでなく、たとえば窒素（Ｎ）を拡
散した窒化シリコン（SiNx）や酸化窒化シリコン（SiO
N）なども利用できる。絶縁層の形成方法として熱酸化
法を用いたが、本発明はこれに限らず、イオン注入法や
陽極酸化法による絶縁性不純物成分の拡散法が適用でき
ることは言うまでもない。

【００１９】 また絶縁層の材料にSiO₂などの絶縁体を取り上げた
が、本発明はこれに限るものではない。すなわち、例え
ば、平面基板１にｐ型Si単結晶基板を用い、その表面に
設けたｎ型Si層との間に形成されるｐ−ｎ接合空乏層を
絶縁層としてもよい。このときカソード電極はｐ型Siで
あり、絶縁層はそれに絶縁性不純物成分として、例えば
リン（Ｐ）を含む。ｐ型Si単結晶基板の不純物濃度が１
×10¹⁵cm^-3のとき、ｐ−ｎ接合空乏層の逆バイアス降伏
電圧は約300Vであって、このとき、電界電子放出素子の
絶縁層として十分の耐圧を有する。表面に設けたｎ型Si
層をゲート電極として使用してもよい。また、SiO₂膜と
の積層構造にして絶縁層を構成してもよい。

【００２０】 またゲート電極４の材料として、Moのほかにチタン
（Ti）、クロム（Cr）、アルミニウム（Al）などの金属
やシリサイド、半導体などが利用できる。

【００２１】 また本実施例では平面基板１にｎ型Si単結晶基板を用
いたが、これに限定されず、ｐ型Si単結晶基板や、ゲル
マニウム基板、ガリウム砒素基板などの半導体基板やAl
基板などの金属基板などが適用できる。 ＜実施例２＞ 本実施例では電界電子放出素子の製造に用いる拡散マ
スクを基板に形成する絶縁層と同一材料として形成した
製造方法について述べる。なお、本実施例においては、
拡散マスクは逆テーパ形状のものもしくは庇形状のもの
を利用する。

【００２２】 図４（ａ）乃至（ｄ）は逆テーパ形状を有する拡散マ
スクを利用した電界電子放出素子の製造方法の各主要工
程終了後における平面基板の概略断面図である。

【００２３】 まず、第一工程では平面基板１の表面に逆テーパ形状
の拡散マスク６を形成する。拡散マスク６は平面基板１
の表面に熱CVD法で堆積した膜厚5000オングストローム
のSiO₂膜をフォトエッチング法で逆テーパ形状に加工し
たもので、平面基板１に接する下面の直径が0.5μｍ、
それと反対側の上面の直径が1.5μｍの逆円錐台形状を
有する。熱CVD法で堆積したSiO₂膜は平面基板１との密
着強度が低く、レジストとの密着強度を高くした状態で
HF系の湿式エッチングを行うと、平面基板１との界面で
のエッチングが早く進行し、逆テーパ形状の拡散マスク
６が形成される（図４（ａ））。

【００２４】 つぎに第二工程では実施例１の第二工程と同様にして
絶縁層３を形成する（図４（ｂ））。

【００２５】 つぎに第三工程では方向性粒子堆積法によってゲート
電極層4'を形成する。方向性粒子堆積法は平面基板１の
表面に対して概ね垂直方向より粒子を飛ばし、ゲート電
極層4'を堆積させる方法である。この方法を用いると逆
テーパ形状を有する拡散マスク６の庇効果によって拡散
マスク６の壁面には粒子は堆積せず、拡散マスク６の表
面と絶縁層３の表面との間でゲート電極層4'は分断され
る。本実施例では方向性粒子堆積法として電子ビーム蒸
着法を用い、Mo粒子を1000オングストロームの膜厚に堆
積させてゲート電極層4'を形成した（図４（ｃ））。方
向性粒子堆積法としては蒸着法以外にスパッタ法やECR
プラズマ堆積法などが適用できる。

【００２６】 つぎに第四工程および第五工程ではカソード電極２に
自己整合させてゲート電極開口4aおよび絶縁層開口3aを
連続的に形成する。平面基板１をHFバッファ液に浸漬し
拡散マスク６とカソード電極２の近傍の絶縁層３を連続
してエッチング除去しカソード電極２を露出させる。こ
のとき拡散マスク６の表面のMoもリフトオフ除去される
（図４（ｄ））。

【００２７】 本実施例による製造方法は方向性粒子堆積法の適用で
拡散マスク６の壁面は露出しており、実施例１の第三工
程で行ったMoの表面を部分除去して壁面を露出する工程
は不要であり、また拡散マスク６と絶縁層３は同材料で
あるため、ゲート電極開口4aと絶縁層開口3aを同一手段
で連続して形成できるという優れた特長を有する。

【００２８】 本実施例では拡散マスク６としてSiO₂材料よりなる逆
テーパ形状のものを利用したが、この他に多層膜で構成
された庇形状のものなどが利用できる。図５（ａ）およ
び（ｂ）は多層膜よりなる二種類の拡散マスクの概略断
面図である。拡散マスク６を構成する多層膜は平面基板
１の表面から順に第一SiO₂膜6a、Si₃N₄膜6b、および第
二SiO₂膜6cである．第二SiO₂膜6cは図５（ａ）のものが
逆テーパ形状で、図５（ｂ）のものが順テーパ形状であ
るが、いずれもその下部の第一SiO₂膜6aやSi₃N₄膜6bに
比べ横に突き出た構造であって庇効果を有することが重
要である。Si₃N₄膜6bは絶縁性不純物の透過防止作用が
あり、第一SiO₂膜6aはSi₃N₄膜6bの応力緩和作用があ
る。 ＜実施例３＞ 本実施例ではカソード電極をより高くし、突起先端を
ゲート電極により近づけた電界電子放出素子とその製造
方法について述べる。

【００２９】 図６（ａ）乃至（ｅ）は本実施例の電界電子放出素子
の製造方法の各主要工程終了後における平面基板の概略
断面図である。

【００３０】 まず第一工程では平面基板１の表面のカソード電極形
成装置に拡散マスク６を形成し、平面基板１の拡散マス
ク６の下部に台座1aを形成する。拡散マスク６は平面が
正方形、断面が逆テーパ形状の逆角錘台形状を有し、平
面基板１と接する下面は一辺が5000オングストロームの
正方形であり、その辺の方向はSi単結晶基板の＜110＞
方向に一致している。拡散マスク６の製造方法は実施例
２の第一工程と同様である（図６（ａ））。台座1aは高
さが3500オングストローム、上面の一辺が約5000オング
ストロームの角錘台形状であり、拡散マスク６をエッチ
ングマスクとしてSi単結晶基板の異方性エッチング法に
よって形成した（図６（ｂ））。異方性エッチング法と
してエチレンジアミン・ピロカテコール・水の混合エッ
チング液を用いるEPW法を利用した。このほかにKOH法あ
るいはドライエッチング法などが適用できる。異方性エ
ッチング法で形成された台座1aは平面基板１の表面に対
して約55度の角度をなす（111）面の璧面を４面有す
る。

【００３１】 つづく第二工程乃至第五工程は実施例２の第二工程乃
至第五工程と同様である（図６（ｃ）乃至（ｅ））。

【００３２】 図７（ａ）および（ｂ）は本実施例の電界電子放出素
子の概略平面図およびＤ−D'線に沿った概略断面図であ
る。平面基板１の表面に形成されたカソード電極２は高
さが約6000オングストローム、断面の頂角（θ）が約70
度の概ね正四角錘形状を有し、その錘軸５は概ね正方形
状を有するゲート電極開口4aの中心を通る。平面部にお
ける絶縁層３の膜厚は約5000オングストローム、ゲート
電極４の膜厚は約1000オングストロームである。従っ
て、突起先端2aは絶縁層３の平面部で概略規定される絶
縁層仮想面Ｅ−E'よりは上に位置し、ゲート電極開口4a
の周辺で概略規定されるゲート電極関口仮想面Ｆ−F'よ
りは下に位置する。突起先端2aとゲート電極４との間の
最短距離は約2500オングストロームである。この電界電
子放出素子は実施例１もしくは実施例２のものに比べ、
突起先端2aがゲート電極４により近づいた構造である。
これは台座1aを用いることによって突起先端2a付近のSi
O₂膜の盛り上がり量が低減したことによる。本実施例で
述べた電界電子放出素子の閾値電圧はVgk＝70V（Ik＝１
μＡ）であった。 ＜実施例４＞ 本実施例では絶縁性基板とその表面に設けられた導電
性薄膜とからなる平面基板を利用した電界電子放出素子
とその製造方法について述べる。

【００３３】 図８は絶縁性基板をもつ電界電子放出素子の概略断面
図である。この電界電子放出素子は透明な石英基板1bと
その表面に形成された導電性のｎ型多結晶Si薄膜1cから
なる平面基板１と、Si薄膜1cの表面に一体的に同材料で
形成されたカソード電極２と、Si薄膜1cの表面に形成さ
れカソード電極２の近傍で開口されたSiO₂膜よりなる絶
縁層３と、絶縁層３の表面に形成されカソード電極２の
近傍で開口されたゲート電極４から構成される。Si薄膜
1cは電子濃度が約１×10¹⁸cm^-3、比抵抗が約0.03Ω・cm
であり、その膜厚はカソード電極２の存在しない平坦部
で約5000オングストロームである。カソード電極２は高
さが約2000オングストロームの概ね円錐形状で、突起先
端2aの曲率半径は2000オングストローム以下である。絶
縁層３は膜厚が約5500オングストロームで、Si薄膜1cに
絶縁性不純物である酸素を熱拡散して形成したものであ
る。ゲート電極４は膜厚1000オングストロームのMo薄膜
よりなり、ゲート電極開口4aは直径約5500オングストロ
ームの円形でカソード電極２に自己整合的に形成されて
いる。

【００３４】 この電界電子放出素子の製造方法は、平面基板１の準
備工程と熱酸化条件を除き、実施例２で述べた製造方法
と同様である。平面基板１の準備工程は厚さ1.1mm、直
径６インチφの石英基板1bの表面にｎ型のSi薄膜1cを形
成し、平面基板１を準備する工程である。Si薄膜1cは減
圧CVD法によって堆積された膜厚が8000オングストロー
ムのノンドープ多結晶Si薄膜にリン（Ｐ）を熱拡散して
低抵抗化したものである．また、第二工程の熱酸化条件
は基板温度が1100℃、酸化時間が20分で水蒸気酸化であ
る。多結晶Si薄膜は単結晶Si基板に比べて酸化速度が速
いため酸化時間が短い。

【００３５】 なおSi薄膜1cは配線にも利用できる。この場合、熱酸
化工程の前にSi薄膜1cをエッチングし分離しておけば、
第二工程の絶縁層を形成する際に、配線も絶縁層に覆わ
れ配線の絶縁分離に都合がよい。絶縁性基板に透明なも
のを用いると、平面基板１はSi薄膜1cやゲート電極４の
存在しない領域は透明である。したがって、本実施例の
電界電子放出素子を利用して発光型表示装置を構成した
場合、平面基板１の方向より蛍光層の発光を認識できる
ので明るい表示装置が実現できる。

【００３６】 本実施例では導電性薄膜としてSi薄膜を、絶縁層とし
てSiO₂膜を用いたが、この組合せに限らず、例えば表１
のような組合せのものが適用できる。

【００３７】

【表１】

【００３８】 ここで、Al₂O₃やTa₂O₅はAlやTaに陽極酸化法によって
絶縁性不純物である酸素を拡散して形成してもよい。ま
た、石英基板1bの他、製造方法に耐えられる平面性基板
であれば種類は問わず利用できる。

【００３９】 本実施例の製造方法に実施例３を適用し、台座を導電
性薄膜に形成して、突起先端をゲート電極により近づけ
ることも容易である。 ＜実施例５＞ 本実施例ではカソード電極のおもに突起先端をシャー
プ化する電界電子放出素子の製造方法について述べる。
本実施例は前述した実施例１乃至４の電界電子放出素子
に適用されるのはもちろんであるが、これ以外の突起状
カソード電極をもつ電界電子放出素子にも適用可能であ
る。

【００４０】 図９（ａ）乃至（ｃ）は本実施例の第六工程前後にお
ける平面基板の概略断面図である。第六工程は第五工程
までに製造された電界電子放出素子のカソード電極をド
ライエッチング技術によってシャープ化する工程であ
る。第五工程終了後のカソード電極２は不純物の界面に
沿った拡散などに起因して曲率半径が数1000オングスト
ロームと大きくなる場合がある（図９（ａ））。このよ
うな電界電子放出素子は閾値電圧が非常に大きく電気特
性が良好ではない。そこで突起先端2aの曲率半径を小さ
くし電気特性を向上させるために、第六工程でカソード
電極２にビーム状のエッチングガス７を照射し、おもに
カソード電極２の側面をエッチング除去して突起先端2a
をシャープ化するのである（図９（ｂ））。カソード電
極２がSi材料のとき、エッチングガス７としてプラズマ
状態のフロン（CF₄）を用い、化学的にエッチングを行
った。この他に加速粒子でスパッタする物理的エッチン
グも有効である。Si材料以外のものであってもこれらの
方法は有効である。シャープ化された電界電子放出素子
はカソード電極２の周辺の平面基板１が扶られ、突起先
端2aがゲート電極４より1.5倍ほど遠くなるものの、そ
の曲率半径は500オングストローム以下となり、カソー
ド電極２のシャープ化が実現できた（図９（ｃ））。

【００４１】 本実施例に従ってシャープ化されたカソード電極を有
する電界電子放出素子は閾値電圧がVgk＝55V（Ik＝１μ
Ａ）であり、シャープ化する以前のものに比べ約30％閾
値電圧が低下した。

【００４２】 閾値電圧を下げる方法として、ゲート電極とカソー
ド電極との距離を小さくする方法、突起先端の曲率半
径を小さくする方法があるが、この他に、カソード電極
の仕事関数を小さくする方法も非常に有効である。バリ
ウム（Ba）、セシウム（Cs）、トリウム（Th）、酸化バ
リウム（BaO）、酸化トリウム（ThO₂）などの仕事関数
の小さな材料の薄膜を突起先端付近に形成すればよい。
図10はカソード電極２の突起先端2aにBa薄膜８を形成し
た電界電子放出素子の概略断面図である。この電界電子
放出素子の閾値電圧はVgk＝40V（Ik＝１μＡ）であっ
た。Ba薄膜８の存在でカソード電極２とゲート電極４の
距離が小さくなり、この効果によっても閾値電圧が低下
する。 ＜実施例６＞ 本実施例では電界電子放出素子を利用した多極電子装
置について述べる。

【００４３】 図11（ａ）および（ｂ）は縦型三極装置の概略平面図
およびＧ−G'線に沿った概略断面図である。三極装置は
カソード電極、ゲート電極、およびアノード電極という
３つの電極を真空中に有した真空トランジスタであっ
て、各電極の電位によって電子電流を制御する電子装置
である。縦型三極装置はカソード電極２およびゲート電
極４からなる電界電子放出素子を有する平面基板１とア
ノード電極９を表面に有する対向基板10とをカソード電
極２とアノード電極９が向かい合うように挟持体11を介
して配置し、これらの中間に真空層12を保持した構造で
ある。電界電子放出素子は実施例３に基づいて製造し、
４個を並列にしてゲート電極４を共用した。対向基板10
は平面ガラス基板であって、その熱膨張係数が平面基板
１のそれに10％以内の誤差で一致するものとした。アノ
ード電極９はＷ材料よりなる。挟持体11は対向基板10と
同じ材質で、電界電子放出素子を囲んで形成し、それぞ
れの基板とフリットガラスを使用して接着し封止した。
真空層12は光加熱によって蒸発させたBaAl₄ゲッタリン
グ材料によって１×10^-7Torr以下の真空度に維持されて
いる。それぞれの電極から外部電子回路への取り出しは
カソード端子1d、ゲート端子4b、およびアノード端子9a
を用いた。この縦型三極装置はカソード電極２とゲート
電極４との距離（Ｇ−Ｋ間距離）が2500オングストロー
ム、カソード電極２とアノード電極９との距離（Ａ−Ｋ
間距離）が50μｍである．また真空層12の大きさは縦20
0μｍ、横200μｍ、厚さ50μｍである。

【００４４】 図12（ａ）および（ｂ）は横型三極装置の概略平面図
およびＨ−H'線に沿った概略断面図である。横型三極装
置は電界電子放出素子とアノード電極９を平面基板１の
表面に横に並べた構造であって、アノード電極９とゲー
ト電極４が同層で形成される点が縦型三極装置と異な
る。そのほかの構造は図11に示した構造と同様である。

【００４５】 前述した縦型三極装置の電圧・電流（Ｖ−Ｉ）静特性
を第13図に示す。これはカソード電極２を接地し、アノ
ード電圧をVak＝200V一定とした状態で、ゲート電圧Vgk
に対するゲート電流13a（Igk）とアノード電流13b（Ia
k）を測定したグラフである.IgkおよびIakはVgkに対し
指数関数的に増加しFNトンネル電流であることを示す。
ここで注目すべきはVgkに関係なく電流比（Iak/Igk）が
ほぼ一定で約30となる点である。すなわち縦型三極装置
は電流モードで制御すると、入力（Igk）に対して出力
（Iak）が比例関係にあり、電流増幅率α＝30のリニア
電流増幅器となる。図14はこの縦型三極装置を用いてリ
ニア増幅器を構成した回路図である。三極装置14のカソ
ード電極２を接地し、アノード電極９にアノードバイア
ス電圧16（V_AK）と負荷抵抗15（R_L）を直列接続した構
成である。ゲート電極４にバイアス電流I_iと微小信号電
流i_iを重畳させた入力電流17（I_i＋i_i）を入力すると、
負荷抵抗15の両端に式で示される出力電圧が現われ
る。すなわち、 Vo＋vo＝−α・R_L・（I_i＋i_i） ＝−α・R_L・I_i−α・R_L・i_I … である。したがって式より微小信号電流i_iが−α・R_L
倍に増幅された出力電圧voが得られる。このような特性
は横型三極装置でも同様に得られる。

【００４６】 また三極装置はゲート電圧のオン／オフによりアノー
ド電流のスイッチング動作を行うことも可能である。こ
のような特性をもつ三極装置はオーディオのパワー増幅
器やブラシレスモークの駆動回路などに使用される。

【００４７】 なお、三極真空装置のアノード電極９の材料として銅
（Cu）などのＸ線を発生する材料を用い、電界電子放出
素子から放出される電子で励起することによって、この
ような三極装置からＸ線発生装置をつくることができ
る。このＸ線発生装置はＸ線源を数10μｍ以下と微細に
できるため、微小ビームのＸ線源が実現できる。 ＜実施例７＞ 本実施例では電界電子放出素子を用いた発光型表示装
置について述べる。発光型表示装置は電界電子放出素子
群と蛍光層とからなる画素をマトリクス状に配列し、所
望の表示パターンになるように選択された各画素におい
て、蛍光層を電界電子放出素子からの電子で励起発光さ
せパターン表示させるものである。

【００４８】 図15は単純マトリクス型発光表示装置の概略斜視図で
ある。本装置は複数のストライプ状のカソード配線2b
と、それに概ね直交する複数のストライプ状のゲート配
線4cと、これらの交叉する領域に設けた複数の電界電子
放出素子群とを表面に有する平面基板１と、これに対向
して配置され、ほぼ全面にアノード電極９と蛍光層18が
積層された対向基板10と、これらの基板間に保持された
真空層12とが主たる構成である。各画素は各電界電子放
出素子群とそれに対向した蛍光層領域で構成される。す
なわちｍ×ｎ番地の画素は第ｎ番目のカソード配線と第
ｍ番目のゲート配線の交叉領域pqrs内に設けられた電界
電子放出素子群と、それに対応する対向基板10の蛍光層
領域p'q'r's'で構成される。平面基板１はｐ型Si単結晶
基板、カソード配線2bは平面基板１に形成されたｎ型Si
層よりなる。またカソード電極２は交叉領域のカソード
配線2bの表面に同じｎ型Si層でつくられる。カソード電
極２、絶縁層３、ゲート電極開口4aなどの製造方法は実
施例３とほぼ同様である。対向基板10は透明なガラス基
板で、アノード電極９はITOなどの透明導電層で構成さ
れており、蛍光層18の発光はこれらを透過して対向基板
10の方向より認識される。

【００４９】 この単純マトリクス型発光表示装置はカソード配線2b
（またはゲート配線4c）をセグメント線とし、ゲート配
線4c（カソード配線2b）をコモン線としたマルチプレッ
クス駆動法によって動作される。このときｐ型Si単結晶
基板の電位に対してｎ型Si層すなわちカソード配線2bの
電位が負になることのないように駆動電圧・波形を設定
することが重要である。

【００５０】 図16はアクティブマトリクス型発光表示装置の部分的
な概略斜視図、図17は本装置の部分的な概略回路図であ
る。これは薄膜トランジスタ（Thin Film Transisto
r:TFT）を各画素毎に設け、選択された画素のゲート電
極にTFTを通して電圧を印加し表示動作を行うものであ
る。本装置は透明な平面基板１の表面に格子状に形成さ
れたTFTゲート線20およびTFTソース線21と（これらの交
点付近に形成されたマトリクス状に配列されたTFT19お
よび電界電子放出素子辞と、真空層12を挟んで概ね平行
に置かれた対向基板10の表面に積層されたアノード電極
９および蛍光層18とを主な構成要素とする。電界電子放
出素子群は実施例４と同様に製造したもので、シリコン
薄膜1cを共通のカソード配線とする。TFTのドレイン端
子はゲート電極４に、ゲート端子はTFTゲート線20に、
そしてソース端子はTFTソース線21にそれぞれ接続され
る。TFTとして多結晶シリコンTFT、非晶質シリコンTF
T、あるいはCdSeTFTなどが利用できる。本装置の駆動方
法は以下のようである。すなわち、各TFTソース線21に
データ電圧を印加しておき、選択するTFTゲート線20
（走査線）にTFTをonする選択電圧を印加すると、それ
に沿ったTFTがon状態となり、TFTのチャネルを通してデ
ータ電圧が各画素のゲート電極４に印加される。このデ
ータ電圧により蛍光層18が所望の発光輝度を呈する電子
が各電界電子放出素子群より放出された画素の表示がな
される。この表示動作を各走査線毎に順次行うことによ
り画面の表示が行われる。

【００５１】 なお、蛍光層18として各画素毎に赤（Ｒ）、緑
（Ｇ）、青（Ｂ）を呈する蛍光体を配列すると、マルチ
カラーもしくはフルカラーの発光型表示装置を実現でき
る。また、蛍光層18の発光を対向基板10の方向より認識
することもできるが、平面基板１は透明であり平面基板
１で使われる電極、配線を細線化もしくは透明化するこ
とにより平面基板１の方向より認識することも容易であ
る。本実施例にて述べたモノクロもしくはカラー対応の
発光型表示装置は、その低消費電力と薄型という特長を
生かして、平坦型の璧掛けテレビジョンや軽量な携帯型
テレビジョン、ラップトップコンピュータやバームトッ
プコンピュータなどの携帯型情報機器の端末表示装置、
形態用VTRの電子式ビューファインダ、投射型表示装置
の映像光源などへの適用性に優れている。また、７セグ
メントのキャラクタ表示装置や特殊小型表示装置を構成
して、英数字表示器、腕時計用時刻表示器、ゲーム機用
表示装置に利用される。 ＜実施例８＞ 本実施例では電界電子放出素子を用いた光プリンタヘ
ッド装置について述べる。

【００５２】 図18（ａ）および（ｂ）は単色の光プリンタヘッド装
置の概略平面図およびＪ−J'線に沿った概略断面図であ
る。本装置は電界電子放出素子群と蛍光層よりなる画素
を一列に配列し、それぞれのゲート電極４あるいはアノ
ード電極９に印加する電圧によって任意の画素を発光さ
せるものである。この光プリンタヘッド装置は蛍光層に
三種類の異なった蛍光体材料を配列することによって、
RG3の三色光源とすることも容易である。データ信号に
よるそれぞれの画素の発光状態の制御は、平面基板１に
一体化してつくられたSiLSI回路もしくはTFT回路、ある
いはCOG技術などによってハイブリッドに形成された個
別LSIチップなどによって行われる。モノクロ型もしく
はカラー型はゼログラフイー方式光プリンタや銀塩写真
方式、光感応型色素方式などのカラー光プリンタのライ
ン型光源として利用される。

【００５３】

【発明の効果】

本発明の電界電子放出素子およびその製造方法は以下
に列記するような発明の効果を有する。

【００５４】 ａ）カソード電極とゲート電極は自己整合して形成さ
れ、しかも突起形状やサイズひいては電気特性の均一性
がよい。 ｂ）ガラス基板、半導体基板、あるいは導電性基板など
多種類の基板を用いて平面基板として利用できるもので
あるため、デバイスの自由度が大きい。 ｃ）絶縁層の品質が高く、絶縁耐圧などの電気特性に優
れ、電界電子放出素子で構成した高耐圧・パワー装置に
信頼性が高い。 ｄ）半導体のVLSI技術に整合し適合した製造方法である
ため、同一基板上に駆動回路などが同時に形成され、デ
バイスの複合化・高機能化が容易でインテリジェントデ
バイスの構成に適する。

【００５５】 ｅ）基板表面に形成する絶縁層とその上に形成されるマ
スクの絶縁層との接する部分を同一材料とした場合に
は、マスクと絶縁層を連続的にエッチングしてゲート電
極層と絶縁層に連続的に開口を形成することができ、工
程が簡略化できる。 ｄ）マスクの形成された領域の基板表面をその周辺より
高い台座として形成した場合には、カソード電極の突起
先端とゲート電極層を近づけることができ、閾値電圧を
下げることができる。

【図面の簡単な説明】

【図１】（ａ）および（ｂ）は実施例１を説明するため
のもので、Si単結晶基板の黙酸化法によってつくられる
電界電子放出素子の概略平面図およびＡ−A'線に沿った
概略断面図である。

【図２】（ａ）乃至（ｅ）は図１に示した電界電子放出
素子の製造方法を説明するためのもので、各主要工程終
了後における平面基板の概略断面図である。

【図３】従来のスピント型電界電子放出素子の概略断面
図である。

【図４】（ａ）乃至（ｄ）は逆テーパ形状を有する拡散
マスクを利用した電界電子放出素子の製造方法の各主要
工程終了後における平面基板の槻略断面図である。

【図５】（ａ）および（ｂ）は多層膜よりなる二種類の
拡散マスクの概略断面図である。

【図６】（ａ）乃至（ｅ）はカソード電極をより高くし
た電界電子放出素子の製造方法の各主要工程終了後にお
ける平面基板の概略断面図である。

【図７】（ａ）および（ｂ）は実施例３の電界電子放出
素子の概略平面図およびＤ−D'線に沿った概略断面図で
ある。

【図８】絶縁性基板をもつ電界電子放出素子の概略断面
図である。

【図９】（ａ）乃至（ｃ）は実施例５の第六工程前後に
おける平面基板の概略断面図である。

【図１０】カソード電極の突起先端にBa薄膜を形成した
電界電子放出素子の概略断面図である。

【図１１】（ａ）および（ｂ）は縦型三極装置の概略平
面図およびＧ−G'線に沿った概略断面図である。

【図１２】（ａ）および（ｂ）は横型三極装置の槻略平
面図およびＨ−H'線に沿った概略断面図である。

【図１３】縦型三極装置の電圧・電流（Ｖ−Ｉ）静特性
を示すグラフである。

【図１４】縦型三極装置を用いてリニア増幅器を構成し
た回路図である。

【図１５】単純マトリクス型発光表示装置の概略斜視図
である。

【図１６】アクティブマトリクス型発光表示装置の部分
的な概略斜視図である。

【図１７】本装置の部分的な概略回路図である。

【図１８】（ａ）および（ｂ）は単色の光プリンタヘッ
ド装置の概略平面図およびＪ−J'線に沿った概略断面図
である。

【符号の説明】

１……平面基板 1a……台座 1b……石英基板 1c……Si薄膜 1d……カソード端子 ２……カソード電極 2a……突起先端 2b……カソード配線 ３……絶縁層 3a……絶縁層開口 ４……ゲート電極 4a……ゲート電極開口 4b……ゲート端子 4c……ゲート配線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭52−132771（ＪＰ，Ａ) 特開 昭52−119164（ＪＰ，Ａ) 特開 昭51−48268（ＪＰ，Ａ) 特開 平３−95829（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 1/30,9/02 H01J 37/06

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】突起形状のカソード電極と、前記カソード
   電極を取り囲み当該カソード電極の近傍にて開口された
   絶縁層と、前記絶縁層上に形成され前記カソード電極の
   近傍にて開口されたゲート電極層とを、基板に有する電
   界電子放出素子の製造方法において、 平面形状の前記基板における前記カソード電極が形成さ
   れる領域上に、少なくとも後に形成される前記絶縁層と
   接する部分が前記絶縁層と同一材料であって逆テーパ形
   状又は庇形状を有するマスクを形成する工程と、 前記マスクが形成された前記平面形状を維持したままの
   前記基板に、絶縁性不純物を拡散することによって、前
   記マスク下の前記基板に、突起形状の前記カソード電極
   となる領域を残すように前記絶縁層を形成する工程と、 前記マスク上及び前記絶縁層上に前記ゲート電極層を堆
   積して形成する工程と、 前記マスクと前記マスク下の前記絶縁層とを連続的にエ
   ッチングして、前記ゲート電極層の開口及び前記絶縁層
   の開口を形成する工程と を有することを特徴とする電界電子放出素子の製造方
   法。