JP3402301B2 - 発光型表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は発光型表示装置、光
プリンタヘッド、多極電子装置、Ｘ線発生装置などに利
用される電子源のうち、電界効果により電子放出される
電界電子放出素子の構造に関する。

【０００２】

【従来の技術】従来の電界電子放出素子およびその製造
方法は、スピント（Ｃ．Ａ．Ｓｐｉｎｄｔ）らがジャー
ナル・オブ・アプライド・フィジックス（Ｊ．Ａ．
Ｐ．）、ｖｏｌ．４７、Ｎｏ．１２（１９７６）に発表
したものが知られている。

【０００３】第３図は従来のスピント型電界電子放出素
子の概略断面図である。この電界電子放出素子は低抵抗
のシリコン（Ｓｉ）基板３０１の表面に積層された絶縁
層３０３とゲート電極３０４と、これらのもつ開口の内
部でＳｉ基板３０１の表面に形成された突起形状のカソ
ード電極３０２より構成される。絶縁層３０３およびゲ
ート電極３０４の膜厚はそれぞれ１．５μｍおよび０．
４μｍであり、ゲート電極３０４の開口径は１．５μ
ｍ、カソード電極３０２の高さは約１．９μｍである。

【０００４】この電界電子放出素子の製造方法は、まず
Ｓｉ基板３０１表面に二酸化シリコン（ＳｉＯ₂）膜よ
りなる絶縁層３０３とモリブデン（Ｍｏ）よりなるゲー
ト電極３０４をスパッタ法により積層した後、ゲート電
極３０４および絶縁層３０３にフォトエッチング法によ
りゲー卜電極開口３０４ａおよび絶縁層開口３０３ａを
設ける。その後全面にＭｏをスパッタ法により堆積さ
せ、それぞれの開口を利用してＳｉ基板３０１の表面に
自己整合的に突起形状のカソード電極３０２を形成す
る。最後にゲート電極３０４表面の不要なＭｏを電解エ
ッチングによって除去し製造プロセスを完了する。

【０００５】

【発明が解決しようとする課題】しかし、前述した従来
技術の電界電子放出素子においては、低消費電力且つ薄
型の高品質発光型表示装置を得ることが難しいという問
題点があるとともに、従来技術の電界電子放出素子を発
光型表示装置の画素として用いる場合、以下に列記する
いくつかの問題点もある。すなわち、 面積の大きな
平面基板の全面にカソード電極を形成する場合、スパッ
タ法あるいは蒸着法などは線源から平面基板を見たとき
仰角をもち、平面基板の中心付近と周辺付近とでは平面
基板面に対する粒子の飛程角度が異なる。このため、製
造されたカソード電極の錘軸と平面基板面とのなす角度
は面内分布をもち、カソード電極とゲート電極との距離
に依存した電界電子放出素子の放出閾値電圧や電流密度
分布が生じていた。 また、カソード電極を形成する
工程のなかで、Ｍｏのスパッタ工程後に行われる電解エ
ッチング工程において、不要なＭｏと同時にカソード電
極がエッチングされてしまい、このため、カソード電極
の形状維持が難しく、その製造歩留りの低下を招いてい
た。

【０００６】そこで本発明の目的は、カソード電極形状
が均一且つ良好で、放出閾値電圧や電流密度にムラがな
く、製造が容易な電界電子放出素子を有する、低消費電
力で薄型のアクティブマトリクス型発光型表示装置を提
供することにある。

【０００７】

【課題を解決するための手段】本発明の発光型表示装置
は、平面基板と、前記平面基板上に設けられた導電性薄
膜と、前記導電性薄膜上に設けられた絶縁層と、前記絶
縁層上に格子状に配置されたゲート線及びソース線と、
前記ゲート線及び前記ソース線の交点に応じて配置され
且つ各画素毎に設けられるトランジスタと、前記各画素
毎に配置され、前記導電性薄膜と一体的に設けられた突
起状カソード電極及び前記絶縁層上に設けられ、前記カ
ソード電極の近傍にて開口を有し、前記トランジスタに
より制御されるゲート電極を有する電界電子放出素子
と、アノード電極及び蛍光層が設けられた対向基板とを
有することを特徴とする。

【０００８】また、本発明の発光型表示装置は、前記導
電性薄膜及び前記カソード電極が、導電性Ｓｉからなる
ことを特徴とする。

【０００９】更に、本発明の発光型表示装置は、前記絶
縁層が前記導電性薄膜及び前記カソード電極を構成する
導電性Ｓｉに絶縁性不純物を拡散して形成されたもので
あることを特徴とする。

【００１０】

【実施例】本発明の電界電子放出素子およびその製造方
法を実施例に基づきさらに詳述する。 ＜実施例１＞本実施例ではＳｉ単結晶基板の熱酸化法に
よってつくられる電界電子放出素子とその製造方法につ
いて述べる。

【００１１】まず電界電子放出素子の構造について説明
する。図１（ａ）および（ｂ）は本実施例の電界電子放
出素子の概略平面図およびＡ−Ａ’線に沿った概略断面
図である。この電界電子放出素子はＳｉ単結晶基板より
なる平面基板１と、平面基板１の表面に形成された突起
形状のカソード電極２と、カソード電極２の近傍で開口
され平面基板１の表面に形成された絶縁層３と、カソー
ド電極２の近傍で開口され絶縁層３の表面に形成された
ゲート電極４より構成される。平面基板１はｎ型伝導体
でキャリア濃度が１×１０¹⁹ｃｍ^-3の（１００）面を有
するＳｉ単結晶基板である。カソード電極２は平面基板
１と一体化した同一のｎ型Ｓｉ単結晶基板からなり、高
さ約２４００オングストロームで概ね円錘形状を有す
る。またカソード電極２の突起先端２ａはその曲率半径
が１０００オングストローム以下で鋭角である。絶縁層
３は平面基板１の表面を熱酸化してつくられる二酸化Ｓ
ｉＯ ₂材料よりなる。すなわち、絶縁層３はカソード電
極２の材料であるＳｉと、そのＳｉをＳｉＯ₂絶縁性材
料に変換する絶縁性不純物成分である酸素（Ｏ）を含
む。絶縁層３の膜厚は５０００オングストローム、直流
耐圧は約８ＭＶ／ｃｍである。ゲート電極４は膜厚が１
０００オングストロームのＭｏ薄膜である。カソード電
極２の上部のゲート電極４には直径が約４０００オング
ストロームで、その中心軸がカソード電極２の錘軸５に
一致する円形のゲート電極開口４ａが設けられている。
またゲート電極４は開口部付近でカソード電極２の方向
に折り曲げられた構造をもつ。ゲート電極開口４ａの下
部の絶縁層３にはカソード電極２が露出するように絶縁
層開口３ａが設けられている。突起先端２ａは絶縁層３
の平坦部分で概略規定される絶縁層仮想面Ｂ−Ｂ’、お
よびゲート電極開口４ａの周辺で概略規定されるゲート
電極開口仮想面Ｃ−Ｃ’よりは平面基板１の側に位置す
る。突起先端２ａとゲート電極４の最短距離は約２７０
０オングストロームである。

【００１２】つぎに、この電界電子放出素子の製造方法
について説明する。図２（ａ）乃至（ｅ）は製造方法の
各主要工程終了後における平面基板の概略断面図であ
る。

【００１３】まず第一工程では厚さ７００μｍ、６イン
チφのｎ型Ｓｉ単結晶基板よりなる平面基板１のカソー
ド電極形成位置にシリコン窒化膜（Ｓｉ₃N₄膜）よりな
る拡散マスク６を形成する。Ｓｉ₃Ｎ₄膜は熱ＣＶＤ（Ｃ
ｈｅｍｉｃａｌ Ｖａｐｏｕｒ Ｄｅｐｏｓｉｔｉｏ
ｎ）法によって堆積され、３０００オングストロームの
膜厚である。これをフォトエッチング法で加工し、直径
が約５０００オングストロームの円錐台形状の拡散マス
ク６を形成する。拡散マスク６はその壁面が平面基板１
面に対して９０度以下の順テーパ形状を有する（第２図
（ａ））。なお、拡散マスク６は円錐台形状以外の形
状、例えば角錘台や楕円錘台形状であってもよい。

【００１４】つぎに第二工程では熱酸化法を利用し、平
面基板１の表面のうち、拡散マスク６の存在しない領域
には絶縁性不純物である酸素（Ｏ）を熱拡散してＳｉＯ
₂絶縁層３を形成し、拡散マスク６の存在する領域には
カソード電極２を形成する。拡散マスク６は表面からの
酸素の浸入を防止するため、拡散マスク６の存在しない
領域では平面基板１の表面から垂直方向に酸化が進む
が、拡散マスク６の存在する領域では垂直方向へは酸化
が進まない。しかし熱酸化法においては拡散マスク６の
端部より横方向に酸化が進むため、拡散マスク６の下部
に拡散マスク６に自己整合した円錐形状のＳｉ突起を残
すようにＳｉＯ₂膜が形成される。この残されたＳｉ突
起がカソード電極２である。基板温度を１１００℃にし
て３０分間の水蒸気酸化を行ったとき、平面基板１の表
面には膜厚５０００オングストロームのＳｉＯ₂絶縁層
３が形成され、拡散マスク６の下部には高さ２４００オ
ングストローム、底面の直径約５０００オングストロー
ムの円錐形状のＳｉよりなるカソード電極２が形成され
た。拡散マスク６はその周囲がＳｉＯ₂層に押し上げら
れて凹状に湾曲し、また、その表面にはＳｉＯＮ膜が形
成された（図２（ｂ））。

【００１５】つぎに第三工程ではスパッタ法によって絶
縁層３の表面にＭｏよりなるゲート電極層４’を形成す
る。ゲート電極層４’の膜厚は絶縁層３や拡散マスクの
表面で２０００オングストロームであり、拡散マスク６
の壁面で約８００オングストロームであった（図２
（ｃ））。

【００１６】つぎに第四工程ではカソード電極２に自己
整合したゲート電極開口４ａを形成する。まず、拡散マ
スク６の璧面を露出させるためにドライエッチング法に
よってＭｏの表面を１０００オングストロームだけ部分
除去する。このとき、拡散マスク６の壁面にあるＭｏは
完全に除去され、拡散マスク６および絶縁層３の表面に
は１０００オングストロームのゲート電極層４’が残
る。つぎに、露出した拡散マスク６の壁面から熱燐酸液
でこれをエッチング除去する。このとき拡散マスク６の
表面にあるＭｏもリフトオフ除去される。これによって
カソード電極２に自己整合したゲート電極開口４ａを有
するゲート電極４が形成された。ゲート電極開口４ａの
開口直径は約４０００オングストロームである（図２
（ｄ））。

【００１７】最後の第五工程では絶縁層３を開口して、
カソード電極２を露出させる。ＨＦバッファ液はＭｏや
Ｓｉは溶かさず、ＳｉＯ₂は溶かすため、これを用いて
ゲート電極開口４ａ領域に露出した絶縁層３をエッチン
グ除去し、絶縁層開口３ａを設けてカソード電極２を露
出させる（図２（ｅ））。

【００１８】このような製造方法によって製造された電
界電子放出素子は、カソード電極２とゲート電極４の最
短距離が約２７００オングストロームであり、このばら
つきは６インチφの平面基板１で±２％以内と非常に小
さく良好であった。このばらつきの程度は拡散マスク６
の下部の横方向の酸化速度のばらつきを反映しており、
熱酸化時の基板温度を均一にすることでさらに小さくで
きる。

【００１９】このように製造した電界電子放出素子の電
気特性を高真空中（１×１０^-7Ｔｏｒｒ以下）で測定し
た。その結果、一素子当りのカソード電流ＩｋがＩｋ＝
１μＡとなるゲート電圧Ｖｇｋを閾値電圧Ｖｔｈとする
と、本実施例のものはＶｔｈ＝８０Ｖであった。また、
そのばらつきは±５％以内であった。閾値電圧のばらつ
きはカソード電極２の表面状態に依存しており、真空中
でその表面をクリーニングすることなどによってさらに
改善される。閾値電圧を下げるにはカソード電極２とゲ
ート電極４の距離をより短くすればよい。これには絶縁
層３の膜厚を薄くする方法が考えられるが、このほか
に、製造方法において第三工程のゲート電極層４’の形
成の前に、拡散マスク６の表面に形成されているＳｉＯ
Ｎ膜をエッチング除去することで拡散マスク６の直径を
小さくし、ゲート電極開口４ａの開口径を小さくする方
法が効果的である。

【００２０】なお絶縁層３の材料としてＳｉＯ₂を用い
たが、本発明はこれに限定されるものでなく、たとえば
窒素（Ｎ）を拡散した窒化シリコン（ＳｉＮ_X）や酸化
窒化シリコン（ＳｉＯＮ）なども利用できる。絶縁層の
形成方法として熱酸化法を用いたが、本発明はこれに限
らず、イオン注入法や陽極酸化法による絶縁性不純物成
分の拡散法が適用できることは言うまでもない。

【００２１】また絶縁層の材料にＳｉＯ₂などの絶縁体
を取り上げたが、本発明はこれに限るものではない。す
なわち、例えば、平面基板１にｐ型Ｓｉ単結晶基板を用
い、その表面に設けたｎ型Ｓｉ層との間に形成されるｐ
−ｎ接合空乏層を絶縁層としてもよい。このときカソー
ド電極はｐ型Ｓｉであり、絶縁層はそれに絶縁性不純物
成分として、例えばリン（Ｐ）を含む。ｐ型Ｓｉ単結晶
基板の不純物濃度が１×１０¹⁵ｃｍ^-3のとき、ｐ−ｎ接
合空乏層の逆バイアス降伏電圧は約３００Ｖであって、
このとき、電界電子放出素子の絶縁層として十分の耐圧
を有する。表面に設けたｎ型Ｓｉ層をゲート電極として
使用してもよい。また、ＳｉＯ₂膜との積層構造にして
絶縁層を構成してもよい。

【００２２】またゲート電極４の材料として、Ｍｏのほ
かにチタン（Ｔｉ）、クロム（Ｃｒ）、アルミニウム
（Ａｌ）などの金属やシリサイド、半導体などが利用で
きる。

【００２３】また本実施例では平面基板１にｎ型Ｓｉ単
結晶基板を用いたが、これに限定されず、ｐ型Ｓｉ単結
晶基板や、ゲルマニウム基板、ガリウム砒素基板などの
半導体基板やＡｌ基板などの金属基板などが適用でき
る。 ＜実施例２＞本実施例では電界電子放出素子の製造に用
いる拡散マスクとして、逆テーパ形状のものもしくは庇
形状のものを利用する製造方法について述べる。

【００２４】図４（ａ）乃至（ｄ）は逆テーパ上を有す
る拡散マスクを利用した電界電子放出素子の製造方法の
各主要工程終了後における平面基板の概略断面図であ
る。

【００２５】まず、第一工程では平面基板１の表面に逆
テーパ形状の拡散マスク６を形成する。拡散マスク６は
平面基板１の表面に熱ＣＶＤ法で堆積した膜厚５０００
オングストロームのＳｉＯ₂膜をフォトエッチング法で
逆テーパ形状に加工したもので、平面基板１に接する下
面の直径が０．５μｍ、それと反対側の上面の直径が
１．５μｍの逆円錐台形状を有する。熱ＣＶＤ法で堆積
したＳｉＯ₂膜は平面基板１との密着強度が低く、レジ
ストとの密着強度を高くした状態でＨＦ系の湿式エッチ
ングを行うと、平面基板１との界面でのエッチングが早
く進行し、逆テーパ形状の拡散マスク６が形成される
（図４（ａ））。

【００２６】つぎに第二工程では実施例１の第二工程と
同様にして絶縁層３を形成する（図４（ｂ））。

【００２７】つぎに第三工程では方向性粒子堆積法によ
ってゲート電極層４’を形成する。方向性粒子堆積法は
平面基板１の表面に対して概ね垂直方向より粒子を飛ば
し、ゲート電極層４’を堆積させる方法である。この方
法を用いると逆テーパ形状を有する拡散マスク６の庇効
果によって拡散マスク６の壁面には粒子は堆積せず、拡
散マスク６の表面と絶縁層３の表面との間でゲート電極
層４’は分断される。本実施例では方向性粒子堆積法と
して電子ビーム蒸着法を用い、Ｍｏ粒子を１０００オン
グストロームの膜厚に堆積させてゲート電極層４’を形
成した（図４（ｃ））。方向性粒子堆積法としては蒸着
法以外にスパッタ法やＥＣＲプラズマ堆積法などが適用
できる。

【００２８】つぎに第四工程および第五工程ではカソー
ド電極２に自己整合させてゲート電極開口４ａおよび絶
縁層開口３ａを連続的に形成する。平面基板１をＨＦバ
ッファ液に浸漬し拡散マスク６とカソード電極２の近傍
の絶縁層３を連続してエッチング除去しカソード電極２
を露出させる。このとき拡散マスク６の表面のＭｏもリ
フトオフ除去される（図４（ｄ））。

【００２９】本実施例による製造方法は方向性粒子堆積
法の適用で拡散マスク６の璧面は露出しており、実施例
１の第三工程で行ったＭｏの表面を部分除去して壁面を
露出する工程は不要であり、また拡散マスク６と絶縁層
３は同材料であるため、ゲート電極開口４ａと絶縁層開
口３ａを同一手段で連続して形成できるという優れた特
長を有する。

【００３０】本実施例では拡散マスク６としてＳｉＯ₂
材料よりなる逆テーパ形状のものを利用したが、この他
に多層膜で構成された庇形状のものなどが利用できる。
図５（ａ）および（ｂ）は多層膜よりなる二種類の拡散
マスクの概略断面図である。拡散マスク６を構成する多
層膜は平面基板１の表面から順に第一ＳｉＯ₂膜６ａ、
Ｓｉ₃Ｎ₄膜６ｂ、および第二ＳｉＯ₂膜６ｃである．第
二ＳｉＯ₂膜６ｃは図５（ａ）のものが逆テーパ形状
で、図５（ｂ）のものが順テーパ形状であるが、いずれ
もその下部の第一ＳｉＯ₂膜６ａやＳｉ₃Ｎ₄膜６ｂに比
べ横に突き出た構造であって庇効果を有することが重要
である。Ｓｉ₃Ｎ₄膜６ｂは絶縁性不純物の透過防止作用
があり、第一ＳｉＯ₂膜６ａはＳｉ₃Ｎ₄膜６ｂの応力緩
和作用がある。 ＜実施例３＞本実施例ではカソード電極をより高くし、
突起先端をゲート電極により近づけた電界電子放出素子
とその製造方法について述べる。

【００３１】図６（ａ）乃至（ｅ）は本実施例の電界電
子放出素子の製造方法の各主要工程終了後における平面
基板の概略断面図である。

【００３２】まず第一工程では平面基板１の表面のカソ
ード電極形成位置に拡散マスク６を形成し、平面基板１
の拡散マスク６の下部に台座１ａを形成する。拡散マス
ク６は平面が正方形、断面が逆テーパ形状の逆角錘台形
状を有し、平面基板１と接する下面は一辺が５０００オ
ングストロームの正方形であり、その辺の方向はＳｉ単
結晶基板の＜１１０＞方向に一致している。拡散マスク
６の製造方法は実施例２の第一工程と同様である（図６
（ａ））。台座１ａは高さが３５００オングストロー
ム、上面の一辺が約５０００オングストロームの角錘台
形状であり、拡散マスク６をエッチングマスクとしてＳ
ｉ単結晶基板の異方性エッチング法によって形成した
（図６（ｂ））。異方性エッチング法としてエチレンジ
アミン・ピロカテコール・水の混合エッチング液を用い
るＥＰＷ法を利用した。このほかにＫＯＨ法あるいはド
ライエッチング法などが適用できる。異方性エッチング
法で形成された台座１ａは平面基板１の表面に対して約
５５度の角度をなす（１１１）面の璧面を４面有する。

【００３３】つづく第二工程乃至第五工程は実施例２の
第二工程乃至第五工程と同様である（図６（ｃ）乃至
（ｅ））。

【００３４】図７（ａ）および（ｂ）は本実施例の電界
電子放出素子の概略平面図およびＤ−Ｄ’線に沿った概
略断面図である。平面基板１の表面に形成されたカソー
ド電極２は高さが約６０００オングストローム、断面の
頂角（θ）が約７０度の概ね正四角錐形状を有し、その
錐軸５は概ね正方形状を有するゲート電極開口４ａの中
心を通る。平面部における絶縁層３の膜厚は約５０００
オングストローム、ゲート電極４の膜厚は約１０００オ
ングストロームである。従って、突起先端２ａは絶縁層
３の平面部で概略規定される絶縁層仮想面Ｅ−Ｅ’より
は上に位置し、ゲート電極開口４ａの周辺で概略規定さ
れるゲート電極開口仮想面Ｆ−Ｆ’よりは下に位置す
る。突起先端２ａとゲート電極４との間の最短距離は約
２５００オングストロームである。この電界電子放出素
子は実施例１もしくは実施例２のものに比べ、突起先端
２ａがゲート電極４により近づいた構造である。これは
台座１ａを用いることによって突起先端２ａ付近のＳｉ
Ｏ₂膜の盛り上がり量が低減したことによる。本実施例
で述べた電界電子放出素子の閾値電圧はＶｇｋ＝７０Ｖ
（１ｋ＝１μＡ）であった。 ＜実施例４＞ 本実施例では絶縁性基板とその表面に設けられた導電性
薄膜とからなる平面基板を利用した電界電子放出素子と
その製造方法について述べる。

【００３５】図８は絶縁性基板をもつ電界電子放出素子
の概略断面図である。この電界電子放出素子は透明な石
英基板１ｂとその表面に形成された導電性のｎ型多結晶
Ｓｉ薄膜１ｃからなる平面基板１と、Ｓｉ薄膜１ｃの表
面に一体的に同材料で形成されたカソード電極２と、Ｓ
ｉ薄膜１ｃの表面に形成されカソード電極２の近傍で開
口されたＳｉＯ₂膜よりなる絶縁層３と、絶縁層３の表
面に形成されカソード電極２の近傍で開口されたゲート
電極４から構成される。Ｓｉ薄膜１ｃは電子濃度が約１
×１０¹⁸ｃｍ^-3、比抵抗が約０．０３Ω・ｃｍであり、
その膜厚はカソード電極２の存在しない平坦部で約５０
００オングストロームである。カソード電極２は高さが
約２０００オングストロームの概ね円錐形状で、突起先
端２ａの曲率半径は２０００オングストローム以下であ
る。絶縁層３は膜厚が約５５００オングストロームで、
Ｓｉ薄膜１ｃに絶縁性不純物である酸素を熱拡散して形
成したものである。ゲート電極４は膜厚１０００オング
ストロームのＭｏ薄膜よりなり、ゲート電極開口４ａは
直径約５５００オングストロームの円形でカソード電極
２に自己整合的に形成されている。

【００３６】この電界電子放出素子の製造方法は、平面
基板１の準備工程と熱酸化条件を除き、実施例２で述べ
た製造方法と同様である。平面基板１の準備工程は厚さ
１．１ｍｍ、直径６インチφの石英基板１ｂの表面にｎ
型のＳｉ薄膜１ｃを形成し、平面基板１を準備する工程
である。Ｓｉ薄膜１ｃは減圧ＣＶＤ法によって堆積され
た膜厚が８０００オングストロームのノンドープ多結晶
Ｓｉ薄膜にリン（Ｐ）を熱拡散して低抵抗化したもので
ある．また、第二工程の熱酸化条件は基板温度が１１０
０℃、酸化時間が２０分で水蒸気酸化である。多結晶Ｓ
ｉ薄膜は単結晶Ｓｉ基板に比べて酸化速度が速いため酸
化時間が短い。

【００３７】なおＳｉ薄膜１ｃは配線にも利用できる。
この場合、熱酸化工程の前にＳｉ薄膜１ｃをエッチング
し分離しておけば、第二工程の絶縁層を形成する際に、
配線も絶縁層に覆われ配線の絶縁分離に都合がよい。絶
縁性基板に透明なものを用いると、平面基板１はＳｉ薄
膜１ｃやゲート電極４の存在しない領域は透明である。
したがって、本実施例の電界電子放出素子を利用して発
光型表示装置を構成した場合、平面基板１の方向より蛍
光層の発光を認識できるので明るい表示装置が実現でき
る。

【００３８】本実施例では導電性薄膜としてＳｉ薄膜
を、絶縁層としてＳｉＯ₂膜を用いたが、この組合せに
限らず、例えば表１のような組合せのものが適用でき
る。

【００３９】

【表１】

【００４０】ここで、Ａｌ₂Ｏ₃やＴａ₂Ｏ₅はＡｌやＴａ
に陽極酸化法によって絶縁性不純物である酸素を拡散し
て形成してもよい。また、石英基板１ｂの他、製造方法
に耐えられる平面性基板であれば種類は問わず利用でき
る。

【００４１】本実施例の製造方法に実施例３を適用し、
台座を導電性薄膜に形成して、突起先端をゲート電極に
より近づけることも容易である。 ＜実施例５＞本実施例ではカソード電極のおもに突起先
端をシャープ化する電界電子放出素子の製造方法につい
て述べる。本実施例は前述した実施例１乃至４の電界電
子放出素子に適用されるのはもちろんであるが、これ以
外の突起状カソード電極をもつ電界電子放出素子にも適
用可能である。

【００４２】図９（ａ）乃至（ｃ）は本実施例の第六工
程前後における平面基板の概略断面図である。第六工程
は第五工程までに製造された電界電子放出素子のカソー
ド電極をドライエッチング技術によってシャープ化する
工程である。第五工程終了後のカソード電極２は不純物
の界面に沿った拡散などに起因して曲率半径が数１００
０オングストロームと大きくなる場合がある（図９
（ａ））。このような電界電子放出素子は閾値電圧が非
常に大きく電気特性が良好ではない。そこで突起先端２
ａの曲率半径を小さくし電気特性を向上させるために、
第六工程でカソード電極２にビ−ム状のエッチングガス
７を照射し、おもにカソード電極２の側面をエッチング
除去して突起先端２ａをシャープ化するのである（図９
（ｂ））。カソード電極２がＳｉ材料のとき、エッチン
グガス７としてプラズマ状態のフロン（ＣＦ₄）を用
い、化学的にエッチングを行った。この他に加速粒子で
スパッタする物理的エッチングも有効である。Ｓｉ材料
以外のものであってもこれらの方法は有効である。シャ
ープ化された電界電子放出素子はカソード電極２の周辺
の平面基板１が扶られ、突起先端２ａがゲート電極４よ
り１．５倍ほど遠くなるものの、その曲率半径は５００
オングストローム以下となり、カソード電極２のシャー
プ化が実現できた（図９（ｃ））。

【００４３】本実施例に従ってシャープ化されたカソー
ド電極を有する電界電子放出素子は閾値電圧がＶｇｋ＝
５５Ｖ（Ｉｋ＝１μＡ）であり、シャープ化する以前の
ものに比べ約３０％閾値電圧が低下した。

【００４４】閾値電圧を下げる方法として、ゲート電
極とカソード電極との距離を小さくする方法、突起先
端の曲率半径を小さくする方法があるが、この他に、カ
ソード電極の仕事関数を小さくする方法も非常に有効で
ある。バリウム（Ｂａ）、セシウム（Ｃｓ）、トリウム
（Ｔｈ）、酸化バリウム（ＢａＯ）、酸化トリウム（Ｔ
ｈＯ₂）などの仕事関数の小さな材料の薄膜を突起先端
付近に形成すればよい。図１０はカソード電極２の突起
先端２ａにＢａ薄膜８を形成した電界電子放出素子の概
略断面図である。この電界電子放出素子の閾値電圧はＶ
ｇｋ＝４０Ｖ（Ｉｋ＝１μＡ）であった。Ｂａ薄膜８の
存在でカソード電極２とゲート電極４の距離が小さくな
り、この効果によっても閾値電圧が低下する。 ＜参考例１＞ 本参考例では電界電子放出素子を利用した多極電子装置
について述べる。

【００４５】図１１（ａ）および（ｂ）は縦型三極装置
の概略平面図およびＧ−Ｇ’線に沿った概略断面図であ
る。三極装置はカソード電極、ゲート電極、およびアノ
ード電極という３つの電極を真空中に有した真空トラン
ジスタであって、各電極の電位によって電子電流を制御
する電子装置である。縦型三極装置はカソード電極２お
よびゲート電極４からなる電界電子放出素子を有する平
面基板１とアノード電極９を表面に有する対向基板１０
とをカソード電極２とアノード電極９が向かい合うよう
に挟持体１１を介して配置し、これらの中間に真空層１
２を保持した構造である。電界電子放出素子は実施例３
に基づいて製造し、４個を並列にしてゲート電極４を共
用した。対向基板１０は平面ガラス基板であって、その
熱膨張係数が平面基板１のそれに１０％以内の誤差で一
致するものとした。アノード電極９はＷ材料よりなる。
挟持体１１は対向基板１０と同じ材質で、電界電子放出
素子を囲んで形成し、それぞれの基板とフリットガラス
を使用して接着し封止した。真空層１２は光加熱によっ
て蒸発させたＢａＡｌ₄ゲッタリング材料によって１×
１０^-7Ｔｏｒｒ以下の真空度に維持されている。それぞ
れの電極から外部電子回路への取り出しはカソード端子
１ｄ、ゲート端子４ｂ、およびアノード端子９ａを用い
た。この縦型三極装置はカソード電極２とゲート電極４
との距離（Ｇ−Ｋ間距離）が２５００オングストロー
ム、カソード電極２とアノード電極９との距離（Ａ−Ｋ
間距離）が５０μｍである．また真空層１２の大きさは
縦２００μｍ、横２００μｍ、厚さ５０μｍである。

【００４６】図１２（ａ）および（ｂ）は横型三極装置
の概略平面図およびＨ−Ｈ’線に沿った概略断面図であ
る。横型三極装置は電界電子放出素子とアノード電極９
を平面基板１の表面に横に並べた構造であって、アノー
ド電極９とゲート電極４が同層で形成される点が縦型三
極装置と異なる。そのほかの構造は第１１図に示した構
造と同様である。

【００４７】前述した縦型三極装置の電圧・電流（Ｖ−
Ｉ）静特性を第１３図に示す。これはカソード電極２を
接地し、アノード電圧をＶａｋ＝２００Ｖ一定とした状
態で、ゲート電圧Ｖｇｋに対するゲート電流１３ａ（Ｉ
ｇｋ）とアノード電流１３ｂ（Ｉａｋ）を測定したグラ
フである．ＩｇｋおよびＩａｋはＶｇｋに対し指数関数
的に増加しＦＮトンネル電流であることを示す。ここで
注目すべきはＶｇｋに関係なく電流比（Ｉａｋ／Ｉｇ
ｋ）がほぼ一定で約３０となる点である。すなわち縦型
三極装置は電流モードで制御すると、入力（Ｉｇｋ）に
対して出力（Ｉａｋ）が比例関係にあり、電流増幅率α
＝３０のリニア電流増幅器となる。図１４はこの縦型三
極装置を用いてリニア増幅器を構成した回路図である。
三極装置１４のカソード電極２を接地し、アノード電極
９にアノードバイアス電圧１６（Ｖ _AK）と負荷抵抗１５
（Ｒ_L）を直列接続した構成である。ゲート電極４にバ
イアス電流Ｉ_iと微小信号電流ｉ_iを重畳させた入力電流
１７（Ｉ_i＋ｉ_i）を入力すると、負荷抵抗１５の両端に
式で示される出力電圧が現われる。すなわち、 Ｖｏ＋ｖｏ＝−α・Ｒ_L・（Ｉ_i＋ｉ_i） ＝−α・Ｒ_L・Ｉ_i−α・Ｒ_L・ｉ_i … である。したがって式より微小信号電流ｉ_iが−α・
Ｒ_L倍に増幅された出力電圧ｖｏが得られる。このよう
な特性は横型三極装置でも同様に得られる。

【００４８】また三極装置はゲート電圧のオン／オフに
よりアノード電流のスイッチング動作を行うことも可能
である。このような特性をもつ三極装置はオーディオの
パワー増幅器やブラシレスモークの駆動回路などに使用
される。

【００４９】なお、三極真空装置のアノード電極９の材
料として銅（Ｃｕ）などのＸ線を発生する材料を用い、
電界電子放出素子から放出される電子で励起することに
よって、このような三極装置からＸ線発生装置をつくる
ことができる。このＸ線発生装置はＸ線源を数１０μｍ
以下と微細にできるため、微細ビームのＸ線源が実現で
きる。 ＜実施例６および参考例２＞ 本例では電界電子放出素子を用いた発光型表示装置につ
いて述べる。図１５（参考例２）及び図１６（実施例
６）の発光型表示装置は電界電子放出素子群と蛍光層か
らなる画素をマトリクス状に配列し、所望の表示パター
ンになるように選択された各画素において、蛍光層を電
界電子放出素子からの電子で励起発光させパターン表示
させるものである。

【００５０】図１５は単純マトリクス型発光表示装置の
概略斜視図である。本装置は複数のストライプ状のカソ
ード配線２ｂと、それに概ね直交する複数のストライプ
状のゲート配線４ｃと、これらの交叉する領域に設けた
複数の電界電子放出素子群とを表面に有する平面基板１
と、これに対向して配置され、ほぼ全面にアノード電極
９と蛍光層１８が積層された対向基板１０と、これらの
基板間に保持された真空層１２とが主たる構成である。
各画素は各電界電子放出素子群とそれに対向した蛍光層
領域で構成される。すなわちｍ×ｎ番地の画素は第ｎ番
目のカソード配線と第ｍ番目のゲート配線の交叉領域ｐ
ｑｒｓ内に設けられた電界電子放出素子群と、それに対
応する対向基板１０の蛍光層領域ｐ’ｑ’ｒ’ｓ’で構
成される。平面基板１はｐ型Ｓｉ単結晶基板、カソード
配線２ｂは平面基板１に形成されたｎ型Ｓｉ層よりな
る。またカソード電極２は交叉領域のカソード配線２ｂ
の表面に同じｎ型Ｓｉ層でつくられる。カソード電極
２、絶縁層３、ゲート電極開口４ａなどの製造方法は実
施例３とほぼ同様である。対向基板１０は透明なガラス
基板で、アノード電極９はＩＴＯなどの透明導電層で構
成されており、蛍光層１８の発光はこれらを透過して対
向基板１０の方向より認識される。

【００５１】この単純マトリクス型発光表示装置はカソ
ード配線２ｂ（またはゲート配線４ｃ）をセグメント線
とし、ゲート配線４ｃ（カソード配線２ｂ）をコモン線
としたマルチプレックス駆動法によって動作される。こ
のときｐ型Ｓｉ単結晶基板の電位に対してｎ型Ｓｉ層す
なわちカソード配線２ｂの電位が負になることのないよ
うに駆動電圧・波形を設定することが重要である。

【００５２】図１６はアクティブマトリクス型発光表示
装置の部分的な概略斜視図、図１７は本装置の部分的な
概略回路図である。これは薄膜トランジスタ（Ｔｈｉｎ
Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）を各画素
毎に設け、選択された画素のゲート電極にＴＦＴを通し
て電圧を印加し表示動作を行うものである。本装置は透
明な平面基板１の表面に格子状に形成されたゲート線２
０およびソース線２１と、これらの交点付近に形成され
マトリクス状に配列されたＴＦＴ１９および電界電子放
出素子群と、真空層１２を挟んで概ね平行に置かれた対
向基板１０の表面に積層されたアノード電極９および蛍
光層１８とを主な構成要素とする。電界電子放出素子群
は実施例４と同様に製造したもので、シリコン薄膜１ｃ
を共通のカソード配線とする。ＴＦＴのドレイン端子は
ゲート電極４に、ゲート端子はゲート線２０に、そして
ソース端子はソース線２１にそれぞれ接続される。ＴＦ
Ｔとして多結晶シリコンＴＦＴ、非晶質シリコンＴＦ
Ｔ、あるいはＣｄＳｅＴＦＴなどが利用できる。本装置
の駆動方法は以下のようである。すなわち、各ソース線
２１にデータ電圧を印加しておき、選択するゲート線２
０（走査線）にＴＦＴをｏｎする選択電圧を印加する
と、それに沿ったＴＦＴがｏｎ状態となり、ＴＦＴのチ
ャネルを通してデータ電圧が各画素のゲート電極４に印
加される。このデータ電圧により蛍光層１８が所望の発
光輝度を呈する電子が各電界電子放出素子群より放出さ
れ画素の表示がなされる。この表示動作を各走査線毎に
順次行うことにより画面の表示が行われる。

【００５３】なお、蛍光層１８として各画素毎に赤
（Ｒ）、緑（Ｇ）、青（Ｂ）を呈する蛍光体を配列する
と、マルチカラーもしくはフルカラーの発光型表示装置
を実現できる。また、蛍光層１８の発光を対向基板１０
の方向より認識することもできるが、平面基板１は透明
であり平面基板１で使われる電極、配線を細線化もしく
は透明化することにより平面基板１の方向より認識する
ことも容易である。本実施例にて述べたモノクロもしく
はカラー対応の発光型表示装置は、その低消費電力と薄
型という特長を生かして、平坦型の壁掛けテレビジョン
や軽量な携帯型テレビジョン、ラップトップコンピュー
タやバームトップコンピュータなどの携帯型情報機器の
端末表示装置、携帯用ＶＴＲの電子式ビューファイン
ダ、投射型表示装置の映像光源などへの適用性に優れて
いる。また、７セグメントのキャラクタ表示装置や特殊
小型表示装置を構成して、英数字表示器、腕時計用時刻
表示器、ゲーム機用表示装置に利用される。 ＜参考例３＞ 本参考例では電界電子放出素子を用いた光プリンタヘッ
ド装置について述べる。

【００５４】図１８（ａ）および（ｂ）は単色の光プリ
ンタヘッド装置の概略平面図およびＪ−Ｊ’線に沿った
概略断面図である。本装置は電界電子放出素子群と蛍光
層よりなる画素を一列に配列し、それぞれのゲート電極
４あるいはアノード電極９に印加する電圧によって任意
の画素を発光させるものである。この光プリンタヘッド
装置は蛍光層に三種類の異なった蛍光体材料を配列する
ことによって、ＲＧＢの三色光源とすることも容易であ
る。データ信号によるそれぞれの画素の発光状態の制御
は、平面基板１に一体化して作られたＳｉＬＳＩ回路も
しくはＴＦＴ回路、あるいはＣＯＧ技術などによってハ
イブリッドに形成された個別ＬＳＩチップなどによって
行われる。モノクロ型もしくはカラー型はゼログラフィ
ー方式光プリンタや銀塩写真方式、光感応型色素方式な
どのカラー光プリンタのライン型光源として利用され
る。

【００５５】

【発明の効果】本発明の発光型表示装置においては、マ
トリクス状に電界電子放出素子群を配置することにより
構成された画素における電界電子の放出を、格子状に配
置されるカソード配線とゲート配線や、格子状に配置さ
れるゲート線とソース線によって制御できるので、各画
素毎の発光を液晶パネルのように制御することができ、
低消費電力で高精細な画像を表示させることが可能とな
る。また、本発明の発光型表示装置においては、カソー
ド電極にゲート電極開口が自己整合したゲート電極が形
成され、形成されたカソード電極の突起形状やサイズが
均一であるので、電気特性の均一性のよい電界電子放出
素子が得られるとともに、大面積基板を用いる発光型表
示装置を歩留り高く製造することができる。

【図面の簡単な説明】

【図１】（ａ）および（ｂ）は実施例１を説明するため
のもので、Ｓｉ単結晶基板の黙酸化法によってつくられ
る電界電子放出素子の概略平面図およびＡ−Ａ’線に沿
った概略断面図である。

【図２】（ａ）乃至（ｅ）は図１に示した電界電子放出
素子の製造方法を説明するためのもので、各主要工程終
了後における平面基板の概略断面図である。

【図３】従来のスピント型電界電子放出素子の概略断面
図である。

【図４】（ａ）乃至（ｄ）は逆テーパ形状を有する拡散
マスクを利用した電界電子放出素子の製造方法の各主要
工程終了後における平面基板の槻略断面図である。

【図５】（ａ）および（ｂ）は多層膜よりなる二種類の
拡散マスクの概略断面図である。

【図６】（ａ）乃至（ｅ）はカソード電極をより高くし
た電界電子放出素子の製造方法の名主要工程終了後にお
ける平面基板の概略断面図である。

【図７】（ａ）および（ｂ）は実施例３の電界電子放出
素子の概略平面図およびＤ−Ｄ’線に沿った概略断面図
である。

【図８】は絶縁性基板をもつ電界電子放出素子の概略断
面図である。

【図９】（ａ）乃至（ｃ）は実施例５の第六工程前後に
おける平面基板の概略断面図である。

【図１０】はカソード電極の突起先端にＢａ薄膜を形成
した電界電子放出素子の概略断面図である。

【図１１】（ａ）および（ｂ）は縦型三極装置の概略平
面図およびＧ−Ｇ’線に沿った概略断面図である。

【図１２】（ａ）および（ｂ）は横型三極装置の槻略平
面図およびＨ−Ｈ’線に沿った概略断面図である。

【図１３】縦型三極装置の電圧・電流（Ｖ−Ｉ）静特性
を示すグラフである。

【図１４】縦型三極装置を用いてリニア増幅器を構成し
た回路図である。

【図１５】単純マトリクス型発光表示装置の概略斜視図
である。

【図１６】アクティブマトリクス型発光表示装置の部分
的な概略斜視図である。

【図１７】本装置の部分的な概略回路図である。

【図１８】（ａ）および（ｂ）は単色の光プリンタヘッ
ド装置の概略平面図およびＪ−Ｊ’線に沿った概略断面
図である。

【符号の説明】

１…平面基板 １ａ…台座 １ｂ…石英基板 １ｃ…Ｓｉ薄膜 １ｄ…カソード端子 ２…カソード電極 ２ａ…突起先端 ２ｂ…カソード配線 ３…絶縁層 ３ａ…絶縁層開口 ４…ゲート電極 ４ａ…ゲート電極開口 ４ｂ…ゲート端子 ４ｃ…ゲート配線

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭48−88870（ＪＰ，Ａ) 特開 昭62−170135（ＪＰ，Ａ) 特開 昭48−85074（ＪＰ，Ａ) 特開 昭52−119164（ＪＰ，Ａ) 特開 平２−309541（ＪＰ，Ａ) 実開 平２−91141（ＪＰ，Ｕ) 特公 昭58−51382（ＪＰ，Ｂ２) 特公 平３−54422（ＪＰ，Ｂ２) 特表 平４−506435（ＪＰ，Ａ) 特表 平５−502545（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01J 31/12 H01J 29/04 H01J 29/96 H01J 1/304

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 平面基板と、前記平面基板上に設けられ
   た導電性薄膜と、前記導電性薄膜上に設けられた絶縁層
   と、前記絶縁層上に格子状に配置されたゲート線及びソ
   ース線と、前記ゲート線及び前記ソース線の交点に応じ
   て配置され且つ各画素毎に設けられるトランジスタと、
   前記各画素毎に配置され、前記導電性薄膜と一体的に設
   けられた突起状カソード電極及び前記絶縁層上に設けら
   れ、前記カソード電極の近傍にて開口を有し、前記トラ
   ンジスタにより制御されるゲート電極を有する電界電子
   放出素子と、アノード電極及び蛍光層が設けられた対向
   基板とを有することを特徴とする発光型表示装置。
2. 【請求項２】 前記導電性薄膜及び前記カソード電極
   が、導電性Ｓｉからなることを特徴とする請求項１記載
   の発光型表示装置。
3. 【請求項３】 前記絶縁層は前記導電性薄膜及び前記カ
   ソード電極を構成する導電性Ｓｉに絶縁性不純物を拡散
   して形成されたものであることを特徴とする請求項１ま
   たは２に記載の発光型表示装置。