JPH0963464A - 電界放出型冷陰極およびその製造方法 - Google Patents
電界放出型冷陰極およびその製造方法Info
- Publication number
- JPH0963464A JPH0963464A JP21487795A JP21487795A JPH0963464A JP H0963464 A JPH0963464 A JP H0963464A JP 21487795 A JP21487795 A JP 21487795A JP 21487795 A JP21487795 A JP 21487795A JP H0963464 A JPH0963464 A JP H0963464A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- field emission
- cold cathode
- emitter
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
Abstract
(57)【要約】
【課題】 ゲートとエミッタの距離を小さくすることに
より、動作電圧を低下でき、−部のエミッタが破壊して
もその影響が全体に及ばないようすることのできる電界
放出型冷陰極及びその製造方法を提供する。 【解決手段】 ＳＯΙ基板１１上に、Ｓｉの異方性エッ
チングを利用して、上部開口径よりも小さな下部開口径
を有する凹部１２を形成し、Ｓｉ０2 層１３をエッチン
グし、ホール１４を形成した後、ＳＯΙ基板１１を回転
させながら、Αｌを斜め方向から真空蒸着し、Αｌ層１
５を形成する。この後、エミッタ材料であるＭｏを垂直
方向からＳＯΙ基板１１に真空蒸着し、ホール１４の直
径がＭｏ層１６の堆積と共に塞がっていくことを利用し
て、ホール１４内にＭｏを円錐状に堆積させ、エミッタ
１６ａを形成する。
より、動作電圧を低下でき、−部のエミッタが破壊して
もその影響が全体に及ばないようすることのできる電界
放出型冷陰極及びその製造方法を提供する。 【解決手段】 ＳＯΙ基板１１上に、Ｓｉの異方性エッ
チングを利用して、上部開口径よりも小さな下部開口径
を有する凹部１２を形成し、Ｓｉ０2 層１３をエッチン
グし、ホール１４を形成した後、ＳＯΙ基板１１を回転
させながら、Αｌを斜め方向から真空蒸着し、Αｌ層１
５を形成する。この後、エミッタ材料であるＭｏを垂直
方向からＳＯΙ基板１１に真空蒸着し、ホール１４の直
径がＭｏ層１６の堆積と共に塞がっていくことを利用し
て、ホール１４内にＭｏを円錐状に堆積させ、エミッタ
１６ａを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電界放出型冷陰極
およびその製造方法に関する。
およびその製造方法に関する。
【０００２】
【従来の技術】近年、半導体微細加工技術を用いて、半
導体デバイスと同程度の微細な構造の電界放出型冷陰極
の開発が活発に行われており、超高速マイクロ波デバイ
ス、パワーデバイス、電子線デバイス、平面型画像表示
装置等への応用が進められている。その代表的な例とし
てはスピント（Ｃ．Α．Ｓｐｉｎｄｔ）らの、Ｊｏｕｎ
ａｌ ｏｆ Αｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏ
ｌ．４７，５２４８（１９７６）に掲載されたものが知
られている。
導体デバイスと同程度の微細な構造の電界放出型冷陰極
の開発が活発に行われており、超高速マイクロ波デバイ
ス、パワーデバイス、電子線デバイス、平面型画像表示
装置等への応用が進められている。その代表的な例とし
てはスピント（Ｃ．Α．Ｓｐｉｎｄｔ）らの、Ｊｏｕｎ
ａｌ ｏｆ Αｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，ｖｏ
ｌ．４７，５２４８（１９７６）に掲載されたものが知
られている。
【０００３】この文献に記載されている電界放出型冷陰
極の製造方法を図４に示す。この方法では、まず、図４
（ａ）に示すように、Ｓｉ単結晶基板１上に、絶縁層と
してＳｉ０2 層２を熱酸化により形成し、さらにゲート
層となるＭｏ層３を真空蒸着で形成した後、フォトリソ
グラフィーによりパターンニングを行い、エッチングに
よりホール４を開ける。
極の製造方法を図４に示す。この方法では、まず、図４
（ａ）に示すように、Ｓｉ単結晶基板１上に、絶縁層と
してＳｉ０2 層２を熱酸化により形成し、さらにゲート
層となるＭｏ層３を真空蒸着で形成した後、フォトリソ
グラフィーによりパターンニングを行い、エッチングに
よりホール４を開ける。
【０００４】次に、図４（ｂ）に示すように、Ｓｉ基板
１を回転させながら、Αｌを斜め方向から真空蒸着し、
Αｌ層５を形成する。
１を回転させながら、Αｌを斜め方向から真空蒸着し、
Αｌ層５を形成する。
【０００５】次に図４（ｃ）に示すように、エミッタと
なるＭｏを垂直方向からＳｉ基板１に真空蒸着し、ホー
ル４の直径がＭｏ層６の堆積と共に塞がっていくことを
利用して、ホール４内にＭｏを円錐状に堆積させる。
なるＭｏを垂直方向からＳｉ基板１に真空蒸着し、ホー
ル４の直径がＭｏ層６の堆積と共に塞がっていくことを
利用して、ホール４内にＭｏを円錐状に堆積させる。
【０００６】そして、最終的に図４（ｄ）に示すよう
に、Αｌ層５及び、Αｌ層５の上に形成されたＭｏ層６
を除去することにより、円錐型エミッタ６ａを形成す
る。
に、Αｌ層５及び、Αｌ層５の上に形成されたＭｏ層６
を除去することにより、円錐型エミッタ６ａを形成す
る。
【０００７】しかしながら、上述したような従来の電界
放出型冷陰極およびその製造方法においては、以下に述
べるような重要な問題があった。
放出型冷陰極およびその製造方法においては、以下に述
べるような重要な問題があった。
【０００８】まず第１に、上述した従来の回転蒸着法で
は、ゲート電極の開口径が最初のホールを形成する際の
フォトリソグラフィーによるパターンニングにより、ほ
ぼ決まってしまうため、エミッタとゲート間の距離がフ
ォトリソグラフィーによる制約を受け、小さくすること
ができず、このため、電界放出開始電圧を低下させるこ
とが困難であり、動作電圧が高いという問題を生じてい
た。
は、ゲート電極の開口径が最初のホールを形成する際の
フォトリソグラフィーによるパターンニングにより、ほ
ぼ決まってしまうため、エミッタとゲート間の距離がフ
ォトリソグラフィーによる制約を受け、小さくすること
ができず、このため、電界放出開始電圧を低下させるこ
とが困難であり、動作電圧が高いという問題を生じてい
た。
【０００９】また第２に、上述した電界放出型冷陰極
は、通常、複数個を並列的に接続したアレイの形で用い
られるが、この場合、アレイを構成するエミッタの１つ
が、製造時もしくは動作時にゲートと短絡しただけで、
影響が全体に及び、アレイ全体が動作不能となってしま
い、歩留まりおよび信頼性の低下を招くという問題を生
じていた。
は、通常、複数個を並列的に接続したアレイの形で用い
られるが、この場合、アレイを構成するエミッタの１つ
が、製造時もしくは動作時にゲートと短絡しただけで、
影響が全体に及び、アレイ全体が動作不能となってしま
い、歩留まりおよび信頼性の低下を招くという問題を生
じていた。
【００１０】
【発明が解決しようとする課題】上述したように、従来
の電界放出型冷陰極およびその製造方法では、エミッタ
とゲート間の距離を小さくすることができず、動作電圧
を下げることができないという問題を生じていた。ま
た、−部のエミッタの不良が全体に及ぶため、生産性お
よび信頼性が低下するという問題を生じていた。
の電界放出型冷陰極およびその製造方法では、エミッタ
とゲート間の距離を小さくすることができず、動作電圧
を下げることができないという問題を生じていた。ま
た、−部のエミッタの不良が全体に及ぶため、生産性お
よび信頼性が低下するという問題を生じていた。
【００１１】本発明は、このような課題に対処するため
になされたもので、エミッタとゲート間の距離を小さく
することができ、動作電圧を低下させることができると
ともに、−部のエミッタの不良がアレイ全体に及ばない
ようにすることができ、生産性および信頼性の向上を図
ることのできる電界放出型冷陰極およびその製造方法を
提供することを目的としている。
になされたもので、エミッタとゲート間の距離を小さく
することができ、動作電圧を低下させることができると
ともに、−部のエミッタの不良がアレイ全体に及ばない
ようにすることができ、生産性および信頼性の向上を図
ることのできる電界放出型冷陰極およびその製造方法を
提供することを目的としている。
【００１２】
【課題を解決するための手段】請求項１記載の発明は、
導電層が形成された構造基板と、前記導電層上に先端を
尖らせて形成されたエミッタ材料製凸部と、前記エミッ
タ材料製凸部の周囲を囲む絶縁層と、前記絶縁層を覆う
ように配設され、前記エミッタ材料製凸部の先端方向
に、下部開口径が上部開口径より小さくなるよう形成さ
れたな開口部を有する単結晶よりなるゲート層とを具備
したことを特徴とする。
導電層が形成された構造基板と、前記導電層上に先端を
尖らせて形成されたエミッタ材料製凸部と、前記エミッ
タ材料製凸部の周囲を囲む絶縁層と、前記絶縁層を覆う
ように配設され、前記エミッタ材料製凸部の先端方向
に、下部開口径が上部開口径より小さくなるよう形成さ
れたな開口部を有する単結晶よりなるゲート層とを具備
したことを特徴とする。
【００１３】請求項２記載の発明は、請求項１記載の電
界放出型冷陰極において、前記構造基板と、前記絶縁層
と、前記ゲート層が、ＳＯＩ基板から構成されたことを
特徴とする。
界放出型冷陰極において、前記構造基板と、前記絶縁層
と、前記ゲート層が、ＳＯＩ基板から構成されたことを
特徴とする。
【００１４】請求項３記載の発明は、少くとも導電層と
絶縁層と単結晶層とが、基板面側からこの順で形成され
た構造基板を形成する工程と、フオトリソグラフイーに
よるパターンニングと、単結晶の異方性を利用して、前
記単結晶層に、前記絶縁層に達する下部開口径が上部開
口径より小さい凹部をエッチングにより形成する工程
と、前記凹部の下部開口を通じて前記絶縁層をエッチン
グし前記絶縁層にホールを形成する工程と、前記構造基
板を回転させながら犠牲層を斜め方向から成膜する工程
と、エミッタ材料を垂直方向から成膜し前記ホール内に
先端を尖らせて堆積させる工程と、前記犠牲層を選択的
にエッチングし前記ホール内を除き不要な前記エミッタ
材料を除去する工程とを具備したことを特徴とする。
絶縁層と単結晶層とが、基板面側からこの順で形成され
た構造基板を形成する工程と、フオトリソグラフイーに
よるパターンニングと、単結晶の異方性を利用して、前
記単結晶層に、前記絶縁層に達する下部開口径が上部開
口径より小さい凹部をエッチングにより形成する工程
と、前記凹部の下部開口を通じて前記絶縁層をエッチン
グし前記絶縁層にホールを形成する工程と、前記構造基
板を回転させながら犠牲層を斜め方向から成膜する工程
と、エミッタ材料を垂直方向から成膜し前記ホール内に
先端を尖らせて堆積させる工程と、前記犠牲層を選択的
にエッチングし前記ホール内を除き不要な前記エミッタ
材料を除去する工程とを具備したことを特徴とする。
【００１５】なお、いわゆるＳΟΙ基板を用いることに
より、上述の工程を簡素化することも可能である。
より、上述の工程を簡素化することも可能である。
【００１６】本発明の電界放出型冷陰極およびその製造
方法においては、単結晶の異方性を利用したエッチング
を用いて、フォトリソグラフィーの制約よりも小さなゲ
ート開口を作製しているため、ゲートとエミッタの距離
を小さくできる。このような電界放出型冷陰極は電界放
出開始電圧が低下し、その動作電圧は低いものとなる。
また、ゲートとして、抵抗率の大きな半導体単結晶を使
用できるため、−部のエミッタが短絡しても、影響が全
体に及ばないようにできる。このような電界放出型冷陰
極は生産性および信頼性が向上したものとなる。
方法においては、単結晶の異方性を利用したエッチング
を用いて、フォトリソグラフィーの制約よりも小さなゲ
ート開口を作製しているため、ゲートとエミッタの距離
を小さくできる。このような電界放出型冷陰極は電界放
出開始電圧が低下し、その動作電圧は低いものとなる。
また、ゲートとして、抵抗率の大きな半導体単結晶を使
用できるため、−部のエミッタが短絡しても、影響が全
体に及ばないようにできる。このような電界放出型冷陰
極は生産性および信頼性が向上したものとなる。
【００１７】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態について説明する。
の実施の形態について説明する。
【００１８】図１は、本発明に係る電界放出型冷陰極の
製造工程を示すものである。
製造工程を示すものである。
【００１９】図１（ａ）に示すように、この電界放出型
冷陰極の製造方法では、まず、（１００）結晶面方位の
ＳＯΙ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）
基板１１を準備する。なお、後述するように、このＳＯ
Ι基板１１の上部の薄いＳｉ層１１ａがゲート層、中間
部のＳｉ０2 層１１ｂが絶縁層となる。このようなＳＯ
Ι基板１１の製法としては、例えば、Ｓｉ０2 層を形成
した２枚のＳｉ基板を貼り合わせる方法等が知られてい
る。
冷陰極の製造方法では、まず、（１００）結晶面方位の
ＳＯΙ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）
基板１１を準備する。なお、後述するように、このＳＯ
Ι基板１１の上部の薄いＳｉ層１１ａがゲート層、中間
部のＳｉ０2 層１１ｂが絶縁層となる。このようなＳＯ
Ι基板１１の製法としては、例えば、Ｓｉ０2 層を形成
した２枚のＳｉ基板を貼り合わせる方法等が知られてい
る。
【００２０】次に、図１（ｂ）に示すように、ＳＯΙ基
板１１上（薄いＳｉ層１１ａ）に凹部１２を形成する。
このような凹部１２の形成方法としては、以下に示すよ
うなＳｉの異方性エッチングを利用する方法がある。
板１１上（薄いＳｉ層１１ａ）に凹部１２を形成する。
このような凹部１２の形成方法としては、以下に示すよ
うなＳｉの異方性エッチングを利用する方法がある。
【００２１】すなわち、（１００）結晶面方位のＳＯＩ
基板１１上に、ドライ酸化によりＳｉ０2 層を形成し、
さらにレジストをスピンコート法により塗布する。
基板１１上に、ドライ酸化によりＳｉ０2 層を形成し、
さらにレジストをスピンコート法により塗布する。
【００２２】次に、正方形開口部が得られるように、露
光、現像等のパターンニングを行った後、ＮΗ4 Ｆ／Ｈ
Ｆ混合溶液により、正方形開口部以外のＳｉ０2 および
レジストを除去する。
光、現像等のパターンニングを行った後、ＮΗ4 Ｆ／Ｈ
Ｆ混合溶液により、正方形開口部以外のＳｉ０2 および
レジストを除去する。
【００２３】次に、ＫＯＨ水溶液を用いて、異方性エッ
チングを行うことにより、ＳＯΙ基板１１に凹部１２を
形成する。
チングを行うことにより、ＳＯΙ基板１１に凹部１２を
形成する。
【００２４】このエッチングは、Ｓｉ単結晶の性質から
図中θで示す凹部１２の内側面の角度が５４．７°とな
る性質がある。このため、パターンニングにより決まる
凹部１２の上部の開口径をＤ、異方性エッチングの結果
形成される凹部１２の下部（底部）の開口径をｄ、Ｓｉ
層１１ａの厚さをｔとすれば、 ｔ＝［（Ｄ−ｄ）／２］・ｔａｎθ なる関係があり、Ｓｉ層の厚さｔを適当に選ぶことによ
って、パターンニングによる制約がある上部開口径Ｄよ
りも小さな下部開口径ｄを得ることができる。
図中θで示す凹部１２の内側面の角度が５４．７°とな
る性質がある。このため、パターンニングにより決まる
凹部１２の上部の開口径をＤ、異方性エッチングの結果
形成される凹部１２の下部（底部）の開口径をｄ、Ｓｉ
層１１ａの厚さをｔとすれば、 ｔ＝［（Ｄ−ｄ）／２］・ｔａｎθ なる関係があり、Ｓｉ層の厚さｔを適当に選ぶことによ
って、パターンニングによる制約がある上部開口径Ｄよ
りも小さな下部開口径ｄを得ることができる。
【００２５】これらの寸法の具体的な例としては、例え
ば、Ｄ＝１μｍ、ｔ＝０．６μｍに設定した場合、ｄは
約０．１５μｍとなる。
ば、Ｄ＝１μｍ、ｔ＝０．６μｍに設定した場合、ｄは
約０．１５μｍとなる。
【００２６】次に図１（ｃ）に示すように、Ｓｉ０2 層
１１ｂをＮＨ4 Ｆ／ＨＦ混合溶液によりエッチングし、
ホール１４を形成する。なお、Ｓｉ０2 層１１ｂの厚さ
は、具体的には、例えば、０．４μｍ程度である。
１１ｂをＮＨ4 Ｆ／ＨＦ混合溶液によりエッチングし、
ホール１４を形成する。なお、Ｓｉ０2 層１１ｂの厚さ
は、具体的には、例えば、０．４μｍ程度である。
【００２７】次に図１（ｄ）に示すように、ＳＯΙ基板
１１を回転させながら、Αｌを斜め方向から真空蒸着
し、Αｌ層１５を形成する。このΑｌ層１５の厚さは、
例えば、０．１μｍ程度である。
１１を回転させながら、Αｌを斜め方向から真空蒸着
し、Αｌ層１５を形成する。このΑｌ層１５の厚さは、
例えば、０．１μｍ程度である。
【００２８】次に図１（ｅ）に示すように、エミッタ材
料であるＭｏを垂直方向からＳＯΙ基板１１に真空蒸着
し、ホール１４の直径がＭｏ層１６の堆積と共に塞がっ
ていくことを利用して、ホール１４内にＭｏを円錐状に
堆積させ、エミッタ１６ａを形成する。
料であるＭｏを垂直方向からＳＯΙ基板１１に真空蒸着
し、ホール１４の直径がＭｏ層１６の堆積と共に塞がっ
ていくことを利用して、ホール１４内にＭｏを円錐状に
堆積させ、エミッタ１６ａを形成する。
【００２９】最後に図１（ｆ）に示すように、Αｌ層１
５を選択的にエッチングし、Ａｌ層１５とももにＡｌ層
１５上のＭｏ層１６も除去することにより、円錐型エミ
ッタ１６ａを形成する。
５を選択的にエッチングし、Ａｌ層１５とももにＡｌ層
１５上のＭｏ層１６も除去することにより、円錐型エミ
ッタ１６ａを形成する。
【００３０】上述した本発明に係わる電界放出型冷陰極
およびその製造方法においては、単結晶の異方性を利用
したエッチングを用いて、フォトリソグラフィーの制約
（上部開口径Ｄ）よりも小さなゲート開口（下部開口径
をｄ）を得るようにしている。すなわち、例えば、フォ
トリソグラフィーにより、精度良く形成できるパターン
の限界が１μｍの場合であれば、Ｓｉ層１１ａの厚さを
０．６μｍとすることにより、その下部開口径をｄを
０．１５μｍとすることができる。
およびその製造方法においては、単結晶の異方性を利用
したエッチングを用いて、フォトリソグラフィーの制約
（上部開口径Ｄ）よりも小さなゲート開口（下部開口径
をｄ）を得るようにしている。すなわち、例えば、フォ
トリソグラフィーにより、精度良く形成できるパターン
の限界が１μｍの場合であれば、Ｓｉ層１１ａの厚さを
０．６μｍとすることにより、その下部開口径をｄを
０．１５μｍとすることができる。
【００３１】このため、従来に比べて、Ｓｉ層１１ａか
らなるゲートと、エミッタ１６ａの距離を小さくでき、
これによって、電界放出開始電圧を低下させることがで
き、その動作電圧を低くすることができる。
らなるゲートと、エミッタ１６ａの距離を小さくでき、
これによって、電界放出開始電圧を低下させることがで
き、その動作電圧を低くすることができる。
【００３２】また、ゲートとして、抵抗率の大きな半導
体単結晶を使用しているため、−部のエミッタが短絡し
ても、その影響が全体に及ばないようにすることができ
る。このような電界放出型冷陰極は、生産性および信頼
性が向上したものとなる。
体単結晶を使用しているため、−部のエミッタが短絡し
ても、その影響が全体に及ばないようにすることができ
る。このような電界放出型冷陰極は、生産性および信頼
性が向上したものとなる。
【００３３】図２は、本発明に係わる電界放出型冷陰極
の製造工程の他の例を示す図である。なお、図１に示し
た例と同一の構成部分には同一の符号を付して重複した
説明は省略する。
の製造工程の他の例を示す図である。なお、図１に示し
た例と同一の構成部分には同一の符号を付して重複した
説明は省略する。
【００３４】この方法では、まず図２（ａ）に示すよう
にｐ型の（１００）結晶方位のＳｉ基板１７に、熱拡散
法やイオン注入法により、ゲート層となるｎ型の不純物
拡散層１８を形成する。
にｐ型の（１００）結晶方位のＳｉ基板１７に、熱拡散
法やイオン注入法により、ゲート層となるｎ型の不純物
拡散層１８を形成する。
【００３５】次に図２（ｂ）に示すように、絶縁層とな
るＳｉ０2 層１３を熱酸化により形成する。このＳｉ０
2 層１３の厚さは例えば０．４μｍに設定し、この時点
でのｎ型の不純物拡散層１８の深さを０．６μｍとなる
ように設定する。
るＳｉ０2 層１３を熱酸化により形成する。このＳｉ０
2 層１３の厚さは例えば０．４μｍに設定し、この時点
でのｎ型の不純物拡散層１８の深さを０．６μｍとなる
ように設定する。
【００３６】次に図２（ｃ）に示すように、Ｓｉ０2 層
１３上にΑｌ層１９を形成する。このΑｌ層１９は次の
静電接着の工程において、接着層として使用し、最終的
には導電層として使用する。
１３上にΑｌ層１９を形成する。このΑｌ層１９は次の
静電接着の工程において、接着層として使用し、最終的
には導電層として使用する。
【００３７】次に図２（ｄ）に示すように、上記Αｌ層
１９とガラス基板２０を静電接着により接合し、次い
で、ｐｎ接合に逆バイアスを印加しながら、ＫＯΗ水溶
液中でＳｉの電気化学エッチングを行い、不純物拡散層
１８のみを残して、Ｓｉ基板１７の他の部分を除去す
る。
１９とガラス基板２０を静電接着により接合し、次い
で、ｐｎ接合に逆バイアスを印加しながら、ＫＯΗ水溶
液中でＳｉの電気化学エッチングを行い、不純物拡散層
１８のみを残して、Ｓｉ基板１７の他の部分を除去す
る。
【００３８】次に図２（ｅ）に示すように凹部１２を形
成する。この工程は、ＫＯΗエッチングのマスクとし
て、Ｓｉ０2 層の代わりに、例えばＣＶＤ法によって形
成したＳｉＮ層等を使用することにより、前述の図１に
示した場合と同様にして形成することができる。
成する。この工程は、ＫＯΗエッチングのマスクとし
て、Ｓｉ０2 層の代わりに、例えばＣＶＤ法によって形
成したＳｉＮ層等を使用することにより、前述の図１に
示した場合と同様にして形成することができる。
【００３９】以下の図２（ｆ）〜（ｉ）の工程は、図１
（ｃ）〜（ｆ）に示した前述の工程と同様である。
（ｃ）〜（ｆ）に示した前述の工程と同様である。
【００４０】この例においても、前述した図１の場合と
同様な効果を得ることができる。また、この例では、構
造基板として、ガラス基板２０を用いることができるた
め複数個のＳｉ基板を１枚のガラス基板に接台すること
により、大面積の電界放出型冷陰極の作製が可能とな
る。
同様な効果を得ることができる。また、この例では、構
造基板として、ガラス基板２０を用いることができるた
め複数個のＳｉ基板を１枚のガラス基板に接台すること
により、大面積の電界放出型冷陰極の作製が可能とな
る。
【００４１】図３に、上記した本発明に係る電界放出型
冷陰極を、平面ディスプレイ装置に適用した例を示す。
同図において、２２ａ、２２ｂは、エミッタラインであ
り、２３は、このエミッタライン２２ａ、２２ｂとΑｌ
層１９との間に形成された絶縁層である。また、２４は
ガラス製の対向基板であり、２５はこの対向基板２４に
形成された透明電極、２６ａ、２６ｂは透明電極２５上
に形成された蛍光体層であり、対向基板２４は、スペー
サ２７を介して、微小間隔を隔てて電界放出型冷陰極ア
レイに対向するよう配設されている。
冷陰極を、平面ディスプレイ装置に適用した例を示す。
同図において、２２ａ、２２ｂは、エミッタラインであ
り、２３は、このエミッタライン２２ａ、２２ｂとΑｌ
層１９との間に形成された絶縁層である。また、２４は
ガラス製の対向基板であり、２５はこの対向基板２４に
形成された透明電極、２６ａ、２６ｂは透明電極２５上
に形成された蛍光体層であり、対向基板２４は、スペー
サ２７を介して、微小間隔を隔てて電界放出型冷陰極ア
レイに対向するよう配設されている。
【００４２】このように構成された平面ディスプレイ装
置では、図中矢印で示すように、透明電極２５をアノー
ドとして作用させることによって、エミッタ１６ａから
蛍光体層２６ａ、２６ｂに電子ビームｅ- を衝突させ、
これによって、蛍光体層２６ａ、２６ｂを発光させて所
望の表示を行う。この際に、本発明によれば、不純物拡
散層１８からなるゲートとエミッタ１６ａの距離を小さ
くできるので、その動作電圧を低くすることができる。
また、−部のエミッタ１６ａが短絡しても、その影響が
全体に及ばないようにすることができるので、生産性お
よび信頼性の向上を図ることができる。
置では、図中矢印で示すように、透明電極２５をアノー
ドとして作用させることによって、エミッタ１６ａから
蛍光体層２６ａ、２６ｂに電子ビームｅ- を衝突させ、
これによって、蛍光体層２６ａ、２６ｂを発光させて所
望の表示を行う。この際に、本発明によれば、不純物拡
散層１８からなるゲートとエミッタ１６ａの距離を小さ
くできるので、その動作電圧を低くすることができる。
また、−部のエミッタ１６ａが短絡しても、その影響が
全体に及ばないようにすることができるので、生産性お
よび信頼性の向上を図ることができる。
【００４３】なお、上述した例では、正方形開口のパタ
ーンニングから始めて、円錐状のエミッタを作製した
が、長方形開口のパターンニングから始めて、くさび状
のエミッタを作製することも可能である。このようなく
さび状のエミッタは電界放出面積が大きいため、大きな
電流が得られる可能性を有している。
ーンニングから始めて、円錐状のエミッタを作製した
が、長方形開口のパターンニングから始めて、くさび状
のエミッタを作製することも可能である。このようなく
さび状のエミッタは電界放出面積が大きいため、大きな
電流が得られる可能性を有している。
【００４４】また、上述した例においては、Ｓｉ単結晶
よりなるゲート層の場合について説明したが、上部開口
よりも小さな下部開口を得ることのできる異方性エッチ
ングが可能な材料であれば、Ｓｉ単結晶に限らず、他の
材料も同様にして利用することができる。
よりなるゲート層の場合について説明したが、上部開口
よりも小さな下部開口を得ることのできる異方性エッチ
ングが可能な材料であれば、Ｓｉ単結晶に限らず、他の
材料も同様にして利用することができる。
【００４５】以上の説明は例にすぎず、その他、この発
明を逸脱しない範囲で変形しても実施可能であることは
言うまでもない。
明を逸脱しない範囲で変形しても実施可能であることは
言うまでもない。
【００４６】
【発明の効果】以上詳述したように、本発明によれば、
単結晶の異方性を利用したエッチングを用いて、フォト
リソグラフィーの制約よりも小さなゲート開口を作製で
きるため、ゲートとエミッタの距離を小さくし、動作電
圧を低くすることができる。また、ゲートとして、抵抗
率の大きな半導体単結晶を使用できるため、−部のエミ
ッタが短絡しても、影響が全体に及ばないようにするこ
とができるため、生産性および信頼性を向上させること
ができる。
単結晶の異方性を利用したエッチングを用いて、フォト
リソグラフィーの制約よりも小さなゲート開口を作製で
きるため、ゲートとエミッタの距離を小さくし、動作電
圧を低くすることができる。また、ゲートとして、抵抗
率の大きな半導体単結晶を使用できるため、−部のエミ
ッタが短絡しても、影響が全体に及ばないようにするこ
とができるため、生産性および信頼性を向上させること
ができる。
【図１】本発明に係る実施の形態を説明するための図。
【図２】本発明に係る他の実施の形態を説明するための
図。
図。
【図３】本発明に係る他の実施の形態を説明するための
図。
図。
【図４】従来の電界放出型冷陰極の製造方法を説明する
ための図。
ための図。
１１………ＳＯＩ基板 １１ａ……Ｓｉ層 １１ｂ……Ｓｉ０2 層（絶縁層） １２………凹部 １４………ホール １５………Αｌ層（犠牲層） １６………Ｍｏ層 １６ａ……エミッタ
Claims (3)
- 【請求項１】 導電層が形成された構造基板と、 前記導電層上に先端を尖らせて形成されたエミッタ材料
製凸部と、 前記エミッタ材料製凸部の周囲を囲む絶縁層と、 前記絶縁層を覆うように配設され、前記エミッタ材料製
凸部の先端方向に、下部開口径が上部開口径より小さく
なるよう形成されたな開口部を有する単結晶よりなるゲ
ート層とを具備したことを特徴とする電界放出型冷陰
極。 - 【請求項２】 請求項１記載の電界放出型冷陰極におい
て、 前記構造基板と、前記絶縁層と、前記ゲート層が、ＳＯ
Ｉ基板から構成されたことを特徴とする電界放出型冷陰
極。 - 【請求項３】少くとも導電層と絶縁層と単結晶層とが、
基板面側からこの順で形成された構造基板を形成する工
程と、 フオトリソグラフイーによるパターンニングと、単結晶
の異方性を利用して、前記単結晶層に、前記絶縁層に達
する下部開口径が上部開口径より小さい凹部をエッチン
グにより形成する工程と、 前記凹部の下部開口を通じて前記絶縁層をエッチングし
前記絶縁層にホールを形成する工程と、 前記構造基板を回転させながら犠牲層を斜め方向から成
膜する工程と、 エミッタ材料を垂直方向から成膜し前記ホール内に先端
を尖らせて堆積させる工程と、 前記犠牲層を選択的にエッチングし前記ホール内を除き
不要な前記エミッタ材料を除去する工程とを具備したこ
とを特徴とする電界放出型冷陰極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21487795A JPH0963464A (ja) | 1995-08-23 | 1995-08-23 | 電界放出型冷陰極およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21487795A JPH0963464A (ja) | 1995-08-23 | 1995-08-23 | 電界放出型冷陰極およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0963464A true JPH0963464A (ja) | 1997-03-07 |
Family
ID=16663053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21487795A Withdrawn JPH0963464A (ja) | 1995-08-23 | 1995-08-23 | 電界放出型冷陰極およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0963464A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607044B1 (ko) * | 2004-10-11 | 2006-08-01 | 한국과학기술원 | 실리콘의 오리엔테이션에 따른 비등방성 식각을 이용한 수평형 전계 방출소자 및 제조방법 |
| KR20170067882A (ko) * | 2014-10-14 | 2017-06-16 | 어플라이드 머티어리얼스, 인코포레이티드 | 키트 수명을 개선하기 위한 고 압축 응력 막 증착을 위한 장치 |
-
1995
- 1995-08-23 JP JP21487795A patent/JPH0963464A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100607044B1 (ko) * | 2004-10-11 | 2006-08-01 | 한국과학기술원 | 실리콘의 오리엔테이션에 따른 비등방성 식각을 이용한 수평형 전계 방출소자 및 제조방법 |
| KR20170067882A (ko) * | 2014-10-14 | 2017-06-16 | 어플라이드 머티어리얼스, 인코포레이티드 | 키트 수명을 개선하기 위한 고 압축 응력 막 증착을 위한 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7504767B2 (en) | Electrode structures, display devices containing the same | |
| KR0159805B1 (ko) | 저전압구동형 전계방출어레이의 제조방법 | |
| KR100300193B1 (ko) | 절연층상에 형성된 실리콘(soi)기판상의 전계방출어레이(fea)제조방법 | |
| JP3195547B2 (ja) | 真空封止電界放出型電子源装置及びその製造方法 | |
| JP2969081B2 (ja) | 水平電界効果を有する電子放出素子及びその製造方法 | |
| JPH0963464A (ja) | 電界放出型冷陰極およびその製造方法 | |
| JPH03225721A (ja) | 電界電子放出素子およびその製造方法 | |
| JPH06111713A (ja) | 電子放出素子 | |
| JPH06111712A (ja) | 電界放出陰極およびその製法 | |
| KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
| JP3086445B2 (ja) | 電界放出素子の形成方法 | |
| KR950008757B1 (ko) | 전계전자방출소자 및 그의 제조방법 | |
| KR100577780B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR100569269B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR0136686B1 (ko) | 실리콘 필드 에미터 및 그 제조방법 | |
| JPH04284325A (ja) | 電界放出型陰極装置 | |
| JPH1167057A (ja) | 微小冷陰極 | |
| KR940011723B1 (ko) | Fed의 제조방법 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| KR100279749B1 (ko) | 게이트와 에미터를 초근접시킨 전계방출 어레이의 제조방법 | |
| JPH0817332A (ja) | 電界放射型電子素子およびその製造方法 | |
| KR100262199B1 (ko) | 전계방출 캐소드 및 이의 제조방법 | |
| KR100292829B1 (ko) | 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법 | |
| JP3625297B2 (ja) | 微小真空管およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |