JPH03225721A - 電界電子放出素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［Ｍ楽土の利用分野］ 本発明は発光型表示装置、光プリンタヘッド、多極電子
装置、Ｘ線発生装置などに利用される電子源のうち、電
界効果により電子放出される電界電子放出素子の構造お
よびその製造方法に関する。

［従来の技術］ 従来の電界電子放出素子およびその製造方法は、スピン
ド（Ｃ０Ａ、５ｐｉｎｄｔ）らがジャーナル・オブ・ア
プライド・フィジックス（Ｊ、Ａ、Ｐ、　）、ｖｏｌ、
４７、Ｎｏ、　１２　（１９７６）に発表したものが知
られている。

第３図は従来のスピンド型電界電子放出素子の概略断面
図である。この電界電子放出素子は低抵抗のシリコン（
Ｓｉ）基板３０１の表面に積層された絶縁層３０３とゲ
ート電極３０４と、これらのもつ開口の内部でＳｉ基板
３０１の表面に形成された突起形状のカソード電極３０
２より構成される。絶縁層３０３３よびゲート電極３０
４の膜厚はそれぞれ１．５μｍおよび０．　４μｍであ
り、ゲート電極３０４の間口径は１．５μｍ、カソード
電極３０２の高さは約１．　９μｍである。

この電界電子放出素子の製造方法は、まずＳｉ基板３０
１表面に二酸化シリコン（ＳｉＯ２）膜よりなる絶縁層
３０３とモリブデン（ＭＯ）よりなるゲート電極３０４
をスパッタ法により積層した後、ゲート電極３０３４お
よび絶縁層３０３にフォトエツチング法によりゲート電
極開口３０４ａおよび絶縁層開口３０３ａを設ける。そ
の後全面にＭｏをスパッタ法により堆積させ、それぞれ
の開口を利用してＳｉ基板３０１の表面に自己整合的に
突起形状のカソード電極３０２を形成する。

最後にゲート電極３０４表面の不要なＭＯを電解エツチ
ングによって除去し製造プロセスを完了する。

［発明が解決しようとする課題］ しかし、前述した従来技術の電界電子放出素子およびそ
の製造方法には以下に列記するいくつかの問題点があっ
た。すなわち、 ■　面積の大きな平面基板の全面にカソード電極を形成
する場合、スパッタ法あるいは蒸着法などは線源から平
面基板を見たとき仰角をもち、平面基板の中心付近と周
辺付近とでは平面基板面に対する粒子の飛程角度が異な
る。このため、製造されたカソード電極の錘軸と平面基
板面とのなす角度は面内分布をもち、カソード電極とゲ
ート電極との距離に依存した電界電子放出素子の放出閾
値電圧や電流密度に分布が生じていた。

■　また、カソード電極を形成する工程のなかで、ＭＯ
のスパッタ工程後に行われる電解エツチング工程におい
て、不要なＭｏと同時にカソード電極がエツチングされ
てしまい、このため、カソード電極の形状維持が難しく
、その製造歩留りの低下を招いていた。

そこで本発明は前述した従来技術の問題点を克服するた
めのもので、その目的とするところは、大面積の平面基
板においても均一に歩留り高くカソード電極を形成でき
る電界電子放出素子およびその製造方法を捉供するとこ
ろにある。

［課題を解決するための手段］ 本発明の電界電子放出素子は、 平方基板と、該平面基板の表面に設けた突起形状のカソ
ード電極と、前記平面基板の表面に設けた絶縁層であっ
て前記カソード電極の近傍で開口された絶縁層と、該絶
縁層の表面に設けたゲート電極であって前記カソード電
極の近傍で開口されたゲート電極とを有する電界電子放
出素子において、前記絶縁層はその材料成分に前記カソ
ード電極の材料成分と、前記カソード電極の材料成分を
絶縁性材料に変換する絶縁性不純物成分とを少なくも含
有する絶縁層であることを特徴とする。

本発明の電界電子放出素子の製造方法は、平面基板表面
のカソード電極形成位置に拡散マスクを形成する第一工
程と、前記平面基板表面に絶縁性不純物を拡散し絶縁層
およびカソード電極を形成する第二工程と、前記絶縁層
の表面にゲート電極層を形成する第三工程と、前記カソ
ード電極位置に自己整合して前記ゲート電極層を開口し
ゲート電極を形成する第四工程と、前記カソード電極近
傍の絶縁層を開口する第五工程と、を少なくも含むこと
を特徴とし、 また、前記第−工程は逆テーパ形状もしくは庇形状を有
する拡散マスクを形成する工程であって、かつ、前記第
三工程は方向性粒子堆積法にてゲート電極層を形成する
工程であって、かつ、前記第四工程は前記拡散マスクを
除去し前記ゲート電極層を開口する工程であることを特
徴とし、さらに、前記カソード電極の表面をドライエツ
チングする第六工程を含むことを特徴とする。

［実施例コ 本発明の電界電子放出素子およびその製造方法を実施例
に基づきさらに詳述する。

〈実施例１〉 本実施例ではＳｉ単結晶基板の熱酸化法によってつくら
れる電界電子放出素子とその製造方法について述べる。

まず電界電子放出素子の構造について説明する。

第１図（ａ）および（ｂ）は本実施例の電界電子放出素
子の概略平面図およびＡ−Ａ’線に沿った概略断面図で
ある。この電界電子放出素子はＳｉ単結晶基板よりなる
平面基板１と、平面基板１の表面に形成された突起形状
のカソード電極２と、カソード電極２の近傍で開口され
平面基板１の表面に形成された絶縁層・３と、カソード
電極２の近傍で開口され絶縁層３の表面に形成されたゲ
ート電極４より構成される。平面基板１はｎ型伝導体で
キャリア温度が１　ｘ　１０”Ｃｍ−”の（１００）面
を有するＳｉ単結晶基板である。カソード電極２は平面
基板１と一体化した同一のｎ型Ｓｉ単結晶基板からなり
、高さ約２４０ＯＡで概ね円錐形状を有する。またカソ
ード電極２の突起先端２ａはその曲率半径が１００ＯＡ
以下で鋭角である。

絶縁層３は平面基板１の表面を熱酸化してつくられる二
酸化５ｉ０２材料よりなる。すなわち、絶縁層３はカソ
ード電極２の材料であるＳｉと、そのＳｉを５ｉ０２絶
縁性材料に変換する絶縁性不純物成分である酸素（０）
を含む。絶縁層３の膜厚は５０００人、直流耐圧は約８
　Ｍ　Ｖ　／　ｃ　ｍである。ゲート電極４は膜厚が１
００ＯＡのＭｏ薄膜である。カソード電極２の上部のゲ
ート電極４には直径が約４０００Ａで、その中心軸がカ
ソード電極２の錘軸５に一致する円形のゲート電極間口
４ａが設けられている。またゲート電極４は開口部付近
でカソード電極２の方向に折り曲げられた構造をもつ、
ゲート電極開口４ａの下部の絶縁層３にはカソード電極
２が露出するように絶縁層開口３ａが設けられている。

突起先端２ａは絶縁層３の平坦部分で概略規定される絶
縁層仮想面Ｂ−Ｂ”　およびゲート電極開口４ａの周辺
で概略規定されるゲート電極開口仮想面Ｃ−Ｃ’　より
は平面基板１の側に位置する。突起先端２ａとゲート電
極４の最短距離は約２７０ＯＡである。

つぎに、この電界電子放出素子の製造方法について説明
する。第２図（ａ）乃至（ｅ）は製造方法の各主要工程
終了後における平面基板の概略断面図である。

まず第一工程では厚さ７００μｍ、６インチφのｎ型Ｓ
ｉ単結晶基板よりなる平面基板１のカソード電極形成位
置にシリコン窒化ＩＩＩ　（ｓ　１３Ｎｊ膜）よりなる
拡散マスク６を形成する。５ｉ３Ｎ−膜は熱ＣＶ　Ｄ　
（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｕｒ　Ｄｅｐｏｓｉｔｉ
ｏｎ）法によって堆積され、３０００Ａの膜厚である。

これをフォトエツチング法で加工し、直径が約５０００
Ａの円錐台形状の拡散マスク６を形成する。拡散マスク
６はその壁面が平面基板１面に対して９０度以下の類テ
ーバ形状を有する（第２図（ａ））。

なお、拡散マスク６は円錐台形状以外の形状、例えば角
錘台や楕円錐台形状であってもよい。

つぎに第二工程では熱酸化法を利用し、平面基板１の表
面のうち、拡散マスク６の存在しない領域には絶縁性不
純物である酸素（０）を熱拡散してＳｉＯ２絶縁層３を
形成し、拡散マスク６の存在する領域にはカソード電極
２を形成する。拡散マスク６は表面からの酸素の浸入を
防止するため、拡散マスク６の存在しない領域では平面
基板１の表面から垂直方向に酸化が進むが、拡散マスク
６の存在する領域では垂直方向へは酸化が進まない。

しかし熱酸化法においては拡散マスク６の端部より横方
向に酸化が進むため、拡散マスク６の下部に拡散マスク
６に自己整合した円錐形状のＳｉ突起を残すようにＳｉ
Ｏ２膜が形成される。この残されたＳｉ突起がカソード
電極２である。基板温度を１１００℃にして３０分間の
水蒸気酸化を行ったとき、平面基板１の表面には膜厚５
０００人のＳｉＯ２絶縁層３が形成され、拡散マスク６
の下部には高さ２４０ＯＡ、低面の直径的５０００Ａの
円錐形状のＳｉよりなるカソード電極２が形成された。

拡散マスク６はその周囲が５ｉＯｐ層に押し上げられて
凹状に湾曲し、また、その表面には５ｉＯＮ膜が形成さ
れた（第２図（ｂ））。

つぎに第三工程ではスパッタ法によって絶縁層３の表面
にＭＯよりなるゲート電極層４”を形成する。ゲート電
極層４°の膜厚は絶縁層３や拡散マスクの表面で２００
ＯＡであり、拡散マスク６の壁面で約８００人であった
（第２図（Ｃ））。

つぎに第四工程ではカソード電極２に自己整合したゲー
ト電極開口４ａを形成する。まず、拡散マスク６の壁面
を露出させるためにドライエツチング法によってＭＯの
表面を１０００人だけ部分除去する。このとき、拡散マ
スク６の壁面にあるＭｏは完全に除去され、拡散マスク
６および絶縁層３の表興には１００ＯＡのゲート電極層
４゛が残る。つぎに、露出した拡散マスク６の壁面から
熱燐酸液でこれをエツチング除去する。このとき拡散マ
スク６の表面にあるＭＯもリフトオフ除去される。これ
によってカソード電極２に自己整合したゲート電極開口
４ａを有するゲート電極４が形成された。ゲート電極間
口４ａの開口直径は約４００ＯＡである（第２図（ｄ）
）。

最後の第五工程では絶縁層３を開口して、カソード電極
２を露出させる。ＨＦバッファ液はＭＯやＳｉは溶かさ
ず、ＳｉＯ２は溶かすため、これを用いてゲート電極開
口４ａ領域に露出した絶縁層３をエツチング除去し、絶
縁層開口３ａを設けてカソード電極２を露出させる（第
２図（ｅ））。

このような製造方法によって製造された電界電子放出素
子は、カソード電極２とゲート電極４の最短距離が約２
７００人であり、このばらつきは６インチφの平面基板
１で±２％以内と非常に小さく良好であった。このばら
つきの程度は拡散マスク６の下部の横方向の酸化速度の
ばらつきを反映しており、熱酸化時の基板温度を均一に
することでさらに小さくできる。

このように製造した電界電子放出素子の電気特性を高真
空中（１ｘ　１０−’Ｔｏｒｒ以下）で測定した。

その結果、−素子当りのカソード電流Ｉｋがｌｋ＝１μ
Ａとなるゲート電圧Ｖｇｋを閾値電圧ｖｔｈとすると、
本実施例のものはｖｔｈ＝ｓｏｖであった。

また、そのばらつきは±５％以内であった。閾値電圧の
ばらつきはカソード電極２の表面状態に依存しており、
真空中でその表面をクリーニングすることなどによって
さらに改善される。閾値電圧を下げるにはカソード電極
２とゲート電極４の距離をより短くすればよい。これに
は絶縁層３の膜厚を薄くする方法が考えられるが、この
ほかに、製造方法において第三工程のゲート電極層４゛
の形成の前ｔこ１．拡散マスク６０表面に形成されてい
る５ｉＯＮ膜をエツチング除去することで拡散マスク６
の直径を小さくし、ゲート電極開口４ａの開口径を小さ
くする方法が効果的である。

なお絶縁層３の材料としてＳｉＯ２を用いたが、本発明
はこれに限定されるものでなく、たとえば窒素（Ｎ）を
拡散した窒化シリコン（ＳｉＮ、）や酸化窒化シリコン
゛（ＳｉＯＮ）なども利用できる。絶縁層の形成方法と
して熱酸化法を用いたが、本発明はこれに限らず、イオ
ン注入法や陽極酸化法による絶縁性不純物成分の拡散法
が適用できることは言うまでもない。

また絶縁層の材料に５ｉ０２などの絶縁体を取り上げた
が、本発明はこれに限るものではない。

すなわち、例えば、平面基板１にｐ型Ｓｉ単結晶基板を
用い、その表面に設けたｎ型Ｓｉ層との間に形成される
ｐ−ｎ接合空乏層を絶縁層としてもよい、このときカソ
ード電極はｐ型Ｓｉであり、絶縁層はそれに絶縁性不純
物成分として、例えばリン（Ｐ）を含む、ｐ型Ｓｉ単結
晶基板の不純物温度が１ｘｌＯ”ｃｍ−”のとき、ｐ−
ｎ接合空乏層の逆バイアス降伏電圧は約３００ｖであっ
て、このとき、電界電子放出素子の絶縁層として十分の
耐圧を有する０表面に設けたｎ型Ｓｉ［をゲート電極と
して使用してもよい、また、５ｉ０２＆！との積層轡造
にして絶縁層を構成してもよい。

またゲート電極４の材料として、Ｍｏのほかにチタン（
Ｔｉ）、クロム（Ｃｒ）、アルミニウム（Ａ１）などの
金属やシリサイド、半導体などが利用できる。

また本実施例では平面基板１にｎ型Ｓｉ単結晶基板を用
いたが、これに限定されず、ｐ型Ｓｉ単結晶基板や、ゲ
ルマニウム基板、ガリウム砒素基板などの半導体基板や
Ａｌ基板などの金属基板などが適用できる。

〈実施例２〉 本実施例では電界電子放出素子の製造に用いる拡散マス
クとして、逆テーバ形状のものもしくは庇形状のものを
利用する製造方法について述べる。

第４図（ａ・）乃至（ｄ）は逆テーバ形状を有する拡散
マスクを利用した電界電子放出素子の製造方法の各主要
工程終了後における平面基板の概略断面図である。

まず、第一工程では平面基板１の表面に逆テーパ形状の
拡散マスク６を形成する。拡散マスク６は平面基板１の
表面に熱ＣＶＤ法で堆積した膜厚５０００人のＳｉ○２
′膜をフォトエツチング法で逆テーパ形状に加工したも
ので、平面基板１に接する下面の直径が０．　５μｍ、
それと反対側の上面の直径が１．５μｍの逆円離合形状
を有する。

熱ＣＶＤ法で堆積した５ｉＯｚ膜は平面基板ｌとの密着
強度が低く、レジストとの密着強度を高くした状態でＨ
Ｆ系の湿式エツチングを行うと、平面基板１との界面で
のエツチングが早く進行し、逆テーバ形状の拡散マスク
６が形成される（第４図（ａ））。

つぎに第二工程では実施例１の第二工程と同様にして絶
縁層３を形成する（第４図（ｂ））。

つぎに第三工程では方向性粒子堆積法によってゲート電
極層４゛を形成する。方向性粒子堆積法は平面基板ｌの
表面に対して概ね垂直方向より粒子を飛ばし、ゲート電
極層４”を堆積させる方法である。この方法を用いると
逆テーパ形状を有する拡散マスク６の庇効果によって拡
散マスク６の壁面には粒子は堆積せず、拡散マスク６の
表面と絶縁層３の表面との間でゲート電極層４′は分断
される０本実施例では方向性粒子堆積法として電子ビー
ム蒸着法を用い、ＭＯ粒子を１０００人の膜厚に堆積さ
せてゲート電極層４“を形成した（第４図（ｃ））、　
　方向性粒子堆積法としては蒸着法以外にスパッタ法や
ＥＣＲプラズマ堆積法などが適用できる。

つぎに第四工程および第三工程ではカソード電極２に自
己整合させてゲート電極間口４ａおよび絶縁層開口３ａ
を連続的に形成する。平面基板１をＨＦバッファ液に浸
漬し拡散マスク６とカソード電極２の近傍の絶縁層３を
連続してエツチング除去しカソード電極２を露出させる
。このとき拡散マスク６の表面のＭＯもリフトオフ除去
される（第４図（ｄ））。

本実施例による製造方法は方向性粒子堆積法の適用で拡
散マスク６の壁面は露出しており、実施例１の第三工程
で行ったＭｏの表面を部分除去して壁面を露出する工程
は不要であり、また拡散マスク６と絶縁層３は同材料で
あるため、ゲート電極間口４ａと絶縁層間口３ａを同一
手段で連続して形成できるという優れた特長を有する。

本実施例では拡散マスク６としてＳｉＯ２材料よりなる
逆テーパ形状のものを利用したが、この弛に多層膜で構
成された庇形状のものなどが利用できる。第５図（ａ）
および（ｂ）は多層膜よりなる二種類の拡散マスクの概
略断面図である。拡散マスク６を構成する多層膜は平面
基板１の表面から順に第−ＳｉＯ２膜６　ａ、　　Ｓ　
ｉ３Ｎ、膜６ｂ、および第二ＳｉＯ２膜６ｃである。第
二ＳｉＯ２膜６Ｃは第５図（ａ）のものが逆テーパ形状
で、第５図（ｂ）のものが順テーパ形状であるが、いず
れもその下部の第−ＳｉＯ２膜６ａやＳ−Ｌ：ＩＮＪ膜
６ｂに比べ横に突き出た構造であって庇効果を有するこ
とが重要である。Ｓｉ３Ｎ＊膜６ｂは絶縁性不純物の透
過防止作用があり、第−ＳｉＯ２膜６ａはＳ　ｌ　ｓＮ
　４膜６ｂの応力緩和作用がある。

〈実施例３〉− 本実施例ではカソード電極をより高くし、突起先端をゲ
ート電極により近づけた電界電子放出素子とその製造方
法について述べる。

第６図（ａ）乃至（ｅ）は本実施例の電界電子放出素子
の製造方法の各主要工程終了後における平面基板の概略
断面図である。

まず第一工程では平面基板１の表面のカソード電極形成
位置に拡散マスク６を形成し、平面基板１の拡散マスク
６の下部に台座１ａを形成する。

拡散マスク６は平面が正方形、断面が逆テーバ形状の逆
角錘台形状を有し、平面基板ｌと接する下面は一辺が５
０００人の正方形であり、その辺の方向はＳｉ単結晶基
板の＜１１０＞方向に一致している。拡散マスク６の製
造方法は実施例２の第一工程と同様である（第６図（ａ
））、　　台座１ａは高さが３５００人、上面の一辺が
約５０００Ａの角睡台形状であり、拡散マスク６をエツ
チングマスクとしてＳｉ単結晶基板の異方性エツチング
法によって形成した（第６図（ｂ））、　　異方性エツ
チング法としてエチレンジアミン・ピロカテコール・水
の混合エツチング液を用いるＥＰＷ法を利用した。この
ほかにＫＯＨ法あるいはドライエツチング法などが適用
・できる、異方性エツチング法で形成された台座１ａは
平面基板ｌの表面に対して約５５度の角度をなす（１１
１）面の壁面を４面有する。

つづく第二工程乃至第五工程は実施例２の第二工程乃至
第五工程と同様である（第６図（Ｃ）乃至（ｅ））。

第７図（ａ）および（ｂ）は本実施例の電界電子放出素
子の概略平面図およびＤ−Ｄ’線に沿った概略断面図で
ある。平面基板１の表面に形成されたカソード電極２は
高さが約６０００人、断面の頂角（θ）が約７０度の概
ね正四角錘形状を有し、その錘軸５は概ね正方形状を有
するゲート電極開口４ａの中心を通る。平面部における
絶縁層３の膜厚ｌよ約５００ＯＡ、　　ゲート電極４の
膜厚は約１０００人である。従って、突起先端２ａは絶
縁層３の平面部で概略規定される絶縁層仮想面Ｅ−Ｅ”
よりは上に位置し、ゲート電極開口４ａの周辺で概略規
定されるゲート電極開口仮想面Ｆ−Ｆ′よりは下に位置
する。突起先端２ａとゲート電極４との間の最短距離は
約２５０ＯＡである。

この電界電子放出素子は実施例１もしくは実施例２のも
のに比べ、突起先端２ａがゲート電極４により近づいた
構造である。これは台座１ａを用いることによって突起
先端２ａ付近のＳｉＯ２膜の盛り上がり量が低減したこ
とによる１本実施例で述べた電界電子放出素子の閾値電
圧はＶｇｋ＝７０Ｖ　（Ｉｋ　＝１μＡ）であった。

〈実施例４〉 本実施例では絶縁性基板とその表面に設けられた導電性
薄膜とからなる平面基板を利用した電界電子放出素子と
その製造方法について述べる。

第８図は絶、縁付基板をもつ電界電子放出素子の概略断
面図である。この電界電子放出素子は透明な石英基板１
ｂとその表面に形成された導電性のｎ型多結晶Ｓｉ薄膜
１ｃからなる平面基板１と、Ｓｉ薄膜１ｃの表面に一体
的に同材料で形成されたカソード電極２と、Ｓｉ薄［１
ｃの表面に形成されカソード電極２の近傍で開口された
ＳｉＯ２膜よりなる絶縁層３と、°絶縁層３の表面に形
成されカソード電極２の近傍で開口されたゲート電極４
から構成される。Ｓｉ薄膜１ｃは電子濃度が約１ｘｌＯ
”ｃｍ−”　　比抵抗が約０．０３Ω・Ｃｍであり、そ
の膜厚はカソード電極２の存在しない平坦部で約５００
ＯＡである。カソード電極２は高さが約２００　ＯＡの
概ね円錐形状で、突起先端２ａの曲率半径は２０００Ａ
以下である。絶縁層３は膜厚が約５５００人で、Ｓｉ薄
膜１ｃに絶縁性不純物である酸素を熱拡散して形成した
ものである。ゲート電極４は膜厚１０００人のＭｏ薄膜
よりなり、ゲート電極開口４ａは直径的５５００Ａの円
形でカソード電極２に自己整合的に形成されている。

この電界電子放出素子の製造方法は、平面基板１の準備
工程と熱酸化条件を除き、実施例２で述べた製造方法と
同様である。平面基板１の準備工程は厚さ１．１ｍｍ、
直怪６インチφの石英基板１ｂの表面にｎ型のＳｉ薄膜
１ｃを形成し、平面基板１を準備する工程である。Ｓｉ
薄膜１ｃは減圧ＣＶＤ法によって堆積された膜厚が５ｏ
ｏｏ人のノンドープ多結晶Ｓｉ薄膜にリン（Ｐ）を熱拡
散して低抵抗化したものである。また、第二工程の熱酸
化条件は基板温度が１１００”Ｃ１酸化時間が２０分で
水蒸気酸化である。多結晶Ｓｉ薄膜は単結晶Ｓｉ基板に
比べて酸化速度が速いため酸化時間が短い。

なおＳｉ薄膜１ｃは配線にも利用できる。この場合、熱
酸化工程の前にＳｉ薄膜１ｃをエツチングし分離してお
けば、第二工程の絶縁層を形成する際に、配線も絶縁層
に覆われ配線の絶縁分離に都合がよい、絶縁性基板に透
明なものを用いると、平面基板１はＳｉ薄膜１ｃやゲー
ト電極４の存在しない領域は２透明である。したがって
、本実施例の電界電子放出素子を利用して発光型表示装
置を構成した場合、平面基板１の方向より蛍光層の発光
を認識できるので明るい表示装置が実現できる。

本実施例では導電性薄膜としてＳｉ薄膜を、絶縁層とし
てＳｉＯ２膜を用いたが、この組合せに限らず、例えば
第１表のような組合せのものが適用できる。

第１表 ここで、Ａｌ２Ｏ３やＴａ２０５はＡ１やＴａに陽極酸
化法によって絶縁性不純物である酸素を拡散して形成し
てもよい。また、石英基板１ｂの他、製造方法に耐えら
れる平面性基板であれば種類は問わず利用できる。

本実施例の製造方法に実施例３を適用し、台座を導電性
薄膜に形成して、突起先端をゲート電極により近づける
ことも容易である。

〈実施例５〉 本実施例ではカソード電極のおもに突起先端をシャープ
化する電界電子放出素子の製造方法について述べる０本
実施例は前述した実施例１乃至４の電界電子放出素子に
適用されるのはもちろんであるが、これ以外の突起状カ
ソード電極をもつ電界電子放出素子にも適用可能である
。

第９図（ａ）乃至（ｃ）は本実施例の第六工程前後にお
ける平面基板の概略断面図である。第六工程は第五工程
までに製造された電界電子放出素子のカソード電極をド
ライエツチング技術によってシャープ化する工程である
。第五工程終了後のカソード電極２は不純物の界面に沿
った拡散などに起因して曲率半径が数１０００人と大き
くなる場合がある（第９図（ａ））。このような電界電
子放出素子は闇値電圧が非常に大きく電気特性が良好で
はない、そこで突起先端２ａの曲率半伊を小さくし電気
特性を向上させるために、第六工程でカソード電極２に
ビーム状のエツチングガス７を照射し、おもにカソード
電極２の側面をエツチング除去して突起先端２ａをシャ
ープ化するのである（第９図（ｂ））、　　カソード電
極２がＳｉ材料のとき、エツチング・ガス７としてプラ
ズマ状態のフロン（ＣＦａ）を用い、化学的にエツチン
グを行った。この他に加速粒子でスパッタする物理的エ
ツチングも有効である。Ｓｉ材料以外のものであっても
これらの方法は有効である。シャープ化された電界電子
放出素子はカソード電極２の周辺の平面基板１が挾られ
、突起先端２ａがゲート電極４より１．５倍はど遠くな
るものの、その曲率半径は５００Å以下となり、カソー
ド電極２のシャープ化が実現できた（第９図（Ｃ））。

本実施例に従ってシャープ化されたカソード電極を有す
る電界電子放出素子は閾値電圧がＶｇｋ＝５５Ｖ　（Ｉ
ｋ　＝１μＡ）　であり、シャープ化する以前のものに
比べ約３０％閾値電圧が低下した。

閾値電圧を下げる方法として、■ゲート電極とカソード
電極との距離を小さくする方法、■突起先端の曲率半径
を小さくする方法があるが、この他に、カソード電極の
仕事関数を小さくする方法も非常に有効である。バリウ
ム（Ｂａ）、セシウム（Ｃｓ）、トリウム（Ｔｈ）、酸
化バリウム（Ｂａｄ）、酸化トリウム（ＴｈＯ２）など
の仕事関数の小さな材料の薄膜を突起先端付近に形成す
ればよい、第１０図はカソード電極２の突起先端２ａに
Ｂａ薄膜８を形成した電界電子放出素子の概略断面図で
ある。この電界電子放出素子の閾値電圧はＶｇｋ＝４０
Ｖ　（Ｉｋ　＝１μＡ）　であった。

Ｂａ薄膜８の存在でカソード電極２とゲート電極４の距
離が小さくなり、この効果によっても閾値電圧が低下す
る。

〈実施例６〉 本実施例では電界電子放出素子を利用した多極電子装置
につしンて述べる。

第１１図（ａ−）および（ｂ）は縦型三極装置の概略平
面図およびＧ−Ｇ’線に沿った概略断面図である。三極
装置はカソード電極、ゲート電極、およびアノード電極
という３つの電極を真空中に有した真空トランジスタで
あって、各電極の電位によって電子電流を制御する電子
装置である。縦型三極装置はカソード電極２およびゲー
ト電極４からなる電界電子放出・素子を有する平面基板
１とアノード電極９を表面に有する対向基板１０とをカ
ソード電極２とアノード電極９が向かい合うように挟持
体１１を介して配置し、これらの中間に真空層１２を保
持した構造である。電界電子放出素子は実施例３に基づ
いて製造し、４個を並列にしてゲート電極４を共用した
。対向基板１０は平面ガラス基板であって、その熱膨張
係数が平面基板１のそれに１０％以内の誤差で一致する
ものとした。アノード電極９はＷ材料よりなる。挟持体
１１は対向基板１０と同じ材質で、電界電子放出素子を
囲んで形成し、それぞれの基板とフリットガラスを使用
して接着し封止した。真空層１２は光加熱によって蒸発
させたＢ　ａ　Ａ　Ｉ　Ｊゲッタリング材料によってｌ
Ｘｌ０−’Ｔｏｒｒ以下の真空度に維持されている。そ
れぞれの電極から外部電子回路への取り出しはカソード
端子１ｄ、ゲート端子４ｂ、およびアノード端子９ａを
用いた。この縦型三極装置はカソード電極２とゲート電
極４との距＠　（Ｇ−に開路Ｍ）が２５００人、カソー
ド電極２とアノード電極９との距離（Ａ−に間距離）が
５０μｍである。また真空層１２の大きさは縦２００μ
ｍ、横２００μｍ、厚さ５０μｍである。

第１２図（ａ）および（ｂ）は横型二極装置の概略平面
図および１（−）（’線に沿った概略断面図である。横
型三極装置は電界電子放出素子とアノード電極９を平面
基板１の表面に横に並べた構造であって、アノード電極
９とゲート電極４が同層で形成される点が縦型三極装置
と異なる。そのほかの構造は第１１図に示した構造と同
様である。

前述した縦型三極装置の電圧・電流（Ｖ−Ｉ　）静特性
を第１３図に示す、これはカソード電ｆ！ｆ２を接地し
、アノード電圧をＶａｋ＝２００Ｖ一定とした状態で１
．ゲート電圧Ｖｇｋに対するゲート電流１３ａ（工ｇｋ
）とアノード電流１３ｂ（Ｉａｋ）を測定したグラフで
ある。工ｇｋおよびＩａｋはＶｇｋに対し指数関数的に
増加しＦＮトンネル電流であることを示す、ここで注目
すべきはＶｇｋに関係なく電流比（工ａｋ／　Ｉ　ｇｋ
）がほぼ一定で約３０となる点である。すなわち縦型二
極装置は電流モードで制御すると、入力（］；　ｇｋ）
に対して出力（Ｉ　ａｋ）が比例関係にあり、電流増幅
率α＝３０のリニア電流増幅器となる。第１４図はこの
縦型二極装置を用いてリニア増幅器を構成した回路図で
ある。

三極装置１４のカソード電極２を接地し、アノード電極
９にアノードバイアス電圧１６（ＶＩＩＫ）と負荷抵抗
１５（ＲＬ）を直列接続した構成である。

ゲート電極４にバイアス電流工１　と微小信号電流１１
を重畳させた入力電流１７（Ｉ＋＋ｉ：）を入力すると
、負荷抵抗１５の両端に０式で示される出力電圧が現わ
れる。すなわち、 Ｖｏ＋　ｖｏ＝　−ａ−ＲＬ・（Ｉ　；＋　ｉ　＋）＝
−α・Ｒビニ１−α・ＲＬ−ｉ：　　・・■である、し
たがって０式より微小信号電流ｉ；が一α・ＲＬ倍に増
幅された出力電圧ｖＯが得られる。このような特性は模
型三極装置でも同様に得られる。

また二極装置はゲート電圧のオン／オフによりアノード
電流のスイッチング動作を行うことも可能である。この
ような特性をもっ三極装置はオーディオのパワー増幅器
やブラシレスモータの駆動回路などに使用される。

なお、三極真空装置のアノード電極９の材料としてｔＲ
（Ｃｕ）などのＸ線を発生する材料を用い、電界電子放
出素子から放出される電子で励起することによって、こ
のような三極装置からＸ線発生装置をつくることができ
る。このＸ線発生装置はＸ線源を数１０μｍ以下と微細
にできるため、微小ビームのＸ線源が実現できる。

〈実施例７〉 本実施例では電界電子放出素子を用いた発光型表示装置
について述べる。発光型表示装置は電界電子放出素子群
と蛍光層とからなる画素をマトリクス状に配列し、所望
の表示パターンになるように選択された各画素において
、蛍光層を電界電子放出素子からの電子で励起発光させ
パターン表示させるものである。

第１５図は単純マトリクス型発光表示装置の概略斜視図
である０本装置は複数のストライブ状のカソード配線２
ｂと、それに概ね直交する複数のストライブ状のゲート
配線４ｂと、これらの交叉する領域に設けた複数の電界
電子放出素子群とを表面に有する平面基板１と、これに
対向して配置され、はぼ全面にアノード電極９と蛍光層
１８が積層された対向基板１０と、これらの基板間に保
持された真空層１２とが主たる構成である。各画素は各
電界電子放出素子群とそれに対向した蛍光層領域で構成
される。すなわちｍｘｎ番地の画素は第ｎ番目のカソー
ド配線と第ｍ番目のゲート配線の交叉領域ｐｑｒｓ内に
設けられた電界電子放出素子群と、それに対応する対向
基板１ｏの蛍光層領域ｐ＋　ｑＩ　ｒＩ　ｓ“で構成さ
れる。平面基板１はｐ型Ｓｉ単結晶基板、カソード配線
２ｂは平面基板１に形成されたｎ型Ｓｉ層よりなる。ま
たカソード電極２は交叉領域のカソード配線２ｂの表面
に同じｎ型Ｓｉ層でつくられる。カソード電極２、絶縁
層３、ゲート電極開口４ａなどの製造方法は実施例３と
ほぼ同様である。対向基板１０は透明なガラス基板で、
アノード電極９はＩＴＯなどの透明導電層で構成されて
おり、蛍光層１８の発光はこれらを透過して対向基板１
０の方向より認識される。

この単純マトリクス型発光表示装置はカソード配線２ｂ
（またはゲート配線４ｃ）をセグメント線とし、ゲート
配線４ｃ（カソード配線２ｂ）をコモン線としたマルチ
プレックス駆動法によって動作される。このときｐ型Ｓ
ｉ単結晶基板の電位に対してｎ型Ｓｉ層すなわちカソー
ド配線２ｂの電位が負になることのないように駆動電圧
・波形を設定することが重要である。

第１６図はアクティブマトリクス型発光表示装置の部分
的な、概略斜視図、第１７図は本装置の部分的な概略回
路図である。これは薄膜トランジスタ（Ｔｈｉｎ　Ｆｉ
ｌｍ　Ｔｒａｎｓｉｓｔｏｒ：　　Ｔ　Ｆ　Ｔ　）を各
画素毎に設け、選択された画素のゲート電極にＴＰＴを
通して電圧を印加し表示動作を行うものである。

本装置は透明な平面基板１の表面に格子状に形成された
ＴＦＴゲート線２０およびＴＦＴソース線２線上１これ
らの交点付近に形成されマトリクス状に配列されたＴＦ
Ｔ１９および電界電子放出素子群と、真空層１２を挟ん
で概ね平行に置かれた対向基板１０の表面に積層された
アノード電極９および蛍光層１８とを主な構成要素とす
る。電界電子放出素子群は実施例４と同様に製造したも
ので、シリコン薄膜ＩＣを共通のカソード配線とする。

ＴＰＴのドレイン端子はゲート電極４に、ゲート端子は
ＴＦＴゲート線２０に、そしてソース端子はＴＦＴソー
ス線２線上１れぞれ接続される。

ＴＰＴとして多結晶シリコンＴＰＴ、非晶質シリコンＴ
　Ｐ　Ｔ、　　あるいはＣｄ５ｅＴＦＴなどが利用でき
る。本装置の駆動方法は以下のようである。

すなわち、各ＴＦＴソース線２１にデータ電圧を印加し
ておき、選択するＴＰＴゲート線２０（走査線）にＴＰ
Ｔをｏｎする選択電圧を印加すると、それに沿ったＴＰ
ＴがＯｎ状態となり、ＴＰＴのチャネルを通してデータ
電圧が各画素のゲート電極４に印加される。このデータ
電圧により蛍光層１８が所望の発光輝度を呈する電子が
各電界電子放出素子群より放出され画素の表示がなされ
る。

この表示動作を各走査線毎に順次行うことにより画面の
表示が行われる。

なお、蛍光層１８として各画素毎に赤（Ｒ）、緑（Ｇ）
、青（Ｂ）を呈する蛍光体を配列すると、マルチカラー
もしくはフルカラーの発光型表示装置を実現できる。ま
た、蛍光層１８の発光を対向基板１０の方向より認識す
ることもできるが、平面基板１は透明であり平面基板１
で使われる電極、配線を細線化もしくは透明化すること
により平面基板１の方向より認識することも容易である
。本実施例にて述べたモノクロもしくはカラ一対応の発
光型表示装置は、その低消費電力と薄型という特長を生
かして、平坦型の壁掛はテレビジョンや軽量な携帯型テ
レビジョン、ラップトツブコンピュータやパームトップ
コンピュータなどの携帯型情報機器の端末表示装置、携
帯用ＶＴＲの電子式ビューファインダ、投射型表示装置
の映像光源などへの適用性に優れている。また、７セグ
メントのキャラクタ表示装置や特殊小型表示装置を構成
して、英数字表示器、腕時計用時刻表示器、ゲーム機用
表示装置に利用される。

〈実施例８〉 本実施例では電界電子放出素子を用いた光プリンタヘッ
ド装置について述べる。

第１８図（ａ）および（ｂ）は単色の光プリンタヘッド
装置の概略平面図およびＪ−Ｊ”線に沿った概略断面図
である０本装置は電界電子放出素子群と蛍光層よりなる
画素を一列に配列し、それぞれのゲート電極４あるいは
アノード電極９に印加する電圧によって任意の画素を発
光させるものである。この光プリンタヘッド装置は蛍光
層に三種類の異なった蛍光体材料を配列することによっ
て、ＲＧＢの三色光源とすることも容易である。

データ信号によるそれぞれの画素の発光状態の制卸は、
平面基板１に一体化してつくられた５ｉＬＳＩ回路もし
くはＴＰＴ回路、あるいはＣＯＧ技術などによってハイ
ブリッドに形成された個別ＬＳＩチップなどによって行
われる。モノクロ型もしくはカラー型はゼログラフィ一
方式光プリンタや銀塩写真方式、光感応型色素方式など
のカラー光プリンタのライン型光源として利用される。

［発明の効果］ 本発明の電界電子放出素子およびその製造方法は以下に
列記するような発明の効−果を有する。

■カソード電極とゲート電極は自己整合して形成され、
しかも突起形状やサイズひいては電気特性の均一性がよ
い。

■ガラス基板、半導体基板、あるいは導電性基板など多
種類の基板が利用できるものであるため、デバイスの自
由度が大きい。

■絶縁層の品芦が高く、絶縁耐圧などの電気特性に優れ
、電界電子放出素子で構成した高耐圧・パワー装置に信
頼性が高い。

■半導体のＶＬＳＩ技術に整合し適合した製造方法であ
るため、同一基板上に駆動回路などが同時に形成され、
デバイスの複合化・高機能化が容易でインテリジェント
デバイスの構成に適する。

【図面の簡単な説明】

第１図（ａ）および（ｂ）は実施例１を説明するための
もので、Ｓｉ単結晶基板の熱酸化法によってつくられる
電界電子放出素子の概略平面図およびＡ−Ａ’線に沿っ
た概略断面図である。 第２図（ａ）乃至（ｅ）は第１図に示した電界電子放出
素子の製造方法を説明するためのもので、各主要工程終
了後における平面基板の概略断面図である。 第３図は従来のスピンド型電界電子放出素子の概略断面
図である。 第４図（ａ）乃至（ｄ）は逆テーバ形状を有する拡散マ
スクを利用した電界電子放出素子の製造方法の各主要工
程終了後における平面基板の概略断面図である。 第５図（ａ）および（ｂ）は多層膜よりなる二種類の拡
散マスクの概略断面図である。 第６図（ａ）乃至（ｅ）はカソード電極をより高くした
電界電子放出素子の製造方法の各主要工程終了後におけ
る平面基板の概略断面図である。 第７図（ａ）および（ｂ）は実施例３の電界電子放出素
子の概略平面図およびＤ−Ｄ’線に沿った概略断面図で
ある。 第８図は絶縁性基板をもつ電界電子放出素子の概略断面
図である。 第９図（ａ）乃至（ｃ）は実施例５の第六工程前後にお
ける平面基板の概略断面図である。 第１０図はカソード電極の突起先端にＢａ薄膜を形成し
た電界電子放出素子の概略断面図である。 第１１図（ａ）および（ｂ）は縦型三極装置の概略平面
図およびＧ−Ｇ’線に沿った概略断面図である。 第１２図（−ａ）および（ｂ）は模型三極装置の概略平
面図およびＨ−Ｈ’線に沿った概略断面図である。 第１３図は縦型三極装置の電圧・電流（Ｖ−Ｉ）静特性
を示すグラフである。 第１４図は縦型三極装置を用いてリニア増幅器を構成し
た回路図である。 第１５図は単純マトリクス型発光表示装置の概略斜視図
である。 第１６図はアクティブマトリクス型発光表示装置の部分
的な概略斜視図である。 第１７図は本装置の部分的な概略回路面である。 第１８図（ａ）および（ｂ）は単色の光プリンタヘッド
装置の概略平面図およびＪ−Ｊ’線に沿った概略断面図
である。 １・・平面基板、１ａ・・台座、１ｂ・・石英基板、　
１ｃ　・　・Ｓｉ薄膜、　１ｄ　・　・カソード端子、
２・・カソード電極、２ａ・・突起先端、２ｂ・・カソ
ード配線、３・・絶縁層、３ａ・・絶縁層開口、４・・
ゲート電極、４ａ・・ゲート電極開口、　４ｂ・　・ゲ
ート端子、　４Ｃ・　・ゲート配線、４°　・・ゲート
電極層、５・・連軸、６・・拡散マスク、６ａ・・第−
ＳｉＯ２膜、６ｂ−−３ｉ３Ｎ−膜、６Ｃ・・第二Ｓｉ
Ｏ２膜、７・　・エツチングガス、８・・Ｂａ薄膜、９
・・アノード電極、９ａ・・アノード端子、１０・・対
向基板、　１１・挟持体、１２・・真空層、１３ａ・・
ゲート電流、１３ｂ・・アノード電流、１４・・三極装
置、１５・・負荷抵抗、１６・・アノードバイアス電圧
、１７・・入力電流、１８・・蛍光層、１９・　・ＴＦ
Ｔ、　２０・　・ＴＦＴゲート線、　２１・ＴＰＴソー
ス線、　３０１・　・シリコン晶析、３０２・　・カソ
ード電極、　３０３・　・絶縁層、　３０３ａ・・絶縁
層開口、３０４・・ゲート電極、３０４ａ・・ゲート電
極開口 以上

Claims (4)

【特許請求の範囲】
1. （１）平面基板と、該平面基板の表面に設けた突起形状
   のカソード電極と、前記平面基板の表面に設けた絶縁層
   であって前記カソード電極の近傍で開口された絶縁層と
   、該絶縁層の表面に設けたゲート電極であって前記カソ
   ード電極の近傍で開口されたゲート電極とを有する電界
   電子放出素子において、前記絶縁層はその材料成分に前
   記カソード電極の材料成分と、前記カソード電極の材料
   成分を絶縁性材料に変換する絶縁性不純物成分とを少な
   くも含有する絶縁層であることを特徴とする電界電子放
   出素子。
2. （２）平面基板表面のカソード電極形成位置に拡散マス
   クを形成する第一工程と、前記平面基板表面に絶縁性不
   純物を拡散し絶縁層およびカソード電極を形成する第二
   工程と、前記絶縁層の表面にゲート電極層を形成する第
   三工程と、前記カソード電極位置に自己整合して前記ゲ
   ート電極層を開口しゲート電極を形成する第四工程と、
   前記カソード電極近傍の絶縁層を開口する第五工程と、
   を少なくも含むことを特徴とする電界電子放出素子の製
   造方法。
3. （３）前記第一工程は逆テーパ形状もしくは庇形状を有
   する拡散マスクを形成する工程であって、かつ、前記第
   三工程は方向性粒子堆積法にてゲート電極層を形成する
   工程であって、かつ、前記第四工程は前記拡散マスクを
   除去し前記ゲート電極層を開口する工程であることを特
   徴とする請求項４に記載の電界電子放出素子の製造方法
   。
4. （４）前記カソード電極の表面をドライエッチングする
   第六工程を含むことを特徴とする請求項４乃至５に記載
   の電界電子放出素子の製造方法。