JP2008041460A - 電界放出素子用エミッタ作製方法 - Google Patents

電界放出素子用エミッタ作製方法 Download PDF

Info

Publication number
JP2008041460A
JP2008041460A JP2006215069A JP2006215069A JP2008041460A JP 2008041460 A JP2008041460 A JP 2008041460A JP 2006215069 A JP2006215069 A JP 2006215069A JP 2006215069 A JP2006215069 A JP 2006215069A JP 2008041460 A JP2008041460 A JP 2008041460A
Authority
JP
Japan
Prior art keywords
emitter
field emission
sharpening
etching
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006215069A
Other languages
English (en)
Inventor
Masayoshi Nagao
昌善 長尾
Masatake Kanamaru
正剛 金丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2006215069A priority Critical patent/JP2008041460A/ja
Publication of JP2008041460A publication Critical patent/JP2008041460A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

【課題】 低温工程で作製することができ、それでいて熱酸化工程による場合に匹敵するエミッタ先鋭化効果が得られる、新たなる原理工程に従う電界放出素子用エミッタ作製方法を提供する。
【解決手段】 シリコン層12上に所定形状のマスク13を形成する。このマスク13を用いてシリコン層12をエッチングし、マスク13の裏面に接する頂部の径φtが最も小さくなる塔状突起部14を形成する。先鋭化準備工程として、マスク13を除去した後に現れる塔状突起部14の頂部をエッチングし、当該頂部に角度θaを付ける。その後、塔状突起部14の頂部をさらにエッチングし、角度θaをさらに鋭くして、先端が先鋭となったエミッタ15を得る。
【選択図】 図1

Description

本発明は、フラットパネルディスプレイ(FPD)型の画像表示装置の電子源として好適に用いられ、あるいはまた、簡単な場合には単なる照明ランプ等の照明源としても用い得る電界放出素子(冷電子放出素子)に関し、特にその電子放出部となるエミッタの作製方法に関する。
昨今ではテレビ等に代表される映像表示装置に、古典的な熱電子放出タイプの陰極線管(CRT)に代わり、液晶ディスプレイパネルやプラズマディスプレイパネルを用いた平板表示装置が普及してきたが、動画表示性能は未だ従前のCRTに比べて劣るため、CRTと同等以上の動画表示性能を有する映像表示装置が望まれている。
この要望に合致する表示装置として、CRTにおけるようなヒータでの熱励起に頼らず、導体表面に強電界を掛けることで電子(冷電子)を放出する電界放出電子源を用い、放出電子で蛍光体を発光させる電界放出型の平板表示装置が注目を浴びている。この場合、高電界の印加時に電子を放出するエミッタの先端形状が問題になり、これまでにも放出効率を追求するためのエミッタ先端先鋭化に関し、種々の作製方法が提案されてきた。
例えば基本的な一作製例としては、下記非特許文献1に開示の手法がある。
C. A. Spindt, "Physical Properties of thin-film field emissioncathode with molybdenum cones", Journal of applied Physics, vol. 47, (1976)p.5248)
この手法に関し、図3に即して説明してみると、まず、同図(A) に示すように、絶縁性基板21上に導体層22を形成し、さらに上層に絶縁体から成るスペーサ層23とゲート電極層24を積層する。そして、スペーサ層23とゲート電極層24の所定の位置には下地導体層22を露出するための開口26を開ける。
このような構造の上に、図3(B) に示すようにモリブデンから成るエミッタ材25を直進性の高い方法で蒸着すると、開口26の直下の導体層22上には円錐型のエミッタ27が形成されて行く。開口26がエミッタ材25により完全に封止された後に当該エミッタ材による最上層25を剥離すると、図3(C) に示すように、導体層22上に先端の先鋭なエミッタ27が得られる。このような手法により作製されたエミッタはスピント型エミッタと呼ばれる。
一方、シリコンでエミッタを作製する手法も提案されている。本出願人も下記特許文献1その他にてその改良法を提案しているが、原型となる手法は図4に示されるようなものである。
特開2005-18991号公報
説明すると、まずは図4(A) に示すように、シリコン基板31上にシリコン酸化膜32を形成し、これを直径1μm程度の円形にパターニングして図4(B) に示すようにエッチングマスク33とする。この状態でSF6等のフッ素系のガスを用いた反応性イオンエッチングで等方的にエッチングすると、図4(C) に示すように、マスク33の下に略々円錐形状の塔状突起部34が形成される。
その後、塔状突起部34を900℃〜1000℃程度の高温で熱酸化し、図4(D)に示すように表面酸化部35を形成すると、内部には先端が非常に先鋭になった先鋭化部36が形成される。そこで、この表面酸化部35を除去すれば、図4(E) に示すように、先端が十分鋭利な先鋭化部36が露呈し、実質的にこれがエミッタ36となる。
その後は適当なる手法により、エミッタ先端の直近に電子を引き出すための電圧を印加するゲート電極を形成すれば、目的とする電界放出素子が完成する。例えば、図4(F) に示すように、図4(E) に示す構造の表面を酸化膜37で被覆し、その上に適当な金属材料のゲート電極層38を成膜する。その後、粘度の低いフォトレジスト39等をスピンコートし、そのフォトレジスト39を露光することなく、反応性イオンエッチングでゲート電極層38をエッチングする。エミッタ36の上の部分のフォトレジストは自然と膜厚が薄くなるので、反応性イオンエッチングの際にその部分だけが選択的にエッチングされ、図4(G) に示すように、エミッタ直上のゲート電極層のみが選択的に除去される。
その後、フォトレジストを除去し、フッ酸などで酸化膜37を除去すると、基板31上に起立したエミッタ36の先端を平面的に離間しながら取り囲むゲート電極38が形成され、電界放出素子の完成となる。
しかるに、図3に即して述べたスピント型エミッタの場合、その作製には直進性のある成膜法でモリブデンを成膜する必要があるため、大型の基板を使う場合には成膜装置が非常に大掛かりなものとなり、製造コストが高くなるという問題がある。益々大面積なディスプレイが要求されて行くであろう将来を考えると、これは極めて不利な手法である。
一方、図4に即して説明したシリコンエミッタを作製する手法でも、上述のように高温の熱酸化処理工程を要するため、ディスプレイ用等ではこの熱処理温度がガラスの軟化点を遙かに上回り、結局、ガラス基板を使うことができないという根本的な問題に突き当たる。端的に言えば、ディスプレイ用途にはそもそも不向きとなってしまう。
もっとも、この問題を解決するための手法として、本件発明者も関与した下記非特許文献2では、熱酸化の代わりにアルゴンイオンエッチングを用いることで、室温程度でもエミッタの先鋭化が行える手法を開示している。
M. Nagao他,"Fabrication of Polycrystalline Silicon Field EmitterArrays with Hafnium Carbide Coating for Thin-Film-Transistor Controlled FieldEmission Displays", Japanese Journal of Applied Physics, Vol. 43, No.6B, 2004,pp. 3919-3922.
この手法では、反応性イオンエッチング装置等を用いてアルゴンプラズマ中にシリコンエミッタの概形を形成した基板を置くことでイオンエッチングを行う。ガラス基板上に予めシリコンを蒸着し、それをエッチングするという工程が採用されているので、シリコンを成膜する方法は限定されず、大型の基板上にも成膜できる。さらに、イオンエッチングもプラズマに晒すだけであるので、基板サイズ程度の装置があれば可能であり、大型基板であっても処理可能である。
こうした手法は、確かに低温処理が可能な点で優れている。が、エミッタ先端の尖鋭化の効果は熱酸化手法程には大きく取れず、電子放出に必要な印加電圧が高くなるという問題が残った。当該非特許文献2に記載の通り、1024チップからなるシリコンフィールドエミッタアレイの場合、熱酸化による先鋭化を用いて作製したものは100μAの電子放出を得るのに約60V必要であるが、アルゴンイオンエッチングによる先鋭化では約80Vも必要となり、必要な印加電圧が30%程度、高くなってしまった。
本発明はこうした実情に鑑みてなされたもので、要すれば大型のガラス基板等に成膜されたシリコンを用いても低温工程で作製することができ、それでいて熱酸化工程による場合に匹敵するエミッタ先鋭化効果が得られる、新たなる原理工程に従う電界放出素子用エミッタ作製方法を提供せんとするものである。
上記目的を達成するため、本発明者はまず、エミッタ作製に関する新たなる原理手法として、
シリコン層上に所定形状のマスクを形成する工程と;
このマスクを用いてシリコン層をエッチングし、マスクの裏面に接する頂部の径が最も小さくなる塔状突起部を形成する工程と;
マスクを除去した後に現れるこの塔状突起部の頂部をエッチングし、当該頂部に角度を付ける先鋭化準備工程と;
先鋭化準備工程の後に頂部をさらにエッチングし、上記の角度をさらに鋭くして、塔状突起部を先端が先鋭となったエミッタに加工する先鋭化工程と;
を含んで成る電界放出素子用エミッタ作製方法を提案する。
ここで、先鋭化準備工程によって得られる塔状突起部の頂部の角度は100°以下とするのが望ましいが、このような二段階に亘るエッチング手法を原理的手法として内蔵する本手法によると、先鋭化準備工程におけるエッチング手法と先鋭化工程におけるエッチング手法とに適当なる手法を採用することで、従来の問題を克服したエミッタを作製できる。例えば選択し得る望ましいエッチング手法としては、先鋭化準備工程におけるエッチングにはアルゴンイオンエッチングを提案できる。
一方、先鋭化工程におけるエッチングには、フッ素、炭素、水素を含む化学種から選択されるガスを用いた反応性イオンエッチングを提案でき、特に、CHF3ガス、CF4とH2の混合ガス、C2F6とH2の混合ガス、C4F8とH2の混合ガスのいずれかの中から選択されたガスを用いることを提案できる。
なお、先鋭化工程を経た結果として堆積したシリコン層表面の炭素系薄膜を除去する工程をさらに設けると望ましいことが多く、その場合にはまた、エミッタが搭載されたシリコン層に電界が掛からない装置を用いての酸素プラズマアッシングでこれをなすことが望ましい。
本発明によると、電界放出素子用のエミッタの作製に関し、従来問題とされていた種々の点が一挙に解決される。基板として要すればガラス基板をも採用可能な低温工程で作製することができるにも拘わらず、熱酸化工程による場合に匹敵するエミッタ先鋭化効果が得られ、結局は動作上の高効率化をも生むことができる。
発明の実施するための最良の形態
図1には本発明に従う電界放出素子用エミッタの作成工程例が示されている。まず、図1(A) に示されているように、ガラス基板等であっても良い基板11上に堆積されたシリコン膜であるか、あるいは基板11を用いることなくバルク基板そのものであるシリコン層12上に酸化シリコン膜等、シリコンに対するエッチングマスクとなり得るマスク用薄膜を形成し、所定形状、一般には円形状(制作公差等の理由により完全なる円形から微妙にずれた略々円形形状も含む)にパターンニングしてマスク13を形成する。このときのマスク成膜方法には特に制限はないが、酸化シリコン膜とする場合にはCVD法やスパッタリング法等が挙げられる。
次に、図1(B) に示すように、マスク13の存在の下でシリコン層12を望ましくは等方的ないし略々等方的にエッチングする。この際のエッチング方法としては、SF6ガスやCF4ガスを用いた反応性イオンエッチングや、フッ硝酸系の溶液を用いたウエットエッチング等を用いることができる。
こうしたエッチング工程によると、シリコン層12は深さ方向にエッチングされるだけではなく、マスク13の下では横方向エッチングも起きるため、厚みが薄くなって略々平らになったシリコン層12の主面表面から起立してマスク13の直下に向かって縮径して行く塔状突起部14が形成される。換言すると、当該塔状突起部14にあってマスク13の裏面に接する頂部表面の径φt(以下、ネック径と呼ぶ)が最も小さくなるが、ここで注意するのは当該ネック径φtが余り小さくならないようにエッチング時間を調整するということである。
ネック径φtが小さくなり過ぎてしまうと、その部分で塔状突起部14が折れてしまい、マスク13が外れ、その直後からシリコン層12に対する垂直方向エッチングが進み、最終的に形成されるエミッタの高さが低くなってしまう。このような現象は、面内にて不均一に起こるので、ある部分はシリコン円錐の高さが高く、ある部分はシリコン円錐の高さが低くなると言った、電子放出特性の面内不均一という不具合を生じる。
このようにネックが折れてしまう現象が起こり始める場合のネック径φtは、使用するマスク13の材質および大きさ等で変化するので、一概には言えず、使用するマスク13に応じて設計する必要があるが、マスク13の材質として300nmの酸化シリコン膜を用い、マスクの直径が1〜2μm程度の場合には、本発明者の実験によると、ネック径φtが50〜100nmとなる程度の所でエッチングを終了するのが好適であった。
所定ネック径φtの塔状突起部14を形成したならば、図1(C) に示すようにマスク13を選択的に除去する。マスク13が酸化シリコンの場合にはフッ化水素酸を用いることで容易に除去できる。
次に、図1(D) に示すように、塔状突起部14のネック部表面、すなわち径φtの平坦な表面部分をエッチングし、角度θaの傾斜を付ける。便宜上、この工程を「先鋭化準備工程」と呼ぶことにする。このときのエッチング方法には制御性の良いものを選ぶ必要があるが、本発明者の実験では、アルゴンイオンによるエッチングで好適な形状が得られた。アルゴンイオンによるエッチングでは化学反応は起こらないので、物理的なエッチングのみが進行する。そして、物理エッチングの速度はイオンの入射角に依存する。
すなわち、図2は下記非特許文献3開示されているアルゴンイオンの入射角とシリコンのエッチング速度(スパッタリング率)との関係を示したものであるが、ある一定の角度でエッチング速度は最大になるため、塔状突起部14の頂点の角度θaはこのエッチング速度が最大となる角度で規定されることになり、再現性良くどれにも同じ形状が得られる。
T. Mizutani et al.: Nucl. Instrum. Methods, B7/8(1985)825
本願発明者が行った実験では、エッチング装置として反応性イオンエッチング装置を用い、これにアルゴンガスを導入してアルゴンプラズマを発生させ、そのプラズマに試料を暴露したが、図2におけると同様の効果が得られることが分かり、高周波電力250W,アルゴンガス圧5.0Pa,アルゴンガス流30sccm,エッチング時間5分で塔状突起部14の先端ネック部における頂点角度θaが約60°となる再現性の良い結果が得られた。
このように第一段階目のエッチング工程を先鋭化準備工程として行った後、最終的な先鋭化工程として、第二のエッチング工程を採った。すなわち、炭素、フッ素、水素を含む化学種から選択される反応ガスを用いての反応性イオンエッチングを試みた。しかし、上述の先鋭化準備工程があって始めて、この先鋭化工程が意味をなすので、これにつきもう少し詳しく説明する。
炭素、フッ素、水素を含む反応性ガスを用いた反応性イオンエッチングでは、下記非特許文献4にも認められる通り、シリコン表面に炭素膜が堆積し、エッチング反応が進まないことが知られている。
"プラズマ材料化学ハンドブック",日本学術振興会プラズマ材料科学第153委員会編,オーム社,p.470
実際、本願発明者が予備的に行った実験では、図1(C) の状態、つまりシリコン製の塔状突起部14の頂点部分が平坦な場合、CHF3を用いた反応性イオンエッチング(条件:高周波電力300W,CHF3圧力2.5Pa,CHF3流量80sccm)では、10分間のエッチングを行っても殆どエッチングが進まず、形状の変化も殆ど認められなかった。
ところが、本発明に従い上述の先鋭化準備工程を経て図1(D) のような頂点角度θaを持つに至ったシリコン塔状突起部14に対しては、当該先端の頂角θaがさらに鋭くなる方向にエッチングが進み、最終的には図1(E) に模式的に示すように、作製されるエミッタ15として、熱酸化処理によった場合に勝るとも劣らない、十分満足なまでの先端先鋭化加工が可能であることが分った。
CHF3ガスを用いてのこのときの好適なエッチング条件は、高周波電力300W,CHF3ガス圧力2.5Pa,CHF3ガス流量80sccm,エッチング時間5分であった。但しもちろん、この実例も一例であって、限定されるものではなく、塔状突起部14のネック径φtや頂点角度θa,用いるガス種等々、その他の種々のパラメータに鑑みながら各作製現場で適選されるべきものである。
このように、本発明に従う先鋭化準備工程を経たシリコン塔状突起部14が、炭素、フッ素、水素を含むガスによってエッチングされるメカニズムは、アルゴンイオンエッチングの場合と同様、エッチング速度の入射角依存性が大きく寄与しているものと推察できる。すなわち、これらのエッチングガスとの反応によってシリコン表面には炭素系薄膜が堆積するが、同時に、ガスがイオン化した粒子が基板に突入し、この炭素系の膜をスパッタリングしようとする。ところが、基板に対して水平な部分や垂直な部分では、炭素系薄膜の堆積速度の方が勝っているので、エッチングは進行しない。しかし、基板に対してある程度の角度θaを持っている部分ではスパッタリング率が高くなり、炭素系薄膜の堆積よりも速くスパッタされる部分ができるため、その下のシリコンが露出し、選択的にエッチングされる,ということである。このとき、塔状突起部14の先端の角度θaはスパッタリング率が最も速くなる角度で決め得るので、最終的にも形状のばらつきの少ないエミッタを得ることができる。
換言すれば、先鋭化準備工程の後の塔状突起部14の先端頂角θaが、それに続く先鋭化工程を効果的に進め得るかどうかを左右することとなるが、上記条件下での実験の結果、先鋭化準備工程後の塔状突起部14の先端頂角θaが概ね100°以下、望ましくは60°程度にあると先鋭化工程が良好に進み、図1(E) に示すエミッタ15とするに満足な、極めて先鋭なる先端を持つ形状に塔状突起部14を加工することができた。もちろん、頂角θaの下限値は、先鋭化準備工程を付加した効果が認められなくなる値となる。
また、上記の実験例ではCHF3ガスを用いて最終的な先鋭化工程を行った例を示したが、炭素系薄膜の堆積が起こっても、なおかつシリコンをエッチングし得る反応性ガスであればよく、CF4とH2の混合ガス、C2F6とH2の混合ガス、C4F8とH2の混合ガス等も好適に用いることができる。
図1(E) に示す好適形状のエミッタ15が得られたならば、最終的に電界放出素子を完成するために、当該エミッタ直近にゲート電極を構築するが、そのための方法は公知既存の手法を利用しても幾つかか考えられ、どの手法に従っても構わないが、例えば既述した図4(F)〜(H)に示す工程に従う等すれば良い。
なお、図1(E) において本発明に従い先鋭なエミッタ15が得られたにしても、シリコン層12の主面には炭素系の薄膜が堆積した状態となっている。このような状態であっても電子放出は可能であったが、この後にゲート電極等を形成するためにシリコン酸化膜を形成する時に剥離等の問題を生じることもあった。この問題を解決するには予め炭素系薄膜を除去しておけば良い。
ただ、炭素系薄膜は酸素プラズマ等によって除去できるものの、本発明に従い、折角先鋭化したエミッタの先端が鈍化しないような方法を採る必要がある。例えばエミッタが搭載された基板に電界(バイアス)が掛からないバレル型のアッシング装置やダウンフロー型のアッシング装置による酸素プラズマアッシングでの除去が望ましい。
以上、本発明に就き詳説したが、本発明の要旨構成に従う限り、任意の改変は自由である。エミッタ15も円錐形とすることが一般であり、従ってマスク13も円形とするのが普通ではあろうが、特殊な場合にはマスク13も任意の平面形状として構わない。
本発明に従う電界放出素子用エミッタ作製方法の望ましい一実施形態における工程図である。 図1(D) に即する先鋭化準備工程に関するイオン入射角とスパッタリング率の関係例を示す特性図である。 従来のスピント型エミッタを作製する際の工程に関する説明図である。 従来においてシリコンエミッタを作製する場合の工程に関する説明図である。
符号の説明
11 基板
12 シリコン層
13 マスク
14 塔状突起部
15 エミッタ

Claims (7)

  1. 電界放出素子用のエミッタの作製方法であって;
    シリコン層上に所定形状のマスクを形成する工程と;
    該マスクを用いて該シリコン層をエッチングし、該マスクの裏面に接する頂部の径が最も小さくなる塔状突起部を形成する工程と;
    該マスクを除去した後に現れる該塔状突起部の上記頂部をエッチングし、該頂部に角度を付ける先鋭化準備工程と;
    該先鋭化準備工程の後に該頂部をさらにエッチングし、該角度をさらに鋭くして、該塔状突起部を先端が先鋭となったエミッタに加工する先鋭化工程と;
    を含んで成る電界放出素子用エミッタ作製方法。
  2. 請求項1記載の電界放出素子用エミッタ作製方法であって;
    上記先鋭化準備工程によって得られる上記塔状突起部の上記頂部の角度は100°以下であること;
    を特徴とする電界放出素子用エミッタ作製方法。
  3. 請求項1記載の電界放出素子用エミッタ作製方法であって;
    上記先鋭化準備工程における上記エッチングはアルゴンイオンエッチングであること;
    を特徴とする電界放出素子用エミッタ作製方法。
  4. 請求項1記載の電界放出素子用エミッタ作製方法であって;
    上記先鋭化工程におけるエッチングは、フッ素、炭素、水素を含む化学種から選択されるガスを用いた反応性イオンエッチングであること;
    を特徴とする電界放出素子用エミッタ作製方法。
  5. 請求項4記載の電界放出素子用エミッタ作製方法であって;
    上記ガスが、CHF3ガス、CF4とH2の混合ガス、C2F6とH2の混合ガス、C4F8とH2の混合ガスのいずれかの中から選択されたガスであること;
    を特徴とするシリコン電界放出エミッタの製造方法。
  6. 請求項1記載の電界放出素子用エミッタ作製方法であって;
    上記先鋭化工程を経た結果として堆積した上記シリコン層表面の炭素系薄膜を除去する工程をさらに有すること;
    を特徴とするシリコン電界放出エミッタの製造方法。
  7. 請求項6記載の電界放出素子用エミッタ作製方法であって;
    上記炭素系薄膜の除去は、上記エミッタが搭載されたシリコン層に電界が掛からない装置を用いての酸素プラズマアッシングでなすこと;
    を特徴とするシリコン電界放出エミッタの製造方法。
JP2006215069A 2006-08-07 2006-08-07 電界放出素子用エミッタ作製方法 Pending JP2008041460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006215069A JP2008041460A (ja) 2006-08-07 2006-08-07 電界放出素子用エミッタ作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006215069A JP2008041460A (ja) 2006-08-07 2006-08-07 電界放出素子用エミッタ作製方法

Publications (1)

Publication Number Publication Date
JP2008041460A true JP2008041460A (ja) 2008-02-21

Family

ID=39176238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006215069A Pending JP2008041460A (ja) 2006-08-07 2006-08-07 電界放出素子用エミッタ作製方法

Country Status (1)

Country Link
JP (1) JP2008041460A (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225721A (ja) * 1989-12-18 1991-10-04 Seiko Epson Corp 電界電子放出素子およびその製造方法
JPH05205614A (ja) * 1992-01-23 1993-08-13 Mitsubishi Electric Corp 電界放出陰極の作製方法
JPH0887959A (ja) * 1994-04-25 1996-04-02 Commiss Energ Atom 電子源用のマイクロチップの製造方法及びこの方法により得られた電子源用マイクロチップ
JPH09288965A (ja) * 1996-04-24 1997-11-04 Ise Electronics Corp 電子放出素子の製造方法
JPH11154458A (ja) * 1997-11-19 1999-06-08 Ricoh Co Ltd 電界放出型電子源の製造方法
JP2000164116A (ja) * 1995-07-14 2000-06-16 Micron Display Technol Inc フィ―ルドエミッションディスプレイにおけるカソ―ド電流制限用の高抵抗値抵抗の形成方法
JP2001119855A (ja) * 1999-10-12 2001-04-27 Okaya Electric Ind Co Ltd 電界電子放出型サージ吸収素子及びその製造方法
JP2002075171A (ja) * 2000-08-31 2002-03-15 Japan Fine Ceramics Center 電子放出素子の製造方法及び電子デバイス
JP2004288547A (ja) * 2003-03-24 2004-10-14 Matsushita Electric Ind Co Ltd 電界放出型電子源およびその製造方法および画像表示装置
WO2005096335A1 (ja) * 2004-03-30 2005-10-13 Pioneer Corporation 電子放出装置及びその製造方法並びに電子放出装置を用いた撮像装置又は表示装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03225721A (ja) * 1989-12-18 1991-10-04 Seiko Epson Corp 電界電子放出素子およびその製造方法
JPH05205614A (ja) * 1992-01-23 1993-08-13 Mitsubishi Electric Corp 電界放出陰極の作製方法
JPH0887959A (ja) * 1994-04-25 1996-04-02 Commiss Energ Atom 電子源用のマイクロチップの製造方法及びこの方法により得られた電子源用マイクロチップ
JP2000164116A (ja) * 1995-07-14 2000-06-16 Micron Display Technol Inc フィ―ルドエミッションディスプレイにおけるカソ―ド電流制限用の高抵抗値抵抗の形成方法
JPH09288965A (ja) * 1996-04-24 1997-11-04 Ise Electronics Corp 電子放出素子の製造方法
JPH11154458A (ja) * 1997-11-19 1999-06-08 Ricoh Co Ltd 電界放出型電子源の製造方法
JP2001119855A (ja) * 1999-10-12 2001-04-27 Okaya Electric Ind Co Ltd 電界電子放出型サージ吸収素子及びその製造方法
JP2002075171A (ja) * 2000-08-31 2002-03-15 Japan Fine Ceramics Center 電子放出素子の製造方法及び電子デバイス
JP2004288547A (ja) * 2003-03-24 2004-10-14 Matsushita Electric Ind Co Ltd 電界放出型電子源およびその製造方法および画像表示装置
WO2005096335A1 (ja) * 2004-03-30 2005-10-13 Pioneer Corporation 電子放出装置及びその製造方法並びに電子放出装置を用いた撮像装置又は表示装置

Similar Documents

Publication Publication Date Title
JP2612153B2 (ja) 鋭利な先端を有する均一なアレーの形成方法
JP2550798B2 (ja) 微小冷陰極の製造方法
KR20020003709A (ko) 전계 방출 표시 소자 및 그의 제조 방법
KR19990038696A (ko) 전계 방출 소자의 캐소드 팁 제조 방법
Rakhshandehroo et al. High current density Si field emission devices with plasma passivation and HfC coating
JP2000021287A (ja) 電界放出型電子源及びその製造方法
JPH0594762A (ja) 電界放出型電子源及びその製造方法
JP2008041460A (ja) 電界放出素子用エミッタ作製方法
WO2006126520A1 (ja) ドライエッチング方法、微細構造形成方法、モールド及びその製造方法
US20200006081A1 (en) Method of Isotropic Etching of Silicon Oxide Utilizing Fluorocarbon Chemistry
JP5004241B2 (ja) 電界放出素子用エミッタの作製方法
Huq et al. Fabrication of sub‐10 nm silicon tips: A new approach
US6648710B2 (en) Method for low-temperature sharpening of silicon-based field emitter tips
JP5013155B2 (ja) ダイヤモンドエミッタアレイの製造方法
JP3037780B2 (ja) マイクロエミッタの製造方法
JP4590631B2 (ja) フィールドエミッタアレイ及びその製造方法
Cho et al. Fabrication of field emitter arrays using the mold method for FED application
CN113675057B (zh) 一种自对准石墨烯场发射栅极结构及其制备方法
JPH0494033A (ja) 微小冷陰極の製造方法
JP3622406B2 (ja) 冷電子放出素子及びその製造方法
JP2006351410A (ja) 電子放出素子
JP2005018991A (ja) 冷電子放出素子及びその作製方法
KR100204025B1 (ko) 3극형 전계방출소자 제조 방법
JPH09219146A (ja) 電界放出型冷陰極の製造方法
KR20110040012A (ko) 마이크로 마스킹 현상을 이용한 전계방출소자의 제작방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101215

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814