JPH0494033A - 微小冷陰極の製造方法 - Google Patents
微小冷陰極の製造方法Info
- Publication number
- JPH0494033A JPH0494033A JP2211191A JP21119190A JPH0494033A JP H0494033 A JPH0494033 A JP H0494033A JP 2211191 A JP2211191 A JP 2211191A JP 21119190 A JP21119190 A JP 21119190A JP H0494033 A JPH0494033 A JP H0494033A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- cold cathode
- etching
- mask pattern
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 31
- 239000010703 silicon Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 20
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000001020 plasma etching Methods 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 6
- 239000012528 membrane Substances 0.000 abstract 10
- 238000009413 insulation Methods 0.000 abstract 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000003486 chemical etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 206010041235 Snoring Diseases 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要]
微小冷陰極の製造方法に関し、
真空マイクロデバイス用の微小冷陰極を高精度で再現性
よく、かつ、簡易に製造することを目的とし、 シリコン基板上に第1の絶縁膜を形成する工程と、前記
前記第1の絶縁膜から絶縁膜マスクパターンを形成する
工程と、前記シリコン基板をエツチングして前記絶縁膜
マスクパターンの下にコーン部を形成する工程と、エツ
チングされた前記シリコン基板の表面に熱酸化膜を形成
する工程と、前記絶縁膜マスクパターンをマスクとして
前記シリコン基板上に第2の絶縁膜とゲート電極膜を順
次形成する工程と、前記絶縁膜マスクパターンとコーン
部の熱酸化膜をエツチング除去して冷陰極ティップを形
成する工程とを含むように微小冷陰極の製造方法を構成
する。
よく、かつ、簡易に製造することを目的とし、 シリコン基板上に第1の絶縁膜を形成する工程と、前記
前記第1の絶縁膜から絶縁膜マスクパターンを形成する
工程と、前記シリコン基板をエツチングして前記絶縁膜
マスクパターンの下にコーン部を形成する工程と、エツ
チングされた前記シリコン基板の表面に熱酸化膜を形成
する工程と、前記絶縁膜マスクパターンをマスクとして
前記シリコン基板上に第2の絶縁膜とゲート電極膜を順
次形成する工程と、前記絶縁膜マスクパターンとコーン
部の熱酸化膜をエツチング除去して冷陰極ティップを形
成する工程とを含むように微小冷陰極の製造方法を構成
する。
本発明は微小冷陰極の製造方法の改良に関する。
微小冷陰極は極微小のマイクロ波真空管や微小な表示素
子など、いわゆる、真空マイクロデバイス用の放射電極
として欠くことのできない構成要素である。
子など、いわゆる、真空マイクロデバイス用の放射電極
として欠くことのできない構成要素である。
真空マイクロデバイスは通常の半導体素子と異なり、微
小な真空空間を電子が移動するのを利用するので、電子
の移動度が大きく、高速・高温動作が可能で、しかも、
放射線損傷を受けにくいなどの特徴があり、今後マイク
ロ波素子、超高速演算素子、耐放射線用デバイス、耐高
温環境用デバイス、微小表示素子などへの応用が期待さ
れている。
小な真空空間を電子が移動するのを利用するので、電子
の移動度が大きく、高速・高温動作が可能で、しかも、
放射線損傷を受けにくいなどの特徴があり、今後マイク
ロ波素子、超高速演算素子、耐放射線用デバイス、耐高
温環境用デバイス、微小表示素子などへの応用が期待さ
れている。
これらの真空マイクロデバイスの殆どは現在開発段階に
あり、とくに、その心臓部をなす微小冷陰極を高精度で
再現性よく、かつ、簡易に製造する技術の開発が求めら
れている。
あり、とくに、その心臓部をなす微小冷陰極を高精度で
再現性よく、かつ、簡易に製造する技術の開発が求めら
れている。
真空マイクロデバイス用の冷陰極の構造は、円錐状の冷
陰極ティップと電子引き出し用のゲート電極とにより構
成されており、冷陰極ティップとゲート電極との間に電
圧を印加すると冷陰極ティップの先端に大きな電界が加
わり電子が放出される。
陰極ティップと電子引き出し用のゲート電極とにより構
成されており、冷陰極ティップとゲート電極との間に電
圧を印加すると冷陰極ティップの先端に大きな電界が加
わり電子が放出される。
微小冷陰極の製造方法としては幾つかの方法が提案され
ている。
ている。
たとえば、アルミナ基板上にMo陰極膜とアルミナ絶縁
膜層とMo陽極膜層を順次被着し、M。
膜層とMo陽極膜層を順次被着し、M。
陽極膜層の一部にエツチング孔を形成したのち、そのエ
ツチング孔を通してアルミナ絶縁膜層を選択エツチング
して空孔を形成する0次いで、前記Mo陽極膜層のエツ
チング孔の上方からMOを、また、斜め方向からアルミ
ナを基板を回転しなから蒸着またはスパッタして、前記
空孔の底部にNoの冷陰極コーンを形成している(J、
of Appl、Phys、。
ツチング孔を通してアルミナ絶縁膜層を選択エツチング
して空孔を形成する0次いで、前記Mo陽極膜層のエツ
チング孔の上方からMOを、また、斜め方向からアルミ
ナを基板を回転しなから蒸着またはスパッタして、前記
空孔の底部にNoの冷陰極コーンを形成している(J、
of Appl、Phys、。
vol、39. p3504,196B)。
あるいは、シリコン基板の等方性エツチングによりシリ
コンの冷陰極コーンを形成する方法も提案されている(
Mat、Res、 Soc、 Sy*p、 + vol
、76+ p25.1987)。−例として後者につい
て以下に主な工程を順を追って簡単に説明する。
コンの冷陰極コーンを形成する方法も提案されている(
Mat、Res、 Soc、 Sy*p、 + vol
、76+ p25.1987)。−例として後者につい
て以下に主な工程を順を追って簡単に説明する。
第4図は従来の微小冷陰極の製造方法の例を示す図であ
る。
る。
工程(1):シリコン基板1の上に、−様な厚さの第1
の絶縁膜2.たとえば、5iO1膜を公知の熱酸化法で
形成する。
の絶縁膜2.たとえば、5iO1膜を公知の熱酸化法で
形成する。
工程(2):前記処理済み基板のSi0g膜を、公知の
ホトリソグラフィ法で、たとえば、円形の絶縁膜マスク
パターン2”が残るように弗酸でエツチング除去する。
ホトリソグラフィ法で、たとえば、円形の絶縁膜マスク
パターン2”が残るように弗酸でエツチング除去する。
工程(3):前記処理済み基板を、たとえば、IPとH
NO3の混合液の中でシリコンのみを等方向に化学エツ
チングして、前記絶縁膜マスクパターン2゛の下にコー
ン部60を形成する。この時、コーン頭部から絶縁膜マ
スクパターン2”が取れてしまう前にエツチングを中止
する。
NO3の混合液の中でシリコンのみを等方向に化学エツ
チングして、前記絶縁膜マスクパターン2゛の下にコー
ン部60を形成する。この時、コーン頭部から絶縁膜マ
スクパターン2”が取れてしまう前にエツチングを中止
する。
工程(4):前記処理済み基板の上方から第2の絶縁膜
4.たとえば、Si0g膜を電子ビーム蒸着形成する。
4.たとえば、Si0g膜を電子ビーム蒸着形成する。
この時、前記コーン部6oの周囲には図示したごとき空
間が生じる。
間が生じる。
工程(5):前記処理済み基板の上方からゲート電極膜
5.たとえば、Mol!を公知の方法で一様に被着スル
。この時、前記絶縁膜マスクパターン2゛の側面の少な
くとも一部が露出されているようにする。
5.たとえば、Mol!を公知の方法で一様に被着スル
。この時、前記絶縁膜マスクパターン2゛の側面の少な
くとも一部が露出されているようにする。
工程(6):前記処理済み基板の絶縁膜マスクパターン
2°、たとえば、SiO2膜を弗酸()IP)を用いて
選択的にエツチングを行い、前記コーン部6oの回りの
空間が外部空間に充分通じるようにする。この時、コー
ン部60の頭部には前記絶縁膜マスクパターン2°が残
っている程度にエツチングを止める。その後で、IIF
とnNo5の混合液の中でシリコンのみを等方的にエツ
チングして、前記コーン部60の先端を尖らすと共に前
記絶縁膜マスクパターン2゛を切り離し除去して、シリ
コン基板上にシリコンからなる微小冷陰極を形成してい
る。
2°、たとえば、SiO2膜を弗酸()IP)を用いて
選択的にエツチングを行い、前記コーン部6oの回りの
空間が外部空間に充分通じるようにする。この時、コー
ン部60の頭部には前記絶縁膜マスクパターン2°が残
っている程度にエツチングを止める。その後で、IIF
とnNo5の混合液の中でシリコンのみを等方的にエツ
チングして、前記コーン部60の先端を尖らすと共に前
記絶縁膜マスクパターン2゛を切り離し除去して、シリ
コン基板上にシリコンからなる微小冷陰極を形成してい
る。
しかし、上記の従来例、たとえば、Moの垂直蒸着とア
ルミナの斜蒸着を用いる方法は工程が余りにも複雑であ
り実用的ではない。
ルミナの斜蒸着を用いる方法は工程が余りにも複雑であ
り実用的ではない。
一方、シリコン基板の等方性エツチングを用いる方法の
場合には、第3図の従来の弗硝酸エツチングによるティ
ップ形成を示す拡大図に示したように、コーン部60が
同図(イ)の破線部に沿って正確にエツチングされた場
合に、始めて同図(ロ)に示した好ましい形状の冷陰極
ティップ6が形成されるのであるが、実際にはエツチン
グ条件のコントロール、たとえば、エツチング速度の一
様性の実現やエツチングの終点の検出が極めて難しく、
シたがって、冷陰極ティップ形成の再現性に乏しいなど
の問題があり、その解決が必要となっていた。
場合には、第3図の従来の弗硝酸エツチングによるティ
ップ形成を示す拡大図に示したように、コーン部60が
同図(イ)の破線部に沿って正確にエツチングされた場
合に、始めて同図(ロ)に示した好ましい形状の冷陰極
ティップ6が形成されるのであるが、実際にはエツチン
グ条件のコントロール、たとえば、エツチング速度の一
様性の実現やエツチングの終点の検出が極めて難しく、
シたがって、冷陰極ティップ形成の再現性に乏しいなど
の問題があり、その解決が必要となっていた。
上記の課題は、シリコン基板1上に第1の絶縁膜2を形
成する工程と、前記前記第1の絶縁膜2から絶縁膜マス
クパターン2゛を形成する工程と、前記シリコン基板1
をエツチングして前記絶縁膜マスクパターン2″の下に
コーン部6oを形成する工程と・エツチングされた前記
シリコン基板1の表面に熱酸化膜3を形成する工程と、
前記絶縁膜マスクパターン2゛をマスクとして前記シリ
コン基板1上に第2の絶縁膜4を形成する工程と、前記
絶縁膜マスクパターン2′とコーン部6oの熱酸化膜3
をエツチング除去して冷陰極ティップ6を形成する工程
とを少なくとも含む微小冷陰極の製造方法により解決す
ることができる。そして、具体的には前記コーン部60
を形成するエツチングをリアクティブイオンエツチング
で行い、さらに、前記第2の絶縁膜4の形成に引き続い
てゲート電極膜5を形成しておくことにより効果的に解
決することができる。
成する工程と、前記前記第1の絶縁膜2から絶縁膜マス
クパターン2゛を形成する工程と、前記シリコン基板1
をエツチングして前記絶縁膜マスクパターン2″の下に
コーン部6oを形成する工程と・エツチングされた前記
シリコン基板1の表面に熱酸化膜3を形成する工程と、
前記絶縁膜マスクパターン2゛をマスクとして前記シリ
コン基板1上に第2の絶縁膜4を形成する工程と、前記
絶縁膜マスクパターン2′とコーン部6oの熱酸化膜3
をエツチング除去して冷陰極ティップ6を形成する工程
とを少なくとも含む微小冷陰極の製造方法により解決す
ることができる。そして、具体的には前記コーン部60
を形成するエツチングをリアクティブイオンエツチング
で行い、さらに、前記第2の絶縁膜4の形成に引き続い
てゲート電極膜5を形成しておくことにより効果的に解
決することができる。
本発明によれば、最終的な冷陰極ティップ6の形状を決
めるのは従来例のようにシリコンのコニン部60自体の
化学的エツチングではなく、コーン部60の円錐側面上
に形成された熱酸化によるシリコン酸化膜3の厚さであ
る。通常、シリコンの等方性エツチングのエツチング速
度をコントロールするよりも熱酸化によるシリコン酸化
膜3の厚さをコントロールする方が迩かに容易で、かつ
、再現性があるので、本発明により冷陰極ティップ6は
極めて安定に再現性よく形成することが可能となるので
ある。
めるのは従来例のようにシリコンのコニン部60自体の
化学的エツチングではなく、コーン部60の円錐側面上
に形成された熱酸化によるシリコン酸化膜3の厚さであ
る。通常、シリコンの等方性エツチングのエツチング速
度をコントロールするよりも熱酸化によるシリコン酸化
膜3の厚さをコントロールする方が迩かに容易で、かつ
、再現性があるので、本発明により冷陰極ティップ6は
極めて安定に再現性よく形成することが可能となるので
ある。
追って以下にその要点を説明する。
なお、前記の諸図面で説明したものと同等の部分につい
ては同一符号を付し、かつ、同等部分についての説明は
省略する。
ては同一符号を付し、かつ、同等部分についての説明は
省略する。
工程(1):厚さが、たとえば、200μmの低抵抗シ
リコン基板1の上に、第1の絶縁膜2として。
リコン基板1の上に、第1の絶縁膜2として。
たとえば、酸素中、約1000°Cで厚さ500nm程
度の熱酸化Si0g膜を形成する。
度の熱酸化Si0g膜を形成する。
工程(2):前記処理済み基板の第1の絶縁膜2゜すな
わち、Si0g股上にレジストマスクを形成したあと、
たとえば、CF、ガスを用いたイオンエツチング法によ
り、直径が冷陰極コーン6の高さの2倍、たとえば、2
μmφのSiO□膜からなる絶縁膜マスクパターン2°
を形成する。
わち、Si0g股上にレジストマスクを形成したあと、
たとえば、CF、ガスを用いたイオンエツチング法によ
り、直径が冷陰極コーン6の高さの2倍、たとえば、2
μmφのSiO□膜からなる絶縁膜マスクパターン2°
を形成する。
工程(3):前記処理済み基板をエツチング、たとえば
、SF、ガスを用いてシリコンのみを等方的にリアクテ
ィブイオンエツチングして、すなわち、マスク下部がア
ンダーエツチングされるようにして、前記絶縁膜マスク
パターン2゛の下にコーン部60を形成する。この時、
コーン頭部に、たとえば、0.3pmφ程度のシリコン
が残り絶縁膜マスクパターン2”がくっついている状態
でエッチングを中止する。
、SF、ガスを用いてシリコンのみを等方的にリアクテ
ィブイオンエツチングして、すなわち、マスク下部がア
ンダーエツチングされるようにして、前記絶縁膜マスク
パターン2゛の下にコーン部60を形成する。この時、
コーン頭部に、たとえば、0.3pmφ程度のシリコン
が残り絶縁膜マスクパターン2”がくっついている状態
でエッチングを中止する。
リアクティブイオンエツチング(ドライエツチング)を
用いることにより、従来の弗硝酸などの化学エツチング
に比較して極めて再現性のよい円錐形のコーン部60が
形成された。
用いることにより、従来の弗硝酸などの化学エツチング
に比較して極めて再現性のよい円錐形のコーン部60が
形成された。
工程(4):前記処理済み基板を、たとえば、酸素中、
約1000’Cで、マスクのない部分の酸化膜の厚さが
約150nmになるように熱酸化膜3.たとえば、Si
n、膜を形成する。
約1000’Cで、マスクのない部分の酸化膜の厚さが
約150nmになるように熱酸化膜3.たとえば、Si
n、膜を形成する。
工程(5);前記処理済み基板の上方から第2の絶縁膜
4.たとえば、厚さ1μm程度のSiO蒸着膜と、ゲー
ト電極膜5.たとえば、厚さ200nm程度のCr蒸着
膜を引き続いて形成する。この時、前記コーン部60の
周囲には図示したごとき空間が生じる。この時、前記絶
縁膜マスクパターン2゛の側面の少なくとも一部は露出
されている。
4.たとえば、厚さ1μm程度のSiO蒸着膜と、ゲー
ト電極膜5.たとえば、厚さ200nm程度のCr蒸着
膜を引き続いて形成する。この時、前記コーン部60の
周囲には図示したごとき空間が生じる。この時、前記絶
縁膜マスクパターン2゛の側面の少なくとも一部は露出
されている。
このようにゲート絶縁膜5を第2の絶縁膜4に引き続い
て、その上に形成しておくことにより、別々に膜形成す
る場合に比較してゲート孔部分に特別のマスクを用いる
必要がなく製造工程を簡易にすることができる。
て、その上に形成しておくことにより、別々に膜形成す
る場合に比較してゲート孔部分に特別のマスクを用いる
必要がなく製造工程を簡易にすることができる。
工程(6):前記処理済み基板の絶縁膜マスクパターン
2゛、たとえば、SiO□膜を弗酸(IP)を用いて選
択的にエツチングを行い、前記コーン部60の回りの空
間を露出させ、さらに、引き続いて、露出したコーン部
60の円錐側面部に形成されている熱酸化膜3 (S
iO□膜)のエツチングを継続して完全に除去し、シリ
コン基板上にシリコンからなる冷陰極ティップ6を形成
する。
2゛、たとえば、SiO□膜を弗酸(IP)を用いて選
択的にエツチングを行い、前記コーン部60の回りの空
間を露出させ、さらに、引き続いて、露出したコーン部
60の円錐側面部に形成されている熱酸化膜3 (S
iO□膜)のエツチングを継続して完全に除去し、シリ
コン基板上にシリコンからなる冷陰極ティップ6を形成
する。
工程(7):前記処理済み基板の第2の絶縁膜4の上に
残ったゲート電極膜5を、公知のホトリソグラフィ技術
により所定の形状にパターンエツチングしてゲート電極
パターン5°を形成すれば本発明の微小冷陰極が作製さ
れる。
残ったゲート電極膜5を、公知のホトリソグラフィ技術
により所定の形状にパターンエツチングしてゲート電極
パターン5°を形成すれば本発明の微小冷陰極が作製さ
れる。
上記の実施例方法により底面の直径が約1μm。
高さが約1μmで先端の曲率半径が0.1μm以下の微
小冷陰極が再現性よく安定に形成することができた。
小冷陰極が再現性よく安定に形成することができた。
第2図は放出電流とゲート電圧の関係を示す図で、縦軸
に放出電流を横軸にゲート電圧をとっである。
に放出電流を横軸にゲート電圧をとっである。
図中、■は本発明による試料のデータ、■は従来の方法
による試料データを比較のために示したものであり、い
ずれも試作した微小冷陰極の上方に陽極を配置し陰極と
の間に500 Vの電圧を印加しゲート電圧を変えて陰
陽極間の放出電流を測定したものである。なお、データ
はいずれも各100個の試料のデータの平均値である。
による試料データを比較のために示したものであり、い
ずれも試作した微小冷陰極の上方に陽極を配置し陰極と
の間に500 Vの電圧を印加しゲート電圧を変えて陰
陽極間の放出電流を測定したものである。なお、データ
はいずれも各100個の試料のデータの平均値である。
図かられかるように、本発明方法による微小冷陰極は非
常に鋭い冷陰極ティップ6が再現性よ(形成されており
、従来例に比較して30v以上も低いゲート電圧で放出
電流が流れることがわかる。
常に鋭い冷陰極ティップ6が再現性よ(形成されており
、従来例に比較して30v以上も低いゲート電圧で放出
電流が流れることがわかる。
以上述べた実施例は一例を示したもので、本発明の趣旨
に添うものである限り、使用する素材や個々のプロセス
など適宜好ましいもの、あるいはその組み合わせを用い
てもよいことは言うまでもない。
に添うものである限り、使用する素材や個々のプロセス
など適宜好ましいもの、あるいはその組み合わせを用い
てもよいことは言うまでもない。
以上説明したように、本発明によれば最終的な冷陰極テ
ィップ6の形状を決めるのは従来例のようにシリコンの
コーン部60自体の化学的エツチングではなく、コーン
部60の円錐側面上に形成された熱酸化によるシリコン
酸化膜3の厚さである。
ィップ6の形状を決めるのは従来例のようにシリコンの
コーン部60自体の化学的エツチングではなく、コーン
部60の円錐側面上に形成された熱酸化によるシリコン
酸化膜3の厚さである。
通常、シリコンの等方性エツチングのエツチング速度を
コントロールするよりも熱酸化によるシリコン酸化膜3
の厚さをコントロールする方が蟲かに容易で、かつ、再
現性があるので、本発明により冷陰極ティップ6は極め
て再現性よく安定に形成することができ、微小冷陰極の
性能・品質の向上に寄与するところが極めて大きい。
コントロールするよりも熱酸化によるシリコン酸化膜3
の厚さをコントロールする方が蟲かに容易で、かつ、再
現性があるので、本発明により冷陰極ティップ6は極め
て再現性よく安定に形成することができ、微小冷陰極の
性能・品質の向上に寄与するところが極めて大きい。
第2図は放出電流とゲート電圧の関係を示す図、第3図
は従来の弗硝酸エツチングによるティップ形成を示す拡
大図、 第4図は従来の微小冷陰極の製造方法の例を示す図であ
る。
は従来の弗硝酸エツチングによるティップ形成を示す拡
大図、 第4図は従来の微小冷陰極の製造方法の例を示す図であ
る。
図において、
lはシリコン基板、
2は第1の絶縁膜、
2′
は絶縁膜マスクパターン、
3は熱酸化膜、
4は第2の絶縁膜、
5はゲート電極膜、
5″
はゲート電極パターン、
6は冷陰極ティップ、
60はコーン部である。
10fl)
ゲート@九 (V)
放出電充とγ゛−ト零E量体と示7図
第 2 図
2′
(イ)
従来の価7石肖猷丁、7+リフ゛によ6テイ・ノフ゛が
εへ2示1才方大図鼾 3 図 本発明ろ汰の丈殊例のTπト承1図 第1図 従来の1敗・トン♀陰檀製造す次0ザ・1Σホ1図帖
4 図
εへ2示1才方大図鼾 3 図 本発明ろ汰の丈殊例のTπト承1図 第1図 従来の1敗・トン♀陰檀製造す次0ザ・1Σホ1図帖
4 図
Claims (3)
- (1)シリコン基板(1)上に第1の絶縁膜(2)を形
成する工程と、 前記前記第1の絶縁膜(2)から絶縁膜マスクパターン
(2’)を形成する工程と、 前記シリコン基板(1)をエッチングして前記絶縁膜マ
スクパターン(2’)の下にコーン部(60)を形成す
る工程と、 エッチングされた前記シリコン基板(1)の表面に熱酸
化膜(3)を形成する工程と、 前記絶縁膜マスクパターン(2’)をマスクとして前記
シリコン基板(1)上に第2の絶縁膜(4)を形成する
工程と、 前記絶縁膜マスクパターン(2’)とコーン部(60)
の熱酸化膜(3)をエッチング除去して冷陰極ティップ
(6)を形成する工程とを少なくとも含むことを特徴と
した微小冷陰極の製造方法。 - (2)前記コーン部(60)を形成するエッチングがリ
アクティブイオンエッチングであることを特徴とした請
求項(1)記載の微小冷陰極の製造方法。 - (3)前記第2の絶縁膜(4)の形成に引き続いてゲー
ト電極膜(5)を形成しておくことを特徴とした請求項
(1)および(2)記載の微小冷陰極の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211191A JPH0494033A (ja) | 1990-08-08 | 1990-08-08 | 微小冷陰極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2211191A JPH0494033A (ja) | 1990-08-08 | 1990-08-08 | 微小冷陰極の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0494033A true JPH0494033A (ja) | 1992-03-26 |
Family
ID=16601901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2211191A Pending JPH0494033A (ja) | 1990-08-08 | 1990-08-08 | 微小冷陰極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0494033A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757620A (ja) * | 1993-07-26 | 1995-03-03 | Samsung Display Devices Co Ltd | マイクロチップ、電界放出アレー、及びこれらの製造方法 |
US5620350A (en) * | 1994-10-27 | 1997-04-15 | Nec Corporation | Method for making a field-emission type electron gun |
US5666020A (en) * | 1994-11-16 | 1997-09-09 | Nec Corporation | Field emission electron gun and method for fabricating the same |
KR20000045293A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 전계방출 표시 소자의 제조방법 |
-
1990
- 1990-08-08 JP JP2211191A patent/JPH0494033A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0757620A (ja) * | 1993-07-26 | 1995-03-03 | Samsung Display Devices Co Ltd | マイクロチップ、電界放出アレー、及びこれらの製造方法 |
JP2896308B2 (ja) * | 1993-07-26 | 1999-05-31 | 三星電管株式會社 | 電界放出アレー及びその製造方法、及びマイクロチップの製造方法 |
US5620350A (en) * | 1994-10-27 | 1997-04-15 | Nec Corporation | Method for making a field-emission type electron gun |
US5666020A (en) * | 1994-11-16 | 1997-09-09 | Nec Corporation | Field emission electron gun and method for fabricating the same |
KR20000045293A (ko) * | 1998-12-30 | 2000-07-15 | 김영환 | 전계방출 표시 소자의 제조방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5389026A (en) | Method of producing metallic microscale cold cathodes | |
JPH06267403A (ja) | 電界放出型冷陰極およびその製造方法 | |
JPH0494033A (ja) | 微小冷陰極の製造方法 | |
US5779514A (en) | Technique to fabricate chimney-shaped emitters for field-emission devices | |
JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
JPH09293451A (ja) | 電界放射冷陰極の製造方法 | |
JPH04167326A (ja) | 電界放出型エミッタ及びその製造方法 | |
KR0183483B1 (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
JPH0395829A (ja) | 微小冷陰極の製造方法 | |
JPH06131970A (ja) | 微小真空素子の製造方法 | |
JPH11232996A (ja) | 電界放出型電子源及びその製造方法 | |
JPH05242796A (ja) | 電子放出素子の製造方法 | |
JPH05242797A (ja) | 電子放出素子の製造方法 | |
JPH03238729A (ja) | 冷陰極装置の製造方法 | |
JP2000173448A (ja) | 電界放射冷陰極の製造方法 | |
JPH05120991A (ja) | 電界放射素子及びその製造方法 | |
JPH04262337A (ja) | 電界放出陰極の製造方法 | |
JP3627838B2 (ja) | ダイヤモンド被覆冷陰極の作製方法 | |
JPH04292832A (ja) | マイクロ真空素子の製造方法 | |
JP3144297B2 (ja) | 真空マイクロデバイス及びその製造方法 | |
JPH08148084A (ja) | 電界放出型冷陰極の製造方法 | |
JPH0612976A (ja) | 電界放出陰極の形成方法 | |
JPH05275001A (ja) | 微小真空素子の作製方法 | |
JPH06176685A (ja) | 電界放出型電子源及びその製造方法 | |
JPH0652791A (ja) | 電子銃の製造方法 |