JPH08148084A - 電界放出型冷陰極の製造方法 - Google Patents
電界放出型冷陰極の製造方法Info
- Publication number
- JPH08148084A JPH08148084A JP6312394A JP31239494A JPH08148084A JP H08148084 A JPH08148084 A JP H08148084A JP 6312394 A JP6312394 A JP 6312394A JP 31239494 A JP31239494 A JP 31239494A JP H08148084 A JPH08148084 A JP H08148084A
- Authority
- JP
- Japan
- Prior art keywords
- film
- emitter
- cold cathode
- field emission
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 エミッタ−ゲート電極間の相対的位置の精度
を向上させる。工程数の削減。 【構成】 シリコン基板１上に選択的にシリコン窒化膜
２を設け、これをマスクとして熱酸化を行って、熱酸化
膜３を形成する〔（ａ）図〕。蒸着法などによりタンタ
ル膜４を形成する〔（ｂ）図〕。リング状の開口を有す
るフォトレジスト膜を形成する〔（ｃ）図〕。等方性の
エッチングを行ってエミッタ６とゲート電極７とを形成
する〔（ｄ）図〕。
を向上させる。工程数の削減。 【構成】 シリコン基板１上に選択的にシリコン窒化膜
２を設け、これをマスクとして熱酸化を行って、熱酸化
膜３を形成する〔（ａ）図〕。蒸着法などによりタンタ
ル膜４を形成する〔（ｂ）図〕。リング状の開口を有す
るフォトレジスト膜を形成する〔（ｃ）図〕。等方性の
エッチングを行ってエミッタ６とゲート電極７とを形成
する〔（ｄ）図〕。
Description
【０００１】
【産業上の利用分野】本発明は、電界放出型冷陰極の製
造方法に関し、特に真空マイクロデバイス用に有用な電
界放出型冷陰極の製造方法に関するものである。
造方法に関し、特に真空マイクロデバイス用に有用な電
界放出型冷陰極の製造方法に関するものである。
【０００２】
【従来の技術】電界放出型冷陰極は、電界効果により電
子を放出する冷陰極電子銃であり、真空スイッチング素
子、真空増幅素子、微小な表示素子等のいわゆる真空マ
イクロデバイスにおける重要な構成要素の一つである。
従来より真空マイクロデバイス用の電界放出型冷陰極の
構造およびその製造方法としてはいくつかの提案がなさ
れている。
子を放出する冷陰極電子銃であり、真空スイッチング素
子、真空増幅素子、微小な表示素子等のいわゆる真空マ
イクロデバイスにおける重要な構成要素の一つである。
従来より真空マイクロデバイス用の電界放出型冷陰極の
構造およびその製造方法としてはいくつかの提案がなさ
れている。
【０００３】例えば、図３に示すような絶縁層、ゲート
電極をホール型に加工した後、モリブデン（Ｍｏ）を蒸
着してコーンを形成するスピント型がある（C.A.Spind
t,IEEE Transaction on Electron Devices, vol.38,No.
10,1991,p.2355 ）。本製品は以下の工程により作製さ
れる。
電極をホール型に加工した後、モリブデン（Ｍｏ）を蒸
着してコーンを形成するスピント型がある（C.A.Spind
t,IEEE Transaction on Electron Devices, vol.38,No.
10,1991,p.2355 ）。本製品は以下の工程により作製さ
れる。
【０００４】高伝導率のシリコン基板３１上にシリコン
酸化膜３２を０．１μｍの膜厚に、その上にモリブデン
膜（３３）を０．２５μｍの膜厚に堆積する。モリブデ
ン膜上にＥＢ露光によって約１μｍφのホールパターン
をアレイ状に有するマスクを形成する。このマスクを用
いてモリブデン膜およびシリコン酸化膜３２をエッチン
グしてゲート電極３３を形成する。次に、アルミニウム
を斜め方向から蒸着してゲート電極３３上およびその側
壁にアルミニウム膜を形成する。しかる後、上方よりモ
リブデンを蒸着し、ホール内以外のモリブデン蒸着膜を
アルミニウム膜と共に除去してエミッタ３４を形成す
る。
酸化膜３２を０．１μｍの膜厚に、その上にモリブデン
膜（３３）を０．２５μｍの膜厚に堆積する。モリブデ
ン膜上にＥＢ露光によって約１μｍφのホールパターン
をアレイ状に有するマスクを形成する。このマスクを用
いてモリブデン膜およびシリコン酸化膜３２をエッチン
グしてゲート電極３３を形成する。次に、アルミニウム
を斜め方向から蒸着してゲート電極３３上およびその側
壁にアルミニウム膜を形成する。しかる後、上方よりモ
リブデンを蒸着し、ホール内以外のモリブデン蒸着膜を
アルミニウム膜と共に除去してエミッタ３４を形成す
る。
【０００５】他の製造方法として、例えば第５３回応用
物理学術講演会講演予稿集１９ａ−ｚｍ−６にて提案さ
れた、図４に示されるように、シリコン基板に等方性エ
ッチングを施してシリコン製エミッタを形成する方法が
ある。この方法は、シリコン基板４１上にシリコン酸化
膜からなる約２μｍφの円形状のマスク（キャップ）を
形成し、このマスクを介してアルカリエッチャント（Ｋ
ＯＨ）を用いてシリコン基板を等方的にエッチングして
マスク下に円錐台形状のコーンを形成する。
物理学術講演会講演予稿集１９ａ−ｚｍ−６にて提案さ
れた、図４に示されるように、シリコン基板に等方性エ
ッチングを施してシリコン製エミッタを形成する方法が
ある。この方法は、シリコン基板４１上にシリコン酸化
膜からなる約２μｍφの円形状のマスク（キャップ）を
形成し、このマスクを介してアルカリエッチャント（Ｋ
ＯＨ）を用いてシリコン基板を等方的にエッチングして
マスク下に円錐台形状のコーンを形成する。
【０００６】次に、酸化炉においてシリコン基板４１の
表面を熱酸化して基板表面に膜厚約０．３μｍのシリコ
ン酸化膜４２を形成する。この工程により先端が尖鋭化
されたエミッタ４４が形成される。次に、電子ビーム蒸
着法などによりモリブデンを膜厚約０．３μｍに堆積し
ゲート電極４３を形成する。最後に、バッファードフッ
酸を用いてエッチングマスクとして用いたキャップとエ
ミッタ４４の先端部を覆うシリコン酸化膜４２をエッチ
ング除去して、図４に示される電界放出型冷陰極を作製
する。
表面を熱酸化して基板表面に膜厚約０．３μｍのシリコ
ン酸化膜４２を形成する。この工程により先端が尖鋭化
されたエミッタ４４が形成される。次に、電子ビーム蒸
着法などによりモリブデンを膜厚約０．３μｍに堆積し
ゲート電極４３を形成する。最後に、バッファードフッ
酸を用いてエッチングマスクとして用いたキャップとエ
ミッタ４４の先端部を覆うシリコン酸化膜４２をエッチ
ング除去して、図４に示される電界放出型冷陰極を作製
する。
【０００７】
【発明が解決しようとする課題】この種の電界放出型の
冷陰極では、エミッタから放出される電子を制御性よく
コントロールする必要があり、そのためには、エミッタ
とゲート電極間の距離を精度よく形成する必要がある。
また、量産時にあっては、面内（ウェハ内）均一性を確
保すると共に基板（ウェハ）間でのばらつきを極力低く
抑えることが極めて重要である。
冷陰極では、エミッタから放出される電子を制御性よく
コントロールする必要があり、そのためには、エミッタ
とゲート電極間の距離を精度よく形成する必要がある。
また、量産時にあっては、面内（ウェハ内）均一性を確
保すると共に基板（ウェハ）間でのばらつきを極力低く
抑えることが極めて重要である。
【０００８】第１の従来例では、エミッタをゲート電極
を形成した後、アルミニウム犠牲層を用いたリフトオフ
法により形成しているため、エミッタの形状がゲート開
口部のアルミニウム膜の形状に大きく左右される。しか
るに、アルミニウム蒸着膜のエッジ部での形状は一般に
不規則になるため、エミッタの形状はウェハ間で一定化
されないばかりでなく面内でも大きくばらつく。
を形成した後、アルミニウム犠牲層を用いたリフトオフ
法により形成しているため、エミッタの形状がゲート開
口部のアルミニウム膜の形状に大きく左右される。しか
るに、アルミニウム蒸着膜のエッジ部での形状は一般に
不規則になるため、エミッタの形状はウェハ間で一定化
されないばかりでなく面内でも大きくばらつく。
【０００９】一方、第２の従来例では、エミッタの形状
は等方性エッチングと熱酸化とによって決定され、ゲー
ト電極がキャップ形状によって決定されるため、両者間
の位置関係は一定化されない。すなわち、エミッタの形
状はエッチング条件、熱酸化条件により異なって形成さ
れ、さらに、キャップもシリコン基板のエッチング時に
エッチングされてその形状が崩れ易いため、両者の位置
関係を一定化することが困難であった。
は等方性エッチングと熱酸化とによって決定され、ゲー
ト電極がキャップ形状によって決定されるため、両者間
の位置関係は一定化されない。すなわち、エミッタの形
状はエッチング条件、熱酸化条件により異なって形成さ
れ、さらに、キャップもシリコン基板のエッチング時に
エッチングされてその形状が崩れ易いため、両者の位置
関係を一定化することが困難であった。
【００１０】本発明は、これら従来例の上記問題点に鑑
みてなされたものであって、その目的は、エミッタとゲ
ート電極間の相対的位置関係を精度よく一定化して面内
および基板間での両者間の距離のばらつきを抑えること
であり、そしてこのことにより、ゲート電極の放出電子
に対する制御性の精度を向上させようとするものであ
る。
みてなされたものであって、その目的は、エミッタとゲ
ート電極間の相対的位置関係を精度よく一定化して面内
および基板間での両者間の距離のばらつきを抑えること
であり、そしてこのことにより、ゲート電極の放出電子
に対する制御性の精度を向上させようとするものであ
る。
【００１１】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、（１）導電性基板上に、エミッタ
形成領域に開口を有する絶縁膜を形成する工程と、
（２）前記絶縁膜を有する導電性基板上全面に導電性膜
を堆積する工程と、（３）前記導電性膜上に、エミッタ
形成領域上にリング状の開口を有するマスクを形成する
工程と、（４）前記マスクを介して前記導電性膜に対し
て等方性のエッチングを行い、エミッタとゲート電極と
を同時に形成する工程と、を有する電界放出型冷陰極の
製造方法、が提供される。
め、本発明によれば、（１）導電性基板上に、エミッタ
形成領域に開口を有する絶縁膜を形成する工程と、
（２）前記絶縁膜を有する導電性基板上全面に導電性膜
を堆積する工程と、（３）前記導電性膜上に、エミッタ
形成領域上にリング状の開口を有するマスクを形成する
工程と、（４）前記マスクを介して前記導電性膜に対し
て等方性のエッチングを行い、エミッタとゲート電極と
を同時に形成する工程と、を有する電界放出型冷陰極の
製造方法、が提供される。
【００１２】また、前記（４）の工程において、エッチ
ングを途中で止め、その後導電性膜表面の酸化と形成さ
れた酸化膜の除去により所定の形状にエミッタとゲート
電極を形成する方法が提供される。
ングを途中で止め、その後導電性膜表面の酸化と形成さ
れた酸化膜の除去により所定の形状にエミッタとゲート
電極を形成する方法が提供される。
【００１３】
【作用】本発明によれば、エミッタとゲート電極とが同
一の導電性膜により同時に形成されるため、両者の相対
的な位置を精度よく形成することができるため、その再
現性を向上させることができ、また、製造歩留りを向上
させることができる。さらに、エミッタとゲート電極と
の位置関係が一定化されたことにより、放出電子に対す
るゲート電極の制御性を向上させることができる。ま
た、エミッタとゲート電極が同一工程で作製されるた
め、工程数が少なくなり製造コストを削減することがで
きる。
一の導電性膜により同時に形成されるため、両者の相対
的な位置を精度よく形成することができるため、その再
現性を向上させることができ、また、製造歩留りを向上
させることができる。さらに、エミッタとゲート電極と
の位置関係が一定化されたことにより、放出電子に対す
るゲート電極の制御性を向上させることができる。ま
た、エミッタとゲート電極が同一工程で作製されるた
め、工程数が少なくなり製造コストを削減することがで
きる。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。 ［第１の実施例］図１（ａ）〜（ｄ）は、本発明の第１
の実施例を示す工程順断面図である。まず、シリコン基
板１上に化学的気相成長法によりシリコン窒化膜２を厚
さ０．２μｍに堆積し、フォトリソグラフィ法およびウ
エットエッチングによりエミッタ形成領域上にシリコン
窒化膜を所定の形状に加工する。続いて、シリコン窒化
膜２をマスクとしてウエット熱酸化によりシリコン基板
表面を熱酸化して０．２μｍ厚の熱酸化膜３を形成する
〔図１（ａ）〕。熱酸化を行う前に、シリコン窒化膜２
をマスクとしてシリコン基板表面を所定の深さだけエッ
チングし、その後熱酸化を行うようにして、形成された
熱酸化膜３の表面とシリコン基板の表面とが同一面をな
すようにしてもよい。
て説明する。 ［第１の実施例］図１（ａ）〜（ｄ）は、本発明の第１
の実施例を示す工程順断面図である。まず、シリコン基
板１上に化学的気相成長法によりシリコン窒化膜２を厚
さ０．２μｍに堆積し、フォトリソグラフィ法およびウ
エットエッチングによりエミッタ形成領域上にシリコン
窒化膜を所定の形状に加工する。続いて、シリコン窒化
膜２をマスクとしてウエット熱酸化によりシリコン基板
表面を熱酸化して０．２μｍ厚の熱酸化膜３を形成する
〔図１（ａ）〕。熱酸化を行う前に、シリコン窒化膜２
をマスクとしてシリコン基板表面を所定の深さだけエッ
チングし、その後熱酸化を行うようにして、形成された
熱酸化膜３の表面とシリコン基板の表面とが同一面をな
すようにしてもよい。
【００１５】燐酸によってシリコン窒化膜２を剥離して
から、蒸着法またはスパッタ法によりタンタル（Ｔａ）
膜４を厚さ０．５μｍに成膜する〔図１（ｂ）〕。フォ
トリソグラフィ法により、タンタル膜４上に、エミッタ
形成領域上にリング状の開口を有するフォトレジスト膜
５を形成する〔図１（ｃ）〕。続いて、フォトレジスト
膜５をマスクとしてタンタル膜４をＳＦ6 ガスをエッチ
ャントとするＲＩＥ（反応性イオンエッチング）を用い
て等方的にエッチングして、エミッタ６およびゲート電
極７を形成する〔図１（ｄ）〕。エミッタの形状は、フ
ォトレジスト膜５の開口パターンが円形状であれば円錐
状に形成され、また多角形形状であれば角錐状に形成さ
れる。この実施例では、タンタルをエミッタおよびゲー
ト電極形成材料に用いているが、これをシリコンまたは
モリブデンなどの等方的なエッチングが可能な他の材料
に置き換えることができる。
から、蒸着法またはスパッタ法によりタンタル（Ｔａ）
膜４を厚さ０．５μｍに成膜する〔図１（ｂ）〕。フォ
トリソグラフィ法により、タンタル膜４上に、エミッタ
形成領域上にリング状の開口を有するフォトレジスト膜
５を形成する〔図１（ｃ）〕。続いて、フォトレジスト
膜５をマスクとしてタンタル膜４をＳＦ6 ガスをエッチ
ャントとするＲＩＥ（反応性イオンエッチング）を用い
て等方的にエッチングして、エミッタ６およびゲート電
極７を形成する〔図１（ｄ）〕。エミッタの形状は、フ
ォトレジスト膜５の開口パターンが円形状であれば円錐
状に形成され、また多角形形状であれば角錐状に形成さ
れる。この実施例では、タンタルをエミッタおよびゲー
ト電極形成材料に用いているが、これをシリコンまたは
モリブデンなどの等方的なエッチングが可能な他の材料
に置き換えることができる。
【００１６】［第２の実施例］図２（ａ）〜（ｆ）は、
本発明の第２の実施例を模式的に示す工程順断面図であ
る。まず、シリコン基板１上に化学的気相成長法により
シリコン窒化膜２を厚さ０．２μｍに堆積し、これをフ
ォトリソグラフィ法およびウエットエッチングによりエ
ミッタ形成領域上に円形状に残るように加工する。続い
て、シリコン窒化膜２をマスクとしてウエット熱酸化に
よりシリコン基板表面を熱酸化して０．２μｍ厚の熱酸
化膜３を形成する〔図２（ａ）〕。
本発明の第２の実施例を模式的に示す工程順断面図であ
る。まず、シリコン基板１上に化学的気相成長法により
シリコン窒化膜２を厚さ０．２μｍに堆積し、これをフ
ォトリソグラフィ法およびウエットエッチングによりエ
ミッタ形成領域上に円形状に残るように加工する。続い
て、シリコン窒化膜２をマスクとしてウエット熱酸化に
よりシリコン基板表面を熱酸化して０．２μｍ厚の熱酸
化膜３を形成する〔図２（ａ）〕。
【００１７】燐酸によってシリコン窒化膜２を剥離して
から、蒸着法またはスパッタ法によりタンタル膜４を厚
さ０．５μｍに成膜する〔図２（ｂ）〕。フォトリソグ
ラフィ法により、タンタル膜４上に、エミッタ形成領域
上にリング状の開口を有するフォトレジスト膜５を形成
する〔図２（ｃ）〕。続いて、フォトレジスト膜５をマ
スクとしてタンタル膜４をＳＦ6 ガスをエッチャントと
するＲＩＥ法により等方的にエッチングして、円錐台形
状または角錐台形状の台形タンタル膜４ａを形成する
〔図２（ｄ）〕。
から、蒸着法またはスパッタ法によりタンタル膜４を厚
さ０．５μｍに成膜する〔図２（ｂ）〕。フォトリソグ
ラフィ法により、タンタル膜４上に、エミッタ形成領域
上にリング状の開口を有するフォトレジスト膜５を形成
する〔図２（ｃ）〕。続いて、フォトレジスト膜５をマ
スクとしてタンタル膜４をＳＦ6 ガスをエッチャントと
するＲＩＥ法により等方的にエッチングして、円錐台形
状または角錐台形状の台形タンタル膜４ａを形成する
〔図２（ｄ）〕。
【００１８】次に、タンタル膜の表面を陽極酸化により
酸化して酸化タンタル膜８を形成する。このとき、酸化
タンタル膜８の内部に尖鋭化されたエミッタ６とゲート
電極７が形成される〔図２（ｅ）〕。次に、酸化タンタ
ルを選択的に溶解する溶液、例えば高温の水酸化ナトリ
ウム溶液を用いて酸化タンタル膜７を除去する〔図２
（ｆ）〕。
酸化して酸化タンタル膜８を形成する。このとき、酸化
タンタル膜８の内部に尖鋭化されたエミッタ６とゲート
電極７が形成される〔図２（ｅ）〕。次に、酸化タンタ
ルを選択的に溶解する溶液、例えば高温の水酸化ナトリ
ウム溶液を用いて酸化タンタル膜７を除去する〔図２
（ｆ）〕。
【００１９】この方法によれば、先端部がより尖鋭化さ
れたエミッタを形成することができる。この実施例で
は、タンタルによりエミッタおよびゲート電極を形成し
ていたが、これに代え、陽極酸化および酸化物のエッチ
ングが可能な他の金属を用いることができる。あるい
は、シリコンを用いて熱酸化法により酸化膜を形成して
エミッタとゲート電極を作製するようにしてもよい。
れたエミッタを形成することができる。この実施例で
は、タンタルによりエミッタおよびゲート電極を形成し
ていたが、これに代え、陽極酸化および酸化物のエッチ
ングが可能な他の金属を用いることができる。あるい
は、シリコンを用いて熱酸化法により酸化膜を形成して
エミッタとゲート電極を作製するようにしてもよい。
【００２０】
【発明の効果】以上説明したように、本発明は、導電性
基板上にエミッタ形成領域に開口を有する絶縁膜を形成
し、その上に導電性膜を堆積しこれをパターニングして
エミッタ電極とゲート電極とを同時に形成するものであ
るので、エミッタとゲート電極との相対的位置の精度を
向上させることができ、ウェハ内およびウェハ間でのエ
ミッタ−ゲート電極間の相対的位置のばらつきを少なく
することができる。そして、このことにより、製造歩留
りを向上させることができるとともにゲート電極による
放出電子の制御を精度よく行うことができるようにな
る。また、エミッタとゲート電極とを同時に形成するこ
とができるので、工数を低減化して製造コストの削減を
図ることができる。
基板上にエミッタ形成領域に開口を有する絶縁膜を形成
し、その上に導電性膜を堆積しこれをパターニングして
エミッタ電極とゲート電極とを同時に形成するものであ
るので、エミッタとゲート電極との相対的位置の精度を
向上させることができ、ウェハ内およびウェハ間でのエ
ミッタ−ゲート電極間の相対的位置のばらつきを少なく
することができる。そして、このことにより、製造歩留
りを向上させることができるとともにゲート電極による
放出電子の制御を精度よく行うことができるようにな
る。また、エミッタとゲート電極とを同時に形成するこ
とができるので、工数を低減化して製造コストの削減を
図ることができる。
【図１】本発明の第１の実施例を示す工程順断面図。
【図２】本発明の第２の実施例を示す工程順断面図。
【図３】第１の従来例を説明するための断面図。
【図４】第２の従来例を説明するための断面図。
１ シリコン基板 ２ シリコン窒化膜 ３ 熱酸化膜 ４ タンタル膜 ４ａ 台形タンタル膜 ５ フォトレジスト膜 ６ エミッタ ７ ゲート電極 ８ 酸化タンタル膜 ３１、４１ シリコン基板 ３２、４２ シリコン酸化膜 ３３、４３ ゲート電極 ３４、４４ エミッタ
Claims (6)
- 【請求項１】 （１）導電性基板上に、エミッタ形成領
域に開口を有する絶縁膜を形成する工程と、 （２）前記絶縁膜を有する導電性基板上全面に導電性膜
を堆積する工程と、 （３）前記導電性膜上に、エミッタ形成領域上にリング
状の開口を有するマスクを形成する工程と、 （４）前記マスクを介して前記導電性膜に対して等方性
のエッチングを行い、エミッタとゲート電極とを同時に
形成する工程と、を有することを特徴とする電界放出型
冷陰極の製造方法。 - 【請求項２】 （１）導電性基板上に、エミッタ形成領
域に開口を有する絶縁膜を形成する工程と、 （２）前記絶縁膜を有する導電性基板上全面に導電性膜
を堆積する工程と、 （３）前記導電性膜上に、エミッタ形成領域上にリング
状の開口を有するマスクを形成する工程と、 （４）前記マスクを介して前記導電性膜に対して等方性
のエッチングを行い、エミッタ形成領域の前記導電性膜
を円錐台形状または角錐台形状に加工する工程と、 （５）前記導電性膜の表面を酸化し、形成された酸化膜
を除去してエミッタとゲート電極とを同時に形成する工
程と、を有することを特徴とする電界放出型冷陰極の製
造方法。 - 【請求項３】 前記導電性基板が、不純物を含有するシ
リコン基板であることを特徴とする請求項１または２記
載の電界放出型冷陰極の製造方法。 - 【請求項４】 前記第（１）の工程における絶縁膜の形
成が、選択酸化法により行われることを特徴とする請求
項３記載の電界放出型冷陰極の製造方法。 - 【請求項５】 前記導電性膜が高融点金属により形成さ
れることを特徴とする請求項１または２記載の電界放出
型冷陰極の製造方法。 - 【請求項６】 前記第（５）の工程における酸化を陽極
酸化法により行うことを特徴とする請求項２記載の電界
放出型冷陰極の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6312394A JPH08148084A (ja) | 1994-11-24 | 1994-11-24 | 電界放出型冷陰極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6312394A JPH08148084A (ja) | 1994-11-24 | 1994-11-24 | 電界放出型冷陰極の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08148084A true JPH08148084A (ja) | 1996-06-07 |
Family
ID=18028726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6312394A Pending JPH08148084A (ja) | 1994-11-24 | 1994-11-24 | 電界放出型冷陰極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08148084A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177729A (ja) * | 1990-11-13 | 1992-06-24 | Kawasaki Steel Corp | 半導体素子の製造方法 |
| JPH04206123A (ja) * | 1990-11-28 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 電子放出素子およびその製造方法 |
| JPH04312739A (ja) * | 1991-04-12 | 1992-11-04 | Fujitsu Ltd | 微小冷陰極の製造方法 |
| JPH0594762A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 電界放出型電子源及びその製造方法 |
-
1994
- 1994-11-24 JP JP6312394A patent/JPH08148084A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04177729A (ja) * | 1990-11-13 | 1992-06-24 | Kawasaki Steel Corp | 半導体素子の製造方法 |
| JPH04206123A (ja) * | 1990-11-28 | 1992-07-28 | Matsushita Electric Ind Co Ltd | 電子放出素子およびその製造方法 |
| JPH04312739A (ja) * | 1991-04-12 | 1992-11-04 | Fujitsu Ltd | 微小冷陰極の製造方法 |
| JPH0594762A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 電界放出型電子源及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5483118A (en) | Field emission cold cathode and method for production thereof | |
| US5651713A (en) | Method for manufacturing a low voltage driven field emitter array | |
| US5857885A (en) | Methods of forming field emission devices with self-aligned gate structure | |
| JP2900837B2 (ja) | 電界放射型冷陰極装置及びその製造方法 | |
| US5449435A (en) | Field emission device and method of making the same | |
| JP2000021287A (ja) | 電界放出型電子源及びその製造方法 | |
| JP2735009B2 (ja) | 電界放出型電子銃の製造方法 | |
| KR0183483B1 (ko) | 전계 방출 냉음극 및 그 제조 방법 | |
| JPH08148084A (ja) | 電界放出型冷陰極の製造方法 | |
| JPH0594765A (ja) | パターニング方法 | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| US5924903A (en) | Method of fabricating a cold cathode for field emission | |
| KR100218672B1 (ko) | 진공 소자의 구조 및 제조 방법 | |
| JPH0652791A (ja) | 電子銃の製造方法 | |
| KR0176086B1 (ko) | 진공소자의 제조방법 | |
| JPH11232996A (ja) | 電界放出型電子源及びその製造方法 | |
| JPH08190856A (ja) | 電界放射冷陰極の製造方法 | |
| JPH05234499A (ja) | 冷陰極 | |
| KR19980070360A (ko) | 전계방출소자의 제조방법 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| KR19990043845A (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| JPH05275001A (ja) | 微小真空素子の作製方法 | |
| JPH10172420A (ja) | 電界電子放出素子の製造方法 | |
| JPH06176685A (ja) | 電界放出型電子源及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040322 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090409 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090409 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100409 |
|
| LAPS | Cancellation because of no payment of annual fees |