JPH06267403A - 電界放出型冷陰極およびその製造方法 - Google Patents

電界放出型冷陰極およびその製造方法

Info

Publication number
JPH06267403A
JPH06267403A JP5401893A JP5401893A JPH06267403A JP H06267403 A JPH06267403 A JP H06267403A JP 5401893 A JP5401893 A JP 5401893A JP 5401893 A JP5401893 A JP 5401893A JP H06267403 A JPH06267403 A JP H06267403A
Authority
JP
Japan
Prior art keywords
layer
emitter
main
insulating layer
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5401893A
Other languages
English (en)
Other versions
JP3226238B2 (ja
Inventor
Masayuki Nakamoto
Tomio Ono
正幸 中本
富男 小野
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP5401893A priority Critical patent/JP3226238B2/ja
Publication of JPH06267403A publication Critical patent/JPH06267403A/ja
Application granted granted Critical
Publication of JP3226238B2 publication Critical patent/JP3226238B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/304Field-emissive cathodes
    • H01J1/3042Field-emissive cathodes microengineered, e.g. Spindt-type
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/025Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes

Abstract

(57)【要約】 【目的】 電界放出効率が高くかつばらつきなく均一
で、しかも高歩留まりで製作することのできる生産性に
富んだ電界放出型冷陰極を提供する。 【構成】 エミッタ25の形成を従来の回転堆積法とは
異なり異方性エッチングなどのフォトリソグラフィ工程
で形成した凹部5および窓部17の正確な形状に沿って
形成された第1の絶縁層13を原型として用いて、これ
にエミッタ層27の材料を充填することにより形成する
ことができるので、エミッタ25を正確な形状および寸
法に形成することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電界放出型冷陰極およ
びその製造方法に関する。
【0002】
【従来の技術】真空マイクロエレクトロニクスの分野に
おいて近年発達した半導体加工技術を応用して電界放出
型冷陰極の開発が盛んに行なわれている。その代表的な
例として、例えばC.A.Spintらにより、Journa
l of Applied Pysics,Vol.47,5248(1976) に公開された
技術が一般に知られている。
【0003】その電界放出型冷陰極は、図4に示すよう
に、Si単結晶基板201上にSiO2 層203を例え
ばCVDのような堆積法で形成し、その上にゲート電極
となるMo層205および犠牲層となるAl層207を
スパッタリング法および斜め蒸着法などにより形成した
後、直径が例えば 1.5μm程度の開口211をエッチン
グ法などにより刻設し、エミッタ213となる材料、例
えばMoのような金属を、Si単結晶基板201全体を
回転させながらそのSi単結晶基板201に対する垂直
方向から真空蒸着させることで、前記の開口211に円
錐型に金属(Mo)が堆積してゆきエミッタ213が形
成される。またその一方で前記の犠牲層207上にも徐
々に金属(Mo)が堆積するために前記の開口211が
エミッタ213の形成とともに塞がってゆき、開口21
1が完全に塞がれてエミッタ213の形成が終了する。
その後、堆積した金属(Mo)膜および犠牲層207等
を除去してそのゲート電極層205を露出させて、円錐
型のエミッタ213を有する電界放出型冷陰極が形成さ
れる。そして図示は省略するがエミッタ213に所定の
距離を置きながら対向するようにアノード(図示省略)
が配設されて素子の主要部分が形成される。
【0004】
【発明が解決しようとする課題】しかしながら、従来の
電界放出型冷陰極の構造およびその製造方法において
は、主に下記のような 2つの問題がある。
【0005】まず第1の問題として、従来の技術によれ
ばSi単結晶基板201全体を回転させながら開口21
1に円錐型に金属を堆積させているが、このときエミッ
タ213の形成の制御は前記の開口211が塞がること
を利用して行なっているため、エミッタ213の先端部
の形状や、エミッタ213の高さなどの寸法などの正確
な制御が極めて困難で、出来上がったエミッタ213の
形状や高さなどの特性が大きくばらついてしまい形状再
現性が悪いために製造歩留まりが低い。特に多数の同一
形状の電界放出型冷陰極を同一基板上に列設する場合な
どに製造コストが著しく増加するという問題がある。ま
たそのようにエミッタ213の形状や寸法などの特性が
大きくばらつくために電界放出の均一性が低いうえに、
電界放出の際に必要なエミッタ213の先端部の鋭さに
欠けるために電界放出効率が低く、消費電力の増大をも
たらすという問題がある。
【0006】第2の問題として、従来の技術において
は、SiO2 層203をCVD法などにより厚く堆積し
て形成しその上にゲート電極層205を形成しており、
しかもさらにその上にMoのようなエミッタ213を形
成する際に用いる金属を一旦堆積した後に除去している
ので、電界放出効率を決定する主要素であるゲート−エ
ミッタ間の距離を正確に制御することが困難なためその
電界放出効率に大きくばらつきが生じて、電界放出型冷
陰極の動作特性にばらつきが生じるという問題がある。
【0007】本発明は、このような問題を解決するため
に成されたもので、その目的は、電界放出効率が高くか
つばらつきなく均一で、しかも高歩留まりで製作するこ
とのできる生産性に富んだ電界放出型冷陰極を提供する
ことにある。
【0008】
【課題を解決するための手段】上記課題を解決するため
に本発明の電界放出型冷陰極は、窓部が形成された基板
と、前記基板の第1主面側に形成された第1の絶縁層
と、前記第1の絶縁層の前記第1主面側を被覆するとと
もに少なくとも先端部が錐状の尖鋭な形状に形成され該
先端部が前記第1の絶縁層から露出するように前記基板
の窓部に形成されたエミッタを有するエミッタ層と、前
記基板の前記第1主面側とは反対側の第2主面側の表面
および前記基板の窓部の側壁に形成された第2の絶縁層
と、前記第2の絶縁層の前記第2の主面側の表面を被覆
するとともに前記エミッタの少なくとも先端部の表面を
非接触に包囲し該先端部を露出させる開口を形成してな
るゲート電極層とを具備することを特徴としている。
【0009】また、本発明の電界放出型冷陰極の製造方
法は、少なくとも底部先端が錐状に尖鋭に窪んだ形状の
凹部を基板の第1主面側に刻設する工程と、前記凹部を
含む前記基板の第1主面側に前記凹部に沿った尖鋭な錐
状部分を有する第1の絶縁層を形成する工程と、前記基
板の凹部に対応する位置に前記第1主面側とは反対側の
第2主面側から窓部を穿設し、該窓部から前記第1の絶
縁層の前記第2主面側の少なくとも前記錐状部分を露出
させる工程と、前記基板の前記第2主面側の表面および
前記窓部の側壁に第2の絶縁層を形成する工程と、前記
第1の絶縁層の前記第1主面側に、前記第1の絶縁層の
前記第1主面側の形状に沿って先端部が錐状に尖鋭なエ
ミッタを有するエミッタ層を形成する工程と、前記第2
の絶縁層の前記第2主面側を被覆するとともに前記窓部
から露出する前記第1の絶縁層の前記第2主面側を被覆
するゲート電極材料層を形成する工程と、前記エミッタ
の少なくとも先端部に対応する部分の前記電極材料層お
よび前記第1の絶縁層を除去して開口を形成し、前記エ
ミッタの先端部を含む表面に対して距離をおいて非接触
に対向するとともに前記エミッタの少なくとも先端部が
前記開口から露出するゲート電極層を形成する工程とを
具備することを特徴としている。
【0010】なお、前記のエミッタの形状としては、先
端部が尖鋭な錐状であればよく、例えば四角錐や円錐、
あるいは紡錘型などに形成してもよい。そしてこのとき
前記のゲート電極層はエミッタの表面形状にほぼ平行に
沿ってエミッタとの間に距離をおいて対面してエミッタ
の先端部を包囲するように形成することが望ましい。そ
してこのエミッタの先端部を露出させるとともに、その
先端部以外のエミッタの大部分は前記の第1の絶縁層で
被覆してもよく、あるいはエミッタの先端部だけでなく
エミッタほぼ全体を露出させるように形成してもよい。
このような細部の設定は、本発明に係る電界放出型冷陰
極が用いられる素子に要求される特性に適合するように
適宜ゲート電極とエミッタの先端部との間の距離やエミ
ッタの形状や寸法などの諸条件を勘案して設定すればよ
い。
【0011】また、前記の第1の絶縁層は、例えばシリ
コン単結晶基板の表面を熱酸化して形成してもよく、あ
るいはその他の方法により形成してもよい。特に熱酸化
法で第1の絶縁層を形成すれば、その第1の絶縁層の凹
部の底部先端は好適な尖鋭形状になるので、それにより
得られるエミッタの先端部も好適な尖鋭形状となり、電
界集中効果を飛躍的に高くすることができるので好まし
い。また熱酸化法によれば一般的な半導体製造工程等と
のプロセス整合性や工程の簡易化を図ることもできるの
で好ましい。
【0012】また、本発明に係る電界放出型冷陰極を素
子として用いる際にはアノードと組み合わせて用いられ
るが、このときアノードは前記の凹部でエミッタの先端
部と対面するように設置すればよい。このときアノード
とエミッタの先端部との距離やアノードの形状等は、要
求される素子の特性に適合するように一般のアノードと
同様な設定方法により適宜に設定すればよい。
【0013】
【作用】本発明によれば、エミッタの形成を従来の回転
堆積法とは異なり異方性エッチングなどのフォトリソグ
ラフィ工程で形成した凹部および窓部の正確な形状に沿
って形成された第1の絶縁層を原型として用いて、これ
にエミッタ層の材料を充填することにより形成すること
ができるので、エミッタを正確な形状および寸法に形成
することができる。また、第1の絶縁層を熱酸化法で形
成することにより第1の絶縁層の錐状部分の先端は極め
て好適な尖鋭形状になるので、それにより得られるエミ
ッタの先端部も極めて好適な尖鋭形状となり、電界集中
効果を飛躍的に高くすることができる。また熱酸化法は
一般的な半導体製造工程等とのプロセス整合性や工程の
簡易化を図ることもできる。その結果、電界放出効率が
高くかつその特性がばらつきの極めて少ない均一な特性
であり、しかも高歩留まりで製作することができる生産
性に富んだ電界放出型冷陰極を実現することができる。
【0014】
【実施例】以下、本発明に係る電界放出型冷陰極および
その製造方法の実施例を図面に基づいて詳細に説明す
る。図1および図2は、本発明の電界放出型冷陰極の主
要部の構造およびその製造方法を示す図である。また図
3はその構造を示す平面図である。本発明の電界放出型
冷陰極の主要部は以下のように形成されている。
【0015】シリコン(Si)単結晶基板1の第1主面
3側に底部が錐状に尖鋭に窪んだ形状の凹部5を刻設す
る。このような凹部5を刻設する好適な方法としては例
えば次に示すような異方性エッチングを用いる方法があ
る。まず、図1(a)に示すように、p型で結晶面方位
のシリコン単結晶基板1の第1主面3側に厚さ 0.1μm
のSiO2 熱酸化層7をドライ酸化法により形成しさら
にレジスト9をスピンコート法により塗布する。
【0016】続いて図1(b)に示すように、例えばス
テッパを用いてレジストに 1μm角の正方形の開口パタ
ーンを露光しこれを現像して 1μm角の正方形の開口の
レジストパターンを形成する。そしてNH4 F・HF混
合溶液をエッチャントとして用いてSiO2 熱酸化層7
をエッチングして開口11を穿設する。そしてレジスト
9を剥離する。
【0017】続いてSiO2 熱酸化層7をマスクとして
用いるとともに30wt%のKOH水溶液をエッチャント
として用いて異方性エッチングを行ない、図1(c)に
示すような底部が錐状に尖鋭に窪んだいわゆる逆ピラミ
ッド型の形状で深さが0.71μmの凹部5をシリコン単結
晶基板の第1主面3側から刻設する。
【0018】そしてNH4 F・HF混合溶液を用いて前
記のSiO2 熱酸化層7を除去した後、図1(d)に示
すように凹部5を含む基板1の第1主面3に第1の絶縁
層13を形成する。この第1の絶縁層13は、本実施例
では基板1の第1主面3表層をウエット酸化法により酸
化することで、厚さ 0.3μmのSiO2 熱酸化膜として
形成した。このように第1の絶縁層13を熱酸化法で形
成することにより、第1の絶縁層13の凹部5先端部は
極めて好適な尖鋭形状になるので、それにより後工程で
得られるエミッタ(後述)の先端部も極めて好適な尖鋭
形状となり、電界集中効果を極めて高くすることができ
るので好ましい。また熱酸化法によれば一般的な半導体
製造工程等とのプロセス整合性や工程の簡易化を図るこ
ともできるので好ましい。
【0019】続いて、図1(e)に示すように、基板1
の凹部5に対応する位置に第1主面3側とは反対の第2
主面15側から窓部17を穿設し、この窓部17から第
1の絶縁層13の第2主面15側の錐状部分19を露出
させる。この窓部17は、例えば基板1の第2主面15
側にレジストを塗布して前記の凹部5に対応する位置に
窓部17のパターンを形成し、このレジストパターンを
用いて基板1をリアクティブイオンエッチング(RI
E)により第2主面15側からエッチングすることによ
り形成する。このエッチングは窓部17から第1の絶縁
層13の第2主面15側の錐状部分19が露出するまで
行なう。
【0020】続いて前記のレジストを剥離した後、図2
(f)に示すように、基板1の第2主面15側の表面お
よび窓部17の側壁21に熱酸化を施して層厚約 0.2μ
mのSiO2 熱酸化層として第2の絶縁層23を形成す
る。そして第1の絶縁層13の第1主面3側に、第1の
絶縁層13の第1主面3側の形状に沿って先端部が錐状
に尖鋭なエミッタ25を有するエミッタ層27を形成す
る。本実施例ではこのエミッタ層27は、タングステン
(W)をスパッタ法により厚さ 2μmとなるように成膜
して形成した。このエミッタ層27の材料としては、こ
の他にも例えばモリブデン(Mo)のように、冷陰極と
して十分に仕事関数の低い材料を好適に用いることがで
きる。
【0021】続いて、図2(g)に示すように、第2主
面側15側の第2の絶縁層23を被覆するとともに窓部
17から露出する第1の絶縁層13の錐状部分19の第
2主面15側を被覆するゲート電極材料層29を形成す
る。このゲート電極材料層29としては、例えばW(タ
ングステン)のような金属材料などが好適である。本実
施例ではこのゲート電極材料層29としてタングステン
を用いてスパッタ法により 0.9μmの厚さに成膜して形
成した。
【0022】続いて、図2(h)に示すように、ゲート
電極材料層29の表面にフォトレジスト31を塗布し、
このフォトレジスト31を、第1の絶縁層13の錐状部
分19の少なくとも先端部がゲート電極材料層29を介
して露出するようにパターニングする。本実施例では前
記の錐状部分19が先端から約 0.7μmほど露出するよ
うにパターニングした。
【0023】そして図2(i)にその断面図を、また図
3にその平面図を示すように、エミッタ25の少なくと
も先端部に対応する部分のゲート電極材料層29ならび
に第1の絶縁層13を除去して開口33を形成すること
で、エミッタ25の先端部を含む表面を非接触に包囲す
るとともにそのエミッタ25の少なくとも先端部が開口
33から露出するゲート電極層35をゲート電極材料層
29から形成する。
【0024】本実施例においては、まずエミッタ25の
先端部に対応する部分のゲート電極材料層29をRIE
により除去して開口33を穿設した後、このゲート電極
材料層29の開口33から露出した第1の絶縁層13を
さらにフォトレジスト(図示省略)およびNH4 F・H
F混合溶液からなるエッチャントを用いてフォトリソグ
ラフィ法により選択的にエッチングすることで、前記の
ようなゲート電極層35を形成した。
【0025】そしてエミッタ25の先端部に対向するよ
うにアノード(図示省略)が配置されて、本発明に係る
電界放出型冷陰極を用いた素子の主要部が形成される。
【0026】このように主要部が形成された本発明に係
る電界放出型冷陰極は、異方性エッチングなどのフォト
リソグラフィ工程で形成した凹部5および窓部17の正
確な形状に沿って形成された第1の絶縁層13を原型と
して用いて、これにエミッタ層27の材料を充填するこ
とによりエミッタ25を形成することができるので、従
来の回転堆積法によるエミッタとは異なり正確な形状お
よび寸法にエミッタを形成することができる。また、第
1の絶縁層13を熱酸化法で形成することにより第1の
絶縁層13の錐状部分19の先端が極めて尖鋭な形状に
なるので、それに沿って形成されるエミッタ25の先端
部も極めて好適に尖鋭な形状となり電界集中効果を飛躍
的に高くすることができる。また熱酸化法は一般的な半
導体製造工程等とのプロセス整合性が良く工程の簡易化
を図ることもできる。その結果電界放出効率が高くかつ
その特性がばらつきの極めて少ない均一な特性であり、
しかも高歩留まりで製作することができる生産性に富ん
だ電界放出型冷陰極を実現することができる。
【0027】なお、上記実施例においてはエミッタ層2
7がカソード電極およびその配線をも兼ねる構成として
いるが、エミッタ層27に用いる材料などにより場合に
よってはさらにエミッタ層27とは別体の導電層等を形
成してもよい。
【0028】その他、本発明の要旨を逸脱しない範囲
で、本発明の電界放出型冷陰極の各部位の形成材料など
の変更が種々可能であることは言うまでもない。
【0029】
【発明の効果】以上詳細な説明で明示したように、本発
明によれば、電界放出効率が高くかつその特性がばらつ
きの極めて少ない均一な特性であり、しかも高歩留まり
で製作することができ生産性の優れた電界放出型冷陰極
を実現することができる。
【図面の簡単な説明】
【図1】本発明に係る電界放出型冷陰極の第2の絶縁層
の形成までの工程を示す図。
【図2】本発明に係る電界放出型冷陰極の第2の絶縁層
の形成から完成するまでの工程を示す図。
【図3】本発明に係る電界放出型冷陰極の構造を示す
図。
【図4】従来の電界放出型冷陰極の製造方法を示す図。
【符号の説明】
1…シリコン(Si)単結晶基板、3…第1主面、5…
凹部、13…第1の絶縁層、15…第2主面、17…窓
部、19…錐状部分、21…側壁、23…第2の絶縁
層、25…エミッタ、27…エミッタ層、29…ゲート
電極材料層、33…開口、35…ゲート電極層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 窓部が形成された基板と、 前記基板の第1主面側に形成された第1の絶縁層と、 前記第1の絶縁層の前記第1主面側を被覆するとともに
    少なくとも先端部が錐状の尖鋭な形状に形成され該先端
    部が前記第1の絶縁層から露出するように前記基板の窓
    部に形成されたエミッタを有するエミッタ層と、 前記基板の前記第1主面側とは反対側の第2主面側の表
    面および前記基板の窓部の側壁に形成された第2の絶縁
    層と、 前記第2の絶縁層の前記第2の主面側の表面を被覆する
    とともに前記エミッタの少なくとも先端部の表面を非接
    触に包囲し該先端部を露出させる開口を形成してなるゲ
    ート電極層とを具備することを特徴とする電界放出型冷
    陰極。
  2. 【請求項2】 少なくとも底部先端が錐状に尖鋭に窪ん
    だ形状の凹部を基板の第1主面側に刻設する工程と、 前記凹部を含む前記基板の第1主面側に前記凹部に沿っ
    た尖鋭な錐状部分を有する第1の絶縁層を形成する工程
    と、 前記基板の凹部に対応する位置に前記第1主面側とは反
    対側の第2主面側から窓部を穿設し、該窓部から前記第
    1の絶縁層の前記第2主面側の少なくとも前記錐状部分
    を露出させる工程と、 前記基板の前記第2主面側の表面および前記窓部の側壁
    に第2の絶縁層を形成する工程と、 前記第1の絶縁層の前記第1主面側に、前記第1の絶縁
    層の前記第1主面側の形状に沿って先端部が錐状に尖鋭
    なエミッタを有するエミッタ層を形成する工程と、 前記第2の絶縁層の前記第2主面側を被覆するとともに
    前記窓部から露出する前記第1の絶縁層の前記第2主面
    側を被覆するゲート電極材料層を形成する工程と、 前記エミッタの少なくとも先端部に対応する部分の前記
    ゲート電極材料層および前記第1の絶縁層を除去して開
    口を形成し、前記エミッタの先端部を含む表面に対して
    距離をおいて非接触に対向するとともに前記エミッタの
    少なくとも先端部が前記開口から露出するゲート電極層
    を前記ゲート電極材料層から形成する工程とを具備する
    ことを特徴とする電界放出型冷陰極の製造方法。
JP5401893A 1993-03-15 1993-03-15 電界放出型冷陰極およびその製造方法 Expired - Fee Related JP3226238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5401893A JP3226238B2 (ja) 1993-03-15 1993-03-15 電界放出型冷陰極およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP5401893A JP3226238B2 (ja) 1993-03-15 1993-03-15 電界放出型冷陰極およびその製造方法
US08/209,928 US5483118A (en) 1993-03-15 1994-03-14 Field emission cold cathode and method for production thereof
KR1019940005078A KR0167870B1 (ko) 1993-03-15 1994-03-15 전계방출형 냉음극 및 그 제조방법
US08/539,072 US5749762A (en) 1993-03-15 1995-10-04 Field emission cold cathode and method for production thereof

Publications (2)

Publication Number Publication Date
JPH06267403A true JPH06267403A (ja) 1994-09-22
JP3226238B2 JP3226238B2 (ja) 2001-11-05

Family

ID=12958852

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5401893A Expired - Fee Related JP3226238B2 (ja) 1993-03-15 1993-03-15 電界放出型冷陰極およびその製造方法

Country Status (3)

Country Link
US (2) US5483118A (ja)
JP (1) JP3226238B2 (ja)
KR (1) KR0167870B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511270A (ja) * 2008-01-06 2011-04-07 ユニフェルジテイト・トウェンテ ナノサブ構造を有する3次元ナノ構造を製作するための方法、および、この方法によって得ることのできる金属先端を有する絶縁角錐、ナノ開口を有する角錐、および、水平および/または垂直なナノワイヤを有する角錐

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499938A (en) * 1992-07-14 1996-03-19 Kabushiki Kaisha Toshiba Field emission cathode structure, method for production thereof, and flat panel display device using same
JP3249288B2 (ja) * 1994-03-15 2002-01-21 株式会社東芝 微小真空管およびその製造方法
US6417605B1 (en) 1994-09-16 2002-07-09 Micron Technology, Inc. Method of preventing junction leakage in field emission devices
TW289864B (ja) 1994-09-16 1996-11-01 Micron Display Tech Inc
US6388366B1 (en) * 1995-05-08 2002-05-14 Wayne State University Carbon nitride cold cathode
JP3296398B2 (ja) * 1995-09-07 2002-06-24 株式会社東芝 電界放出型冷陰極装置およびその製造方法
JPH09190764A (ja) * 1996-01-08 1997-07-22 Yamaha Corp 電界放射型素子の製造方法
JP3512933B2 (ja) * 1996-01-25 2004-03-31 株式会社東芝 電界放出型冷陰極装置及びその製造方法
JP3765901B2 (ja) * 1996-02-26 2006-04-12 株式会社東芝 プラズマディスプレイ及びプラズマ液晶ディスプレイ
KR100218672B1 (ko) * 1996-09-10 1999-10-01 정선종 진공 소자의 구조 및 제조 방법
KR100286828B1 (ko) * 1996-09-18 2001-04-16 니시무로 타이죠 플랫패널표시장치
US6323831B1 (en) 1997-09-17 2001-11-27 Kabushiki Kaisha Toshiba Electron emitting device and switching circuit using the same
US5989931A (en) * 1997-09-24 1999-11-23 Simon Fraser University Low-cost methods for manufacturing field ionization and emission structures with self-aligned gate electrodes
US6224447B1 (en) * 1998-06-22 2001-05-01 Micron Technology, Inc. Electrode structures, display devices containing the same, and methods for making the same
JP2000123711A (ja) 1998-10-12 2000-04-28 Toshiba Corp 電界放出型冷陰極及びその製造方法
KR100375848B1 (ko) * 1999-03-19 2003-03-15 가부시끼가이샤 도시바 전계방출소자의 제조방법 및 디스플레이 장치
JP3547360B2 (ja) 1999-03-30 2004-07-28 株式会社東芝 フィールドエミッション型表示装置及びその駆動方法
WO2001033058A1 (en) * 1999-10-29 2001-05-10 Staker William C Electronic throttle control pedal, position sensing device and assembly method
JP3730476B2 (ja) * 2000-03-31 2006-01-05 株式会社東芝 電界放出型冷陰極及びその製造方法
JP3737696B2 (ja) 2000-11-17 2006-01-18 株式会社東芝 横型の電界放出型冷陰極装置の製造方法
US6897564B2 (en) * 2002-01-14 2005-05-24 Plasmion Displays, Llc. Plasma display panel having trench discharge cells with one or more electrodes formed therein and extended to outside of the trench
JP5703527B2 (ja) * 2009-11-13 2015-04-22 独立行政法人産業技術総合研究所 電界放出素子

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56160740A (en) * 1980-05-12 1981-12-10 Sony Corp Manufacture of thin-film field type cold cathode
US4307507A (en) * 1980-09-10 1981-12-29 The United States Of America As Represented By The Secretary Of The Navy Method of manufacturing a field-emission cathode structure
JP2918637B2 (ja) * 1990-06-27 1999-07-12 三菱電機株式会社 微小真空管及びその製造方法
US5203731A (en) * 1990-07-18 1993-04-20 International Business Machines Corporation Process and structure of an integrated vacuum microelectronic device
US5150192A (en) * 1990-09-27 1992-09-22 The United States Of America As Represented By The Secretary Of The Navy Field emitter array
EP0503638B1 (en) * 1991-03-13 1996-06-19 Sony Corporation Array of field emission cathodes
US5100355A (en) * 1991-06-28 1992-03-31 Bell Communications Research, Inc. Microminiature tapered all-metal structures
US5499938A (en) * 1992-07-14 1996-03-19 Kabushiki Kaisha Toshiba Field emission cathode structure, method for production thereof, and flat panel display device using same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011511270A (ja) * 2008-01-06 2011-04-07 ユニフェルジテイト・トウェンテ ナノサブ構造を有する3次元ナノ構造を製作するための方法、および、この方法によって得ることのできる金属先端を有する絶縁角錐、ナノ開口を有する角錐、および、水平および/または垂直なナノワイヤを有する角錐

Also Published As

Publication number Publication date
KR940022883A (ko) 1994-10-21
KR0167870B1 (ko) 1999-01-15
US5483118A (en) 1996-01-09
JP3226238B2 (ja) 2001-11-05
US5749762A (en) 1998-05-12

Similar Documents

Publication Publication Date Title
JP3226238B2 (ja) 電界放出型冷陰極およびその製造方法
JP3249288B2 (ja) 微小真空管およびその製造方法
EP0637050B1 (en) A method of fabricating a field emitter
JP3388870B2 (ja) 微小3極真空管およびその製造方法
US5651713A (en) Method for manufacturing a low voltage driven field emitter array
US5449435A (en) Field emission device and method of making the same
JP2000021287A (ja) 電界放出型電子源及びその製造方法
JP3231528B2 (ja) 電界放出型冷陰極およびその製造方法
KR0174126B1 (ko) 전계 방출형 전자 총 제조 방법
KR0183483B1 (ko) 전계 방출 냉음극 및 그 제조 방법
US5924903A (en) Method of fabricating a cold cathode for field emission
JPH05242797A (ja) 電子放出素子の製造方法
JP3625297B2 (ja) 微小真空管およびその製造方法
JPH06310029A (ja) 電子銃および量子細線の製造方法
JPH0652791A (ja) 電子銃の製造方法
JP2846988B2 (ja) 電界放出型電子放出源素子
JP2737675B2 (ja) 縦型微小冷陰極の製造方法
JPH0887958A (ja) 電界放出型冷陰極装置及びその製造方法
JP2987372B2 (ja) 電子放出素子
JPH0541152A (ja) 電界放出陰極の製造方法
KR100286479B1 (ko) 다이아몬드 3극 필드 에미터의 제조방법
JP3144297B2 (ja) 真空マイクロデバイス及びその製造方法
JP3556263B2 (ja) 微小多極真空管およびその製造方法
JPH11232996A (ja) 電界放出型電子源及びその製造方法
JPH05225895A (ja) 電界放出陰極の作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070831

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080831

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090831

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees