JPH05242797A - 電子放出素子の製造方法 - Google Patents
電子放出素子の製造方法Info
- Publication number
- JPH05242797A JPH05242797A JP4255392A JP4255392A JPH05242797A JP H05242797 A JPH05242797 A JP H05242797A JP 4255392 A JP4255392 A JP 4255392A JP 4255392 A JP4255392 A JP 4255392A JP H05242797 A JPH05242797 A JP H05242797A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- layer
- electron
- mask layer
- emitting device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 エミッタとゲート電極との距離を容易に制御
することができ、電子放出特性の良好な電子放出素子を
容易に製造することができるようにした製造方法を提供
する。 【構成】 ガラス等から成る基板１１上にシリコンから
成る円錐形のエミッタ１４を形成する。次に、基板１１
上にエミッタ１４に隣接して絶縁層１５を形成する。次
に、選択ケミカルベイパーデポジション法によりエミッ
タ１４上だけにマスク層１６を形成する。次に、エミッ
タ１４の先端部上にレジスト層１７を形成する。次に、
上方からゲート電極となる導電層１８を形成する。次
に、レジスト層１７をその上の導電層１８とともに除去
する。最後に、マスク層１６を除去する。エミッタ１４
と導電層１８、すなわち、ゲート電極との距離はマスク
層１６の膜厚で決まるので、容易に制御することができ
る。
することができ、電子放出特性の良好な電子放出素子を
容易に製造することができるようにした製造方法を提供
する。 【構成】 ガラス等から成る基板１１上にシリコンから
成る円錐形のエミッタ１４を形成する。次に、基板１１
上にエミッタ１４に隣接して絶縁層１５を形成する。次
に、選択ケミカルベイパーデポジション法によりエミッ
タ１４上だけにマスク層１６を形成する。次に、エミッ
タ１４の先端部上にレジスト層１７を形成する。次に、
上方からゲート電極となる導電層１８を形成する。次
に、レジスト層１７をその上の導電層１８とともに除去
する。最後に、マスク層１６を除去する。エミッタ１４
と導電層１８、すなわち、ゲート電極との距離はマスク
層１６の膜厚で決まるので、容易に制御することができ
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子顕微鏡、電子ビー
ム露光装置、ＣＲＴ等、各種電子ビーム応用装置の電子
発生源として利用する電子放出素子の製造方法に関す
る。
ム露光装置、ＣＲＴ等、各種電子ビーム応用装置の電子
発生源として利用する電子放出素子の製造方法に関す
る。
【０００２】
【従来の技術】最近、微細加工技術の進展に伴い、微小
な電子放出素子、いわゆる冷陰極に関する研究開発が活
発になってきており、いくつかあるタイプの中で、電界
放出型の電子放出素子がよく研究されている。電界放出
型の電子放出素子の場合、エミッタの先端の曲率を数百
ｎｍ以下となるように針状加工し、このエミッタ先端に
１０7 Ｖ／ｃｍ程度の強電界を集中させることにより電
子放出させることができる。
な電子放出素子、いわゆる冷陰極に関する研究開発が活
発になってきており、いくつかあるタイプの中で、電界
放出型の電子放出素子がよく研究されている。電界放出
型の電子放出素子の場合、エミッタの先端の曲率を数百
ｎｍ以下となるように針状加工し、このエミッタ先端に
１０7 Ｖ／ｃｍ程度の強電界を集中させることにより電
子放出させることができる。
【０００３】従来、この電界放出型の電子放出素子の製
造方法としては、特開昭５１−１３２０７３号公報に記
載されている図２に示すような方法が知られ、また、電
子情報通信学会秋期全国大会、ｓｃ−８−４（１９９
０）に記載されている図３に示すような方法が知られて
いる。
造方法としては、特開昭５１−１３２０７３号公報に記
載されている図２に示すような方法が知られ、また、電
子情報通信学会秋期全国大会、ｓｃ−８−４（１９９
０）に記載されている図３に示すような方法が知られて
いる。
【０００４】図２（ａ）〜（ｅ）は従来の一例の電子放
出素子の製造方法を示す製造工程説明用の概略断面図で
ある。
出素子の製造方法を示す製造工程説明用の概略断面図で
ある。
【０００５】まず、図２（ａ）に示すように、Ｓｉから
成る基板５１の上に熱酸化法によりＳｉＯ2 から成る絶
縁層５２を形成し、次に、絶縁層５２の上にＭｏから成
る電子引出し用のゲート電極５３を蒸着法により膜状に
形成する。次に、図２（ｂ）に示すように、ゲート電極
５３の上にレジスト膜５４を円形孔５５を有するように
形成し、このレジスト膜５４をマスクとしてゲート電極
５３と絶縁層５２をエッチングし、円形孔５６、５７を
形成する。その際、絶縁層５２の円形孔５７の直径がゲ
ート電極５３の円形孔５６の直径よりやや大きくなるよ
うに形成する。次に、図２（ｃ）に示すように、基板５
１に対し、垂直方向から蒸着法によりＭｏ層５８を堆積
させた後、レジスト膜５４を除去する。これにより、円
形孔５７内には幅の狭い溝５９が閉環に形成される。こ
の状態で、図２（ｄ）に示すように、溝５９から基板５
１をエッチングすることにより、先端の鋭いエミッタ６
０を形成することができる。最後に、Ｍｏ層５８を除去
することにより、図２（ｅ）に示すような電子放出素子
を製造することができる。
成る基板５１の上に熱酸化法によりＳｉＯ2 から成る絶
縁層５２を形成し、次に、絶縁層５２の上にＭｏから成
る電子引出し用のゲート電極５３を蒸着法により膜状に
形成する。次に、図２（ｂ）に示すように、ゲート電極
５３の上にレジスト膜５４を円形孔５５を有するように
形成し、このレジスト膜５４をマスクとしてゲート電極
５３と絶縁層５２をエッチングし、円形孔５６、５７を
形成する。その際、絶縁層５２の円形孔５７の直径がゲ
ート電極５３の円形孔５６の直径よりやや大きくなるよ
うに形成する。次に、図２（ｃ）に示すように、基板５
１に対し、垂直方向から蒸着法によりＭｏ層５８を堆積
させた後、レジスト膜５４を除去する。これにより、円
形孔５７内には幅の狭い溝５９が閉環に形成される。こ
の状態で、図２（ｄ）に示すように、溝５９から基板５
１をエッチングすることにより、先端の鋭いエミッタ６
０を形成することができる。最後に、Ｍｏ層５８を除去
することにより、図２（ｅ）に示すような電子放出素子
を製造することができる。
【０００６】図３（ａ）〜（ｅ）は従来の他の例の電子
放出素子の製造方法を示す製造工程説明用の概略断面図
である。
放出素子の製造方法を示す製造工程説明用の概略断面図
である。
【０００７】まず、図３（ａ）に示すように、ガラスか
ら成る基板６１の上に電子ビーム蒸着法、あるいはスパ
ッタ蒸着法によりＭｏ層６２を形成する。次に、図３
（ｂ）に示すように、Ｍｏ層６２の上にリソグラフィ技
術によりフォトレジスト６３を所定のエミッタパターン
に形成する。次に、図２（ｃ）に示すように、フォトレ
ジスト６３をマスクとして、Ｍｏ層６２をレジストパタ
ーンと同形状にエッチングし、更にエミッタ−ゲート間
ギャップに相当するようにＭｏ層６２のサイドエッチン
グを施し、エッジ部６４ａを有するエミッタ６４を形成
する。次に、図３（ｄ）に示すように、上方から蒸着法
等によりＳｉＯ2 から成る絶縁層６５とＣｒから成る導
電層６６を順次形成し、最後に、フォトレジスト６３を
リフトオフし、その上の絶縁層６５、導電層６６ととも
に除去することにより、図３（ｅ）に示すように、エミ
ッタ６４に隣接して導電層６６であるゲート電極を有す
る電子放出素子を製造することができる。
ら成る基板６１の上に電子ビーム蒸着法、あるいはスパ
ッタ蒸着法によりＭｏ層６２を形成する。次に、図３
（ｂ）に示すように、Ｍｏ層６２の上にリソグラフィ技
術によりフォトレジスト６３を所定のエミッタパターン
に形成する。次に、図２（ｃ）に示すように、フォトレ
ジスト６３をマスクとして、Ｍｏ層６２をレジストパタ
ーンと同形状にエッチングし、更にエミッタ−ゲート間
ギャップに相当するようにＭｏ層６２のサイドエッチン
グを施し、エッジ部６４ａを有するエミッタ６４を形成
する。次に、図３（ｄ）に示すように、上方から蒸着法
等によりＳｉＯ2 から成る絶縁層６５とＣｒから成る導
電層６６を順次形成し、最後に、フォトレジスト６３を
リフトオフし、その上の絶縁層６５、導電層６６ととも
に除去することにより、図３（ｅ）に示すように、エミ
ッタ６４に隣接して導電層６６であるゲート電極を有す
る電子放出素子を製造することができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記従
来例のうち、図２に示した前者の製造方法では、エミッ
タ６０の先端とゲート電極５３との距離を短くするのは
困難である。
来例のうち、図２に示した前者の製造方法では、エミッ
タ６０の先端とゲート電極５３との距離を短くするのは
困難である。
【０００９】一方、図３に示した後者の製造方法では、
エミッタ６４とゲート電極６６との距離は、エミッタ６
４をエッチングする際のサイドエッチング幅で決まるの
で、制御するのは困難である。
エミッタ６４とゲート電極６６との距離は、エミッタ６
４をエッチングする際のサイドエッチング幅で決まるの
で、制御するのは困難である。
【００１０】本発明は、上記のような従来技術の問題を
解決するものであり、エミッタとゲート電極との距離を
容易に制御することができ、したがって、電子放出特性
の良好な電子放出素子を容易に製造することができるよ
うにした製造方法を提供することを目的とするものであ
る。
解決するものであり、エミッタとゲート電極との距離を
容易に制御することができ、したがって、電子放出特性
の良好な電子放出素子を容易に製造することができるよ
うにした製造方法を提供することを目的とするものであ
る。
【００１１】
【課題を解決するための手段】この目的を達成するため
の本発明の技術手段は、基板上の所定の部分に、所定の
形状のエミッタを形成し、上記基板上の上記エミッタ以
外の所定の部分に隣接して絶縁層を形成し、選択ケミカ
ルベイパーデポジション法（選択ＣＶＤ法）により、上
記エミッタの上だけに所定の厚さのマスク層を形成し、
少なくとも上記エミッタの電子放出部の上部を除いてゲ
ート電極を形成し、その後、上記マスク層を除去するよ
うにしたものである。
の本発明の技術手段は、基板上の所定の部分に、所定の
形状のエミッタを形成し、上記基板上の上記エミッタ以
外の所定の部分に隣接して絶縁層を形成し、選択ケミカ
ルベイパーデポジション法（選択ＣＶＤ法）により、上
記エミッタの上だけに所定の厚さのマスク層を形成し、
少なくとも上記エミッタの電子放出部の上部を除いてゲ
ート電極を形成し、その後、上記マスク層を除去するよ
うにしたものである。
【００１２】そして、上記エミッタ材料としてシリコン
を用い、また、上記マスク層の材料として、アルミニウ
ム、モリブデン、タングステンのいずれかを用いること
ができる。
を用い、また、上記マスク層の材料として、アルミニウ
ム、モリブデン、タングステンのいずれかを用いること
ができる。
【００１３】
【作用】したがって、本発明によれば、エミッタとゲー
ト電極との距離は、マスク層の膜厚で決まるので、容易
に制御することができる。
ト電極との距離は、マスク層の膜厚で決まるので、容易
に制御することができる。
【００１４】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１５】図１（ａ）〜（ｉ）は本発明の一実施例に
おける電子放出素子の製造方法を示す製造工程説明用の
概略断面図である。
おける電子放出素子の製造方法を示す製造工程説明用の
概略断面図である。
【００１６】まず、図１（ａ）に示すように、ガラス等
から成る絶縁性の基板１１の上にシリコン（Ｓｉ）層１
２を形成し、シリコン層１２の上に円形のレジスト層１
３を形成する。次に、図１（ｂ）に示すように、シリコ
ン層１２をウェットエッチング法またはドライエッチン
グ法により円錐形になるまでエッチングし、エミッタ１
４を形成する。次に、図１（ｃ）に示すように、上方か
ら蒸着法等によりＳｉＯ2 、Ａｌ2 Ｏ3 等から成る絶縁
層１５を形成する。次に、図１（ｄ）に示すように、レ
ジスト層１３をその上の絶縁層１５とともに除去する。
次に、図１（ｅ）に示すように、選択ケミカルベイパー
デポジション（選択ＣＶＤ）法により、シリコンから成
るエミッタ１４上だけにアルミニウム（Ａｌ）、モリブ
デン（Ｍｏ）、タングステン（Ｗ）等から成るマスク層
１６を所定の厚さに形成する。次に、図１（ｆ）に示す
ように、エミッタ１４の先端およびその近傍の所定部分
の上にレジスト層１７を形成する。次に、図１（ｇ）に
示すように、上方から蒸着法等によりクロム（Ｃｒ）、
アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等から成る
導電層１８を形成する。ここで、導電層１８はマスク層
１６とは異なる材料を用いる。次に、図１（ｈ）に示す
ように、レジスト層１７をその上の導電層１８とともに
除去し、最後に、マスク層１６を除去することにより、
図１（ｉ）に示すように、エミッタ１４に隣接して導電
層１８であるゲート電極を有する電子放出素子を製造す
ることができる。
から成る絶縁性の基板１１の上にシリコン（Ｓｉ）層１
２を形成し、シリコン層１２の上に円形のレジスト層１
３を形成する。次に、図１（ｂ）に示すように、シリコ
ン層１２をウェットエッチング法またはドライエッチン
グ法により円錐形になるまでエッチングし、エミッタ１
４を形成する。次に、図１（ｃ）に示すように、上方か
ら蒸着法等によりＳｉＯ2 、Ａｌ2 Ｏ3 等から成る絶縁
層１５を形成する。次に、図１（ｄ）に示すように、レ
ジスト層１３をその上の絶縁層１５とともに除去する。
次に、図１（ｅ）に示すように、選択ケミカルベイパー
デポジション（選択ＣＶＤ）法により、シリコンから成
るエミッタ１４上だけにアルミニウム（Ａｌ）、モリブ
デン（Ｍｏ）、タングステン（Ｗ）等から成るマスク層
１６を所定の厚さに形成する。次に、図１（ｆ）に示す
ように、エミッタ１４の先端およびその近傍の所定部分
の上にレジスト層１７を形成する。次に、図１（ｇ）に
示すように、上方から蒸着法等によりクロム（Ｃｒ）、
アルミニウム（Ａｌ）、モリブデン（Ｍｏ）等から成る
導電層１８を形成する。ここで、導電層１８はマスク層
１６とは異なる材料を用いる。次に、図１（ｈ）に示す
ように、レジスト層１７をその上の導電層１８とともに
除去し、最後に、マスク層１６を除去することにより、
図１（ｉ）に示すように、エミッタ１４に隣接して導電
層１８であるゲート電極を有する電子放出素子を製造す
ることができる。
【００１７】なお、上記実施例において、基板１１とし
てシリコンを用い、この基板１１をエッチングすること
により、エミッタ１４を形成しても良い。
てシリコンを用い、この基板１１をエッチングすること
により、エミッタ１４を形成しても良い。
【００１８】
【発明の効果】以上説明したように本発明によれば、基
板上にエミッタを形成し、上記基板上に上記エミッタに
隣接して絶縁層を形成し、選択ケミカルベイパーデポジ
ション法により上記エミッタの上だけにマスク層を形成
し、少なくとも上記エミッタの電子放出部の上部を除い
てゲート電極を形成し、その後、上記マスク層を除去す
るようにしている。このようにエミッタとゲート電極と
の距離は、マスク層の膜厚で決まるので、容易に制御す
ることができる。したがって、電子放出特性の良好な電
子放出素子を容易に製造することができる。
板上にエミッタを形成し、上記基板上に上記エミッタに
隣接して絶縁層を形成し、選択ケミカルベイパーデポジ
ション法により上記エミッタの上だけにマスク層を形成
し、少なくとも上記エミッタの電子放出部の上部を除い
てゲート電極を形成し、その後、上記マスク層を除去す
るようにしている。このようにエミッタとゲート電極と
の距離は、マスク層の膜厚で決まるので、容易に制御す
ることができる。したがって、電子放出特性の良好な電
子放出素子を容易に製造することができる。
【図１】（ａ）〜（ｉ）は本発明の一実施例における電
子放出素子の製造方法を示す製造工程説明用の概略断面
図
子放出素子の製造方法を示す製造工程説明用の概略断面
図
【図２】（ａ）〜（ｅ）は従来の電子放出素子の製造方
法を示す製造工程説明用の概略断面図
法を示す製造工程説明用の概略断面図
【図３】（ａ）〜（ｅ）は従来の電子放出素子の製造方
法の他の例を示す製造工程説明用の概略断面図
法の他の例を示す製造工程説明用の概略断面図
１１ 基板 １２ シリコン層 １３ レジスト層 １４ エミッタ １５ 絶縁層 １６ マスク層 １７ レジスト層 １８ 導電層（ゲート電極）
Claims (3)
- 【請求項１】 基板上にエミッタを形成し、上記基板上
の上記エミッタに隣接して絶縁層を形成し、選択ケミカ
ルベイパーデポジション法により上記エミッタの上だけ
にマスク層を形成し、少なくとも上記エミッタの電子放
出部の上部を除いてゲート電極を形成し、その後、上記
マスク層を除去する電子放出素子の製造方法。 - 【請求項２】 エミッタ材料がシリコンである請求項１
記載の電子放出素子の製造方法。 - 【請求項３】 マスク層の材料がアルミニウム、モリブ
デン、タングステンのいずれかである請求項１または２
記載の電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255392A JPH05242797A (ja) | 1992-02-28 | 1992-02-28 | 電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255392A JPH05242797A (ja) | 1992-02-28 | 1992-02-28 | 電子放出素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05242797A true JPH05242797A (ja) | 1993-09-21 |
Family
ID=12639246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255392A Pending JPH05242797A (ja) | 1992-02-28 | 1992-02-28 | 電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05242797A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1044839C (zh) * | 1994-11-29 | 1999-08-25 | 西安交通大学 | 真空微电子器件制造中的无版光刻工艺 |
| US6369496B1 (en) | 1997-12-03 | 2002-04-09 | Nec Corporation | Micro cold cathode with shield member |
| JP2005276693A (ja) * | 2004-03-25 | 2005-10-06 | Matsushita Electric Works Ltd | 電子源およびその製造方法 |
| JP2007299667A (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corp | 電子放出源の製造方法 |
-
1992
- 1992-02-28 JP JP4255392A patent/JPH05242797A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1044839C (zh) * | 1994-11-29 | 1999-08-25 | 西安交通大学 | 真空微电子器件制造中的无版光刻工艺 |
| US6369496B1 (en) | 1997-12-03 | 2002-04-09 | Nec Corporation | Micro cold cathode with shield member |
| JP2005276693A (ja) * | 2004-03-25 | 2005-10-06 | Matsushita Electric Works Ltd | 電子源およびその製造方法 |
| JP2007299667A (ja) * | 2006-05-01 | 2007-11-15 | Mitsubishi Electric Corp | 電子放出源の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2576760B2 (ja) | 微小電界放出冷陰極とその製造方法 | |
| EP0483814B1 (en) | Field emission type emitter and method of manufacturing thereof | |
| US5483118A (en) | Field emission cold cathode and method for production thereof | |
| US20090325452A1 (en) | Cathode substrate having cathode electrode layer, insulator layer, and gate electrode layer formed thereon | |
| US5494179A (en) | Field-emitter having a sharp apex and small-apertured gate and method for fabricating emitter | |
| US5651713A (en) | Method for manufacturing a low voltage driven field emitter array | |
| US5620832A (en) | Field emission display and method for fabricating the same | |
| JP2900837B2 (ja) | 電界放射型冷陰極装置及びその製造方法 | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| KR100441751B1 (ko) | 전계 방출 소자의 제조 방법 | |
| US5827100A (en) | Method for manufacturing field emission device | |
| KR100415597B1 (ko) | 전계방출소자와 그 제조방법 | |
| JPH06131970A (ja) | 微小真空素子の製造方法 | |
| JPH03194829A (ja) | 微小真空三極管とその製造方法 | |
| JP3295864B2 (ja) | 電界放出陰極とその製造方法 | |
| KR100307192B1 (ko) | 전계방출소자의제조방법 | |
| KR100259826B1 (ko) | 전계방출용냉음극제조방법 | |
| JP2846988B2 (ja) | 電界放出型電子放出源素子 | |
| KR100282261B1 (ko) | 전계방출 캐소드 어레이 및 이의 제조방법 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| JPH1031956A (ja) | 集束電極を有する電界放出カソードの製造方法 | |
| KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 | |
| JP3094464B2 (ja) | 電界放出型マイクロカソードの製造方法 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 |