CN1044839C - 真空微电子器件制造中的无版光刻工艺 - Google Patents

真空微电子器件制造中的无版光刻工艺 Download PDF

Info

Publication number
CN1044839C
CN1044839C CN94118033A CN94118033A CN1044839C CN 1044839 C CN1044839 C CN 1044839C CN 94118033 A CN94118033 A CN 94118033A CN 94118033 A CN94118033 A CN 94118033A CN 1044839 C CN1044839 C CN 1044839C
Authority
CN
China
Prior art keywords
grid
layer
negative electrode
metal
pointed cone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94118033A
Other languages
English (en)
Other versions
CN1123955A (zh
Inventor
朱长纯
关辉
李天英
刘君华
陈海浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN94118033A priority Critical patent/CN1044839C/zh
Publication of CN1123955A publication Critical patent/CN1123955A/zh
Application granted granted Critical
Publication of CN1044839C publication Critical patent/CN1044839C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

一种真空微电子器件制造中的无版光刻工艺，在已有阴极尖锥阵列的芯片表面制做一层绝缘层和一层栅金属层，使栅金属层按阴极尖锥形貌呈现凹凸不平的状态，然后在栅金属上涂一层光刻胶，彻底将凸起的栅金属埋入，使胶层表面光滑平整，接着整片无版曝光，并均匀地一层层剥离光刻胶，使金属层凸起的部分首先暴露出来，然后对露出的金属进行腐蚀，待露出阴极尖锥后，去胶即可，所制造的器件具有栅孔尺寸小，栅孔与阴极尖自对准，栅孔边缘状况良好的特点。

Description

真空微电子器件制造中的无版光刻工艺
本发明涉及一种真空微电子器件的制造工艺，特别涉及一种场致发射微电子器件栅极制造的无版光刻工艺。
在半导体器件的生产上，一般光刻过程是用照相复印的方法，将光刻掩模版上的图形精确复印到涂在待刻蚀材料表面的光致抗蚀剂(亦称光刻胶)上面，然后，在抗蚀剂的保护下，对待刻蚀材料进行选择性刻蚀，用这种传统光刻方法制造场致发射器件却有明显的缺陷：场致发射器件的栅极孔洞与硅锥的配合及制造，是真空微电子器件的一个关键性技术，制造栅极时芯片上已有硅锥阵列而形成凹凸不平的表面，在这样凹凸不平的表面上，用常规掩膜光刻的方法，首先是难以形成直径3μm或更小的栅孔；其次是栅也难以与硅锥逐个套准；第三是形成的栅孔边缘状况极差，很容易引起栅孔边缘毛刺的场致发射，致使器件失效。
本发明的目的在于克服上述现有技术的缺点，提出了一种可适合在真空微电子场致发射器件的栅极制造、微机械加工、集成电路的制造等凹凸不平的表面上制造栅极的无版光刻工艺，工艺流程简单而且成本低，所制造的器件具有栅孔尺寸小，栅孔与硅尖自对准，栅孔边缘状况良好的特点。
本发明的工艺过程如下：在已有阴极尖锥阵列的芯片表面淀积一层绝缘层，并在绝缘层上再蒸发一层栅金属层，使栅金属层按阴极尖锥形貌呈现凹凸不平的状态，然后在金属层上涂一层光刻胶，彻底将栅金属凸起的部分埋入，使胶层表面光滑平整，接着整片无版曝光，并均匀地一层层剥离光刻胶使栅金属层中凸起的部分首先暴露出来，然后对露出的金属进行腐蚀，待露出阴极尖锥后，去胶即可。用旋转蒸发气相淀积或溅射淀积一层金属薄膜，使该金属薄膜保持芯片表面原有的凹凸特点，此金属薄膜也可以是多层金属膜。所涂的胶层至少要高于栅金属层凸起部分的最高点。在阴极尖锥阵列表面制做栅极，该阴极尖锥阵列可以是硅锥阵列，也可以是其他半导体材料和金属材料制做的阴极尖锥阵列。在已有的阴极尖锥阵列表面制造一层绝缘层，该绝缘层可以是二氧化硅层，氮化硅层，磷硅玻璃层或多层绝缘膜。
本发明的无版光刻工艺的实质是利用了芯片表面凹凸不平这一特征，用光刻胶涂平表面，采用层剥光刻胶的办法制作栅孔。
图1是在有硅锥的表面淀积绝缘层(Si3N4)和蒸发栅金属(AL)后的示意图。
图2是在栅金属层上均匀涂胶后的示意图。
图3是整个芯片无版曝光后层剥光刻胶过程中的示意图。
图4是腐蚀栅孔后的示意图。
图5是蒸发栅金属铝后芯片表面的SEM照片。
图6是腐蚀好的栅孔的SEM照片。
图7是用该工艺制造的栅极的SEM照片。
下面结合附图对本发明的实现原理作详细的说明。
图1至图4是该发明的原理图。其中1是衬底材料(硅)，2是芯片表面的阴极尖锥阵列(硅锥)，3是绝缘层(Si3N4),4是栅金属层(铝)，5是光刻胶层。在已有硅锥阵列2的芯片表面淀积Si3N4绝缘层3和蒸发栅金属铝层4后，由于芯片表面硅锥的存在，使得金属铝层4也按硅锥形貌呈现凹凸不平的特点，如图1所示；然后，在金属铝层4上涂一层光刻胶，彻底将凸起的铝埋入，使表面光滑平整，如图2所示；接着，整片无版曝光，由于铝的凸起部分距离胶的上平面比其他部位的铝要近得多，只要均匀地一层层剥离光刻胶，凸起的铝层就会首先暴露出来，如图3所示；只要适当控制层剥速率，就可以控制铝的暴露部分达到要求的程度；然后对露出的铝进行腐蚀，待露出硅锥以后，去胶即可完成无版光刻的栅极制造，如图4所示。无版光刻这个名称就是从工艺中不用掩膜版而采用整片曝光得来的。
本发明中阴极尖锥阵列2不仅可以是硅锥阵列，也同样适用于其他半导体材料和金属材料制做的阴极尖锥阵列。
本发明中绝缘层3不仅可以是氮化硅层，也可以是二氧化硅层和磷硅玻璃层或多层绝缘膜。
本发明中的栅金属层4不仅可以是蒸发而成的铝，也可以是溅射等方法淀积而成的一层金属膜或多层金属膜。
图5是蒸发金属铝后芯片表面的SEM照片，放大倍数为3700倍，所加电压20KV。从该照片中可以看出金属铝层4确实按硅锥形貌呈现凹凸不平的特点。
图6是腐蚀好的栅孔的SEM照片，放大倍数为10000倍，所加电压20KV。
图7是用该工艺制造的栅极的SEM照片，放大倍数为550倍，所加电压20KV。
采用该工艺制作的栅极与传统工艺的产品比较，具有以下的优点：
1)栅孔尺寸小。从图6可以看出，栅孔尺寸约为3μm。用该工艺制造的栅孔直径一般比硅锥根部直径(硅锥掩膜尺寸)小1μm以上。若硅锥掩膜尺寸减小，所得到的栅孔尺寸随之减小。
2)栅孔与硅尖的自对准。无版光刻工艺还具有自对准工艺的特点，所以栅孔与硅锥能逐个对应套准。
3)栅孔边缘状况良好。从图7可以看出，栅孔边缘整齐，均匀一致，从而提高了器件的成品率和可靠性。
4)由于不需要光刻掩膜版，所以大大简化了工艺流程，成本也相应降低。
本发明的实施例之一就是真空微电子场致发射器件阴极的制造。制成的样品的SEM照片如图5，图6，图7所示。具体制做工艺是：
①在已有硅锥阵列的芯片上淀积一层Si3N4绝缘层3，然后采用电子束蒸发一层栅金属铝4，平面铝层厚度1.4μm。为了使蒸发的铝膜保持芯片表面原有的凹凸特点，应采用旋转蒸发(气相淀积，溅射均可)，这样既可保证芯片原有的特征，而且铝层厚度均匀，有利于无版光刻的实现。
②在芯片表面均匀涂胶，为了使胶层能将突起的铝埋入，胶层厚度至少要1.5μm，匀胶台转速为2000转/分。
③前烘光刻胶后，整片无版曝光10秒。接着用等离子刻蚀的办法完成光刻胶的层剥。刻蚀条件为：板压Va=1.9KV，板流Ia=240mA，栅压Vg=120V，栅流Ig=35mA，氧流量50ml/分，真空度0.5帕，刻蚀时间为10分钟。
④将芯片置于腐蚀液中进行栅孔腐蚀。腐蚀液由磷酸和乙醇组成，体积比为60∶40。腐蚀温度80±2℃，腐蚀时间5～10分钟。
⑤将腐蚀好的芯片用等离子轻微刻蚀硅锥顶部的Si3N4薄层。刻蚀条件为：工作气体由CF4和少量H2组成，气体压强0.5Pa，射频功率400W，刻蚀时间6～7分钟。

Claims (5)

1．真空微电子器件制造中的无版光刻工艺，在已有阴极尖锥阵列的芯片表面淀积一层绝缘层，并在绝缘层上再蒸发一层栅金属层，使栅金属层按阴极尖锥形貌呈现凹凸不平的状态，其特征是，然后在金属层上涂一层光刻胶，彻底将栅金属凸起的部分埋入，使胶层表面光滑平整，接着整片无版曝光，并均匀地一层层剥离光刻胶使栅金属层中凸起的部分首先暴露出来，然后对露出的金属进行腐蚀，待露出阴极尖锥后，去胶即可。
2．根据权利要求1所述的无版光刻工艺，其特征是，用旋转蒸发气相淀积或溅射淀积一层金属薄膜，使该金属薄膜保持芯片表面原有的凹凸特点，此金属薄膜也可以是多层金属膜。
3．根据权利要求1所述的无版光刻工艺，其特征是，所涂的胶层至少要高于栅金属层凸起部分的最高点。
4．根据权利要求1所述的无版光刻工艺，其特征是，在阴极尖锥阵列表面制做栅极，该阴极尖锥阵列可以是硅锥阵列，也可以是其他半导体材料和金属材料制做的阴极尖锥阵列。
5．根据权利要求1所述的无版光刻工艺，其特征是，在已有的阴极尖锥阵列表面制造一层绝缘层，该绝缘层可以是二氧化硅层，氮化硅层，磷硅玻璃层或多层绝缘膜。
CN94118033A 1994-11-29 1994-11-29 真空微电子器件制造中的无版光刻工艺 Expired - Fee Related CN1044839C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN94118033A CN1044839C (zh) 1994-11-29 1994-11-29 真空微电子器件制造中的无版光刻工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN94118033A CN1044839C (zh) 1994-11-29 1994-11-29 真空微电子器件制造中的无版光刻工艺

Publications (2)

Publication Number Publication Date
CN1123955A CN1123955A (zh) 1996-06-05
CN1044839C true CN1044839C (zh) 1999-08-25

Family

ID=5038642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94118033A Expired - Fee Related CN1044839C (zh) 1994-11-29 1994-11-29 真空微电子器件制造中的无版光刻工艺

Country Status (1)

Country Link
CN (1) CN1044839C (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594762A (ja) * 1991-10-02 1993-04-16 Sharp Corp 電界放出型電子源及びその製造方法
EP0559156A1 (en) * 1992-03-02 1993-09-08 Micron Technology, Inc. Method to form self-aligned gate structures and focus rings
JPH05242797A (ja) * 1992-02-28 1993-09-21 Matsushita Electric Ind Co Ltd 電子放出素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594762A (ja) * 1991-10-02 1993-04-16 Sharp Corp 電界放出型電子源及びその製造方法
JPH05242797A (ja) * 1992-02-28 1993-09-21 Matsushita Electric Ind Co Ltd 電子放出素子の製造方法
EP0559156A1 (en) * 1992-03-02 1993-09-08 Micron Technology, Inc. Method to form self-aligned gate structures and focus rings

Also Published As

Publication number Publication date
CN1123955A (zh) 1996-06-05

Similar Documents

Publication Publication Date Title
JPS6037130A (ja) 薄膜のパタ−ニング方法
JPH02244507A (ja) インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法
US5139974A (en) Semiconductor manufacturing process for decreasing the optical refelctivity of a metal layer
CN1397986A (zh) 金属剥离方法
US6383944B1 (en) Micropatterning method
CN1044839C (zh) 真空微电子器件制造中的无版光刻工艺
US5791962A (en) Methods for manufacturing flat cold cathode arrays
US5693235A (en) Methods for manufacturing cold cathode arrays
JP3077393B2 (ja) Ｘ線露光用マスク
US5348909A (en) Manufacture of printhead with diamond resistors
JPH10326830A (ja) 半導体装置の製造方法
US4081315A (en) Cermet etch technique
JP2989956B2 (ja) 半導体装置の製造方法
JPS58212136A (ja) 微細パタ−ンの形成方法
JP3362506B2 (ja) 電子放出素子の製造方法
JPS5932151A (ja) 半導体装置の製造方法
KR960013140B1 (ko) 반도체 소자의 제조 방법
CN1248292C (zh) 半导体器件栅凹槽与n+凹槽自对准加工方法
JP3060677B2 (ja) 反応性ドライエッチング法
JPH0541152A (ja) 電界放出陰極の製造方法
CN113946006A (zh) 大面积微纳米光栅及其制备方法与应用
US20050277300A1 (en) Method for providing whisker-free aluminum metal lines or aluminum alloy lines in integrated circuits
CN1374687A (zh) 可获得纳米栅的高电子迁移率晶体管制作方法
JPH0121617B2 (zh)
JPH07235513A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee