JPH05242796A - 電子放出素子の製造方法 - Google Patents
電子放出素子の製造方法Info
- Publication number
- JPH05242796A JPH05242796A JP4255292A JP4255292A JPH05242796A JP H05242796 A JPH05242796 A JP H05242796A JP 4255292 A JP4255292 A JP 4255292A JP 4255292 A JP4255292 A JP 4255292A JP H05242796 A JPH05242796 A JP H05242796A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- electron
- emitting device
- manufacturing
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【目的】 電子放出特性の良好な電子放出素子を容易に
製造することができるようにした製造方法を提供する。 【構成】 ガラス等から成る基板１１の上にシリコンか
ら成る円錐状のエミッタ１４と、その近傍で絶縁層１５
とその上のゲート電極１６を形成する。エミッタ１４の
表面にその上方から炭素イオン１７をイオン注入法によ
り注入した後、３００℃〜１２００℃の温度で数時間ア
ニールすることにより、エミッタ１４の表面を仕事関数
の低いＳｉＣ層に変える。
製造することができるようにした製造方法を提供する。 【構成】 ガラス等から成る基板１１の上にシリコンか
ら成る円錐状のエミッタ１４と、その近傍で絶縁層１５
とその上のゲート電極１６を形成する。エミッタ１４の
表面にその上方から炭素イオン１７をイオン注入法によ
り注入した後、３００℃〜１２００℃の温度で数時間ア
ニールすることにより、エミッタ１４の表面を仕事関数
の低いＳｉＣ層に変える。
Description
【０００１】
【産業上の利用分野】本発明は、電子顕微鏡、電子ビー
ム露光装置、ＣＲＴ等、各種電子ビーム装置の電子発生
源として利用することができる電子放出素子の製造方法
に関するものである。
ム露光装置、ＣＲＴ等、各種電子ビーム装置の電子発生
源として利用することができる電子放出素子の製造方法
に関するものである。
【０００２】
【従来の技術】最近、微細加工技術の進展に伴い、微小
な電子放出素子、いわゆる冷陰極に関する研究開発が活
発になってきており、いくつかあるタイプの中で、電界
放出型の電子放出素子がよく研究されている。電界放出
型の電子放出素子の場合、エミッタの先端の曲率を数百
ｎｍ以下となるように針状加工し、このエミッタ先端に
１０7 Ｖ／ｃｍ程度の強電界を集中させることにより電
子放出させることができる。
な電子放出素子、いわゆる冷陰極に関する研究開発が活
発になってきており、いくつかあるタイプの中で、電界
放出型の電子放出素子がよく研究されている。電界放出
型の電子放出素子の場合、エミッタの先端の曲率を数百
ｎｍ以下となるように針状加工し、このエミッタ先端に
１０7 Ｖ／ｃｍ程度の強電界を集中させることにより電
子放出させることができる。
【０００３】従来、この電界放出型の電子放出素子の製
造方法として、図３に示すような特開昭５１−１３２０
７３号公報に記載された方法が知られ、また、図４に示
すような特開平１−２３５１２４号公報に記載された方
法が知られている。
造方法として、図３に示すような特開昭５１−１３２０
７３号公報に記載された方法が知られ、また、図４に示
すような特開平１−２３５１２４号公報に記載された方
法が知られている。
【０００４】図３（ａ）〜（ｅ）は従来の一例の電子放
出素子の製造方法を示す製造工程説明用の概略断面図で
ある。
出素子の製造方法を示す製造工程説明用の概略断面図で
ある。
【０００５】まず、図３（ａ）に示すように、Ｓｉから
成る基板５１の上に熱酸化法によりＳｉＯ2 から成る絶
縁層５２を形成し、次に、絶縁層５２の上にＭｏから成
る電子引出し用のゲート電極５３を蒸着法により膜状に
形成する。次に、図３（ｂ）に示すように、ゲート電極
５３の上にレジスト膜５４を円形孔５５を有するように
形成し、このレジスト膜５４をマスクとしてゲート電極
５３と絶縁層５２をエッチングし、円形孔５６、５７を
形成する。その際、絶縁層５２の円形孔５７の直径がゲ
ート電極５３の円形孔５６の直径よりやや大きくなるよ
うに形成する。次に、図３（ｃ）に示すように、基板５
１に対し、垂直方向から蒸着法によりＭｏ層５８を堆積
させた後、レジスト膜５４を除去する。これにより、円
形孔５７内には幅の狭い溝５９が閉環に形成される。こ
の状態で、図３（ｄ）に示すように、溝５９から基板５
１をエッチングすることにより、先端の鋭いエミッタ６
０を形成することができる。最後に、Ｍｏ層５８を除去
することにより、図３（ｅ）に示すような電子放出素子
を作製することができる。
成る基板５１の上に熱酸化法によりＳｉＯ2 から成る絶
縁層５２を形成し、次に、絶縁層５２の上にＭｏから成
る電子引出し用のゲート電極５３を蒸着法により膜状に
形成する。次に、図３（ｂ）に示すように、ゲート電極
５３の上にレジスト膜５４を円形孔５５を有するように
形成し、このレジスト膜５４をマスクとしてゲート電極
５３と絶縁層５２をエッチングし、円形孔５６、５７を
形成する。その際、絶縁層５２の円形孔５７の直径がゲ
ート電極５３の円形孔５６の直径よりやや大きくなるよ
うに形成する。次に、図３（ｃ）に示すように、基板５
１に対し、垂直方向から蒸着法によりＭｏ層５８を堆積
させた後、レジスト膜５４を除去する。これにより、円
形孔５７内には幅の狭い溝５９が閉環に形成される。こ
の状態で、図３（ｄ）に示すように、溝５９から基板５
１をエッチングすることにより、先端の鋭いエミッタ６
０を形成することができる。最後に、Ｍｏ層５８を除去
することにより、図３（ｅ）に示すような電子放出素子
を作製することができる。
【０００６】図４（ａ）〜（ｄ）は従来の他の例の電子
放出素子の製造方法を示す製造工程説明用の概略断面図
である。
放出素子の製造方法を示す製造工程説明用の概略断面図
である。
【０００７】まず、図４（ａ）に示すように、シリコン
ウエハから成る基板６１の表面に酸化皮膜を形成するこ
とにより絶縁層６２を形成し、次に、絶縁層６２の表面
にＭｏから成る電子引出し用のゲート電極６３を電子ビ
ーム蒸着法により、０. ５μｍ程度の厚みに形成する。
次に、ゲート電極６３と絶縁層６２をエッチングし、放
射孔６４を形成する。次に、図４（ｂ）に示すように、
ゲート電極６３の上に蒸着法により分離層６５を形成す
る。次に、図４（ｃ）に示すように、電子ビーム蒸着法
により、Ｍｏ６７を分離層６５およびゲート電極６３、
絶縁層６２の放射孔６６および６４から基板６１上に堆
積させてエミッタチップ６８を形成する。このプロセス
で、エミッタチップ６８が円錐形に形成され、その先端
が先鋭に形成される。また、このプロセスの最後には放
射孔６６、６４が閉塞されることになるが、その直前に
主体とは異なる材料をエミッタチップ６８の表面に蒸着
することにより、エミッタチップ６８の表面に表面層６
９を形成する。最後に、図４（ｄ）に示すように、分離
層６５をゲート電極６３から剥離し、その上のＭｏ層６
７とともに除去することにより電子放出素子を作製する
ことができる。表面層６９として、主体より仕事関数が
低い材料を用いれば、電子放出しやすくなり、良好な特
性の電子放出素子を得ることができる。
ウエハから成る基板６１の表面に酸化皮膜を形成するこ
とにより絶縁層６２を形成し、次に、絶縁層６２の表面
にＭｏから成る電子引出し用のゲート電極６３を電子ビ
ーム蒸着法により、０. ５μｍ程度の厚みに形成する。
次に、ゲート電極６３と絶縁層６２をエッチングし、放
射孔６４を形成する。次に、図４（ｂ）に示すように、
ゲート電極６３の上に蒸着法により分離層６５を形成す
る。次に、図４（ｃ）に示すように、電子ビーム蒸着法
により、Ｍｏ６７を分離層６５およびゲート電極６３、
絶縁層６２の放射孔６６および６４から基板６１上に堆
積させてエミッタチップ６８を形成する。このプロセス
で、エミッタチップ６８が円錐形に形成され、その先端
が先鋭に形成される。また、このプロセスの最後には放
射孔６６、６４が閉塞されることになるが、その直前に
主体とは異なる材料をエミッタチップ６８の表面に蒸着
することにより、エミッタチップ６８の表面に表面層６
９を形成する。最後に、図４（ｄ）に示すように、分離
層６５をゲート電極６３から剥離し、その上のＭｏ層６
７とともに除去することにより電子放出素子を作製する
ことができる。表面層６９として、主体より仕事関数が
低い材料を用いれば、電子放出しやすくなり、良好な特
性の電子放出素子を得ることができる。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
従来例のうち、図３に示した前者の製造方法では、エミ
ッタ６０として用いられているシリコンは、半導体材料
として広く用いられており、微細加工技術が進んでいる
ため、素子製造には適しているが、仕事関数が比較的高
く、良好な電子放出特性を得るのは困難である。
従来例のうち、図３に示した前者の製造方法では、エミ
ッタ６０として用いられているシリコンは、半導体材料
として広く用いられており、微細加工技術が進んでいる
ため、素子製造には適しているが、仕事関数が比較的高
く、良好な電子放出特性を得るのは困難である。
【０００９】一方、図４に示した後者の製造方法では、
放射孔６６、６４が閉塞される直前にエミッタチップ６
８の形成を止めるのは困難である。
放射孔６６、６４が閉塞される直前にエミッタチップ６
８の形成を止めるのは困難である。
【００１０】本発明は、上記のような従来技術の問題を
解決するものであり、電子放出特性の良好な電子放出素
子を容易に製造することができるようにした製造方法を
提供することを目的とするものである。
解決するものであり、電子放出特性の良好な電子放出素
子を容易に製造することができるようにした製造方法を
提供することを目的とするものである。
【００１１】
【課題を解決するための手段】この目的を達成するため
の本発明の技術的手段は、エミッタ表面に仕事関数の低
い元素を導入するようにしたものである。
の本発明の技術的手段は、エミッタ表面に仕事関数の低
い元素を導入するようにしたものである。
【００１２】そして、上記エミッタ材料としてシリコン
を用い、上記導入元素として炭素を用い、この炭素をイ
オン注入法によりエミッタ表面に導入するのが好まし
い。
を用い、上記導入元素として炭素を用い、この炭素をイ
オン注入法によりエミッタ表面に導入するのが好まし
い。
【００１３】
【作用】したがって、本発明によれば、エミッタを微細
加工技術に適する材料により形成し、エミッタ表面を電
子放出しやすい仕事関数の低い材料により形成すること
ができる。
加工技術に適する材料により形成し、エミッタ表面を電
子放出しやすい仕事関数の低い材料により形成すること
ができる。
【００１４】
（実施例１）以下、本発明の第１の実施例について、図
面を参照しながら説明する。
面を参照しながら説明する。
【００１５】図１（ａ）〜（ｆ）は本発明の第１の実施
例における電子放出素子の製造方法を示す製造工程説明
用の概略断面図である。
例における電子放出素子の製造方法を示す製造工程説明
用の概略断面図である。
【００１６】まず、図１（ａ）に示すように、ガラス、
セラミックス等から成る絶縁性の基板１１の上にシリコ
ン（Ｓｉ）層１２を形成し、シリコン層１２の上に円形
のレジスト層１３を形成する。次に、図１（ｂ）に示す
ように、シリコン層１２をウェットエッチング法または
ドライエッチング法により円錐形になるまでエッチング
し、エミッタ１４を形成する。次に、図１（ｃ）に示す
ように、上方から蒸着法等により絶縁層１５および導電
層１６を所定の厚さで順次形成する。次に、図１（ｄ）
に示すように、レジスト層１３をその上の絶縁層１５と
導電層１６とともに除去する。これにより基板１１上に
エミッタ１４の近傍で絶縁層１５と導電層、すなわち、
ゲート電極１６を形成することができる。次に、図１
（ｅ）に示すように、エミッタ１４の表面にその上方か
ら炭素イオン１７をイオン注入法により注入した後、３
００℃〜１２００℃の温度で数時間アニールすることに
より、図１（ｆ）に示すように、シリコン（Ｓｉ）から
成るエミッタ１４の表面がシリコンカーバイド（Ｓｉ
Ｃ）層１８に変わった電子放出素子を製造することがで
きる。ここで、ゲート電極１６にも炭素イオン１７が注
入され、表面が炭素化される場合があるが、ゲート電極
１６の導電性が失われなければ問題ない。
セラミックス等から成る絶縁性の基板１１の上にシリコ
ン（Ｓｉ）層１２を形成し、シリコン層１２の上に円形
のレジスト層１３を形成する。次に、図１（ｂ）に示す
ように、シリコン層１２をウェットエッチング法または
ドライエッチング法により円錐形になるまでエッチング
し、エミッタ１４を形成する。次に、図１（ｃ）に示す
ように、上方から蒸着法等により絶縁層１５および導電
層１６を所定の厚さで順次形成する。次に、図１（ｄ）
に示すように、レジスト層１３をその上の絶縁層１５と
導電層１６とともに除去する。これにより基板１１上に
エミッタ１４の近傍で絶縁層１５と導電層、すなわち、
ゲート電極１６を形成することができる。次に、図１
（ｅ）に示すように、エミッタ１４の表面にその上方か
ら炭素イオン１７をイオン注入法により注入した後、３
００℃〜１２００℃の温度で数時間アニールすることに
より、図１（ｆ）に示すように、シリコン（Ｓｉ）から
成るエミッタ１４の表面がシリコンカーバイド（Ｓｉ
Ｃ）層１８に変わった電子放出素子を製造することがで
きる。ここで、ゲート電極１６にも炭素イオン１７が注
入され、表面が炭素化される場合があるが、ゲート電極
１６の導電性が失われなければ問題ない。
【００１７】上記の方法により製造された電子放出素子
では、エミッタ１４における表面のＳｉＣの仕事関数が
約３. ５ｅＶであり、エミッタ１４の主体であるＳｉの
仕事関数、４. ５ｅＶよりも低いので、電子を放出しや
すく、良好な電子放出特性を得ることができる。
では、エミッタ１４における表面のＳｉＣの仕事関数が
約３. ５ｅＶであり、エミッタ１４の主体であるＳｉの
仕事関数、４. ５ｅＶよりも低いので、電子を放出しや
すく、良好な電子放出特性を得ることができる。
【００１８】（実施例２）以下、本発明の第２の実施例
について、図面を参照しながら説明する。
について、図面を参照しながら説明する。
【００１９】図２（ａ）および（ｂ）は本発明の第２の
実施例における電子放出素子の製造方法を示す製造工程
説明用の概略断面図である。
実施例における電子放出素子の製造方法を示す製造工程
説明用の概略断面図である。
【００２０】図２（ａ）において、２１はシリコンから
成る基板、２２は基板２１の上に形成されたＳｉＯ2 か
ら成る絶縁層、２３は絶縁層２２の上に形成されたゲー
ト電極、２４は基板２１のエッチングにより形成された
エミッタであり、ここまでは図３（ａ）〜（ｅ）に示し
た上記従来例の製造方法と同様にして製造するので、そ
の説明を省略する。
成る基板、２２は基板２１の上に形成されたＳｉＯ2 か
ら成る絶縁層、２３は絶縁層２２の上に形成されたゲー
ト電極、２４は基板２１のエッチングにより形成された
エミッタであり、ここまでは図３（ａ）〜（ｅ）に示し
た上記従来例の製造方法と同様にして製造するので、そ
の説明を省略する。
【００２１】本実施例においては、更に、シリコンから
成るエミッタ２４の表面にその上方から炭素イオン２５
をイオン注入法により注入した後、３００℃〜１２００
℃の温度で数時間アニールすることにより、図２（ｂ）
に示すように、シリコン（Ｓｉ）から成るエミッタ２４
の表面がシリコンカーバイド（ＳｉＣ）層２６に変わっ
た電子放出素子を製造することができる。ここで、ゲー
ト電極２３にも炭素イオンが注入され、表面が炭素化さ
れる場合があるが、ゲート電極２３の導電性が失われな
ければ問題ない。
成るエミッタ２４の表面にその上方から炭素イオン２５
をイオン注入法により注入した後、３００℃〜１２００
℃の温度で数時間アニールすることにより、図２（ｂ）
に示すように、シリコン（Ｓｉ）から成るエミッタ２４
の表面がシリコンカーバイド（ＳｉＣ）層２６に変わっ
た電子放出素子を製造することができる。ここで、ゲー
ト電極２３にも炭素イオンが注入され、表面が炭素化さ
れる場合があるが、ゲート電極２３の導電性が失われな
ければ問題ない。
【００２２】上記の方法により製造された電子放出素子
では、上記第１の実施例と同様、エミッタ１４における
表面のＳｉＣの仕事関数が約３. ５ｅＶであり、エミッ
タ１４の主体であるＳｉの仕事関数、４．５ｅＶよりも
低いので、電子を放出しやすく、良好な電子放出特性を
得ることができる。
では、上記第１の実施例と同様、エミッタ１４における
表面のＳｉＣの仕事関数が約３. ５ｅＶであり、エミッ
タ１４の主体であるＳｉの仕事関数、４．５ｅＶよりも
低いので、電子を放出しやすく、良好な電子放出特性を
得ることができる。
【００２３】なお、エミッタ形状は上記各実施例に限定
されるものではない。
されるものではない。
【００２４】
【発明の効果】以上説明したように本発明によれば、エ
ミッタ表面に仕事関数の低い元素を導入するようにして
いるので、エミッタをシリコンのような微細加工技術に
適する材料により形成し、また、エミッタの表面に炭素
のような仕事関数の低い元素をイオン注入法のような方
法を用いて導入することができる。したがって、電子放
出特性の良好な電子放出素子を容易に製造することがで
きる。
ミッタ表面に仕事関数の低い元素を導入するようにして
いるので、エミッタをシリコンのような微細加工技術に
適する材料により形成し、また、エミッタの表面に炭素
のような仕事関数の低い元素をイオン注入法のような方
法を用いて導入することができる。したがって、電子放
出特性の良好な電子放出素子を容易に製造することがで
きる。
【図１】（ａ）〜（ｆ）は本発明の第１の実施例におけ
る電子放出素子の製造方法を示す製造工程説明用の断面
図
る電子放出素子の製造方法を示す製造工程説明用の断面
図
【図２】（ａ）〜（ｂ）は本発明の第２の実施例におけ
る電子放出素子の製造方法を示す製造工程説明用の断面
図
る電子放出素子の製造方法を示す製造工程説明用の断面
図
【図３】（ａ）〜（ｅ）は従来の一例における電子放出
素子の製造方法を示す製造工程説明用の断面図
素子の製造方法を示す製造工程説明用の断面図
【図４】（ａ）〜（ｄ）は従来の他の例における電子放
出素子の製造方法を示す製造工程説明用の断面図
出素子の製造方法を示す製造工程説明用の断面図
１１ 基板 １４ エミッタ １５ 絶縁層 １６ ゲート電極 １７ 炭素イオン １８ ＳｉＣ層 ２１ 基板 ２２ 絶縁層 ２３ ゲート電極 ２４ エミッタ ２５ 炭素イオン ２６ ＳｉＣ層
Claims (3)
- 【請求項１】 エミッタ表面に仕事関数の低い元素を導
入する電子放出素子の製造方法。 - 【請求項２】 エミッタ材料がシリコンであり、かつ導
入元素が炭素である請求項１記載の電子放出素子の製造
方法。 - 【請求項３】 炭素をイオン注入法により導入する請求
項２記載の電子放出素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255292A JPH05242796A (ja) | 1992-02-28 | 1992-02-28 | 電子放出素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4255292A JPH05242796A (ja) | 1992-02-28 | 1992-02-28 | 電子放出素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05242796A true JPH05242796A (ja) | 1993-09-21 |
Family
ID=12639221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4255292A Pending JPH05242796A (ja) | 1992-02-28 | 1992-02-28 | 電子放出素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05242796A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7033238B2 (en) * | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Method for making large-area FED apparatus |
| WO2009008305A1 (ja) * | 2007-07-06 | 2009-01-15 | Kyoto University | 電界放出型電子源の製造方法 |
| JP2009152645A (ja) * | 2009-04-06 | 2009-07-09 | Canon Inc | 電子ビーム照明装置、および該照明装置を用いた電子ビーム露光装置 |
-
1992
- 1992-02-28 JP JP4255292A patent/JPH05242796A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7033238B2 (en) * | 1998-02-27 | 2006-04-25 | Micron Technology, Inc. | Method for making large-area FED apparatus |
| US7462088B2 (en) | 1998-02-27 | 2008-12-09 | Micron Technology, Inc. | Method for making large-area FED apparatus |
| WO2009008305A1 (ja) * | 2007-07-06 | 2009-01-15 | Kyoto University | 電界放出型電子源の製造方法 |
| JP2009152645A (ja) * | 2009-04-06 | 2009-07-09 | Canon Inc | 電子ビーム照明装置、および該照明装置を用いた電子ビーム露光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4307507A (en) | Method of manufacturing a field-emission cathode structure | |
| US5188977A (en) | Method for manufacturing an electrically conductive tip composed of a doped semiconductor material | |
| US5126287A (en) | Self-aligned electron emitter fabrication method and devices formed thereby | |
| KR100250458B1 (ko) | 전계 방출 소자의 캐소드 팁 제조 방법 | |
| JP3019041B2 (ja) | 電界放出型陰極及びその製造方法 | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| US5779514A (en) | Technique to fabricate chimney-shaped emitters for field-emission devices | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| US20050255613A1 (en) | Manufacturing of field emission display device using carbon nanotubes | |
| JPH1050205A (ja) | 電界放出型電子源及びその製造方法 | |
| JPH08129952A (ja) | 電界放出型電子銃の製造方法 | |
| JPH05242797A (ja) | 電子放出素子の製造方法 | |
| JP2646999B2 (ja) | 電界放出型冷陰極 | |
| JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
| JPH09134664A (ja) | 電界放射型電子源及びその製造方法 | |
| JPH0487135A (ja) | 電子放出素子およびその製造方法 | |
| KR100290136B1 (ko) | 전계방출소자제조방법 | |
| JP3622406B2 (ja) | 冷電子放出素子及びその製造方法 | |
| KR100259826B1 (ko) | 전계방출용냉음극제조방법 | |
| JPH04262337A (ja) | 電界放出陰極の製造方法 | |
| JP3457054B2 (ja) | 棒状シリコン構造物の製造方法 | |
| KR100199295B1 (ko) | 전계방출소자 제조 방법 | |
| JP3160547B2 (ja) | 電界放出型電子源の製造方法 | |
| JPH02288128A (ja) | 電子放出素子の製造方法 | |
| JPH10261360A (ja) | 真空マイクロ素子の製造方法及びこの製造方法による真空マイクロ素子 |