JP2728813B2 - 電界放出型電子源及びその製造方法 - Google Patents
電界放出型電子源及びその製造方法Info
- Publication number
- JP2728813B2 JP2728813B2 JP25524291A JP25524291A JP2728813B2 JP 2728813 B2 JP2728813 B2 JP 2728813B2 JP 25524291 A JP25524291 A JP 25524291A JP 25524291 A JP25524291 A JP 25524291A JP 2728813 B2 JP2728813 B2 JP 2728813B2
- Authority
- JP
- Japan
- Prior art keywords
- cold cathode
- electric field
- substrate
- oxide film
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電界放出型電子源及び
その製造方法に関する。
その製造方法に関する。
【０００２】
【従来の技術】近年、集積回路又は薄膜の分野において
用いられている微細加工技術により、高電界において電
子を放出する電界放出型電子源製造技術の進歩はめざま
しく、特に極めて小型な構造を有する電界放出型冷陰極
が製造されている。この種の電界放出型冷陰極は、３極
管型の超小型電子管又は超小型電子銃を構成する主要部
品の内、最も基本的な電子放出デバイスである。
用いられている微細加工技術により、高電界において電
子を放出する電界放出型電子源製造技術の進歩はめざま
しく、特に極めて小型な構造を有する電界放出型冷陰極
が製造されている。この種の電界放出型冷陰極は、３極
管型の超小型電子管又は超小型電子銃を構成する主要部
品の内、最も基本的な電子放出デバイスである。
【０００３】多数の電子放出デバイスを含む電界放出型
電子源は、例えば微小３極管や薄型表示素子等の構成要
素として考案されたもので、電界放出型電子源の動作及
び製造方法は、スタンフォード リサーチ インスティ
チュート（Stanford Research Institute ）のシー．エ
ー．スピント（C.A.Spindt）らによるジャーナル オブ
アプライド フィジックス（ Journal of Applied P
hysics）の第47巻、12号、5248〜5263項（1976年12月）
に発表された研究報告により公知であり、シー．エー．
スピント等による米国特許第3,789,471 号及びエイチ．
エフ．グレイ（H. F. Gray) 等による米国特許第4,307,
507 号及び第4,513,308 号に開示されている。
電子源は、例えば微小３極管や薄型表示素子等の構成要
素として考案されたもので、電界放出型電子源の動作及
び製造方法は、スタンフォード リサーチ インスティ
チュート（Stanford Research Institute ）のシー．エ
ー．スピント（C.A.Spindt）らによるジャーナル オブ
アプライド フィジックス（ Journal of Applied P
hysics）の第47巻、12号、5248〜5263項（1976年12月）
に発表された研究報告により公知であり、シー．エー．
スピント等による米国特許第3,789,471 号及びエイチ．
エフ．グレイ（H. F. Gray) 等による米国特許第4,307,
507 号及び第4,513,308 号に開示されている。
【０００４】このデバイスは、電界放出の原理により電
子を放出する冷陰極と、冷陰極に電界を印加して電子を
放出させるために正電圧を印加する電界印加電極である
ゲート電極とを備えている。
子を放出する冷陰極と、冷陰極に電界を印加して電子を
放出させるために正電圧を印加する電界印加電極である
ゲート電極とを備えている。
【０００５】電子放出型冷陰極の動作電圧（電界印加電
極に印加する電圧）を低減する一つの手段として、陰極
とゲート電極間との距離を短くすることを挙げることが
でき、この種の電界放出型電子源は、上記米国特許に開
示されている。しかしながら、従来の構造では、冷陰極
とゲート電極との間の距離を短くすることが容易でない
ので、ソコリッチ（Sokolich）等により新たな構造を有
する電子放出型陰極が提案されている（インターナショ
ナル エレクトロン デバイス ミーティング：IEDM
1990年）。
極に印加する電圧）を低減する一つの手段として、陰極
とゲート電極間との距離を短くすることを挙げることが
でき、この種の電界放出型電子源は、上記米国特許に開
示されている。しかしながら、従来の構造では、冷陰極
とゲート電極との間の距離を短くすることが容易でない
ので、ソコリッチ（Sokolich）等により新たな構造を有
する電子放出型陰極が提案されている（インターナショ
ナル エレクトロン デバイス ミーティング：IEDM
1990年）。
【０００６】図３に、ソコリッチ（Sokolich）等による
電子放出型冷陰極の製造方法を示す。先ず、シリコン基
板のミラー指数が＜100 ＞である面の上に四角形の面形
状を有する窒化シリコン（Ｓｉ3 Ｎ4 ）のマスクを形成
し、水酸化カリウム等より成るアルカリ性のエッチャン
トを用い、結晶面によるエッチング速度の差を利用し
て、マスク以外の露出部に四角錘状の窪みを形成し、シ
リコンの鋳型20を製造する。次に、後工程において鋳型
20を剥離するために鋳型20の表面を加熱して熱酸化層
（二酸化シリコン）21を形成し、熱酸化層21の上に多結
晶シリコン22を数百μｍの厚さで成長させて図３（Ａ）
に示す構造を形成する。そして、鋳型20が外され、四角
錐状即ちピラミッド状の突起22a を有する多結晶シリコ
ン22が得られる。この多結晶シリコン22が電界放出型電
子源の基板電極であり、突起22a が電界放出型冷陰極に
相当する。
電子放出型冷陰極の製造方法を示す。先ず、シリコン基
板のミラー指数が＜100 ＞である面の上に四角形の面形
状を有する窒化シリコン（Ｓｉ3 Ｎ4 ）のマスクを形成
し、水酸化カリウム等より成るアルカリ性のエッチャン
トを用い、結晶面によるエッチング速度の差を利用し
て、マスク以外の露出部に四角錘状の窪みを形成し、シ
リコンの鋳型20を製造する。次に、後工程において鋳型
20を剥離するために鋳型20の表面を加熱して熱酸化層
（二酸化シリコン）21を形成し、熱酸化層21の上に多結
晶シリコン22を数百μｍの厚さで成長させて図３（Ａ）
に示す構造を形成する。そして、鋳型20が外され、四角
錐状即ちピラミッド状の突起22a を有する多結晶シリコ
ン22が得られる。この多結晶シリコン22が電界放出型電
子源の基板電極であり、突起22a が電界放出型冷陰極に
相当する。
【０００７】多結晶シリコン22のピラミッド状の突起22
a を有する面上に、絶縁層23となる二酸化シリコン層23
a と、ゲート電極層24となるモリブデン層24a とを続け
て堆積させて、図３（Ｂ）に示す積層構造を有する突起
構造を得る。この上にフォトレジスト25を塗布し、酸素
ガスプラズマによりエッチングを行うことにより、図３
（Ｃ）に示すようにモリブデン層24a の突起の先端を露
出させる。次に、モリブデン層24a 及び二酸化シリコン
23a 順次エッチングすると、多結晶シリコン22の突起22
a が露出し、突起22a の周囲に絶縁層23及びゲート電極
層24が多結晶シリコン22の上に積層された図３（Ｄ）に
示す冷陰極構造が得られる。
a を有する面上に、絶縁層23となる二酸化シリコン層23
a と、ゲート電極層24となるモリブデン層24a とを続け
て堆積させて、図３（Ｂ）に示す積層構造を有する突起
構造を得る。この上にフォトレジスト25を塗布し、酸素
ガスプラズマによりエッチングを行うことにより、図３
（Ｃ）に示すようにモリブデン層24a の突起の先端を露
出させる。次に、モリブデン層24a 及び二酸化シリコン
23a 順次エッチングすると、多結晶シリコン22の突起22
a が露出し、突起22a の周囲に絶縁層23及びゲート電極
層24が多結晶シリコン22の上に積層された図３（Ｄ）に
示す冷陰極構造が得られる。
【０００８】
【発明が解決しようとする課題】しかしながら、ソコリ
ッチ（Sokolich）等による製造方法は、上記した通り、
シリコンの鋳型20を製造し、そして鋳型20の表面を加熱
して熱酸化層21を形成し、熱酸化層21の上に多結晶シリ
コン22を数百μｍの厚さで成長させて基板電極を製造す
る等、従来の製造方法に比較して製造工程が複雑である
という問題点がある。また、この製造方法によると、冷
陰極（突起22a ）とゲート電極層24との間の距離を短く
することができるが、この距離は製造後に冷陰極22a 上
に堆積される絶縁層の電気的絶縁特性によって大きな制
約を受け、冷陰極（突起22a ）とゲート電極層24との間
の距離の短縮化が十分実施できないという問題点があ
る。
ッチ（Sokolich）等による製造方法は、上記した通り、
シリコンの鋳型20を製造し、そして鋳型20の表面を加熱
して熱酸化層21を形成し、熱酸化層21の上に多結晶シリ
コン22を数百μｍの厚さで成長させて基板電極を製造す
る等、従来の製造方法に比較して製造工程が複雑である
という問題点がある。また、この製造方法によると、冷
陰極（突起22a ）とゲート電極層24との間の距離を短く
することができるが、この距離は製造後に冷陰極22a 上
に堆積される絶縁層の電気的絶縁特性によって大きな制
約を受け、冷陰極（突起22a ）とゲート電極層24との間
の距離の短縮化が十分実施できないという問題点があ
る。
【０００９】従って、本発明は、製造工程が簡略化さ
れ、冷陰極とゲート電極との間の距離が短縮された電界
放出型電子源の製造方法を提供するものである。
れ、冷陰極とゲート電極との間の距離が短縮された電界
放出型電子源の製造方法を提供するものである。
【００１０】
【課題を解決するための手段】本発明によれば、半導体
又は金属から成る基板表面に形成された電界放出の原理
に基づき電子放出する冷陰極の基本となる凸部と、この
凸部を含む前記基板の表面を酸化することにより形成さ
れた絶縁層と、この絶縁層の上に形成された電界印加電
極とを備えた電界放出電子源において、電界印加電極が
凸部上に配置されたマスクの遮蔽効果を利用した斜め蒸
着法により基板表面に形成された絶縁層となる酸化膜上
に形成されることによって、電界印加電極の冷陰極の近
傍の上部表面の高さが冷陰極の先端部の高さと同程度と
なるように構成された電界放出型電子源が提供される。
また、本発明のよれば、半導体又は金属から成る基板表
面に形成された電界放出の原理に基づき電子放出する冷
陰極を備えた電界放出型電子源の製造方法において、基
板表面にマスクを形成するマスク形成工程と、該マスク
を用いてエッチングを行うことにより冷陰極の基本とな
る凸部を形成する凸部形成工程と、該凸部形成工程の後
に基板の表面を酸化することにより絶縁層となる酸化膜
を形成する絶縁層形成工程と、マスクの遮蔽効果を利用
した斜め蒸着法により酸化膜上に電界印加電極を形成す
る電界印加電極形成工程と、該電界印加電極形成工程の
後に酸化膜の露出部分を除去する酸化膜除去工程とを含
む電界放出型電子源の製造方法が提供される。
又は金属から成る基板表面に形成された電界放出の原理
に基づき電子放出する冷陰極の基本となる凸部と、この
凸部を含む前記基板の表面を酸化することにより形成さ
れた絶縁層と、この絶縁層の上に形成された電界印加電
極とを備えた電界放出電子源において、電界印加電極が
凸部上に配置されたマスクの遮蔽効果を利用した斜め蒸
着法により基板表面に形成された絶縁層となる酸化膜上
に形成されることによって、電界印加電極の冷陰極の近
傍の上部表面の高さが冷陰極の先端部の高さと同程度と
なるように構成された電界放出型電子源が提供される。
また、本発明のよれば、半導体又は金属から成る基板表
面に形成された電界放出の原理に基づき電子放出する冷
陰極を備えた電界放出型電子源の製造方法において、基
板表面にマスクを形成するマスク形成工程と、該マスク
を用いてエッチングを行うことにより冷陰極の基本とな
る凸部を形成する凸部形成工程と、該凸部形成工程の後
に基板の表面を酸化することにより絶縁層となる酸化膜
を形成する絶縁層形成工程と、マスクの遮蔽効果を利用
した斜め蒸着法により酸化膜上に電界印加電極を形成す
る電界印加電極形成工程と、該電界印加電極形成工程の
後に酸化膜の露出部分を除去する酸化膜除去工程とを含
む電界放出型電子源の製造方法が提供される。
【００１１】
【作用】本発明は上記構成により、基板表面にマスクを
形成し、半導体又は金属から成る基板上に冷陰極の基本
となる凸部をこのマスクを用いてエッチングを行うこと
により形成し、この凸部を含む基板の表面を酸化するこ
とにより絶縁層となる酸化膜を形成し、このマスクの遮
蔽効果を利用した斜め蒸着法により酸化膜層上に電界印
加電極を形成し、酸化膜の露出部分を除去するので、従
来例のように多結晶シリコンの上に蒸着等によって絶縁
層を形成する場合に比較して製造工程を簡略化すること
ができる。また、具体的には、冷陰極と電界印加電極で
あるゲート電極との間の距離を短縮することができる。
また、電界印加電極であるゲート電極の冷陰極の近傍の
上部表面の高さが冷陰極の先端部の高さと同程度となる
ようすることができる。
形成し、半導体又は金属から成る基板上に冷陰極の基本
となる凸部をこのマスクを用いてエッチングを行うこと
により形成し、この凸部を含む基板の表面を酸化するこ
とにより絶縁層となる酸化膜を形成し、このマスクの遮
蔽効果を利用した斜め蒸着法により酸化膜層上に電界印
加電極を形成し、酸化膜の露出部分を除去するので、従
来例のように多結晶シリコンの上に蒸着等によって絶縁
層を形成する場合に比較して製造工程を簡略化すること
ができる。また、具体的には、冷陰極と電界印加電極で
あるゲート電極との間の距離を短縮することができる。
また、電界印加電極であるゲート電極の冷陰極の近傍の
上部表面の高さが冷陰極の先端部の高さと同程度となる
ようすることができる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１は、本発明に係る電界放出型電子源の製造方
法の一実施例を示す要部側面断面図、図２は、図１に示
した電界放出型電子源の製造方法によって製造された電
界放出型電子源の要部側面断面図である。
する。図１は、本発明に係る電界放出型電子源の製造方
法の一実施例を示す要部側面断面図、図２は、図１に示
した電界放出型電子源の製造方法によって製造された電
界放出型電子源の要部側面断面図である。
【００１３】図２において、冷陰極10の部分は、基板電
極となるシリコン基板11上に円錐状に突出するように形
成されている。図中では１つの冷陰極しか示されていな
いが、通常、複数の冷陰極がシリコン基板11上に形成さ
れる。シリコン基板11上の冷陰極10の周辺には絶縁層12
が、シリコン基板11の表面を酸化することにより形成さ
れ、絶縁層12上には、更に冷陰極10から電子を放出させ
るために正電圧が印加される電界印加電極であるゲート
電極層13が積層されている。この場合、絶縁層12とゲー
ト電極層13とは、図２に示すように冷陰極10の周囲を取
り囲んで冷陰極10の先端部分が露出するように形成され
る。ゲート電極層13の冷陰極10の近傍の上部表面は、冷
陰極10の先端部の高さと同程度の高さを有するように形
成される。
極となるシリコン基板11上に円錐状に突出するように形
成されている。図中では１つの冷陰極しか示されていな
いが、通常、複数の冷陰極がシリコン基板11上に形成さ
れる。シリコン基板11上の冷陰極10の周辺には絶縁層12
が、シリコン基板11の表面を酸化することにより形成さ
れ、絶縁層12上には、更に冷陰極10から電子を放出させ
るために正電圧が印加される電界印加電極であるゲート
電極層13が積層されている。この場合、絶縁層12とゲー
ト電極層13とは、図２に示すように冷陰極10の周囲を取
り囲んで冷陰極10の先端部分が露出するように形成され
る。ゲート電極層13の冷陰極10の近傍の上部表面は、冷
陰極10の先端部の高さと同程度の高さを有するように形
成される。
【００１４】次に、図１を参照して電界放出型電子源の
製造方法の一実施例について説明する。
製造方法の一実施例について説明する。
【００１５】先ず、図１（Ａ）に示すように、比抵抗ρ
＝０．０１〜０．０２Ω・ｃｍのｎ型シリコン基板11の
表面を熱酸化し、厚さが０．２〜０．３μｍの二酸化シ
リコン層14を形成する。次に、二酸化シリコン層14の表
面にレジストを用いて例えば円形（又は四角形）のパタ
ーンを形成し、二酸化シリコン層14をエッチングするこ
とにより、図１（Ｂ）に示すような円形の二酸化シリコ
ンマスク14a を形成する。
＝０．０１〜０．０２Ω・ｃｍのｎ型シリコン基板11の
表面を熱酸化し、厚さが０．２〜０．３μｍの二酸化シ
リコン層14を形成する。次に、二酸化シリコン層14の表
面にレジストを用いて例えば円形（又は四角形）のパタ
ーンを形成し、二酸化シリコン層14をエッチングするこ
とにより、図１（Ｂ）に示すような円形の二酸化シリコ
ンマスク14a を形成する。
【００１６】この二酸化シリコンマスク14a を用いてシ
リコン基板11の表面をドライエッチング法により等方的
にエッチングし、図１（Ｃ）に示すように冷陰極10の基
本となる基板から突出した円錐形状を有する凸部11a を
シリコン基板11の表面に形成する。本実施例では凸部11
a は円錐形状であるが、冷陰極の形状はこれに限られる
ものではない。
リコン基板11の表面をドライエッチング法により等方的
にエッチングし、図１（Ｃ）に示すように冷陰極10の基
本となる基板から突出した円錐形状を有する凸部11a を
シリコン基板11の表面に形成する。本実施例では凸部11
a は円錐形状であるが、冷陰極の形状はこれに限られる
ものではない。
【００１７】更に、凸部11a が形成されたシリコン基板
11の表面を熱酸化し、図１（Ｄ）に示すように、０．３
〜０．５μｍ程度の深さを有する二酸化シリコン層12a
を成長させる。この際、シリコン基板11の凸部11a の表
面も同時に熱酸化し円錐状の冷陰極10が形成される。
11の表面を熱酸化し、図１（Ｄ）に示すように、０．３
〜０．５μｍ程度の深さを有する二酸化シリコン層12a
を成長させる。この際、シリコン基板11の凸部11a の表
面も同時に熱酸化し円錐状の冷陰極10が形成される。
【００１８】この様な構造を有するシリコン基板11を真
空蒸着装置内に配置し、図１（Ｅ）に示すように冷陰極
10の垂線15を軸に基板11を回転させながら、ゲート電極
層13となるモリブデン金属を、シリコン基板11に対して
図中矢印Ａで示す斜め上方から蒸着し、厚さ０．２μｍ
程度のゲート電極層13を二酸化シリコン層12a 上に堆積
する。
空蒸着装置内に配置し、図１（Ｅ）に示すように冷陰極
10の垂線15を軸に基板11を回転させながら、ゲート電極
層13となるモリブデン金属を、シリコン基板11に対して
図中矢印Ａで示す斜め上方から蒸着し、厚さ０．２μｍ
程度のゲート電極層13を二酸化シリコン層12a 上に堆積
する。
【００１９】最後に、電子放出源として不要な二酸化シ
リコンマスク14a と二酸化シリコン層12a の一部とをフ
ッ酸とフッ化アンモニウムとの混合水溶液により除去
し、図１（Ｅ）に示すようにシリコン基板11の冷陰極10
に相当する部分を露出させる。これによって、絶縁層12
とゲート電極層13とは、冷陰極10の周囲を取り囲んで冷
陰極10の先端部分が露出するように形成され、ゲート電
極層13の冷陰極10の近傍の上部表面は、冷陰極10の先端
部の高さと同程度の高さを有するように形成される。
リコンマスク14a と二酸化シリコン層12a の一部とをフ
ッ酸とフッ化アンモニウムとの混合水溶液により除去
し、図１（Ｅ）に示すようにシリコン基板11の冷陰極10
に相当する部分を露出させる。これによって、絶縁層12
とゲート電極層13とは、冷陰極10の周囲を取り囲んで冷
陰極10の先端部分が露出するように形成され、ゲート電
極層13の冷陰極10の近傍の上部表面は、冷陰極10の先端
部の高さと同程度の高さを有するように形成される。
【００２０】従って、上記実施例によれば、冷陰極10の
基本となる凸部11a をシリコン基板11上に形成し、その
後シリコン基板11の表面を熱酸化することにより絶縁層
12を形成するので、従来例のように多結晶シリコン11の
上に蒸着等によって絶縁層12を形成する場合と比較して
製造工程を簡略化することができる。また、絶縁層12で
ある二酸化シリコンは、単結晶シリコンを酸化すること
により形成されているので絶縁性に優れているので、冷
陰極10とゲート電極層13との間の距離をより短縮して電
子放出効率を向上することが可能となる。
基本となる凸部11a をシリコン基板11上に形成し、その
後シリコン基板11の表面を熱酸化することにより絶縁層
12を形成するので、従来例のように多結晶シリコン11の
上に蒸着等によって絶縁層12を形成する場合と比較して
製造工程を簡略化することができる。また、絶縁層12で
ある二酸化シリコンは、単結晶シリコンを酸化すること
により形成されているので絶縁性に優れているので、冷
陰極10とゲート電極層13との間の距離をより短縮して電
子放出効率を向上することが可能となる。
【００２１】本実施例において基板としてシリコン基板
を使用したが、これに限定されるものではなく、例え
ば、支持体を介した導体薄膜を使用してもよい。また、
ゲート電極としてはモリブデン金属を使用したが、同等
の性能を有するものであればよく、これに限定されるも
のではない。
を使用したが、これに限定されるものではなく、例え
ば、支持体を介した導体薄膜を使用してもよい。また、
ゲート電極としてはモリブデン金属を使用したが、同等
の性能を有するものであればよく、これに限定されるも
のではない。
【００２２】
【発明の効果】以上説明したように、本発明は、基板表
面にマスクを形成し、半導体又は金属から成る基板上に
冷陰極の基本となる凸部をこのマスクを用いてエッチン
グを行うことにより形成し、この凸部を含む基板の表面
を酸化することにより絶縁層となる酸化膜を形成し、こ
のマスクの遮蔽効果を利用した斜め蒸着法により酸化膜
層上に電界印加電極を形成し、酸化膜の露出部分を除去
するので、従来例のように多結晶シリコンの上に蒸着等
によって絶縁層を形成する場合に比較して製造工程を簡
略化することができる。また、具体的には、単結晶シリ
コンを酸化することにより形成された絶縁層は絶縁性に
優れているので冷陰極と電界印加電極であるゲート電極
との間の距離を短縮することが可能である。その結果、
電界放出型電子源の動作電圧を低減することができる。
また、電界印加電極であるゲート電極の冷陰極の近傍の
上部表面の高さが冷陰極の先端部の高さと同程度となる
ようすることができる。
面にマスクを形成し、半導体又は金属から成る基板上に
冷陰極の基本となる凸部をこのマスクを用いてエッチン
グを行うことにより形成し、この凸部を含む基板の表面
を酸化することにより絶縁層となる酸化膜を形成し、こ
のマスクの遮蔽効果を利用した斜め蒸着法により酸化膜
層上に電界印加電極を形成し、酸化膜の露出部分を除去
するので、従来例のように多結晶シリコンの上に蒸着等
によって絶縁層を形成する場合に比較して製造工程を簡
略化することができる。また、具体的には、単結晶シリ
コンを酸化することにより形成された絶縁層は絶縁性に
優れているので冷陰極と電界印加電極であるゲート電極
との間の距離を短縮することが可能である。その結果、
電界放出型電子源の動作電圧を低減することができる。
また、電界印加電極であるゲート電極の冷陰極の近傍の
上部表面の高さが冷陰極の先端部の高さと同程度となる
ようすることができる。
【図面の簡単な説明】
【図１】本発明に係る電界放出型電子源の製造方法の一
実施例を示す要部側面断面図である。
実施例を示す要部側面断面図である。
【図２】図１に示した電界放出型電子源の製造方法によ
って製造された電界放出型電子源の要部側面断面図であ
る。
って製造された電界放出型電子源の要部側面断面図であ
る。
【図３】従来の電界放出型電子源の製造方法を示す要部
側面断面図である。
側面断面図である。
10 冷陰極 11 シリコン基板 12 絶縁層 13 ゲート電極層
フロントページの続き (72)発明者 赤木 裕 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭52−132771（ＪＰ，Ａ) 特開 昭51−52274（ＪＰ，Ａ)
Claims (2)
- 【請求項１】 半導体又は金属から成る基板表面に形成
された電界放出の原理に基づき電子放出する冷陰極の基
本となる凸部と、該凸部を含む前記基板の表面を酸化す
ることにより形成された絶縁層と、該絶縁層の上に形成
された電界印加電極とを備えた電界放出電子源におい
て、 前記電界印加電極が前記凸部上に配置されたマスクの遮
蔽効果を利用した斜め蒸着法により前記基板表面に形成
された絶縁層となる酸化膜上に形成されることによっ
て、前記電界印加電極の冷陰極の近傍の上部表面の高さ
が冷陰極の先端部の高さと同程度となるように構成され
た ことを特徴とする電界放出型電子源。 - 【請求項２】 半導体又は金属から成る基板表面に形成
された電界放出の原理に基づき電子放出する冷陰極を備
えた電界放出型電子源の製造方法において、 前記基板表面にマスクを形成するマスク形成工程と、 該マスクを用いてエッチングを行うことにより前記 冷陰
極の基本となる凸部を形成する凸部形成工程と、 該凸部形成工程の後に 前記基板の表面を酸化することに
より絶縁層となる酸化膜を形成する絶縁層形成工程と、 前記マスクの遮蔽効果を利用した斜め蒸着法により前記
酸化膜上に電界印加電極を形成する電界印加電極形成工
程と、 該電界印加電極形成工程の後に前記酸化膜の露出部分を
除去する酸化膜除去工程とを含む ことを特徴とする電界
放出型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25524291A JP2728813B2 (ja) | 1991-10-02 | 1991-10-02 | 電界放出型電子源及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25524291A JP2728813B2 (ja) | 1991-10-02 | 1991-10-02 | 電界放出型電子源及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0594762A JPH0594762A (ja) | 1993-04-16 |
| JP2728813B2 true JP2728813B2 (ja) | 1998-03-18 |
Family
ID=17276015
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25524291A Expired - Fee Related JP2728813B2 (ja) | 1991-10-02 | 1991-10-02 | 電界放出型電子源及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2728813B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3212755B2 (ja) * | 1993-05-19 | 2001-09-25 | 株式会社東芝 | 針状物質の製造方法およびマイクロエミッタアレイの製造方法 |
| JPH07254354A (ja) * | 1994-01-28 | 1995-10-03 | Toshiba Corp | 電界電子放出素子、電界電子放出素子の製造方法およびこの電界電子放出素子を用いた平面ディスプレイ装置 |
| DE69529642T2 (de) * | 1994-05-18 | 2003-12-04 | Toshiba Kawasaki Kk | Vorrichtung zur Emission von Elektronen |
| JPH0831308A (ja) * | 1994-07-12 | 1996-02-02 | Nec Corp | 電界放出冷陰極の製造方法 |
| JPH08148084A (ja) * | 1994-11-24 | 1996-06-07 | Nec Corp | 電界放出型冷陰極の製造方法 |
| CN1044839C (zh) * | 1994-11-29 | 1999-08-25 | 西安交通大学 | 真空微电子器件制造中的无版光刻工艺 |
| JPH08180824A (ja) * | 1994-12-22 | 1996-07-12 | Hitachi Ltd | 電子線源、その製造方法、電子線源装置及びそれを用いた電子線装置 |
| JP3239038B2 (ja) * | 1995-04-03 | 2001-12-17 | シャープ株式会社 | 電界放出型電子源の製造方法 |
| JP2874709B2 (ja) * | 1996-02-07 | 1999-03-24 | 日本電気株式会社 | 電界放出型冷陰極の製造方法 |
| JP3144475B2 (ja) * | 1997-06-25 | 2001-03-12 | 日本電気株式会社 | 電界放出型冷陰極の製造方法 |
| JP2000021287A (ja) | 1998-06-30 | 2000-01-21 | Sharp Corp | 電界放出型電子源及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3921022A (en) * | 1974-09-03 | 1975-11-18 | Rca Corp | Field emitting device and method of making same |
| NL7604569A (nl) * | 1976-04-29 | 1977-11-01 | Philips Nv | Veldemitterinrichting en werkwijze tot het vormen daarvan. |
-
1991
- 1991-10-02 JP JP25524291A patent/JP2728813B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0594762A (ja) | 1993-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060226765A1 (en) | Electronic emitters with dopant gradient | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| US6069018A (en) | Method for manufacturing a cathode tip of electric field emission device | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| JP2950689B2 (ja) | 電界放出型電子源 | |
| JP3033178B2 (ja) | 電界放出型エミッタ | |
| JP2946706B2 (ja) | 電界電子放出素子 | |
| JP3295864B2 (ja) | 電界放出陰極とその製造方法 | |
| KR100257568B1 (ko) | 전계방출표시 소자의 필드 에미터 어레이 형성방법 | |
| JP3184890B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
| KR100246254B1 (ko) | 실리사이드를 에미터와 게이트로 갖는 전계 방출 소자의 제조방법 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JPH06176685A (ja) | 電界放出型電子源及びその製造方法 | |
| KR100186253B1 (ko) | Locos에 의한 실리콘 fea 제조방법 | |
| JPH08329832A (ja) | 電子放出素子及びその製造方法 | |
| JP3143679B2 (ja) | 電子放出素子及びその製造方法 | |
| JPH05182583A (ja) | 電界放出型素子及びその製造方法 | |
| JP2001307665A (ja) | 窒化物半導体素子およびその製造方法 | |
| JP3207700B2 (ja) | 電界放出型電子源装置の製造方法 | |
| KR0149106B1 (ko) | 실리콘-다이아몬드 3극 에미터 및 그 제조방법 | |
| JPH08190856A (ja) | 電界放射冷陰極の製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| KR20010058197A (ko) | 전계방출표시 소자의 제조방법 | |
| JPH08255556A (ja) | 電界放出電子源装置及びその製造方法及びこれを用いた画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |