JPH09270228A - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法Info
- Publication number
- JPH09270228A JPH09270228A JP7853896A JP7853896A JPH09270228A JP H09270228 A JPH09270228 A JP H09270228A JP 7853896 A JP7853896 A JP 7853896A JP 7853896 A JP7853896 A JP 7853896A JP H09270228 A JPH09270228 A JP H09270228A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- insulating film
- electron source
- microstructure
- field emission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
(57)【要約】
【課題】 大電流密度の可能な電界放出型電子源を提供
する。 【解決手段】 基板１の表面に形成された電極２の表面
に導電性の凸状微小構造３が形成され、その周辺部にゲ
ートとなる電極層６が絶縁層５を介して形成されてい
る。また凸状の微構造の表面には冷陰極となる複数の突
出部４が形成されている。陰極に対してとゲート電極に
正の電圧を印加することにより、複数の突出部の先端か
ら電界効果により多量の電子が放出される。
する。 【解決手段】 基板１の表面に形成された電極２の表面
に導電性の凸状微小構造３が形成され、その周辺部にゲ
ートとなる電極層６が絶縁層５を介して形成されてい
る。また凸状の微構造の表面には冷陰極となる複数の突
出部４が形成されている。陰極に対してとゲート電極に
正の電圧を印加することにより、複数の突出部の先端か
ら電界効果により多量の電子が放出される。
Description
【０００１】
【発明の属する技術分野】本発明は、平面型の固体表示
素子又は超高速の微小真空素子への応用が期待される冷
電子源である。特に大電流動作の実現可能な電界放射型
電子源及びその製造方法に関するものである。
素子又は超高速の微小真空素子への応用が期待される冷
電子源である。特に大電流動作の実現可能な電界放射型
電子源及びその製造方法に関するものである。
【０００２】
【従来の技術】半導体の微細加工技術の進展により、微
小電界放射陰極の形成が可能となった。スピントらがコ
ーン型の電界放射陰極を提案し、微小電界放射型電子源
が注目されるに至っている（参考文献１： C.A.Spindt,
J.Appl. Phys. Vol.39, p.3504(1986)）。
小電界放射陰極の形成が可能となった。スピントらがコ
ーン型の電界放射陰極を提案し、微小電界放射型電子源
が注目されるに至っている（参考文献１： C.A.Spindt,
J.Appl. Phys. Vol.39, p.3504(1986)）。
【０００３】スピントの提案した電界放射陰極の構造及
び作成方法を第１の従来例として図４に示す。（ａ）導
電性基板１０１の表面に絶縁層１０２、ゲートとなる金
属膜１０３を成膜する。金属膜１０３、絶縁層１０２に
小孔１０４を通常のフォトリソプロセスで形成する。
（ｂ）次にアルミナ層の犠牲層１０５を基板１０１に対
して浅い角度で蒸着する。この工程によりゲート口径は
縮小するとともにゲート電極膜は犠牲層１０５に覆われ
る。（ｃ）その後モリブデン等のエミッタとなる金属１
０６を基板に対して垂直に蒸着する。ゲート口径は蒸着
とともに小さくなるので小孔の内部に円錐形のエミッタ
（陰極）１０７が形成できる。（ｄ）そして、犠牲層の
エッチングによるリフトオフ法により不要の金属を除去
する。この素子は、エミッタ１０７の先端からゲート電
極１０３によって電子を真空中に引出し、別途エミッタ
に対向して設置されたアノード電極（陽極）で受けるこ
とで動作する。
び作成方法を第１の従来例として図４に示す。（ａ）導
電性基板１０１の表面に絶縁層１０２、ゲートとなる金
属膜１０３を成膜する。金属膜１０３、絶縁層１０２に
小孔１０４を通常のフォトリソプロセスで形成する。
（ｂ）次にアルミナ層の犠牲層１０５を基板１０１に対
して浅い角度で蒸着する。この工程によりゲート口径は
縮小するとともにゲート電極膜は犠牲層１０５に覆われ
る。（ｃ）その後モリブデン等のエミッタとなる金属１
０６を基板に対して垂直に蒸着する。ゲート口径は蒸着
とともに小さくなるので小孔の内部に円錐形のエミッタ
（陰極）１０７が形成できる。（ｄ）そして、犠牲層の
エッチングによるリフトオフ法により不要の金属を除去
する。この素子は、エミッタ１０７の先端からゲート電
極１０３によって電子を真空中に引出し、別途エミッタ
に対向して設置されたアノード電極（陽極）で受けるこ
とで動作する。
【０００４】その後、同様の縦型構造でシリコンの結晶
異方性エッチングやドライエッチングと熱酸化を用いて
エミッタの先端形状のより鋭い冷陰極を形成する方法が
提案されている（参考文献２： H.F.Gray et al., IEDM
Tech Dig. p.776 (1986)、参考文献３：別井、１９９
０年秋季信学全大論文集５、ＳＣ−８−２(1990)）。第
２の実施例として別井らの提案した電界放射陰極の構造
及び作製方法を図５に示す。
異方性エッチングやドライエッチングと熱酸化を用いて
エミッタの先端形状のより鋭い冷陰極を形成する方法が
提案されている（参考文献２： H.F.Gray et al., IEDM
Tech Dig. p.776 (1986)、参考文献３：別井、１９９
０年秋季信学全大論文集５、ＳＣ−８−２(1990)）。第
２の実施例として別井らの提案した電界放射陰極の構造
及び作製方法を図５に示す。
【０００５】（ａ）シリコン基板１１１上に酸化膜１１
２を形成する。（ｂ）この酸化膜を用いフォトリソプロ
セスで円盤状のエッチングマスク１１３を作製する。
（ｃ）次にサイドエッチングを伴う条件でドライエッチ
ングを行うことによりエッチングマスクの下部に先端部
が細い立体形状１１４を形成し、更に、熱酸化を施すこ
とにより立体形状の周辺部を熱酸化１１５に変化させ、
内部にシリコンのコーン形状１１６を形成する。（ｄ）
基板表面に対して垂直方向から酸化シリコン膜等の絶縁
膜１１７及びゲートとなる金属１１８を真空蒸着するこ
とにより、エッチングマスクの上部及び周辺部のシリコ
ン基板表面に付着する。（ｅ）最後に弗酸に浸すことに
より、コーン形状の周辺部の熱酸化膜を除去すると共
に、絶縁膜と金属膜の付着したエッチングマスクを除去
することにより、前記のスピント型と類似の構造の電子
源が構成される。
２を形成する。（ｂ）この酸化膜を用いフォトリソプロ
セスで円盤状のエッチングマスク１１３を作製する。
（ｃ）次にサイドエッチングを伴う条件でドライエッチ
ングを行うことによりエッチングマスクの下部に先端部
が細い立体形状１１４を形成し、更に、熱酸化を施すこ
とにより立体形状の周辺部を熱酸化１１５に変化させ、
内部にシリコンのコーン形状１１６を形成する。（ｄ）
基板表面に対して垂直方向から酸化シリコン膜等の絶縁
膜１１７及びゲートとなる金属１１８を真空蒸着するこ
とにより、エッチングマスクの上部及び周辺部のシリコ
ン基板表面に付着する。（ｅ）最後に弗酸に浸すことに
より、コーン形状の周辺部の熱酸化膜を除去すると共
に、絶縁膜と金属膜の付着したエッチングマスクを除去
することにより、前記のスピント型と類似の構造の電子
源が構成される。
【０００６】同様に、コーン形状のエミッタ１１６の先
端１１９からゲート電極１１８によって電子を真空中に
引出し、別途エミッタに対向して設置されたアノード電
極（陽極）で受け取ることで動作する。
端１１９からゲート電極１１８によって電子を真空中に
引出し、別途エミッタに対向して設置されたアノード電
極（陽極）で受け取ることで動作する。
【０００７】一方、本発明者は、より低い電圧で動作可
能なタワー型電子源を提案した（ヨーロッパ公開公報：
６３７０５０Ａ２）。第３の実施例として本タワー型電
子源の製造方法を図６に示す。
能なタワー型電子源を提案した（ヨーロッパ公開公報：
６３７０５０Ａ２）。第３の実施例として本タワー型電
子源の製造方法を図６に示す。
【０００８】（ａ）シリコン結晶基板１２１の（１０
０）表面に熱酸化法により酸化シリコン膜１０２を形成
し、フォトリソグラフィイにより１μｍ以下の径を有す
る円盤状の微小エッチングマスク１２２Ｂに加工する。
（ｂ）次に微小エッチングマスク１２２Ｂを用いてシリ
コン基板１２１に対して異方性ドライエッチングを行う
ことにより、微小エッチングマスクの下部にシリコンよ
りなる円柱体１２４Ａを形成する。（ｃ）その後、該円
柱状体１２４Ａに結晶異方性エッチングを行うことによ
り、側面が（３３１）面を含む面で形成されかつ頂部が
互いに向かい合う一対の円錐体からなる鼓状体１２４Ｂ
を形成する。
０）表面に熱酸化法により酸化シリコン膜１０２を形成
し、フォトリソグラフィイにより１μｍ以下の径を有す
る円盤状の微小エッチングマスク１２２Ｂに加工する。
（ｂ）次に微小エッチングマスク１２２Ｂを用いてシリ
コン基板１２１に対して異方性ドライエッチングを行う
ことにより、微小エッチングマスクの下部にシリコンよ
りなる円柱体１２４Ａを形成する。（ｃ）その後、該円
柱状体１２４Ａに結晶異方性エッチングを行うことによ
り、側面が（３３１）面を含む面で形成されかつ頂部が
互いに向かい合う一対の円錐体からなる鼓状体１２４Ｂ
を形成する。
【０００９】（ｄ）次に、鼓状体１２４Ｂ及びシリコン
基板１２１の表面に薄い第１の熱酸化膜１２５を形成す
る。（ｅ）その後、微小エッチングマスク１２２Ｂを用
いてシリコン基板１２１に対して異方性ドライエッチン
グを行うことにより、鼓状体１２４Ｂを鼓状の柱状体１
２４Ｃに変形させる。（ｆ）次に熱酸化法により鼓状の
柱状体１２４Ｃ及びシリコン基板１２１の表面に第２の
熱酸化膜１２６を形成することにより、鼓状の柱状体１
２４Ｃの内部に、微小な径を持ち且つ急峻な先端部を有
するタワー状の陰極１２７を形成する。（ｇ）蒸着法に
より微小エッチングマスク１２２Ｂの上及び該微小エッ
チングマスク１２２Ｂの周辺のシリコン基板１２１の上
に、絶縁膜１２８及び金属膜１２９を順次堆積する。
（ｈ）更に、第２の熱酸化膜１２６に対してウェットエ
ッチングを行うことにより、微小エッチングマスク１２
２Ｂ及び該微小エッチングマスク１２２Ｂの上に堆積さ
れている絶縁膜１２８及び金属膜１２９を除去すると、
タワー状の陰極１２７が露出すると共に、微小エッチン
グマスク１２２Ｂの径と同寸の内径を有する金属膜１２
９よりなる引出し電極１２９Ａが形成される。
基板１２１の表面に薄い第１の熱酸化膜１２５を形成す
る。（ｅ）その後、微小エッチングマスク１２２Ｂを用
いてシリコン基板１２１に対して異方性ドライエッチン
グを行うことにより、鼓状体１２４Ｂを鼓状の柱状体１
２４Ｃに変形させる。（ｆ）次に熱酸化法により鼓状の
柱状体１２４Ｃ及びシリコン基板１２１の表面に第２の
熱酸化膜１２６を形成することにより、鼓状の柱状体１
２４Ｃの内部に、微小な径を持ち且つ急峻な先端部を有
するタワー状の陰極１２７を形成する。（ｇ）蒸着法に
より微小エッチングマスク１２２Ｂの上及び該微小エッ
チングマスク１２２Ｂの周辺のシリコン基板１２１の上
に、絶縁膜１２８及び金属膜１２９を順次堆積する。
（ｈ）更に、第２の熱酸化膜１２６に対してウェットエ
ッチングを行うことにより、微小エッチングマスク１２
２Ｂ及び該微小エッチングマスク１２２Ｂの上に堆積さ
れている絶縁膜１２８及び金属膜１２９を除去すると、
タワー状の陰極１２７が露出すると共に、微小エッチン
グマスク１２２Ｂの径と同寸の内径を有する金属膜１２
９よりなる引出し電極１２９Ａが形成される。
【００１０】
【発明が解決しようとする課題】前記の実施例に示した
電子源は、微小なゲート口径を有するので比較的低い電
圧で電界放射電流を得ることが可能である。ところが、
一素子から放出可能な電流は数μＡから数１０μＡに限
定されていることから、電流密度を大きくするためには
電子源を高密度にアレイ状に配置させる必要があり、特
に通常のフォトリソ技術を用いた場合には最高密度に電
子源を配列形成したとしても最大電流密度は数１００Ａ
／ｃｍ２程度が限界となり、大電流密度・高出力の素子
を実現することが困難であった。
電子源は、微小なゲート口径を有するので比較的低い電
圧で電界放射電流を得ることが可能である。ところが、
一素子から放出可能な電流は数μＡから数１０μＡに限
定されていることから、電流密度を大きくするためには
電子源を高密度にアレイ状に配置させる必要があり、特
に通常のフォトリソ技術を用いた場合には最高密度に電
子源を配列形成したとしても最大電流密度は数１００Ａ
／ｃｍ２程度が限界となり、大電流密度・高出力の素子
を実現することが困難であった。
【００１１】そこで本発明では、大電流密度の可能な電
界放出型電子源を提供することを目的をする。
界放出型電子源を提供することを目的をする。
【００１２】
【課題を解決するための手段】本発明は、ゲート内部に
複数の陰極先端部を形成することにより、単一の微小電
子源からの放出電流が増加することに基づく電界放出電
子源、及びその製造方法である。具体的に請求項１の発
明が講じた解決手段は、基板上に形成された凸状構造を
有する導電性の微小領域の表面に形成された、急峻な先
端を有する複数の突出部と、前記微小領域を囲みかつ前
記突出部と電気的に絶縁されて形成された電極から形成
され、電極と複数の突出部の間に電界を印加することに
より、複数の突出部から電子が放出されることを特徴と
する電界放射型電子源である。
複数の陰極先端部を形成することにより、単一の微小電
子源からの放出電流が増加することに基づく電界放出電
子源、及びその製造方法である。具体的に請求項１の発
明が講じた解決手段は、基板上に形成された凸状構造を
有する導電性の微小領域の表面に形成された、急峻な先
端を有する複数の突出部と、前記微小領域を囲みかつ前
記突出部と電気的に絶縁されて形成された電極から形成
され、電極と複数の突出部の間に電界を印加することに
より、複数の突出部から電子が放出されることを特徴と
する電界放射型電子源である。
【００１３】請求項２の発明は表面に急峻な先端を有す
る複数の突出部を形成する第１の工程、凸状形状を有す
る微小構造を形成する第２の工程、微小構造の周辺部の
基板上にに絶縁膜及び電極を形成する第３の工程からな
る電界放射型電子源の製造方法である。
る複数の突出部を形成する第１の工程、凸状形状を有す
る微小構造を形成する第２の工程、微小構造の周辺部の
基板上にに絶縁膜及び電極を形成する第３の工程からな
る電界放射型電子源の製造方法である。
【００１４】請求項３の発明は表面に急峻な先端を有す
る複数の突出部を形成する第１の工程、表面の微小領域
を被覆する第１の絶縁膜を形成する第２の工程、前記第
１の絶縁膜をマスクとして微小領域の周辺部にエッチン
グを施し、凸状構造を有する微小領域を形成する第３の
工程、蒸着法により微小領域の第１の絶縁膜と微小領域
の周辺部の表面に第２の絶縁膜と導電膜を形成する第４
の工程、第１の絶縁膜を選択的に溶解することによりそ
の表面に形成された第１の絶縁膜と導電膜を除去する第
５の工程からなる特許請求項２に記載の電界放射型電子
源の製造方法請求項４の発明は表面に急峻な先端を有す
る複数の突出部を形成する第１の工程、表面の微小領域
を被覆する第１の絶縁膜を形成する第２の工程、前記第
１の絶縁膜をマスクとして微小領域の周辺部にエッチン
グを施し、凸状構造を有する微小構造を形成する第３の
工程、微小構造の表面を含む基板表面に第２の絶縁膜及
び導電膜を形成する第４の工程、研磨法により凸状の微
小構造の表面の電極膜を選択的に除去する第５の工程、
微小構造の上部及び近接した周辺部の絶縁膜を溶解する
第６の工程からなる特許請求項２に記載の電界放射型電
子源の製造方法である。
る複数の突出部を形成する第１の工程、表面の微小領域
を被覆する第１の絶縁膜を形成する第２の工程、前記第
１の絶縁膜をマスクとして微小領域の周辺部にエッチン
グを施し、凸状構造を有する微小領域を形成する第３の
工程、蒸着法により微小領域の第１の絶縁膜と微小領域
の周辺部の表面に第２の絶縁膜と導電膜を形成する第４
の工程、第１の絶縁膜を選択的に溶解することによりそ
の表面に形成された第１の絶縁膜と導電膜を除去する第
５の工程からなる特許請求項２に記載の電界放射型電子
源の製造方法請求項４の発明は表面に急峻な先端を有す
る複数の突出部を形成する第１の工程、表面の微小領域
を被覆する第１の絶縁膜を形成する第２の工程、前記第
１の絶縁膜をマスクとして微小領域の周辺部にエッチン
グを施し、凸状構造を有する微小構造を形成する第３の
工程、微小構造の表面を含む基板表面に第２の絶縁膜及
び導電膜を形成する第４の工程、研磨法により凸状の微
小構造の表面の電極膜を選択的に除去する第５の工程、
微小構造の上部及び近接した周辺部の絶縁膜を溶解する
第６の工程からなる特許請求項２に記載の電界放射型電
子源の製造方法である。
【００１５】請求項５の発明は表面に急峻な先端を有す
る複数の突出部を形成する第１の工程、表面に多孔質シ
リコンが残された凸状の微小構造を形成する第２の工
程、微小構造の周辺部の基板上に絶縁膜及び電極を形成
する第３の工程からなる特許請求項２に記載の電界放射
型電子源の製造方法
る複数の突出部を形成する第１の工程、表面に多孔質シ
リコンが残された凸状の微小構造を形成する第２の工
程、微小構造の周辺部の基板上に絶縁膜及び電極を形成
する第３の工程からなる特許請求項２に記載の電界放射
型電子源の製造方法
【００１６】
（第１の実施形態）以下、本発明の第１の実施形態に係
わる電界放出電子源の構造について図１を参照しながら
説明する。
わる電界放出電子源の構造について図１を参照しながら
説明する。
【００１７】図１において、１はガラス基板でありそ
の、表面に第１の電極層２が形成されている。そして、
電極層２の表面の微小領域には凸状の微小構造３が形成
されている。そして、凸状構造の表面には急峻な先端部
を有する突出部４が複数個形成されている。その周辺部
の基板表面には絶縁層５と第２の電極層６が形成されて
いる。第１の電極層２に対して第２の電極層６に正の電
圧を印加することにより、複数の突出部４の先端部に高
い電界が集中し、その結果そろぞれの先端部から電界効
果により電子が放出する。
の、表面に第１の電極層２が形成されている。そして、
電極層２の表面の微小領域には凸状の微小構造３が形成
されている。そして、凸状構造の表面には急峻な先端部
を有する突出部４が複数個形成されている。その周辺部
の基板表面には絶縁層５と第２の電極層６が形成されて
いる。第１の電極層２に対して第２の電極層６に正の電
圧を印加することにより、複数の突出部４の先端部に高
い電界が集中し、その結果そろぞれの先端部から電界効
果により電子が放出する。
【００１８】本実施例においてはガラス基板を用いその
表面に電極層を形成した基板を用いたが、シリコン等の
半導体基板や、金属基板等、導電性の基板を用いること
も可能である。また本実施例においては凸状構造の表面
に急峻な先端部を有する突出部が形成されているが、突
出部の先端部には高融点金属や低仕事関数材料等の材料
が形成されていてもよい。
表面に電極層を形成した基板を用いたが、シリコン等の
半導体基板や、金属基板等、導電性の基板を用いること
も可能である。また本実施例においては凸状構造の表面
に急峻な先端部を有する突出部が形成されているが、突
出部の先端部には高融点金属や低仕事関数材料等の材料
が形成されていてもよい。
【００１９】（第２の実施形態）次に、表面に複数の突
出部を有する凸状の微小構造と、周辺部にゲート電極が
配置された電子源構造を形成する方法について、図２を
用いて説明する。
出部を有する凸状の微小構造と、周辺部にゲート電極が
配置された電子源構造を形成する方法について、図２を
用いて説明する。
【００２０】（ａ）シリコン基板２１の表面に陽極酸化
法により多孔質シリコン層２２を形成する。（ｂ）そし
て、基板の表面にＣＶＤ法によりリンの含まれる酸化シ
リコン膜を堆積させ、更にフォトリソ技術により半径約
１μｍの円盤状のエッチングマスク２３を形成する。
（ｃ）ドライエッチングによりエッチングマスク２３の
周辺部の多孔シリコン層及びシリコン基板をエッチング
することにより凸部構造２６を形成する。（ｄ）エッチ
ングマスク２３を蒸着マスクとして、酸化シリコン膜２
４及び金属電極２５を蒸着する。（ｅ）最後に、弗酸中
に浸漬することにより前記蒸着マスク２３を溶解させる
ことにより、エッチングマスクの上に堆積した酸化シリ
コン膜２４’及び電極膜２５’を除去することにより電
子源を完成する。
法により多孔質シリコン層２２を形成する。（ｂ）そし
て、基板の表面にＣＶＤ法によりリンの含まれる酸化シ
リコン膜を堆積させ、更にフォトリソ技術により半径約
１μｍの円盤状のエッチングマスク２３を形成する。
（ｃ）ドライエッチングによりエッチングマスク２３の
周辺部の多孔シリコン層及びシリコン基板をエッチング
することにより凸部構造２６を形成する。（ｄ）エッチ
ングマスク２３を蒸着マスクとして、酸化シリコン膜２
４及び金属電極２５を蒸着する。（ｅ）最後に、弗酸中
に浸漬することにより前記蒸着マスク２３を溶解させる
ことにより、エッチングマスクの上に堆積した酸化シリ
コン膜２４’及び電極膜２５’を除去することにより電
子源を完成する。
【００２１】この場合シリコン基板２１と金属電極２５
の間に電圧を印加することにより、陽極酸化により形成
された多孔質シリコンの表面の突出した先端部部分に電
界が集中し、電子が放出される。本方式によれば、ゲー
トの内部の凸状構造の表面に、陽極酸化により形成され
た無数に近い突出部が形成されるので、一つの電子源か
ら多量の電子が放出され、更にこれをアレイ化すること
により大電流密度の電界放射型電子源が実現される。
の間に電圧を印加することにより、陽極酸化により形成
された多孔質シリコンの表面の突出した先端部部分に電
界が集中し、電子が放出される。本方式によれば、ゲー
トの内部の凸状構造の表面に、陽極酸化により形成され
た無数に近い突出部が形成されるので、一つの電子源か
ら多量の電子が放出され、更にこれをアレイ化すること
により大電流密度の電界放射型電子源が実現される。
【００２２】（第３の実施形態）以上の実施例において
は、電子源構造を形成するのに蒸着法とリフトオフ法の
組合わせを用いたが、必ずしも限定されず化学研磨法を
用いることも可能である。この方式による電子源の製造
方法を図３に示す。
は、電子源構造を形成するのに蒸着法とリフトオフ法の
組合わせを用いたが、必ずしも限定されず化学研磨法を
用いることも可能である。この方式による電子源の製造
方法を図３に示す。
【００２３】（ａ）シリコン基板３１の表面に陽極酸化
法により多孔質シリコン層３２を形成する。（ｂ）そし
て、基板の表面にＣＶＤ法により酸化シリコン膜を堆積
させ、更にフォトリソ技術により半径約１μｍの円盤状
のエッチングマスク３３を形成する。（ｃ）ドライエッ
チングによりエッチングマスク３３の周辺部の多孔シリ
コン層及びシリコン基板をエッチングすることにより、
凸部構造３４を形成する。（ｄ）次に、酸化シリコン膜
３５及び金属膜３６を堆積させる。（ｅ）化学研磨等の
研磨法によりエッチングマスク３３の上部の金属膜３
６’を除去する。（ｆ）弗酸中に浸漬することにより、
凸部の微小構造の上部及び周辺部の酸化シリコン膜３
５’を溶解させ、電子源を形成する。
法により多孔質シリコン層３２を形成する。（ｂ）そし
て、基板の表面にＣＶＤ法により酸化シリコン膜を堆積
させ、更にフォトリソ技術により半径約１μｍの円盤状
のエッチングマスク３３を形成する。（ｃ）ドライエッ
チングによりエッチングマスク３３の周辺部の多孔シリ
コン層及びシリコン基板をエッチングすることにより、
凸部構造３４を形成する。（ｄ）次に、酸化シリコン膜
３５及び金属膜３６を堆積させる。（ｅ）化学研磨等の
研磨法によりエッチングマスク３３の上部の金属膜３
６’を除去する。（ｆ）弗酸中に浸漬することにより、
凸部の微小構造の上部及び周辺部の酸化シリコン膜３
５’を溶解させ、電子源を形成する。
【００２４】実施例２及び３においては、陰極部を露出
されるのにリフトオフ方式あるいは研磨を用いている
が、通常のフォトリソグラフィーとドライエッチングに
より電子源構造を実現することも可能である。
されるのにリフトオフ方式あるいは研磨を用いている
が、通常のフォトリソグラフィーとドライエッチングに
より電子源構造を実現することも可能である。
【００２５】また実施２及び３においては、表面に複数
の突出部を形成する方式を用いたが必ずしもこれに限定
されず、表面に島状に極微粒子を付着した後にこれをマ
スクとして基板にエッチングを施す等の方法も適用する
ことが可能である。
の突出部を形成する方式を用いたが必ずしもこれに限定
されず、表面に島状に極微粒子を付着した後にこれをマ
スクとして基板にエッチングを施す等の方法も適用する
ことが可能である。
【００２６】
【発明の効果】以上の様に、本発明では通常のフォトリ
ソグラフィーの技術を用いても、大電流密度の大電流の
電子源を形成することが可能である。
ソグラフィーの技術を用いても、大電流密度の大電流の
電子源を形成することが可能である。
【図１】本発明の第１の実施形態に係わる電界放出型電
子源の断面図
子源の断面図
【図２】本発明の電界放出型電子源の製造方法を示す断
面図
面図
【図３】本発明の電界放出型電子源の製造方法を示す断
面図
面図
【図４】従来の電界放出型電子源及びその製造方法を示
す断面図
す断面図
【図５】従来の電界放出型電子源及びその製造方法を示
す断面図
す断面図
【図６】従来の電界放出型電子源及びその製造方法を示
す断面図
す断面図
１ 基板 ２ 第１電極層 ３ 凸状微小構造 ４ 突出部 ５ 絶縁層 ６ 第２電極層
Claims (5)
- 【請求項１】表面に急峻な先端を有する複数の突出部が
形成された凸状の導電性微小構造と、前記凸状の微小構
造を囲み電気的に絶縁されてた電極が基板上に形成さ
れ、微小構造と電極の間に電圧を印加することにより、
前記複数の突出部の先端部から電子が放出されることを
特徴とする電界放射型電子源。 - 【請求項２】表面に急峻な先端を有する複数の突出部を
形成する第１の工程、凸状形状を有する微小構造を形成
する第２の工程、微小構造の周辺部の基板上にに絶縁膜
及び電極を形成する第３の工程とを有する電界放射型電
子源の製造方法。 - 【請求項３】表面に急峻な先端を有する複数の突出部を
形成する第１の工程、表面の微小領域を被覆する第１の
絶縁膜を形成する第２の工程、前記第１の絶縁膜をマス
クとして微小領域の周辺部にエッチングを施し、凸状構
造を有する微小領域を形成する第３の工程、蒸着法によ
り微小領域の第１の絶縁膜と微小領域の周辺部の表面に
第２の絶縁膜と導電膜を形成する第４の工程、第１の絶
縁膜を選択的に溶解することによりその表面に形成され
た第１の絶縁膜と導電膜を除去する第５の工程とを有す
る請求項２に記載の電界放射型電子源の製造方法。 - 【請求項４】表面に急峻な先端を有する複数の突出部を
形成する第１の工程、表面の微小領域を被覆する第１の
絶縁膜を形成する第２の工程、前記第１の絶縁膜をマス
クとして微小領域の周辺部にエッチングを施し、凸状構
造を有する微小構造を形成する第３の工程、微小構造の
表面を含む基板表面に第２の絶縁膜及び導電膜を形成す
る第４の工程、研磨法により凸状の微小構造の表面の電
極膜を選択的に除去する第５の工程、微小構造の上部及
び近接した周辺部の絶縁膜を溶解する第６の工程とを有
する請求項２に記載の電界放射型電子源の製造方法。 - 【請求項５】シリコン基板表面に多孔質シリコンを形成
する第１の工程、表面に多孔質シリコンが残された凸状
の微小構造を形成する第２の工程、微小構造の周辺部の
基板上に絶縁膜及び電極を形成する第３の工程とを有す
る請求項２、３または４に記載の電界放射型電子源の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7853896A JPH09270228A (ja) | 1996-04-01 | 1996-04-01 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7853896A JPH09270228A (ja) | 1996-04-01 | 1996-04-01 | 電界放射型電子源の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09270228A true JPH09270228A (ja) | 1997-10-14 |
Family
ID=13664699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7853896A Pending JPH09270228A (ja) | 1996-04-01 | 1996-04-01 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09270228A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100199A (ja) * | 2001-09-26 | 2003-04-04 | Canon Inc | 電子放出素子、電子源及び画像形成装置 |
| US7112920B2 (en) | 2003-04-21 | 2006-09-26 | National instutute of advanced industrial science and technology | Field emission source with plural emitters in an opening |
| JP2006294387A (ja) * | 2005-04-08 | 2006-10-26 | National Institute For Materials Science | ナノカーボンエミッタ及びその製造方法 |
| JP2007265639A (ja) * | 2006-03-27 | 2007-10-11 | Osaka Univ | 電子波干渉電子源とその製造方法およびそれを用いた素子 |
-
1996
- 1996-04-01 JP JP7853896A patent/JPH09270228A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003100199A (ja) * | 2001-09-26 | 2003-04-04 | Canon Inc | 電子放出素子、電子源及び画像形成装置 |
| US7112920B2 (en) | 2003-04-21 | 2006-09-26 | National instutute of advanced industrial science and technology | Field emission source with plural emitters in an opening |
| JP2006294387A (ja) * | 2005-04-08 | 2006-10-26 | National Institute For Materials Science | ナノカーボンエミッタ及びその製造方法 |
| JP2007265639A (ja) * | 2006-03-27 | 2007-10-11 | Osaka Univ | 電子波干渉電子源とその製造方法およびそれを用いた素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3793219B2 (ja) | パッキング密度の高い電子放出デバイスの製造方法 | |
| US5865657A (en) | Fabrication of gated electron-emitting device utilizing distributed particles to form gate openings typically beveled and/or combined with lift-off or electrochemical removal of excess emitter material | |
| JP2000086216A (ja) | カーボンナノチューブの製造方法、電界放出型冷陰極装置およびその製造方法 | |
| WO1997047020A9 (en) | Gated electron emission device and method of fabrication thereof | |
| US5969467A (en) | Field emission cathode and cleaning method therefor | |
| JP2728813B2 (ja) | 電界放出型電子源及びその製造方法 | |
| US7554255B2 (en) | Electric field emission device having a triode structure fabricated by using an anodic oxidation process and method for fabricating same | |
| JPH09270228A (ja) | 電界放射型電子源の製造方法 | |
| JP3033179B2 (ja) | 電界放出型エミッタ及びその製造方法 | |
| US5607335A (en) | Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material | |
| US6400068B1 (en) | Field emission device having an emitter-enhancing electrode | |
| JPH0817330A (ja) | 電界放出型電子源およびその製造方法 | |
| JPH09270229A (ja) | 電界放射型電子源 | |
| US7112920B2 (en) | Field emission source with plural emitters in an opening | |
| JPH04206123A (ja) | 電子放出素子およびその製造方法 | |
| JPH06111712A (ja) | 電界放出陰極およびその製法 | |
| JPH09134664A (ja) | 電界放射型電子源及びその製造方法 | |
| JPH08306302A (ja) | 電界放射型電子源及びその製造方法 | |
| JPH0652788A (ja) | 電界放出型電子源装置およびその製造方法 | |
| JP4206480B2 (ja) | 電界放出型電子源 | |
| JPH0541152A (ja) | 電界放出陰極の製造方法 | |
| JPH05242796A (ja) | 電子放出素子の製造方法 | |
| KR100278502B1 (ko) | 더블 게이트를 갖는 화산형 금속 fea 제조방법 | |
| JP2000090811A (ja) | 冷電子放出素子とその製造方法 | |
| JPH0817332A (ja) | 電界放射型電子素子およびその製造方法 |