JPH04206123A - 電子放出素子およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子顕微鏡、電子ビーム露光装置、ＣＲＴ等
、各種電子ビーム応用装置の電子発生源として利用する
ことができる電子放出素子およびその製造方法に関する
。

従来の技術 従来、電子顕微鏡、ＣＲＴ等の電子ヒーム応用装置の電
子発生源として、熱電子を放出する熱陰極が用いられて
いる。しかし、熱陰極は陰極自体を加熱する手段を必要
とし、また、加熱に伴うエネルギー損失を生じるなどの
問題があった。そこで、近年、加熱を必要としない電子
放出素子、いわゆる冷陰極の使用が試みられると共に、
これに関する研究が行われ、いくつかのタイプの電子放
出素子が提案されている。

例えば、ＰＮ接合に逆バイアス電圧を印加し、電子なだ
れ降伏現象を起こさせて素子外へ電子を放出させるよう
にした電子放出素子、または、金属層−絶縁体層−金属
層の３層構造で、上記両金属層間に電圧を印加すること
により、トンネル効果で絶縁体層を通過してきた電子を
金属層表面から素子外へ放出させるＭＩＭ型の電子放出
素子、または、電界集中の生じやすい形状に形成した金
属に対し、電圧を印加して局所的に高電界を発生させ、
金属から素子外へ電子を放出させる電界放出型の電子放
出素子などがある。このうち、電界放出型の電子放出素
子は、電流密度が高く、電力消費が高く、点（ポイント
）および線（ライン）電子線源とし゛で使用することが
できるなどの長所を有している。

従来、この電界放出型の電子放出素子およびその製造方
法として、第５図に示すような特開昭５１−１３２０７
３号公報に記載され、また、第６図に示すようなジャ−
ナル・オブ・アプライド・フィジックス、４７巻、１２
号、５２４８頁、１９７６年（Ｊ、　Ａｐｐｌ、　Ｐｈ
ｙｓ、、　ｖｏｌ、　４７．　Ｎｏ、　１２．　ｐ５２
４８゜１９７６　）に記載されたものが知られている。

第５図（ａ）〜（ｅ）は従来の一例の電子放出素子の製
造順序説明用の概略断面図である。

１ず、第５図（ａ）に示すように、Ｓｉからなる基板５
１の上に熱酸化法により８ｉ０ｚからなる絶縁層５２を
形成し、次に、絶縁層５２の上にＭ。

からなる電子引出し用のゲート電極５３を蒸着法により
膜状に形成する。次に、第５図（ｂ）に示すように、ゲ
ート電極５３の上にレジスト膜５４を円形孔５５を有す
るように形成し、このレジスト膜５４をマスクとしてゲ
ート電極５３と絶縁層５２をエツチングし、円形孔５６
．５７を形成する。

その際、絶縁層５２の円形孔５７の直径はゲート電極５
３の円形孔５６の直径よりやや大きくなるように設定す
る。次に、第５図（Ｃ）図に示すように、基板５１に対
し、垂直方向から蒸着法によりＭＯ層５８を堆積させた
後、レジスト膜５４を除去する。これにより、円形孔５
７内には幅の狭い溝５９が閉環に形成される。この状態
で、第５図（ｄ）に示すように、溝５９から基板５１を
エツチングすることにより、先端の鋭いエミッタ突起６
０を形成することができ、最後にＭｏ層５８を除去する
ことにより、第５図（ｅ）に示すような電子放出素子を
作製することができる。

第６図（ａ）は従来の他の例の電子放出素子の製造途中
の状態を示す概略断面図、第６図（ｂ）は上記電子放出
素子の完成状態を示す概略断面図である。

第６図（ａ）に示すように、まず、絶縁基板６１の上に
導電性膜６２、絶縁層６３および導電性膜（制御電極層
）６４を適当なマスクを用いて順次蒸着し、その後、リ
ソグラフィー技術を用いて導電性膜６４および絶縁層６
３をエツチング除去して空洞６５が複数のアレイ状に配
列となるように作製する。次いで、この空洞６５の開口
部をＡ１等の適当な物質６６による回転斜め蒸着により
漸次閉じさせつつ、この開口部真上より陰極材料６７を
正蒸着することにより、空洞６５内において導電性膜６
２上に先端側が次第に細くなるエミッタ突起６８を形成
する。最後に物質６６を除去することにより、第６図（
ｂ）に示すように、電子放出素子を作製することができ
る。

発明が解決しようとする課題 しかし、以上のような従来技術のうち、前者では、エミ
ッタ突起６０を形成する際、エツチングにより鋭い突起
を形成しているが、その形状を正確にエツチングで制御
するのは困難である。−力、後者では、エミッタ突起６
８を形成する際、回転斜め蒸着と正蒸着を同時に行って
いるが、この同時蒸着を正確に行うことは非常に困難で
ある。

本発明は、上記のような従来技術の問題を解決するもの
であり、エミッタ突起に電界を集中しやすくし、したが
って、動作電圧を低減することができると共に、電子の
放出効率を向上させることができ、また、エミッタの機
械的強度を向上させて信頼性を向上させることができる
ようにした電子放出素子を提供し、また、微細加工技術
を要することなく、簡単にエミッタ突起の形状を制御す
ることができ、したがって、容易に、しかも、歩留り良
く製造することができるようにした電子放出素子の製造
方法を提供することを目的とするものである。

課題を解決するための手段 上記目的を達成するために、本発明の電子放出素子は、
エミッタと、このエミッタより高い位置となるゲート電
極が互いに電気的に絶縁されて配置され、上記エミッタ
の端部が上記ゲート電極側に傾斜されてエミッタ突起が
形成されると共に、このエミッタの傾斜部の背面が支持
されたものである。

そして、上記エミッタを、段差を有する絶縁性の基板に
おける下段部とこれに続く傾斜部上に形成し、上記ゲー
ト電極を上記基板における上段部上に形成することがで
き、または上記エミッタを基板上に形成された導電体層
と、上記基板上に形成された絶縁層の傾斜部上に形成し
、上記ゲート電極を上記絶縁層上に形成することができ
、また、上記エミッタの先端部とゲート電極の間におい
て空洞部を形成するのが好ましい。

上記目的を達成するために、本発明の電子放出素子の製
造方法は、絶縁性の基板上の所定の部分にレジスト層を
形成し、このレジスト層をマスクとして上記基板の一部
をエツチングし、下段部より上段部側に至るに従い次第
に拡開する傾斜面を有するように段差を形成した後、上
記レジスト層を除去し、上記基板における上段部、傾斜
部および下段部を覆うように金属層を形成し、この金属
層の傾斜部における上段部側の一部を除いた部分にレジ
スト層を形成し、このレジスト層をマスクとしてエツチ
ングした後、上記レジストｉを除去するようにしたもの
である。

または基板上の所定の部分に導電体層を形成し、上記基
板と導電体層の上に絶縁層を形成し、この絶縁層上にお
ける上記導電体層の上部を除いた部分にレジスト層を形
成し、このレジスト層をマスクとして上記絶縁層をエツ
チングし、上記導電体層の一部を露出すると共に、この
導電体層から上記レジスト層側に至るに従い次第に拡開
する傾斜面を有するように形成した後、上記レジスト層
を除去し、上記絶縁層の上段部、傾斜面および露出した
下段部である導電体層を覆うように金属層を形成し、こ
の金属層の傾斜部における上段部側の一部を除いた部分
にレジスト層を形成し、このレジスト層をマスクとして
エツチングした後、上記レジスト層を除去するようにし
だものである。

そして、上記各製造方法において、金属層上のレジスト
層をマスクとしてエツチングする際、基板、若しくは絶
縁層の一部をエツチングしてエミツタの先端部とゲート
電極の間に空洞部を形成するのが好ましい。

作　　　　用 したがって、本発明の電子放出素子によれば、エミッタ
突起をゲート電極側に傾斜する部分に形成しているので
、電界が集中しやすい。また、エミッタ突起側の傾斜部
の背面を支持しているので、機械的強度を向上させるこ
とができる。

また、本発明の電子放出素子の製造方法によれば、エミ
ッタパターンをエツチングにより形成するので、微細加
工技術を要することなく、エミッタ突起の形状を制御す
ることができる。

実施例 以下、本発明の実施例について図面を参照しながら説明
する。

まず、本発明の第１の実施例について説明する。

第１図は本発明の第１の実施例における電子放出素子を
示す概略断面図である。

第１図に示すように、８１０２等の絶縁材から成る基板
１１は下段部１２　とその外方の上段部１３の段差を有
し、下段部１２側には上段部１３側に向かって次第に拡
開する傾斜部１４が形成され、傾斜部１４の外力には上
段部１３　との間に空洞部１５が形成されている。下段
部１２　とこれに続く傾斜部１４の上にＭＯｌＷ、Ｃｒ
等から成るエミッタ１６が形成され、上段部１３の上に
はＭＯ，Ｗ、Ｃｒ等から成るゲート電極１７が形成され
ている。

上記エミッタ１６はその傾斜部が基板１１の傾斜部１４
に沿ってゲート電極１７側に傾斜され、傾斜部の先端部
が基板１１の傾斜部１４の外力で空洞部１５側に突出さ
れ、先端に尖鋭なエミッタ突起１８が形成されている。

このように、エミッタ１６の傾斜部を基板１１の傾斜部
１４により支持しているので、その機械的強度を向上さ
せることができる。

以上の構成において、エミッタ１６に負、ゲート電極１
７に正の電圧を印加することにより尖鋭となっているエ
ミッタ突起１８に電界を集中させ、効率よく電子を真空
中に放出することができる。

放出された電子は、ゲート電極１７とエミッタ１６によ
って定まる電圧の電気力線に沿ってその軌道が定まり、
ゲート電極１７の存在により電子放出素子の中心部への
向心力を生じ、電子ヒームの広がりを抑えることができ
る。そして、上記のようにエミッタ１６の先端部とゲー
ト電極１７との間において、絶縁性基板１１の一部が凹
入状態に除去されて空洞部１５が形成されているので、
エミッタ１６　とゲート電極１７との間の耐圧を向上さ
せることができる。

次に、上記第１の実施例における電子放出素子の製造方
法について第２図（ａ）〜（ｆ）に示す製造工程説明用
の概略断面図を参照しながら説明する。

まず、第２図（ａ）に示すように、５ｉ０２等から成る
絶縁基板１１上の所定の部分にレジスト層１９を通常の
リソグラフィー技術によシ形成する。

次に、第２図（ｂ）に示すように、レジスト層１９をマ
スクとして絶縁基板１１の一部をエツチング除去し、絶
縁基板１１の所定の部分に段差を設ける。このとき、下
段部１２が上段部１３に対し、はぼ平行な面となり、下
段部１２より上段部１３側に至るに従い次第に拡開する
傾斜面１４を有するように凹入する。次に、前記レジス
ト層１９を除去した後、第２図（Ｃ）に示すように、絶
縁基板１１の上段部１３、傾斜部１４および下段部１２
を覆うようにエミッタ１６　およびゲート電極１７とな
るＭｏ　、　Ｗ、　Ｃｒ等の金属層２ｏを通常の薄膜作
製技術により形成する。次に、第２図（ｄ）に示すよう
に、金属層２０上の傾斜部における上段部１３側寄シ位
置の一部を除いた部分にレジスト層２１　を通常のリソ
グラフィー技術を用いて形成する。次に、第２図（ｅ）
に示すように、レジスト層２１をマスクとして金属層２
ｏの露出している傾斜部の一部をエツチング除去し、エ
ミッタ１６　とゲート電極１７を形成する。更に、金属
層２ｏをマスクとして絶縁基板１１の一部を凹入状態に
エツチング除去してエミッタ１６の先端部とゲート電極
１７の間に空洞部１５を形成し、電子放出素子としての
耐圧を向上させるようにする。その後、第２図（ｆ）に
示すように、レジスト層２１を除去することにより電子
放出素子を作製することができる。

上記方法により作製した電子放出素子のゲート電極１７
に正、エミッタ１６に負の電圧を印加することにより効
率よく電子を放出することができた。

次に、本発明の第２の実施例について説明する。

第３図は本発明の第２の実施例における電子放出素子を
示す概略断面図である。

第３図に示すように、絶縁材から成る基板２２の上にＡ
Ｉ、Ｍｏ、’Ｉ’ａ、　５ｎ０２、Ｉｎ２Ｏ３等カラ族
る導電体層２３と絶縁層２４が形成され、導電体層２３
の上面が下段部１２　となり、絶縁層２４の上面が上段
部１３　となり、絶縁層２４　に傾斜部１４　と凹入に
よる空洞部１５が形成されている。

そして、下段部１２とこれに続く傾斜部１５の上に上記
と同様のエミッタ１６が形成され、上段部１３の上に上
記と同様のゲート電極１７が形成されている。上記エミ
ッタ１６はその傾斜部が絶縁層２４の傾斜部１４に沿っ
てゲート電極１７側に傾斜され、傾斜部の先端が空洞部
１５側に突出され、先端に尖鋭なエミッタ突起１８が形
成されている。上記導電体層２３はリード電極であり、
エミッタ１６　からリード線を容易に取り出すことがで
きるようになっている。

本実施例の動作については上記第１の実施例と同様であ
るので、その説明を省略する。

なお、本実施例においては、基板２２に金属を用いるこ
とも可能である。

次に、上記第２の実施例における電子放出素子の製造方
法について第４図（ａ）〜（ｈ）に示す製造工程説明用
の概略断面図を参照しながら説明する。

まず、第４図（ａ）に示すように、５ｉ０２等から成る
基板２２上の所定の部分にＡＩ、ＭＯｌＴａ、５ｎＯｚ
、Ｉｎ２Ｑ３等から成る導電体層２３を通常の薄膜形成
技術とリソグラフィー技術を用いて形成する。次に、第
４図（ｂ）に示すように、絶縁基板２２と導電体層２３
の上に５ｉ０２、Ａｌ２Ｏ３等から成る絶縁層２４を通
常の薄膜形成技術を用いて形成する。次に、第４図（Ｃ
）に示すように、絶縁層２４における導電体層２３の上
方を除いた部分にレジスト層２１を通常のリソグラフィ
ー技術を用いて形成する。次に、第４図（ｄ）に示すよ
うに、レジスト層２１をマスクとして絶縁層２４をエツ
チング除去し、導電体層２３の一部を露出すると共に、
この導電体層２３の露出部からレジスト層２５側に至る
に従い次第に拡開する傾斜面１４を有するように形成す
る。次に、第４図（ｅ）に示すように、レジスト層２１
を除去した後、絶縁層２４の上段部１３、傾斜面１４お
よび露出した下段部１２である導電体層２３を覆うよう
にエミッタ１６およびゲート電極１７となるＭｏ　、　
Ｗ等の金属層２０を通常の薄膜作製技術により形成する
。

次に、第４図（ｆ）に示すように、金属層２０上の傾斜
部における上段部１３側寄り位置の一部を除いた部分に
レジスト層２１　を通常のリソグラフィー技術を用いて
形成する。次に、第４図（ｇ）に示すように、レジスト
層２１をマスクとして金属層２０の露出している傾斜部
の一部をエツチング除去し、エミッタ１６とゲート電極
１７を形成する。

更に、金属層２０をマスクとして絶縁層２４の一部をエ
ツチング除去してエミッタ１６の先端部とゲート電極１
７の間に空洞部１５を形成し、電子放出素子としての耐
圧を向上させるようにする。

その後、第４図（ｈ）に示すように、レジスト層２１　
を除去することによシミ子放出素子を作製することがで
きる。

上記方法により作製した電子放出素子のゲート電極１７
に正、エミッタ１６に負の電圧を印加することにより効
率よく電子を放出することができた。

発明の詳細 な説明したように本発明の電子放出素子によれば、エミ
ッタ突起を電極側に傾斜する部分に形成しているので、
電界が集中しやすく、したがって、動作電圧を低減する
ことができると共に、電子放出効率を向上させることが
できる。また、エミッタの傾斜部の背面を基板等で支持
しているので、機械的強度を向上させることができ、し
たがって、信頼性を向上させることができる。

また、本発明の電子放出素子の製造方法によれば、エミ
ッタを形成する際、エミッタパターンをエツチングによ
り形成するので、微細加工技術を要することなく、エミ
ッタ突起の形状を簡単に制御することができ、多数の陰
極を配列させた陰極アレイにおいても容易に、しかも、
歩留まりよく製造することができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例における電子放出素子を
示す概略断面図、第２図（ａ）〜（ｆ）は上記第１の実
施例における電子放出素子の製造方法を示す製造工程説
明用の概略断面図、第３図は本発明の第２の実施例にお
ける電子放出素子を示す概略断面図、第４図（ａ）〜（
ｈ）は上記第２の実施例における電子放出素子の製造方
法を示す製造工程説明用の概略断面図、第５図（ａ）〜
（ｅ）は従来例における電子放出素子の製造工程説明用
の概略断面図、第６図（ａ）、（ｂ）は従来の他の例に
おける電子放出素子の製造工程説明用の概略断面図であ
る。 １１・・・基板、１２・・・下段部、１３−　上段部、
１４　　傾斜部、１５・−空洞部、１６　　エミッタ、
１７　　　ゲート電極、１８・　エミッタ突起、２２基
板、２３　　導電体層、２４・・絶縁層。 代理人の氏名　弁理士　小鍜治　　　明　ほか２名第１
図 ＼／１４ｅＨＫＩＬ 第２図 第２図 ／夕？慣部 第３図 第４図 （ｄ） 第４図 ／３ 第５図 第６図 手続補正書 平成３　年９　月Ｉ日 ２発明の名称 電子放出素子およびその製造方法 ３補正をする者 事件との関係　　　　　　特　　許　　出　　願　　人
住　所　　大阪府門真市大字門真１００６番地名　称　
（５８２）松下電器産業株式会社代表者　　　　谷　　
井　　昭　　雄 ４代理人　〒５７１ 住　所　　大阪府門真市太字門真１００６番地松下電器
産業株式会社内 ５補正の対象 ６、補正の内容 （１）明細書の特許請求の範囲の欄を別紙の通り補正し
ます。 （２）明細書第８頁第１７行目〜同第８頁第１８行目の
「エミッタと、このエミッタより高い位置となるゲート
電極が」を「エミッタとゲート電極が」に補正します。 ２、特許請求の範囲 （１）　　エミッタとゲート電極か互いに電気的に絶縁
されて配置され、上記エミッタの端部が上記ゲート電極
側に傾斜されてエミッタ突起が形成されると共に、この
エミッタの傾斜部の背面が支持された電子放出素子。 （２）　　エミッタが段差を有する絶縁性の基板におけ
る下段部とこれに続く傾斜部上に形成され、ゲート電極
が上記基板における上段部上に形成された請求項１記載
の電子放出素子。 （３）　　エミッタが基板上に形成された導電体層と、
上記基板上に形成された絶縁層の傾斜部上に形成され、
ゲート電極が上記絶縁層上に形成された請求項１記載の
電子放出素子。 （４）　　エミッタの先端部とゲート電極の間において
空洞部が形成された請求項１ないし３のいずれかに記載
の電子放出素子。 −（５）絶縁性の基板上の所定の部分にレジストａを形
成し、このレジスト層をマスクとして上記基板の一部を
エツチングし、下段部より上段部側に至るに従い次第に
拡開する傾斜面を有するように段差を形成した後、上記
レジスト層を除去し、上記基板における上段部、傾斜部
および下段部を覆うように金属層を形成し、この金属層
の傾斜部における上段部側の一部を除いた部分にレジス
ト層を形成し、このレジスト層をマスクとしてエツチン
グした後、上記レジスト層を除去する電子放出素子の製
造方法。 （６）　　金属層上のレジスト層をマスクとしてエツチ
ングする際、基板の一部をエツチングしてエミッタの先
端部とゲート電極の間に空洞部を形成する請求項５記載
の電子放出素子の製造方法。 （７）基板上の所定の部分に導電体層を形成し、上記基
板と導電体層の上に絶縁層を形成し、この絶縁層上にお
ける上記導電体層の上方を除いた部分にレジスト層を形
成し、このレジスト層をマスクとして上記絶縁層をエツ
チングし、上記導電体層の一部を露出すると共に、この
導電体層の露出部から上記レジスト層側に至るに従い次
第に拡開する傾斜面を有するように形成した後、上記レ
ジスト層を除去し、上記絶縁層の上段部、傾斜面および
露出した下段部である導電体層を覆うように金属層を形
成し、この金属層の傾斜部における上段部側の一部を除
いた部分にレジスト層を形成し、このレジスト層をマス
クとしてエツチングした後、上記レジスト層を除去する
電子放出素子の製造方法。 （８）　　金属層上のレジスト層をマスクとしてエツチ
ングする際、絶縁層の一部をエッチングしてエミッタの
先端部とゲート電極の間に空洞部を形成する請求項７記
載の電子放出素子の製造方法。

Claims (8)

【特許請求の範囲】
1. （１）エミッタと、このエミッタより高い位置となるゲ
   ート電極が互いに電気的に絶縁されて配置され、上記エ
   ミッタの端部が上記ゲート電極側に傾斜されてエミッタ
   突起が形成されると共に、このエミッタの傾斜部の背面
   が支持された電子放出素子。
2. （２）エミッタが段差を有する絶縁性の基板における下
   段部とこれに続く傾斜部上に形成され、ゲート電極が上
   記基板における上段部上に形成された請求項１記載の電
   子放出素子。
3. （３）エミッタが基板上に形成された導電体層と、上記
   基板上に形成された絶縁層の傾斜部上に形成され、ゲー
   ト電極が上記絶縁層上に形成された請求項１記載の電子
   放出素子。
4. （４）エミッタの先端部とゲート電極の間において空洞
   部が形成された請求項１ないし３のいずれかに記載の電
   子放出素子。
5. （５）絶縁性の基板上の所定の部分にレジスト層を形成
   し、このレジスト層をマスクとして上記基板の一部をエ
   ッチングし、下段部より上段部側に至るに従い次第に拡
   開する傾斜面を有するように段差を形成した後、上記レ
   ジスト層を除去し、上記基板における上段部、傾斜部お
   よび下段部を覆うように金属層を形成し、この金属層の
   傾斜部における上段部側の一部を除いた部分にレジスト
   層を形成し、このレジスト層をマスクとしてエッチング
   した後、上記レジスト層を除去する電子放出素子の製造
   方法。
6. （６）金属層上のレジスト層をマスクとしてエッチング
   する際、基板の一部をエッチングしてエミッタの先端部
   とゲート電極の間に空洞部を形成する請求項５記載の電
   子放出素子の製造方法。
7. （７）基板上の所定の部分に導電体層を形成し、上記基
   板と導電体層の上に絶縁層を形成し、この絶縁層上にお
   ける上記導電体層の上方を除いた部分にレジスト層を形
   成し、このレジスト層をマスクとして上記絶縁層をエッ
   チングし、上記導電体層の一部を露出すると共に、この
   導電体層の露出部から上記レジスト層側に至るに従い次
   第に拡開する傾斜面を有するように形成した後、上記レ
   ジスト層を除去し、上記絶縁層の上段部、傾斜面および
   露出した下段部である導電体層を覆うように金属層を形
   成し、この金属層の傾斜部における上段部側の一部を除
   いた部分にレジスト層を形成し、このレジスト層をマス
   クとしてエッチングした後、上記レジスト層を除去する
   電子放出素子の製造方法。
8. （８）金属層上のレジスト層をマスクとしてエッチング
   する際、絶縁層の一部をエッチングしてエミッタの先端
   部とゲート電極の間に空洞部を形成する請求項７記載の
   電子放出素子の製造方法。