JPH10221861A - マイクロエレクトロニクスにおいて使用可能な自己位置合わせ方法ならびにマイクロポイントフラットスクリーンのための焦点合わせ用グリッドの製造への応用 - Google Patents
マイクロエレクトロニクスにおいて使用可能な自己位置合わせ方法ならびにマイクロポイントフラットスクリーンのための焦点合わせ用グリッドの製造への応用Info
- Publication number
- JPH10221861A JPH10221861A JP35856397A JP35856397A JPH10221861A JP H10221861 A JPH10221861 A JP H10221861A JP 35856397 A JP35856397 A JP 35856397A JP 35856397 A JP35856397 A JP 35856397A JP H10221861 A JPH10221861 A JP H10221861A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive layer
- hole
- insulating layer
- diameter hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Cold Cathode And The Manufacture (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】
【課題】 従来のフォトマスク技術を使用した位置合わ
せ技術においては、精度を要求された場合には、対応が
困難であった。 【解決手段】 −導電層４５および絶縁層４６を形成
し、−絶縁層４６において小直径孔４７を孔開けし、−
導電層４５を電解成膜時の電極として使用することによ
り、小直径孔４７を充填するとともにマッシュルーム５
０状にオーバーフロー成膜されるよう、小直径孔４７に
おいて導電材料の電解成膜を行い、−電解成膜された導
電材料とは異なるタイプの材料からなる層を得るよう成
膜を行い、−マッシュルーム５０を除去することによ
り、最後に成膜された層に、小直径孔４７と位置合わせ
された大直径孔を残す。
せ技術においては、精度を要求された場合には、対応が
困難であった。 【解決手段】 −導電層４５および絶縁層４６を形成
し、−絶縁層４６において小直径孔４７を孔開けし、−
導電層４５を電解成膜時の電極として使用することによ
り、小直径孔４７を充填するとともにマッシュルーム５
０状にオーバーフロー成膜されるよう、小直径孔４７に
おいて導電材料の電解成膜を行い、−電解成膜された導
電材料とは異なるタイプの材料からなる層を得るよう成
膜を行い、−マッシュルーム５０を除去することによ
り、最後に成膜された層に、小直径孔４７と位置合わせ
された大直径孔を残す。
Description
【０００１】
【発明の属する技術分野】本発明は、異なる高さレベル
に形成された孔に対する位置合わせを得ることを意図し
た、マイクロエレクトロニクスにおいて使用可能な自己
位置合わせ方法に関するものである。この方法は、特
に、マイクロポイントフラットスクリーンのための焦点
合わせ用グリッドの製造に対して、応用することができ
る。
に形成された孔に対する位置合わせを得ることを意図し
た、マイクロエレクトロニクスにおいて使用可能な自己
位置合わせ方法に関するものである。この方法は、特
に、マイクロポイントフラットスクリーンのための焦点
合わせ用グリッドの製造に対して、応用することができ
る。
【０００２】
【従来の技術および発明が解決しようとする課題】マイ
クロエレクトロニクス構造の形成に際して、それぞれの
層がパターンやパターンのセットを有しているとともに
これら層がフォトマスク技術を使用して製造されている
ような、複数の層が要求された場合には、各層は、適切
に配置された位置合わせ用マークを使用して、前の層に
対して配置されなければならない。この方法は、複数層
のうちの１層に対して厳しい配置精度が要求されている
場合には、実現が困難であり、また、１層がランダムに
配置されたパターンを有している場合には、使用できな
い。
クロエレクトロニクス構造の形成に際して、それぞれの
層がパターンやパターンのセットを有しているとともに
これら層がフォトマスク技術を使用して製造されている
ような、複数の層が要求された場合には、各層は、適切
に配置された位置合わせ用マークを使用して、前の層に
対して配置されなければならない。この方法は、複数層
のうちの１層に対して厳しい配置精度が要求されている
場合には、実現が困難であり、また、１層がランダムに
配置されたパターンを有している場合には、使用できな
い。
【０００３】様々な層の配置に大きな精度が要求される
ようなマイクロエレクトロニクス構造の例は、マイクロ
ポイントフラットスクリーンである。仏国特許明細書第
２５９３ ９５３号および仏国特許明細書第２ ６２３
０１３号には、このタイプのディスプレイ装置が開示
されている。このようなディスプレイ装置は、電界放出
によって励起された陰極ルミネッセンスによって動作す
る。これら装置は、マイクロポイントを介して放出を行
う電子源を備えている。
ようなマイクロエレクトロニクス構造の例は、マイクロ
ポイントフラットスクリーンである。仏国特許明細書第
２５９３ ９５３号および仏国特許明細書第２ ６２３
０１３号には、このタイプのディスプレイ装置が開示
されている。このようなディスプレイ装置は、電界放出
によって励起された陰極ルミネッセンスによって動作す
る。これら装置は、マイクロポイントを介して放出を行
う電子源を備えている。
【０００４】一例として、図１は、このタイプのマイク
ロポイントディスプレイスクリーンを示す断面図であ
る。図面を簡略化するために、いくつかの位置合わせさ
れたマイクロポイントだけが図示されている。スクリー
ンは、陽極２をなすフラット構造に対向配置された、陰
極１をなすフラット構造を備えている。陰極１および陽
極２は、真空状態とされた空間によって隔離されてい
る。陰極１は、ガラス基板１１を備えている。ガラス基
板１１の上面には、電子放出ポイント１３と接触してい
る導電層１２が配置されている。導電層１２は、例えば
シリコン製の絶縁層１４で被覆されている。絶縁層１４
自体は、導電層１５で被覆されている。直径が約１．３
μｍの孔１８が、層１４、１５を貫通して孔開けされて
いる。これにより、導電層１２上にポイント１３が配置
されている。導電層１５は、ポイント１３から放出され
る電子のための抽出用グリッドとして機能する。陽極２
は、発光性リン粒子２３が面上に成膜された透明基板２
１を備えている。
ロポイントディスプレイスクリーンを示す断面図であ
る。図面を簡略化するために、いくつかの位置合わせさ
れたマイクロポイントだけが図示されている。スクリー
ンは、陽極２をなすフラット構造に対向配置された、陰
極１をなすフラット構造を備えている。陰極１および陽
極２は、真空状態とされた空間によって隔離されてい
る。陰極１は、ガラス基板１１を備えている。ガラス基
板１１の上面には、電子放出ポイント１３と接触してい
る導電層１２が配置されている。導電層１２は、例えば
シリコン製の絶縁層１４で被覆されている。絶縁層１４
自体は、導電層１５で被覆されている。直径が約１．３
μｍの孔１８が、層１４、１５を貫通して孔開けされて
いる。これにより、導電層１２上にポイント１３が配置
されている。導電層１５は、ポイント１３から放出され
る電子のための抽出用グリッドとして機能する。陽極２
は、発光性リン粒子２３が面上に成膜された透明基板２
１を備えている。
【０００５】次に、上記スクリーンの動作について説明
する。陽極２には、ポイント１３に対して数百ボルトの
正電圧が印加される（典型的には、２００〜５００
Ｖ）。ポイント１３に対して数十ボルト（典型的には、
６０〜１００Ｖ）の正電圧が抽出用グリッド１５に対し
て印加される。電子は、ポイント１３から放出され、陽
極２に引かれる。電子の軌跡は、ポイント１３の形状な
どといった様々なパラメータによって決定されるピーク
角度θを有するハーフアングルコーンを形成する。この
角度は、電子ビーム３１の焦点のぼやけを引き起こす。
陽極・陰極間の距離が大きくなればなるほど、電子ビー
ムの強度は大きくなる。リン粒子の効率を向上させ得る
方法の１つは、すなわち、スクリーンの発光を向上させ
得る方法の１つは、陽極陰極間電圧として高電圧（１０
００〜５０００Ｖ）を使用することである。この場合に
は、陽極陰極間における電気アークの発生を防止するた
めに、陽極陰極間のギャップを増大させる必要がある。
する。陽極２には、ポイント１３に対して数百ボルトの
正電圧が印加される（典型的には、２００〜５００
Ｖ）。ポイント１３に対して数十ボルト（典型的には、
６０〜１００Ｖ）の正電圧が抽出用グリッド１５に対し
て印加される。電子は、ポイント１３から放出され、陽
極２に引かれる。電子の軌跡は、ポイント１３の形状な
どといった様々なパラメータによって決定されるピーク
角度θを有するハーフアングルコーンを形成する。この
角度は、電子ビーム３１の焦点のぼやけを引き起こす。
陽極・陰極間の距離が大きくなればなるほど、電子ビー
ムの強度は大きくなる。リン粒子の効率を向上させ得る
方法の１つは、すなわち、スクリーンの発光を向上させ
得る方法の１つは、陽極陰極間電圧として高電圧（１０
００〜５０００Ｖ）を使用することである。この場合に
は、陽極陰極間における電気アークの発生を防止するた
めに、陽極陰極間のギャップを増大させる必要がある。
【０００６】陽極における良好な解像度が要求された場
合には、電子ビームは、再度焦点合わせされなければな
らない。この再度の焦点合わせは、通常、陽極陰極間で
あるか、あるいは、陰極上であるか、のいずれかに配置
することができるグリッドを使用して行われる。
合には、電子ビームは、再度焦点合わせされなければな
らない。この再度の焦点合わせは、通常、陽極陰極間で
あるか、あるいは、陰極上であるか、のいずれかに配置
することができるグリッドを使用して行われる。
【０００７】図２は、焦点合わせ用グリッドが、陰極上
に配置された場合の構成を示している。図２は、図１の
例に合わせた図であって、さらなる簡略化のために１つ
のマイクロポイントだけが図示されている。絶縁層１６
が、抽出用グリッド１５上に配置されている。絶縁層１
６上には、焦点合わせ用グリッドとして機能する金属層
１７が設けられている。適切な直径（典型的には、８〜
１０μｍ）を有するとともに孔１８と同軸とされた孔１
９が、層１６、１７にエッチングされている。絶縁層１
６は、抽出用グリッド１５と焦点合わせ用グリッド１７
とを、電気的に絶縁している。焦点合わせ用グリッド
は、陽極に対して、電子ビーム３２を図２に示すような
形状とし得るような極性とされている。
に配置された場合の構成を示している。図２は、図１の
例に合わせた図であって、さらなる簡略化のために１つ
のマイクロポイントだけが図示されている。絶縁層１６
が、抽出用グリッド１５上に配置されている。絶縁層１
６上には、焦点合わせ用グリッドとして機能する金属層
１７が設けられている。適切な直径（典型的には、８〜
１０μｍ）を有するとともに孔１８と同軸とされた孔１
９が、層１６、１７にエッチングされている。絶縁層１
６は、抽出用グリッド１５と焦点合わせ用グリッド１７
とを、電気的に絶縁している。焦点合わせ用グリッド
は、陽極に対して、電子ビーム３２を図２に示すような
形状とし得るような極性とされている。
【０００８】計算によるシミュレーションは、抽出用グ
リッドの孔に対する焦点合わせ用グリッドの孔の位置合
わせが、重要であることを示している。したがって、通
常のフォトマスク技術を使用した焦点合わせ用グリッド
の製造は、困難である。とりわけ、大面積スクリーンが
対象となっている場合には、困難である。しかも、抽出
用グリッドの孔がマイクロペレットのネットワークを使
用して形成されている場合には、孔がランダムに配置さ
れることとなり、この場合には、焦点合わせ用グリッド
の孔の形成に際して、フォトマスクを使用することがで
きない。
リッドの孔に対する焦点合わせ用グリッドの孔の位置合
わせが、重要であることを示している。したがって、通
常のフォトマスク技術を使用した焦点合わせ用グリッド
の製造は、困難である。とりわけ、大面積スクリーンが
対象となっている場合には、困難である。しかも、抽出
用グリッドの孔がマイクロペレットのネットワークを使
用して形成されている場合には、孔がランダムに配置さ
れることとなり、この場合には、焦点合わせ用グリッド
の孔の形成に際して、フォトマスクを使用することがで
きない。
【０００９】
【課題を解決するための手段】本発明の方法によれば、
異なる高さレベルに形成された孔に対して位置合わせす
ることができる。本発明の方法は、マイクロポイントフ
ラットスクリーンの焦点合わせ用グリッドを形成するに
際して、特に有効である。本方法においては、与えられ
た層に対するマスクを形成するに際して、先の層のパタ
ーンを使用する。よって、先の層に対して次の層を位置
合わせすることができる。対象をなす層が形成された後
に（通常の成膜技術やエッチング技術により）、例えば
マスクを溶解させることにより、マスクを除去すること
ができる。
異なる高さレベルに形成された孔に対して位置合わせす
ることができる。本発明の方法は、マイクロポイントフ
ラットスクリーンの焦点合わせ用グリッドを形成するに
際して、特に有効である。本方法においては、与えられ
た層に対するマスクを形成するに際して、先の層のパタ
ーンを使用する。よって、先の層に対して次の層を位置
合わせすることができる。対象をなす層が形成された後
に（通常の成膜技術やエッチング技術により）、例えば
マスクを溶解させることにより、マスクを除去すること
ができる。
【００１０】したがって、本発明は、積層構造の上レベ
ルに形成された孔（すなわち大直径孔）と前記積層構造
の下レベルに形成された孔（すなわち小直径孔）とを有
してなる孔の少なくとも１つのグループにおいて位置合
わせを得るための、マイクロエレクトロニクスにおいて
使用可能な自己位置合わせ方法であって、 −可能であれば外部電気回路に接続された導電層を前記
構造に形成し、 −前記導電層上に絶縁層を配置し、 −前記絶縁層において、前記導電層のところにまで貫通
する前記小直径孔を孔開けし、 −前記導電層を電解成膜時の電極として使用することに
より、電解成膜導電材料が前記導電層を起点として前記
小直径孔を充填するとともに、さらに、オーバーフロー
成膜された電解成膜導電材料がマッシュルーム形状をな
し、そのマッシュルームのヘッドが前記絶縁層上に位置
し、そして、マッシュルームヘッドの直径が前記大直径
孔のサイズに到達するまで、前記小直径孔において導電
材料の電解成膜を行い、 −電解成膜された導電材料とは異なるタイプの材料から
なる層を得るよう、前記構造上に成膜を行い、 −マッシュルームを除去することにより、最後に成膜さ
れた層に、小直径孔と位置合わせされた大直径孔を残す
ことを特徴とする方法に関するものである。
ルに形成された孔（すなわち大直径孔）と前記積層構造
の下レベルに形成された孔（すなわち小直径孔）とを有
してなる孔の少なくとも１つのグループにおいて位置合
わせを得るための、マイクロエレクトロニクスにおいて
使用可能な自己位置合わせ方法であって、 −可能であれば外部電気回路に接続された導電層を前記
構造に形成し、 −前記導電層上に絶縁層を配置し、 −前記絶縁層において、前記導電層のところにまで貫通
する前記小直径孔を孔開けし、 −前記導電層を電解成膜時の電極として使用することに
より、電解成膜導電材料が前記導電層を起点として前記
小直径孔を充填するとともに、さらに、オーバーフロー
成膜された電解成膜導電材料がマッシュルーム形状をな
し、そのマッシュルームのヘッドが前記絶縁層上に位置
し、そして、マッシュルームヘッドの直径が前記大直径
孔のサイズに到達するまで、前記小直径孔において導電
材料の電解成膜を行い、 −電解成膜された導電材料とは異なるタイプの材料から
なる層を得るよう、前記構造上に成膜を行い、 −マッシュルームを除去することにより、最後に成膜さ
れた層に、小直径孔と位置合わせされた大直径孔を残す
ことを特徴とする方法に関するものである。
【００１１】電解成膜された導電材料とは異なるタイプ
の材料からなる層は、蒸着や陰極スパッタリング等とい
ったその材料に適した成膜技術を使用して成膜すること
ができ、真空中で行うことができる。
の材料からなる層は、蒸着や陰極スパッタリング等とい
ったその材料に適した成膜技術を使用して成膜すること
ができ、真空中で行うことができる。
【００１２】本方法においては、また、 −所定の第１レベルにまで、前記小直径孔を掘り下げ、 −前記絶縁層の上面と前記与えられた第１層との間に位
置する所定の第２レベルにまで、前記大直径孔を掘り下
げる、ことを行うことができる。
置する所定の第２レベルにまで、前記大直径孔を掘り下
げる、ことを行うことができる。
【００１３】本発明は、また、導電層上にマイクロポイ
ントが形成され、各マイクロポイントが抽出用グリッド
の小直径孔とこれに対応する焦点合わせ用グリッドの大
直径孔との双方に位置合わせされているようなマイクロ
ポイント陰極において、前記抽出用グリッドに対して前
記焦点合わせ用グリッドを自己位置合わせするための方
法であって、 −前記導電層上に第１絶縁層を成膜するステージと、 −前記第１絶縁層上に、前記抽出用グリッドを構成する
ための第１導電層を成膜するステージと、 −前記第１導電層上に、第２絶縁層を成膜するステージ
と、 −前記第１導電層のところにまで貫通する小直径孔を、
前記第２絶縁層において孔開けするステージと、 −前記第１導電層を電解成膜時の電極として使用するこ
とにより、電解成膜導電材料が前記第１導電層を起点と
して前記小直径孔を充填するとともに、さらに、前記第
２絶縁層上にオーバーフロー成膜された電解成膜導電材
料がマッシュルーム形状をなし、そのマッシュルームの
ヘッドが前記第２絶縁層上に位置し、そして、マッシュ
ルームヘッドの直径が前記大直径孔のサイズに到達する
まで、前記小直径孔において導電材料の電解成膜を行う
ステージと、 −焦点合わせ用グリッドを構成するとともに電解成膜さ
れた導電材料とは異なるタイプの材料からなる第２導電
層を得るよう、前記構造上に第２導電層の成膜を行うス
テージと、 −マッシュルームを除去することにより、前記第２導電
層に、前記小直径孔と位置合わせされた大直径孔を残す
ステージと、 −前記導電層に到達するまで、前記小直径孔を掘り下げ
るステージと、 −前記第１導電層に到達するまで、前記大直径孔を掘り
下げるステージと、 −前記マイクロポイントを形成するステージと、を具備
する方法に関するものである。
ントが形成され、各マイクロポイントが抽出用グリッド
の小直径孔とこれに対応する焦点合わせ用グリッドの大
直径孔との双方に位置合わせされているようなマイクロ
ポイント陰極において、前記抽出用グリッドに対して前
記焦点合わせ用グリッドを自己位置合わせするための方
法であって、 −前記導電層上に第１絶縁層を成膜するステージと、 −前記第１絶縁層上に、前記抽出用グリッドを構成する
ための第１導電層を成膜するステージと、 −前記第１導電層上に、第２絶縁層を成膜するステージ
と、 −前記第１導電層のところにまで貫通する小直径孔を、
前記第２絶縁層において孔開けするステージと、 −前記第１導電層を電解成膜時の電極として使用するこ
とにより、電解成膜導電材料が前記第１導電層を起点と
して前記小直径孔を充填するとともに、さらに、前記第
２絶縁層上にオーバーフロー成膜された電解成膜導電材
料がマッシュルーム形状をなし、そのマッシュルームの
ヘッドが前記第２絶縁層上に位置し、そして、マッシュ
ルームヘッドの直径が前記大直径孔のサイズに到達する
まで、前記小直径孔において導電材料の電解成膜を行う
ステージと、 −焦点合わせ用グリッドを構成するとともに電解成膜さ
れた導電材料とは異なるタイプの材料からなる第２導電
層を得るよう、前記構造上に第２導電層の成膜を行うス
テージと、 −マッシュルームを除去することにより、前記第２導電
層に、前記小直径孔と位置合わせされた大直径孔を残す
ステージと、 −前記導電層に到達するまで、前記小直径孔を掘り下げ
るステージと、 −前記第１導電層に到達するまで、前記大直径孔を掘り
下げるステージと、 −前記マイクロポイントを形成するステージと、を具備
する方法に関するものである。
【００１４】電解成膜された導電材料とは異なるタイプ
の材料からなる層は、蒸着や陰極スパッタリング等とい
ったその材料に適した成膜技術を使用して成膜すること
ができ、真空中で行うことができる。
の材料からなる層は、蒸着や陰極スパッタリング等とい
ったその材料に適した成膜技術を使用して成膜すること
ができ、真空中で行うことができる。
【００１５】小直径孔と大直径孔とを掘り下げるステー
ジは、好ましくは、同時に行われる。
ジは、好ましくは、同時に行われる。
【００１６】
【発明の実施の形態】本発明の他の特徴点および利点
は、以下の詳細な説明により理解されるであろう。説明
は、非限定的な実施形態について、添付図面を参照して
なされる。
は、以下の詳細な説明により理解されるであろう。説明
は、非限定的な実施形態について、添付図面を参照して
なされる。
【００１７】図１および図２は、従来技術において公知
のマイクロポイントフラットスクリーンを示す図であ
る。図３〜図１０は、焦点合わせ用グリッドが付設され
るマイクロポイント陰極の製造に際して応用された、本
発明の方法を示す図である。
のマイクロポイントフラットスクリーンを示す図であ
る。図３〜図１０は、焦点合わせ用グリッドが付設され
るマイクロポイント陰極の製造に際して応用された、本
発明の方法を示す図である。
【００１８】以下においては、焦点合わせ用グリッドが
付設されたマイクロポイント陰極の製造を例にとって説
明を行う。簡略化のためにただ１つのマイクロポイント
が図示されているだけであるけれども、本発明において
は、複数のポイントを同時に形成することができる。ス
クリーンは、マトリクス状にアクセスされるタイプのも
のであって、コラム電極が陰極上に配置される。
付設されたマイクロポイント陰極の製造を例にとって説
明を行う。簡略化のためにただ１つのマイクロポイント
が図示されているだけであるけれども、本発明において
は、複数のポイントを同時に形成することができる。ス
クリーンは、マトリクス状にアクセスされるタイプのも
のであって、コラム電極が陰極上に配置される。
【００１９】図３は、マイクロポイント陰極を形成する
前段階における断面図である。ガラスストリップ４１上
には、金属層が配置されている。この金属層は、エッチ
ングされることにより、コラム４２を構成する。また、
ストリップ４１上には、コラム４２とともに、抵抗層４
３が設けられている。これらの層は、従来方法によって
配置される。
前段階における断面図である。ガラスストリップ４１上
には、金属層が配置されている。この金属層は、エッチ
ングされることにより、コラム４２を構成する。また、
ストリップ４１上には、コラム４２とともに、抵抗層４
３が設けられている。これらの層は、従来方法によって
配置される。
【００２０】抵抗層４３上には、絶縁層４４と、導電層
４５と、絶縁層４６とが、この順に配置される（図４参
照）。絶縁層４４、４６は、シリコン製とすることがで
きる。導電層４５は、ニオブ製とすることができ、電子
抽出用グリッドを形成するために設けられている。
４５と、絶縁層４６とが、この順に配置される（図４参
照）。絶縁層４４、４６は、シリコン製とすることがで
きる。導電層４５は、ニオブ製とすることができ、電子
抽出用グリッドを形成するために設けられている。
【００２１】次に、絶縁層４６がエッチングされて、孔
が形成される。これら孔は、フォトマスクを使用して、
あるいは、マイクロペレットのネットワークを使用し
て、のいずれかにより、形成することができる。フォト
マスクが使用される場合には、樹脂層が絶縁層４６上に
成膜される。この樹脂層は、マスクにより隔離される。
現像の後、絶縁層４６が、金属層４５のところまでエッ
チングされる。その後、残ったすべての樹脂が溶かし流
される。これにより、図５に示すような構造が得られ
る。ただし、図５においては、ただ１つの孔４７だけが
図示されていることに注意されたい。
が形成される。これら孔は、フォトマスクを使用して、
あるいは、マイクロペレットのネットワークを使用し
て、のいずれかにより、形成することができる。フォト
マスクが使用される場合には、樹脂層が絶縁層４６上に
成膜される。この樹脂層は、マスクにより隔離される。
現像の後、絶縁層４６が、金属層４５のところまでエッ
チングされる。その後、残ったすべての樹脂が溶かし流
される。これにより、図５に示すような構造が得られ
る。ただし、図５においては、ただ１つの孔４７だけが
図示されていることに注意されたい。
【００２２】次のステージが、本発明にとって重要なス
テージである。このステージにおいては、導電材料（例
えば、鉄−ニッケル合金）が、導電層４５の露出部分上
に電解的に成膜される。すなわち、孔４７の底部に電解
的に成膜される。電解膜の厚さは、各孔において、マッ
シュルーム５０の基部が孔４７を充填するとともに、そ
のヘッド５２の直径が焦点合わせ用グリッドの孔の所望
直径となるまでヘッド５２が広がるようにして、マッシ
ュルーム５０を形成することによって規制される（図６
参照）。
テージである。このステージにおいては、導電材料（例
えば、鉄−ニッケル合金）が、導電層４５の露出部分上
に電解的に成膜される。すなわち、孔４７の底部に電解
的に成膜される。電解膜の厚さは、各孔において、マッ
シュルーム５０の基部が孔４７を充填するとともに、そ
のヘッド５２の直径が焦点合わせ用グリッドの孔の所望
直径となるまでヘッド５２が広がるようにして、マッシ
ュルーム５０を形成することによって規制される（図６
参照）。
【００２３】それから、導電材料の成膜が真空中におい
て行われ、これにより、構造の上面上に焦点合わせ用グ
リッド５５を形成するための導電層が形成される（図７
参照）。この導電層は、マッシュルーム５０のヘッド５
２上と、絶縁層４６のうちのマッシュルーム５０によっ
て被覆されていない部分上と、に形成される。この場
合、各マッシュルームヘッドは、孔４７周辺における焦
点合わせ用グリッド５５の開口のためのマスクとして機
能する。この開口は、自動的に孔４７に対して位置合わ
せ（軸合わせ）されている。ヘッド５２のうちの、焦点
合わせ用グリッド５５をなす導電層に対して垂直に延在
している部分５３は、鉛直方向において被覆されていな
いことに注意されたい。
て行われ、これにより、構造の上面上に焦点合わせ用グ
リッド５５を形成するための導電層が形成される（図７
参照）。この導電層は、マッシュルーム５０のヘッド５
２上と、絶縁層４６のうちのマッシュルーム５０によっ
て被覆されていない部分上と、に形成される。この場
合、各マッシュルームヘッドは、孔４７周辺における焦
点合わせ用グリッド５５の開口のためのマスクとして機
能する。この開口は、自動的に孔４７に対して位置合わ
せ（軸合わせ）されている。ヘッド５２のうちの、焦点
合わせ用グリッド５５をなす導電層に対して垂直に延在
している部分５３は、鉛直方向において被覆されていな
いことに注意されたい。
【００２４】焦点合わせ用グリッド５５をなす導電層
は、金属、あるいは、例えば金属酸化物のような他の任
意の導電性の小さな材料とすることができる。
は、金属、あるいは、例えば金属酸化物のような他の任
意の導電性の小さな材料とすることができる。
【００２５】引き続いて、マッシュルームが化学的に溶
解される。溶解剤は、ヘッド５２のうちの鉛直部分５３
に対して作用する。図８に示すように、この処理によっ
て、孔５６が絶縁層４６の孔４７に対して自己位置合わ
せされた、焦点合わせ用グリッド５５が得られる。
解される。溶解剤は、ヘッド５２のうちの鉛直部分５３
に対して作用する。図８に示すように、この処理によっ
て、孔５６が絶縁層４６の孔４７に対して自己位置合わ
せされた、焦点合わせ用グリッド５５が得られる。
【００２６】陰極構造を形成する方法においては、次
に、抵抗層４３に達するまで、金属層４５と絶縁層４４
とのエッチングを行う。上記の例においては、絶縁層４
４、４６は、共にシリコン製であるので、絶縁層４４、
４６のエッチングは、同時に行うことができる。これに
より、図９に示すように、導電層４５および絶縁層４４
を貫通するとともに孔４７に位置合わせされた孔４７’
と、孔５６に位置合わせされた孔５６’とを、得ること
ができる。
に、抵抗層４３に達するまで、金属層４５と絶縁層４４
とのエッチングを行う。上記の例においては、絶縁層４
４、４６は、共にシリコン製であるので、絶縁層４４、
４６のエッチングは、同時に行うことができる。これに
より、図９に示すように、導電層４５および絶縁層４４
を貫通するとともに孔４７に位置合わせされた孔４７’
と、孔５６に位置合わせされた孔５６’とを、得ること
ができる。
【００２７】その後、陰極のポイント６０が従来方法に
より形成される。このステージが完了することにより、
陰極が完成する。この場合、陰極の放出体（ポイン
ト）、抽出用グリッド、および、焦点合わせ用グリッド
は、自己位置合わせされている（図１０参照）。
より形成される。このステージが完了することにより、
陰極が完成する。この場合、陰極の放出体（ポイン
ト）、抽出用グリッド、および、焦点合わせ用グリッド
は、自己位置合わせされている（図１０参照）。
【図１】 従来技術において公知のマイクロポイントフ
ラットスクリーンを示す図である。
ラットスクリーンを示す図である。
【図２】 従来技術において公知のマイクロポイントフ
ラットスクリーンを示す図である。
ラットスクリーンを示す図である。
【図３】 本発明の方法を示す図である。
【図４】 本発明の方法を示す図である。
【図５】 本発明の方法を示す図である。
【図６】 本発明の方法を示す図である。
【図７】 本発明の方法を示す図である。
【図８】 本発明の方法を示す図である。
【図９】 本発明の方法を示す図である。
【図１０】 本発明の方法を示す図である。
４１ ガラスストリップ ４２ コラム ４３ 抵抗層 ４４ 絶縁層 ４５ 導電層 ４６ 絶縁層 ４７ 孔 ４７’孔 ５０ マッシュルーム ５２ ヘッド ５５ 焦点合わせ用グリッド ５６ 孔 ５６’孔 ６０ ポイント
Claims (9)
- 【請求項１】 積層構造の上レベルに形成された孔（す
なわち大直径孔）と前記積層構造の下レベルに形成され
た孔（すなわち小直径孔）とを有してなる孔の少なくと
も１つのグループにおいて位置合わせを得るための、マ
イクロエレクトロニクスにおいて使用可能な自己位置合
わせ方法であって、 −可能であれば外部電気回路に接続された導電層を前記
構造に形成し、 −前記導電層上に絶縁層を配置し、 −前記絶縁層において、前記導電層のところにまで貫通
する前記小直径孔を孔開けし、 −前記導電層を電解成膜時の電極として使用することに
より、電解成膜導電材料が前記導電層を起点として前記
小直径孔を充填するとともに、さらに、オーバーフロー
成膜された電解成膜導電材料がマッシュルーム形状をな
し、そのマッシュルームのヘッドが前記絶縁層上に位置
し、そして、マッシュルームヘッドの直径が前記大直径
孔のサイズに到達するまで、前記小直径孔において導電
材料の電解成膜を行い、 −電解成膜された導電材料とは異なるタイプの材料から
なる層を得るよう、前記構造上に成膜を行い、 −マッシュルームを除去することにより、最後に成膜さ
れた層に、小直径孔と位置合わせされた大直径孔を残す
ことを特徴とする方法。 - 【請求項２】 −所定の第１レベルにまで、前記小直径
孔を掘り下げ、 −前記絶縁層の上面と前記与えられた第１層との間に位
置する所定の第２レベルにまで、前記大直径孔を掘り下
げることを特徴とする請求項１記載の方法。 - 【請求項３】 前記絶縁層が、エッチングにより孔開け
されることを特徴とする請求項１記載の方法。 - 【請求項４】 前記マッシュルームが、化学的溶解によ
り除去されることを特徴とする請求項１記載の方法。 - 【請求項５】 導電層上にマイクロポイントが形成さ
れ、各マイクロポイントが抽出用グリッドの小直径孔と
これに対応する焦点合わせ用グリッドの大直径孔との双
方に位置合わせされているようなマイクロポイント陰極
において、前記抽出用グリッドに対して前記焦点合わせ
用グリッドを自己位置合わせするための方法であって、 −前記導電層上に第１絶縁層を成膜するステージと、 −前記第１絶縁層上に、前記抽出用グリッドを構成する
ための第１導電層を成膜するステージと、 −前記第１導電層上に、第２絶縁層を成膜するステージ
と、を具備してなり、さらに、 −前記第１導電層のところにまで貫通する小直径孔を、
前記第２絶縁層において孔開けするステージと、 −前記第１導電層を電解成膜時の電極として使用するこ
とにより、電解成膜導電材料が前記第１導電層を起点と
して前記小直径孔を充填するとともに、さらに、前記第
２絶縁層上にオーバーフロー成膜された電解成膜導電材
料がマッシュルーム形状をなし、そのマッシュルームの
ヘッドが前記第２絶縁層上に位置し、そして、マッシュ
ルームヘッドの直径が前記大直径孔のサイズに到達する
まで、前記小直径孔において導電材料の電解成膜を行う
ステージと、 −焦点合わせ用グリッドを構成するとともに電解成膜さ
れた導電材料とは異なるタイプの材料からなる第２導電
層を得るよう、前記構造上に第２導電層の成膜を行うス
テージと、 −マッシュルームを除去することにより、前記第２導電
層に、前記小直径孔と位置合わせされた大直径孔を残す
ステージと、 −前記導電層に到達するまで、前記小直径孔を掘り下げ
るステージと、 −前記第１導電層に到達するまで、前記大直径孔を掘り
下げるステージと、 −前記マイクロポイントを形成するステージと、を具備
することを特徴とする方法。 - 【請求項６】 前記小直径孔と前記大直径孔とを同時に
掘り下げることを特徴とする請求項５記載の方法。 - 【請求項７】 前記小直径孔が、エッチングにより得ら
れることを特徴とする請求項５記載の方法。 - 【請求項８】 前記第２絶縁層の前記大直径孔が、エッ
チングにより掘り下げられることを特徴とする請求項５
記載の方法。 - 【請求項９】 前記マッシュルームが、化学的エッチン
グにより除去されることを特徴とする請求項５記載の方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9616196 | 1996-12-30 | ||
| FR9616196A FR2757999B1 (fr) | 1996-12-30 | 1996-12-30 | Procede d'auto-alignement utilisable en micro-electronique et application a la realisation d'une grille de focalisation pour ecran plat a micropointes |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10221861A true JPH10221861A (ja) | 1998-08-21 |
Family
ID=9499284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35856397A Pending JPH10221861A (ja) | 1996-12-30 | 1997-12-25 | マイクロエレクトロニクスにおいて使用可能な自己位置合わせ方法ならびにマイクロポイントフラットスクリーンのための焦点合わせ用グリッドの製造への応用 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5981304A (ja) |
| EP (1) | EP0851451B1 (ja) |
| JP (1) | JPH10221861A (ja) |
| DE (1) | DE69708257T2 (ja) |
| FR (1) | FR2757999B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2769751B1 (fr) * | 1997-10-14 | 1999-11-12 | Commissariat Energie Atomique | Source d'electrons a micropointes, a grille de focalisation et a densite elevee de micropointes, et ecran plat utilisant une telle source |
| US6032923A (en) * | 1998-01-08 | 2000-03-07 | Xerox Corporation | Fluid valves having cantilevered blocking films |
| FR2779271B1 (fr) * | 1998-05-26 | 2000-07-07 | Commissariat Energie Atomique | Procede de fabrication d'une source d'electrons a micropointes, a grille de focalisation auto-alignee |
| FR2779243B1 (fr) * | 1998-05-26 | 2000-07-07 | Commissariat Energie Atomique | Procede de realisation par photolithographie d'ouvertures auto-alignees sur une structure, en particulier pour ecran plat a micropointes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2593953B1 (fr) * | 1986-01-24 | 1988-04-29 | Commissariat Energie Atomique | Procede de fabrication d'un dispositif de visualisation par cathodoluminescence excitee par emission de champ |
| US5249340A (en) * | 1991-06-24 | 1993-10-05 | Motorola, Inc. | Field emission device employing a selective electrode deposition method |
| EP0545621B1 (en) * | 1991-11-29 | 1995-09-06 | Motorola, Inc. | Method of forming a field emission device with integrally formed electrostatic lens |
| US5186670A (en) * | 1992-03-02 | 1993-02-16 | Micron Technology, Inc. | Method to form self-aligned gate structures and focus rings |
| FR2723799B1 (fr) * | 1994-08-16 | 1996-09-20 | Commissariat Energie Atomique | Procede de fabrication d'une source d'electrons a micropointes |
-
1996
- 1996-12-30 FR FR9616196A patent/FR2757999B1/fr not_active Expired - Fee Related
-
1997
- 1997-12-17 US US08/992,697 patent/US5981304A/en not_active Expired - Fee Related
- 1997-12-24 EP EP97403163A patent/EP0851451B1/fr not_active Expired - Lifetime
- 1997-12-24 DE DE69708257T patent/DE69708257T2/de not_active Expired - Lifetime
- 1997-12-25 JP JP35856397A patent/JPH10221861A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69708257T2 (de) | 2002-07-25 |
| EP0851451B1 (fr) | 2001-11-14 |
| FR2757999B1 (fr) | 1999-01-29 |
| US5981304A (en) | 1999-11-09 |
| FR2757999A1 (fr) | 1998-07-03 |
| EP0851451A1 (fr) | 1998-07-01 |
| DE69708257D1 (de) | 2001-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5587623A (en) | Field emitter structure and method of making the same | |
| JPH0799666B2 (ja) | 集積真空超小型電子素子の製造方法及びその構造 | |
| JP2008251548A (ja) | 電界放出ディスプレイの三極管構造およびその製法 | |
| US5710483A (en) | Field emission device with micromesh collimator | |
| EP0501785A2 (en) | Electron emitting structure and manufacturing method | |
| JPH0729484A (ja) | 集束電極を有する電界放出カソード及び集束電極を有する電界放出カソードの製造方法 | |
| US6136621A (en) | High aspect ratio gated emitter structure, and method of making | |
| US6448100B1 (en) | Method for fabricating self-aligned field emitter tips | |
| JPH10221861A (ja) | マイクロエレクトロニクスにおいて使用可能な自己位置合わせ方法ならびにマイクロポイントフラットスクリーンのための焦点合わせ用グリッドの製造への応用 | |
| US6210246B1 (en) | Method for making an electron source with microtips, with self-aligned focusing grid | |
| US6045426A (en) | Method to manufacture field emission array with self-aligned focus structure | |
| JPH07122179A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| KR100256396B1 (ko) | 전계방출소자 및 그의 제조방법 | |
| JP4220122B2 (ja) | マイクロチップ型電子ソースの製造方法 | |
| US5827100A (en) | Method for manufacturing field emission device | |
| JP2001283714A (ja) | 電界放出冷陰極素子、その製造方法、及び電界放出型表示装置 | |
| US6276981B1 (en) | Method for obtaining self-aligned openings, in particular for microtip flat display focusing electrode | |
| KR100569264B1 (ko) | 전계방출 표시소자의 제조방법 | |
| KR100405971B1 (ko) | 전계방출소자의 집속전극 구조 및 형성방법 | |
| KR100292829B1 (ko) | 3극구조의몰리브덴팁전계효과전자방출표시소자제조방법 | |
| KR0149106B1 (ko) | 실리콘-다이아몬드 3극 에미터 및 그 제조방법 | |
| JPH07122178A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| KR100400374B1 (ko) | 전계 방출 소자의 제조방법 및 이를 이용한 전계 방출표시소자 | |
| KR100459405B1 (ko) | 전계방출소자 제조방법 | |
| KR100378422B1 (ko) | 역사다리꼴의 집속전극을 갖춘 전계 방출형 표시 소자 및그 제조 방법 |