JP2001351512A - 電界放出陰極の製造方法 - Google Patents

電界放出陰極の製造方法

Info

Publication number
JP2001351512A
JP2001351512A JP2000167631A JP2000167631A JP2001351512A JP 2001351512 A JP2001351512 A JP 2001351512A JP 2000167631 A JP2000167631 A JP 2000167631A JP 2000167631 A JP2000167631 A JP 2000167631A JP 2001351512 A JP2001351512 A JP 2001351512A
Authority
JP
Japan
Prior art keywords
opening
insulating layer
electrode
forming
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000167631A
Other languages
English (en)
Inventor
Tadashi Nakatani
忠司 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000167631A priority Critical patent/JP2001351512A/ja
Publication of JP2001351512A publication Critical patent/JP2001351512A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

(57)【要約】 【課題】 この発明は電極放出陰極の製造方法に関し、
高輝度かつ電子線の広がりを少なくした電界放出陰極を
提供することを課題とする。 【解決手段】 基板上に複数のエミッタティップを形成
する工程と、第一絶縁層を形成する工程と、ゲート電極
を形成する工程と、エミッタティップ上方のゲート電極
をエッチングしてゲート開口部を形成する工程と、第二
絶縁層を形成する工程と、収束電極を形成する工程と、
ゲート開口部の上方に、ゲート開口部の開口径よりも大
きな収束電極の第一開口部を形成する工程と、エミッタ
ティップの先端が露出するように、第一開口部内の第一
絶縁層及び第二絶縁層をエッチングする開口工程とから
なり、前記開口工程が、レジストのエッチバックにより
第一開口部の上に、第一開口部の開口径よりも小さい第
二開口部を形成する工程と、第二開口部を通して第一開
口部内の第二及び第一絶縁層をエッチングする工程とか
らなること。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電界放出陰極の製
造方法に関する。
【0002】
【従来の技術】微小な電界放出陰極は、熱陰極よりも高
効率,高輝度の電子源として、FED(Field Emission
Display)や高速演算素子,センサーなどへの応用が期
待されている。
【0003】図8はスピント型と呼ばれる最も一般的な
微小電界放出陰極の構造である。直径1μm程度の開口
部内に、高さ(L0)1μm程度の円錐状のエミッタテ
ィップ101が形成されている。ゲート電極103にエ
ミッタティップ101に対して正電圧を与えると、エミ
ッタティップ101先端から電子が放出される。
【0004】このような微小電界放出陰極の製造方法と
しては、C.A.SpindtらによりJournal of Applied Physi
cs, Vol.47,5248(1976)に開示されているような回転蒸
着による方法,K.BetsuiらによりTechnical Digest of
the 4th Int.Vacuum Microelectronics Conf., Nagaham
a, Japan, p26(1991)に開示されているようなシリコン
のエッチングによる方法がある。
【0005】
【発明が解決しようとする課題】図8のようなエミッタ
ティップ101は、半導体の微細加工技術を用いて、5
μm程度という非常に小さい間隔L1で集積形成するこ
とが可能である。しかしながら、エミッタティップ10
1先端から放出された電子線は45°(=θ1)程度の
角度を持って広がりながら進むため、隣接するエミッタ
から放出された電子線はすぐに重なりあってしまう。
【0006】例えば、ディスプレイに応用する場合、高
輝度の表示を得るためには電界放出陰極と蛍光膜107
の間に5kV程度の高電圧を印加する必要がある。このと
き電気的絶縁を確保するために、陰極と蛍光膜107と
の間の距離L3は2mm程度離して配置しなければならな
い。1個のエミッタティップ101から出た電子線は蛍
光膜107上では約1.65mm径のスポットに広がる。
【0007】したがって、図8の間隔L1をより狭い間
隔でエミッタティップを形成しても、蛍光膜107上で
独立した発光を得ることができない。すなわち高精細な
表示ができない。
【0008】精細度を上げるための手段として、ゲート
電極の上にもう一つ電極を設け、そこにゲートに対して
負電位を印加して電子線を収束する方法がある。実際に
L.V.DvorsonらはTechnical Digest of SID‘99, p926(1
999)’に記載されているように、ゲート電極の上に収束
電極を設けた電界放出陰極が試作されている。このDvor
sonらが試作した電界放出陰極は、従来の回転蒸着法を
用いて作られており、ゲート電極と収束電極の間の絶縁
膜厚は0.6μm程度である。
【0009】しかしながら、ゲート電位を与えて電子を
放出させた状態で収束電位を与えると、収束電位の影響
を受けてゲート電位が負側にシフトしてしまうため、エ
ミッタからの放出電流量が減少し、十分な量の電流が引
き出せなくなってしまっていた。
【0010】このような問題が生じる原因は、ゲート電
極と収束電極との距離が近過ぎることにある。回転蒸着
法やシリコンエッチング法など良く知られている従来の
製造方法では、ゲート電極と収束電極の間の絶縁膜厚を
より厚くすることは、絶縁膜の剥離や開口部側壁への付
着などの問題が生じるため、この絶縁膜厚を1μm以上
とすることは、困難であった。
【0011】そこで、この発明は以上のような事情を考
慮してなされたものであり、収束電極の開口部を形成し
た後に、さらにその開口径よりも小さな開口部を形成す
る工程を経て電界放出陰極を形成することにより、隣接
するエミッタティップから放出された電子線が重ならな
いようにした十分な収束性と放出電流量を持つ微小な電
界放出陰極を製造することを課題とする。
【0012】
【課題を解決するための手段】この発明は、基板上ある
いは基板上に形成されたエミッタ電極上に複数のエミッ
タティップを形成する工程と、第一絶縁層を形成する工
程と、ゲート電極を形成する工程と、レジストのエッチ
バックにより前記エミッタティップ上方のゲート電極を
エッチングしてゲート開口部を形成する工程と、第二絶
縁層を形成する工程と、収束電極を形成する工程と、レ
ジストのエッチバックにより前記ゲート開口部の上方
に、ゲート開口部の開口径よりも大きな収束電極の第一
開口部を形成する工程と、エミッタティップの先端が露
出するように、前記第一開口部内の第一絶縁層及び第二
絶縁層をエッチングする開口工程とからなり、前記開口
工程が、レジストのエッチバックにより前記第一開口部
の上に、前記第一開口部の開口径よりも小さい第二開口
部を形成する工程と、第二開口部を通して前記第一開口
部内の第二絶縁層及び第一絶縁層をエッチングする工程
とからなることを特徴とする電界放出陰極の製造方法を
提供するものである。
【0013】ここで、前記エミッタティップの先端を露
出させるための第一絶縁層をエッチングする工程は、電
界放出特性の点でがウェットエッチングを用いることが
好ましい。さらに、前記第一絶縁層のエッチング工程の
後、収束電極上にメッキ膜を堆積する工程を経て形成す
るようにしてもよい。
【0014】また、この発明は、基板上に、エミッタテ
ィップ,第一絶縁層,ゲート電極,第二絶縁層,収束電
極が順に積層され、第一絶縁層,ゲート電極,第二絶縁
層,収束電極を全て貫通する開口部が個々のエミッタテ
ィップに対応して設けられ、エミッタティップから出た
電子が前記開口部の開口面を貫いてほぼ垂直方向に放出
されるように前記第二絶縁層の膜厚が設定され、ゲート
電極の開口中心及び収束電極の開口中心と、エミッタテ
ィップの中心とがほぼ一致するように前記開口部内にエ
ミッタティップが設けられていることを特徴とする電界
放出陰極を提供するものである。また、基板上に、所定
のパターン形状にエミッタ電極を形成し、このエミッタ
電極上にエミッタティップを形成するようにしてもよ
い。
【0015】ここで、電界放出特性の点で、収束電極の
膜厚は1μm以上とすることが好ましい。また、前記エ
ミッタティップは、円錐形状の金属材料で形成される
他、複数個の金属微粒子で形成してもよい。前記第二絶
縁層は、電界放出特性の点で、できるだけ厚い方が好ま
しいが、たとえば、3μm以上とすればよい。基板の材
料は、シリコン,ガラス等を用いることができる。エミ
ッタティップの材料は、シリコン,ニッケル,モリブデ
ン等を用いることができる。第一,第二絶縁膜は、二酸
化シリコン,PSGで形成できる。ゲート電極,収束電
極は、ニッケル,モリブデン,ニオブ,クロム等の金属
材料を用いることができる。
【0016】この発明の製造方法によれば、隣接するエ
ミッタティップから放出された電子線が重ならないよう
にした十分な収束性と放出電流量を持つ電界放出陰極を
提供できる。
【0017】
【発明の実施の形態】以下、図面に示す実施の形態に基
づいてこの発明を詳述する。なお、これによってこの発
明が限定されるものではない。
【0018】図1に、この発明の電界放出陰極の一実施
例の構造の断面図を示す。この発明の電界放出陰極は、
シリコンなどの基板6上に、先端から電子を放出する円
錐状のエミッタティップ1が、5μm程度の間隔(L
1)で形成される。基板6上には、図示していないが、
エミッタ電極膜を形成し、このエミッタ電極膜上にエミ
ッタティップ1を形成してもよい。
【0019】エミッタティップが存在する領域を開口部
8として、基板6上に、第一絶縁層2,ゲート電極3,
第二絶縁層4,収束電極5が、この順に形成されてい
る。ここで、収束電極5の開口中心とゲート電極3の開
口中心とは、各エミッタティップ1の中心とほぼ一致し
ている。
【0020】また、基板6の厚さ=400μm,エミッ
タティップの高さ=1μm,第一絶縁層の厚さ(L0)
=0.7μm,ゲート電極膜の厚さ=0.3μm,第二
絶縁層の厚さ(L2)=5μm,収束電極の厚さ=0.
3μm程度である。この数値は一例であってこれに限る
ものではなく、利用される表示装置等の仕様によって適
宜変更される。
【0021】特に、電子を開口部8の開口面を貫いてほ
ぼ垂直上方に放出させるためには、第二絶縁層の厚さと
収束電極の厚さはどちらも厚い方が好ましいが、収束電
極の厚さを1μm程度とした場合には、第二絶縁層の厚
さは3μm程度以上とする。また、収束電極の厚さは1
μm程度以上の厚さとすればよい。
【0022】表示装置を構成する場合には、電界放出陰
極と対向するように、表面に蛍光膜7が形成された陽極
板が設けられるが、収束電極5と蛍光膜7との距離L3
は0.1mm程度である。
【0023】ここで、この発明は後述する製造方法を用
いることで、ゲート電極3と収束電極5との間の距離L
2をエミッタティップの高さに比べて大きくすることが
できるので、エミッタティップ1からの放出電流量が減
少することはなく、高輝度の表示装置を提供することが
できる。さらに、この収束電極によって、エミッタティ
ップ1から出た電子は、開口部8の開口面をほぼ垂直方
向に通過するように放出されるので、隣接するエミッタ
ティップからの電子線11が重なることも防止できる。
【0024】図2から図5にこの発明の電界放出陰極の
製造方法を示す。 工程(a)[図2] まず、シリコンウェハ31に直径2μmのディスク状の
レジストパターンをフォトリソグラフィを用いて形成す
る。ディスクのピッチは10μmとする。次にSF6ガス
を用いてRIEを行い、シリコンウエハ31を1.5μmの深
さまでエッチングした後、レジストをアッシングして除
去する。これにより、高さ1.2μm程度の円錐状のエミ
ッタティップ30が形成される。このとき、エミッタテ
ィップ30は基板と同じシリコンで形成される。
【0025】また、シリコンウェハ上に形成された所定
形状のエミッタ電極の上に、エミッタティップ30を形
成してもよい。これは、従来から行われている転写モー
ルド法を用いて行うことができる。転写モールド法は、
エミッタティップの型となる逆ピラミッド形状のくぼみ
を持つ母型を用い、そのくぼみにニッケル等のエミッタ
電極及びエミッタティップの材料をスパッタにより形成
した後、その上に接着用膜を塗布し、さらに基板となる
シリコンウェハを貼りつけて、母型と切りはなすことに
よってエミッタティップを形成する方法である。
【0026】工程(b)[図2] 次に、工程(a)で形成された表面全体に、第一絶縁層
32としての二酸化シリコンを、プラズマCVDを用い
て、1μmの厚さで成膜する。さらに、スパッタリング
によって、ゲート電極33材料であるモリブデンを0.
2μmの厚さで成膜する。そして、所定のゲート電極用
パターンのマスクを用いて、レジストをフォトリソグラ
フィで形成した後、モリブデンをエッチングをすること
により、ゲート電極33を形成する。このとき、エミッ
タティップ30の上のゲート電極33は突起した形状と
なっている。
【0027】工程(c)[図2] 次に、レジスト34をスピンコーターを用いて2μm程
度スピンコートした後、酸素プラズマアッシングにより
レジスト34をエッチバックする。このエッチバック
は、エミッタティップ30上部の突起が直径0.5μm
程度露出したところで止める。この露出したゲート電極
33の部分が、ゲート開口35となる。このとき、ゲー
ト開口35の開口中心とエミッタティップ30の中心と
は、ほぼ一致する。 工程(d)[図2] 次に、RIEを用いて、露出したゲート電極33をエッ
チングし、ゲート開口35を形成する。このエッチング
は、CF4ガスで行う。
【0028】工程(e)[図2] レジスト34をアッシングで除去した後、第二絶縁層3
6として二酸化シリコンをプラズマCVDにより約5μ
mの厚さで成膜し、さらにその構造の上に収束電極37
となるモリブデンをスパッタリングにより0.3μmの厚
さで成膜する。そして収束電極37用のマスクパターン
を用いレジストを形成し、モリブデン37をエッチング
して、収束電極37を形成する。
【0029】工程(f)[図3] 次に、レジスト38をスピンコーターを用いて、2μm
程度スピンコートした後、酸素プラズマアッシング(条
件:1Torr)によりレジスト38をエッチバックす
る。このエッチバックは、エミッタティップ30上部の
突起が直径3μm程度露出したところで止める。 工程(g)[図3] 収束電極37のモリブデンをRIEを用いてエッチング
し、収束開口39を形成する。このエッチングは、CF
4ガスで行う。このとき収束開口39の開口径は5μm
程度となる。また、収束開口39の中心は、ゲート開口
35の中心及びエミッタティップ30の中心とほぼ一致
する。
【0030】工程(h)[図3] 次に、アッシングによりレジスト38を除去した後、再
度レジスト40をスピンコーターによってスピンコート
した後、所定のマスクパターンを用いて、エミッタティ
ップ上方に収束開口よりも小さな直径1μm程度の開口
部パターン41をフォトリソグラフィで形成する。 工程(i)[図4] 次に、フッ酸溶液により開口部パターン41を介して、
第二絶縁層36の二酸化シリコンをエッチングする。こ
のエッチングは収束電極37にアンダーカットが入って
膜剥離を生じないように、3μm程度の深さで停止す
る。すなわち収束電極37の直下の第二絶縁層36がエ
ッチングされない程度まで、第二絶縁層36をエッチン
グする。
【0031】工程(j)[図4] レジスト40をアッシング除去した後、もう一度レジス
ト43をスピンコーターによってスピンコートした後、
マスクパターンを用いてエミッタティップ上方であって
開口部パターン41と同じ位置に、直径1μmの開口部
パターン42をフォトリソグラフィで形成する。 工程(k)[図5] 次にフッ酸溶液によるウェットエッチングにより、開口
部パターン42を介して、第二絶縁層36の二酸化シリ
コンと第一絶縁層32の二酸化シリコンを計3μmの深
さまでエッチングする。 工程(l)[図5] 最後にレジスト43をアッシングにより除去すると、エ
ミッタティップ30が露出して電界放出陰極が完成す
る。
【0032】ここで、工程(k)のエミッタティップを
露出させるための第一絶縁層32の二酸化シリコンのエ
ッチングは、CF4などのガスによるRIEは適さない。エミ
ッタティップもエッチングされたり、イオン損傷を受け
て特性が劣化するからである。
【0033】また、この工程(l)の絶縁層エッチング
工程を複数回繰り返すことにより、さらに厚い第二絶縁
層に対しても穴開けができる。
【0034】この発明の製造方法によれば、第一絶縁層
のエッチングにRIEを使わずにエミッタティップを露出
させているので、エミッタティップの変形、イオン損傷
が避けられ、安定な電子放出が得られる。また、収束電
極の開口部形成と、ゲート電極の開口部形成をエッチバ
ックで行うので、収束電極の開口中心とゲート電極の開
口中心をともに自己整合的にエミッタティップ中心に合
わせることができる。
【0035】図6に、図2から図5のプロセス完了後、
この構造の上にさらにメッキした電界放出陰極を示す。
金、あるいはニッケルのメッキ膜44を形成することに
より、収束電極の膜厚を10μm程度まで厚くする。これ
により、エミッタティップ30から放出された電子の収
束性を向上できる。ここで、メッキ膜を含む収束電極の
膜厚は、特に10μmに限定されるものではなく、用い
られる薄型表示装置の仕様によって、適切な数値に定め
られる。
【0036】図8に示した従来の電界放出陰極では、1
つのエミッタティップ101から放出された電子線は、
エミッタティップの先端から100μm離れた陽極板の蛍
光膜107に達したとき、約80μm径のビームとなり、
5μm(L1)の間隔で隣接するエミッタティップから
放出された電子線は重なっていた。一方、図1に示した
この発明の電界放出陰極では、エミッタティップ30の
先端から100μm離れた陽極板の蛍光膜7上での電子線
のビーム径は約5μm程度であり、5μm(L1)の間
隔で隣接するエミッタティップから放出された電子線は
重なることがなく、高い収束性を示すことが確認でき
た。さらに、図6に示したこの発明の電極放出陰極で
は、同様の蛍光膜上での電子ビーム径は約4μm程度と
なり、より収束性が向上した。
【0037】図7に、エミッタティップとして金属の微
粒子45を用いた電界放出陰極を示す。ニッケルなどの
微粒子45を用いることで製造コストの削減が実現でき
る。この金属の微粒子45は、前記した工程(a)のと
ころで、スクリーン印刷等の方法により形成することが
できる。
【0038】
【発明の効果】この発明によれば、電子線を収束する収
束電極をゲート電極から十分離れた位置に、かつ個々の
エミッタティップに対応して設けることができるので、
エミッタティップからの放出電流量を維持したまま電子
線を収束することができる。また、隣接するエミッタテ
ィップから放出された電子線を、表示装置の陽極板上で
も重ならないようにできる。その結果、高精細な電子源
および表示装置が実現できる。
【図面の簡単な説明】
【図1】この発明の一実施例の微小電界放出陰極の構造
を示した断面図である。
【図2】この発明の一実施例の微小電界放出陰極の製造
方法の説明図である。
【図3】この発明の一実施例の微小電界放出陰極の製造
方法の説明図である。
【図4】この発明の一実施例の微小電界放出陰極の製造
方法の説明図である。
【図5】この発明の一実施例の微小電界放出陰極の製造
方法の説明図である。
【図6】この発明の一実施例の微小電界放出陰極の構造
を示した断面図である。
【図7】この発明の一実施例の微小電界放出陰極の構造
を示した断面図である。
【図8】従来の微小電界放出陰極の構造を示した断面図
である。
【符号の説明】
1 エミッタティップ 2 第一絶縁層 3 ゲート電極 4 第二絶縁層 5 収束電極 6 基板 7 蛍光膜 8 開口部 11 電子線 30 エミッタティップ 31 シリコンウェハ(基板) 32 第一絶縁層 33 ゲート電極 34 レジスト 35 ゲート開口部 36 第二絶縁層 37 収束電極 38 レジスト 39 収束開口 40 レジスト 41 開口部パターン 42 開口部パターン 43 レジスト 44 メッキ膜 45 金属微粒子

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上あるいは基板上に形成されたエミ
    ッタ電極上に複数のエミッタティップを形成する工程
    と、第一絶縁層を形成する工程と、ゲート電極を形成す
    る工程と、レジストのエッチバックにより前記エミッタ
    ティップ上方のゲート電極をエッチングしてゲート開口
    部を形成する工程と、第二絶縁層を形成する工程と、収
    束電極を形成する工程と、レジストのエッチバックによ
    り前記ゲート開口部の上方に、ゲート開口部の開口径よ
    りも大きな収束電極の第一開口部を形成する工程と、エ
    ミッタティップの先端が露出するように、前記第一開口
    部内の第一絶縁層及び第二絶縁層をエッチングする開口
    工程とからなり、前記開口工程が、レジストのエッチバ
    ックにより前記第一開口部の上に、前記第一開口部の開
    口径よりも小さい第二開口部を形成する工程と、第二開
    口部を通して前記第一開口部内の第二絶縁層及び第一絶
    縁層をエッチングする工程とからなることを特徴とする
    電界放出陰極の製造方法。
  2. 【請求項2】 前記エミッタティップの先端を露出させ
    るための開口工程のうち第一絶縁層のエッチング工程の
    後、収束電極上にメッキ膜を堆積する工程を経て形成さ
    れることを特徴とする請求項1の電界放出陰極の製造方
    法。
  3. 【請求項3】 基板上に、エミッタティップ,第一絶縁
    層,ゲート電極,第二絶縁層,収束電極が順に積層さ
    れ、第一絶縁層,ゲート電極,第二絶縁層,収束電極を
    全て貫通する開口部が個々のエミッタティップに対応し
    て設けられ、エミッタティップから出た電子が前記開口
    部の開口面を貫いてほぼ垂直方向に放出されるように前
    記第二絶縁層の膜厚が設定され、ゲート電極の開口中心
    及び収束電極の開口中心と、エミッタティップの中心と
    がほぼ一致するように前記開口部内にエミッタティップ
    が設けられていることを特徴とする電界放出陰極。
  4. 【請求項4】 前記基板上にエミッタ電極が形成され、
    このエミッタ電極上にエミッタティップが形成されてい
    ることを特徴とする請求項3の電界放出陰極。
  5. 【請求項5】 前記収束電極の膜厚が1μm以上である
    ことを特徴とする請求項3の電界放出陰極。
  6. 【請求項6】 前記エミッタティップが複数個の金属微
    粒子で形成されることを特徴とする請求項3,4または
    5の電界放出陰極。
JP2000167631A 2000-06-05 2000-06-05 電界放出陰極の製造方法 Withdrawn JP2001351512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000167631A JP2001351512A (ja) 2000-06-05 2000-06-05 電界放出陰極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000167631A JP2001351512A (ja) 2000-06-05 2000-06-05 電界放出陰極の製造方法

Publications (1)

Publication Number Publication Date
JP2001351512A true JP2001351512A (ja) 2001-12-21

Family

ID=18670759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000167631A Withdrawn JP2001351512A (ja) 2000-06-05 2000-06-05 電界放出陰極の製造方法

Country Status (1)

Country Link
JP (1) JP2001351512A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063969A (ja) * 2003-08-12 2005-03-10 Samsung Sdi Co Ltd カーボンナノチューブエミッタを具備する電界放出ディスプレイ及びその製造方法
JP2005174930A (ja) * 2003-12-12 2005-06-30 Samsung Sdi Co Ltd 電界放出素子、それを適用した表示素子及びその製造方法
JP2005183388A (ja) * 2003-12-22 2005-07-07 Samsung Sdi Co Ltd 電界放出素子、それを適用した表示素子及びその製造方法
JP2006049290A (ja) * 2004-07-30 2006-02-16 Samsung Sdi Co Ltd 電子放出素子及びその製造方法
KR100747251B1 (ko) * 2005-09-06 2007-08-07 엘지전자 주식회사 전계방출 표시 장치 및 그 제조 방법
CN100341102C (zh) * 2004-02-25 2007-10-03 三星Sdi株式会社 电子发射装置
CN100349250C (zh) * 2003-11-28 2007-11-14 三星Sdi株式会社 电子发射装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005063969A (ja) * 2003-08-12 2005-03-10 Samsung Sdi Co Ltd カーボンナノチューブエミッタを具備する電界放出ディスプレイ及びその製造方法
CN100349250C (zh) * 2003-11-28 2007-11-14 三星Sdi株式会社 电子发射装置
JP2005174930A (ja) * 2003-12-12 2005-06-30 Samsung Sdi Co Ltd 電界放出素子、それを適用した表示素子及びその製造方法
JP2005183388A (ja) * 2003-12-22 2005-07-07 Samsung Sdi Co Ltd 電界放出素子、それを適用した表示素子及びその製造方法
CN100341102C (zh) * 2004-02-25 2007-10-03 三星Sdi株式会社 电子发射装置
JP2006049290A (ja) * 2004-07-30 2006-02-16 Samsung Sdi Co Ltd 電子放出素子及びその製造方法
KR100747251B1 (ko) * 2005-09-06 2007-08-07 엘지전자 주식회사 전계방출 표시 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP3895796B2 (ja) 多重チップ電界効果電子放出素子の製造方法
JP3116398B2 (ja) 平面型電子放出素子の製造方法及び平面型電子放出素子
JPH10289650A (ja) 電界電子放出素子及びその製造方法並びに電界電子放出型ディスプレイ装置
JPH08287819A (ja) 電界効果電子放出素子及びその製造方法
JP2001351512A (ja) 電界放出陰極の製造方法
JP3246137B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
JP3195547B2 (ja) 真空封止電界放出型電子源装置及びその製造方法
JPH0594762A (ja) 電界放出型電子源及びその製造方法
JP3033179B2 (ja) 電界放出型エミッタ及びその製造方法
JP3151837B2 (ja) 電界電子放出装置
JPH04206123A (ja) 電子放出素子およびその製造方法
JP3526462B2 (ja) 電界放出型陰極装置
JP3052845B2 (ja) 集束電極を有する電界放出カソードの製造方法
US6409565B1 (en) Reduced voltage field emission cathode and method for manufacturing same
JPH1050206A (ja) 電界放出素子の製造方法
JP2743794B2 (ja) 電界放出カソード及び電界放出カソードの製造方法
KR100278781B1 (ko) 전계방출이미터제조방법
JPH1167057A (ja) 微小冷陰極
JPH03295130A (ja) 電子放出素子
KR100569264B1 (ko) 전계방출 표시소자의 제조방법
JPH04284325A (ja) 電界放出型陰極装置
KR100186253B1 (ko) Locos에 의한 실리콘 fea 제조방법
JP3094464B2 (ja) 電界放出型マイクロカソードの製造方法
KR100278745B1 (ko) 가속전극을 갖는 전계방출 표시소자 및 그 제조방법
JP3598568B2 (ja) 冷電子放出素子及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807