JP3116398B2 - 平面型電子放出素子の製造方法及び平面型電子放出素子 - Google Patents
平面型電子放出素子の製造方法及び平面型電子放出素子Info
- Publication number
- JP3116398B2 JP3116398B2 JP7219891A JP7219891A JP3116398B2 JP 3116398 B2 JP3116398 B2 JP 3116398B2 JP 7219891 A JP7219891 A JP 7219891A JP 7219891 A JP7219891 A JP 7219891A JP 3116398 B2 JP3116398 B2 JP 3116398B2
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- emitting device
- flat
- type electron
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/12—Arrangements for controlling cross-section of ray or beam; Arrangements for correcting aberration of beam, e.g. due to lenses
Description
【産業上の利用分野】本発明は、フラットパネルディス
プレイに用いられる平面型電子放出素子の製造方法及び
平面型電子放出素子に関し、特に複数の尖頭形状のカソ
ードから電子を放出させる平面型電子放出素子及びその
製造方法に関する。
プレイに用いられる平面型電子放出素子の製造方法及び
平面型電子放出素子に関し、特に複数の尖頭形状のカソ
ードから電子を放出させる平面型電子放出素子及びその
製造方法に関する。
【従来の技術】テレビジョン受像機のＣＲＴに代わる画
像表示装置として、平面型の画像表示装置が提案されて
いる。この種の平面型の画像表示装置として、液晶表示
装置（ＬＣＤ）、エレクトロルミネセンス素子（ＥＬ
Ｄ）、プラズマ表示装置（ＰＤＰ）等が挙げられ、さら
に、電界放出型の画像表示装置が提案されている。ここ
で、電界放出型の画像表示装置について簡単に説明する
と、半導体製造プロセスを利用して基板上に形成された
直径１．０ミクロン以下のモリブデン等よりなる円錐状
のカソードをエミッション源とし、そのカソードの先端
側に、板状とされ各カソードに対応して孔が配されたゲ
ート電極が形成される。ゲート電極は、カソードの先端
と離間され、両者の間には高電圧が印加されて電界放出
が発生しカソードから電子ビームが引き出される。この
電子ビームをアノードの裏面に配された発光体（蛍光
体）に照射することで、所要の画面が表示される。この
ような電界放出型の画像表示装置については、例えば、
米国特許第３６６５２４１号明細書に記載されたものが
あり、特開平１−２９４３３６号公報等にカソードを基
板上に形成した電子放出素子の製造方法にるいての記載
がある。
像表示装置として、平面型の画像表示装置が提案されて
いる。この種の平面型の画像表示装置として、液晶表示
装置（ＬＣＤ）、エレクトロルミネセンス素子（ＥＬ
Ｄ）、プラズマ表示装置（ＰＤＰ）等が挙げられ、さら
に、電界放出型の画像表示装置が提案されている。ここ
で、電界放出型の画像表示装置について簡単に説明する
と、半導体製造プロセスを利用して基板上に形成された
直径１．０ミクロン以下のモリブデン等よりなる円錐状
のカソードをエミッション源とし、そのカソードの先端
側に、板状とされ各カソードに対応して孔が配されたゲ
ート電極が形成される。ゲート電極は、カソードの先端
と離間され、両者の間には高電圧が印加されて電界放出
が発生しカソードから電子ビームが引き出される。この
電子ビームをアノードの裏面に配された発光体（蛍光
体）に照射することで、所要の画面が表示される。この
ような電界放出型の画像表示装置については、例えば、
米国特許第３６６５２４１号明細書に記載されたものが
あり、特開平１−２９４３３６号公報等にカソードを基
板上に形成した電子放出素子の製造方法にるいての記載
がある。
【発明が解決しようとする課題】このような電界放出型
の画像表示装置に用いられる複数の尖頭形状のカソード
を配列させてなる電子放出素子を製造する場合、カソー
ドが基体上から脱落すると言う問題が発生する。すなわ
ち、従来の製造方法では、基体上に絶縁膜が形成され、
その絶縁膜上にゲート電極層が形成される。そして、カ
ソードを形成すべき領域のゲート電極層及び前記絶縁膜
が除去され、その開口部の底部では基体主面の一部が露
出する。次に、カソード形成用に斜め蒸着法が用いら
れ、ゲート電極層の開口部の側部にもカソード電極材料
が被着し、尖頭形状のカソードが得られる。ところが、
ゲート電極上の余分なカソード電極材料を剥離するため
に、超音波洗浄等を行った場合では、基体主面に蒸着し
たカソードが脱落し、電子ビームの放出が困難となる。
そこで、本発明は、上述の技術的な課題に鑑み、製造工
程中におけるカソードの脱落を防止して、歩留りの向上
を図ることができる平面型電子放出素子の製造方法及び
平面型電子放出素子を提供することを目的とする。
の画像表示装置に用いられる複数の尖頭形状のカソード
を配列させてなる電子放出素子を製造する場合、カソー
ドが基体上から脱落すると言う問題が発生する。すなわ
ち、従来の製造方法では、基体上に絶縁膜が形成され、
その絶縁膜上にゲート電極層が形成される。そして、カ
ソードを形成すべき領域のゲート電極層及び前記絶縁膜
が除去され、その開口部の底部では基体主面の一部が露
出する。次に、カソード形成用に斜め蒸着法が用いら
れ、ゲート電極層の開口部の側部にもカソード電極材料
が被着し、尖頭形状のカソードが得られる。ところが、
ゲート電極上の余分なカソード電極材料を剥離するため
に、超音波洗浄等を行った場合では、基体主面に蒸着し
たカソードが脱落し、電子ビームの放出が困難となる。
そこで、本発明は、上述の技術的な課題に鑑み、製造工
程中におけるカソードの脱落を防止して、歩留りの向上
を図ることができる平面型電子放出素子の製造方法及び
平面型電子放出素子を提供することを目的とする。
【課題を解決するための手段】上述の目的を達成するた
め、本発明は、基体主面上に複数の尖頭形状のカソード
を形成し、上記カソード近傍に開口部を有したゲート電
極を配してなる平面型電子放出素子の製造方法におい
て、上記基体主面に上記カソードを形成する前に、上記
基体主面に上記カソードの密着性を向上させるための金
属薄膜を形成するようにしたものである。また、本発明
は、基体主面上に複数の尖頭形状のカソードを形成し、
上記カソード近傍に開口部を有したゲート電極を配して
なる平面型電子放出素子において、上記カソードが、上
記基体主面に形成された密着性を向上させるための金属
薄膜を介して上記基体主面に形成されている。ここで、
金属薄膜は、クロムにより形成され、その厚さは、５０
０Å以下とされる。
め、本発明は、基体主面上に複数の尖頭形状のカソード
を形成し、上記カソード近傍に開口部を有したゲート電
極を配してなる平面型電子放出素子の製造方法におい
て、上記基体主面に上記カソードを形成する前に、上記
基体主面に上記カソードの密着性を向上させるための金
属薄膜を形成するようにしたものである。また、本発明
は、基体主面上に複数の尖頭形状のカソードを形成し、
上記カソード近傍に開口部を有したゲート電極を配して
なる平面型電子放出素子において、上記カソードが、上
記基体主面に形成された密着性を向上させるための金属
薄膜を介して上記基体主面に形成されている。ここで、
金属薄膜は、クロムにより形成され、その厚さは、５０
０Å以下とされる。
【作用】基体主面に上記カソードを形成する前に、基体
主面にカソード電極の密着性を向上させるための金属薄
膜が形成されることにより、基体主面とカソード間の密
着性が向上し、製造工程中のカソードの基体主面からの
脱落等が防止される。また、基体主面に形成されたカソ
ード電極の密着性を向上させるための金属薄膜を介して
カソード電極が形成されることにより、基体主面とカソ
ード間の密着性が向上される。
主面にカソード電極の密着性を向上させるための金属薄
膜が形成されることにより、基体主面とカソード間の密
着性が向上し、製造工程中のカソードの基体主面からの
脱落等が防止される。また、基体主面に形成されたカソ
ード電極の密着性を向上させるための金属薄膜を介して
カソード電極が形成されることにより、基体主面とカソ
ード間の密着性が向上される。
【実施例】本発明の好適な実施例を図面を参照しながら
説明する。まず、本発明に係る平面型電子放出素子を説
明すると、この平面型電子放出素子は、図１に示すよう
に、ガラス基板やシリコン基板上にシリコン酸化膜等を
被覆した基体１０上に、カソード１３に電圧を供給する
ための電圧供給層１１が形成される。この電圧供給層１
１上には、シリコン酸化膜１２が形成され、このシリコ
ン酸化膜１２には、カソード１３を形成すべき領域に開
口部１４が設けられる。シリコン酸化膜１２には、ゲー
ト電極層１５も形成され、このゲート電極１５も前記開
口部１４のパターンに整合して孔１７が形成されてい
る。カソード１３は、それぞれ円錐状の尖頭形状とさ
れ、モリブデンやタングステン等の材料より前記開口部
１４の内部に形成される。特に、本実施例では、カソー
ド１３の形成前に、電圧供給層１１の表面にクロム薄膜
１６が、カソード１３の基体１０主面への密着性を向上
させるための金属薄膜として形成されるため、カソード
１３の基体１０の主面からの脱落が抑制される。このカ
ソード１３は、基体１１の主面上に複数個２次元マトリ
クス状に配され、その高さはサブミクロンオーダー程度
のものとされる。カソード１３の密着性の向上のための
クロム薄膜１６は、およそ５００Å以下、好ましくは１
００〜３００Å程度の膜厚で形成される。このようなカ
ソード１３を複数配列させて形成した基体は、アノード
電極が対向して、カソード１３から発生する電子ビーム
によって、アノード電極側に形成された発光体層が発光
して画像が表示される。次に、本実施例の平面型電子放
出素子の製造方法について、その製造工程に従って図２
〜図８を参照しながら説明する。まず、基体２１上に層
間絶縁膜としてシリコン酸化膜２２が全面に形成され
る。基体２１には、その図示を省略しているが、その主
面にはカソード電圧供給層が形成される。シリコン酸化
膜２２の膜厚は、ゲート電極とカソードの先端間の距離
を決めるのに用いられる。このシリコン酸化膜２２上に
は、図２に示すように、ゲート電極層２３が全面に形成
される。このゲート電極層２３はモリブデンやタングス
テン等の金属材料からなる。ゲート電極層２３の形成
後、全面にパターニング用のレジスト層２４が塗布され
る。このレジスト層２４は、選択的に露光され、現像さ
れる。この現像されたレジスト層２４のレジストパター
ンは、カソードを形成すべき領域が主に開口したパター
ンとされ、その開口部２４ａの底部では、ゲート電極層
２３の表面が露出する。次に、そのパターン化されたレ
ジスト層２４をマスクとして、図４に示すように、エッ
チングが行われる。このエッチングによって、ゲート電
極層２３がレジスト層２４のパターンを反映して選択的
に除去され、さらにシリコン酸化膜２２もレジスト層２
４若しくはゲート電極２３のパターンを反映して選択的
に除去される。ゲート電極層２３及びシリコン酸化膜２
２が選択的に除去された結果、カソードを形成すべき領
域には開口部２５が形成される。この開口部２５の底部
２５ｂでは、基体主面が臨む。このパターニングに使用
されたレジスト層２４は剥離される。このような開口部
２５を基体２１の主面上に形成した後、全面にレジスト
層２７を塗布し、そのレジスト層２７を前記レジスト層
２４と同様のパターンに選択的に露光・現像して窓部２
７ａを形成する。この窓部２７ａの底部には開口部２５
が有り、その底部２５ｂには、基体１０の主面が臨む。
なお、レジスト層２４を剥離せずにおいてもよい。この
ようなレジスト層２７を形成した後、図５に示すよう
に、金属薄膜としてクロム薄膜２６を薄く開口部２５の
底部２５ｂに形成する。このクロム薄膜２６は、次に形
成するカソードの密着せいの向上させるための膜であ
り、例えばエレクトロンビーム蒸着や抵抗加熱蒸着によ
り基体主面上に堆積される。このクロム薄膜２６の膜厚
は、極めて薄いものとされ、例えば５００Å以下であ
り、より好ましくは１００〜３００Å程度の膜厚とされ
る。レジスト層２７上のクロム薄膜２６は、レジスト層
２７の剥離と共に除去され、開口部２５の底部２５ｂに
堆積されたクロム薄膜２６のみが残される。開口部２５
の底部に密着性向上のためのクロム薄膜２６を形成した
後、図６に示すように、斜め蒸着法により第１のカソー
ド電極材料層２８を基体全面に堆積させる。この斜め蒸
着法は、基体主面に垂直な回転軸を中心に所要の角度だ
け傾けた方向からの蒸着によって膜形成を行う技術であ
る。この第１のカソード電極材料層２８は、例えばモリ
ブデンかタングステンであり、ゲート電極層２３の上部
で斜めに堆積し、開口部２５上で断面逆テーパー状に形
成される。このゲート電極層２３上の堆積と同時に、開
口部２５の底部２５ｂにおいても第１のカソード電極材
料層２８の一部２８ａが堆積する。次に、図７に示すよ
うに、タングステン等の第２のカソード電極材料層２９
を全面に形成する。このとき、開口部２５上では、第１
のカソード電極材料層２８によって該開口部２５の径が
狭くされており、さらに第２のカソード電極材料層２９
が径内方向にも膜形成されながら積層されることによっ
て、第２のカソード電極材料層２９の開口部２５上の開
口２９ｄは狭くなる。その結果、第２のカソード電極材
料層２９の一部が開口部２５の底部２５ｂに堆積する
が、その堆積する領域は開口２９ｄのサイズに従って狭
くなり、最終的に円錐状の尖頭形状を持ったカソード３
０が底部２５ｂ上に得られることになる。次いで、図８
に示すように、リフトオフ法によって、ゲート電極層２
８上の第１のカソード電極材料層２８及び第２のカソー
ド電極材料層２９が除去される。リフトオフでは、通常
用いられる如きＤＭＦ（ジメチルホルムアミド）やアセ
トン等の高極性有機溶媒が使用され、超音波洗浄が行わ
れるが、カソード３０は基体２１の表面への密着性の向
上を図る金属薄膜であるクロム薄膜２６によって基体２
１の主面に密着されているため、カソード３０の脱落は
防止されることになる。以後、画像表示装置を製造する
場合には、真空空間を挟んでアノード電極と発光体層が
積層された前面パネルを対向させればよい。以上の工程
より製造される本実施例の平面型電子放出素子は、基体
主面に薄く形成された密着性の向上を図る金属薄膜によ
って、確実にカソードが基板主面に被着される。従っ
て、製造工程中におけるカソードの脱落が抑えられるこ
とになり、歩留りの向上を図ることができる。なお、本
実施例では、金属密着膜としてクロム薄膜を用いたが、
他の金属薄膜を用いることも可能である。また、開口部
２５の形成にウェットエッチング等を用いることも可能
であり、カソード電極材料やゲート電極材料も実施例の
ものに限定されず、他の同等の性質を有する材料を使用
しても良い。
説明する。まず、本発明に係る平面型電子放出素子を説
明すると、この平面型電子放出素子は、図１に示すよう
に、ガラス基板やシリコン基板上にシリコン酸化膜等を
被覆した基体１０上に、カソード１３に電圧を供給する
ための電圧供給層１１が形成される。この電圧供給層１
１上には、シリコン酸化膜１２が形成され、このシリコ
ン酸化膜１２には、カソード１３を形成すべき領域に開
口部１４が設けられる。シリコン酸化膜１２には、ゲー
ト電極層１５も形成され、このゲート電極１５も前記開
口部１４のパターンに整合して孔１７が形成されてい
る。カソード１３は、それぞれ円錐状の尖頭形状とさ
れ、モリブデンやタングステン等の材料より前記開口部
１４の内部に形成される。特に、本実施例では、カソー
ド１３の形成前に、電圧供給層１１の表面にクロム薄膜
１６が、カソード１３の基体１０主面への密着性を向上
させるための金属薄膜として形成されるため、カソード
１３の基体１０の主面からの脱落が抑制される。このカ
ソード１３は、基体１１の主面上に複数個２次元マトリ
クス状に配され、その高さはサブミクロンオーダー程度
のものとされる。カソード１３の密着性の向上のための
クロム薄膜１６は、およそ５００Å以下、好ましくは１
００〜３００Å程度の膜厚で形成される。このようなカ
ソード１３を複数配列させて形成した基体は、アノード
電極が対向して、カソード１３から発生する電子ビーム
によって、アノード電極側に形成された発光体層が発光
して画像が表示される。次に、本実施例の平面型電子放
出素子の製造方法について、その製造工程に従って図２
〜図８を参照しながら説明する。まず、基体２１上に層
間絶縁膜としてシリコン酸化膜２２が全面に形成され
る。基体２１には、その図示を省略しているが、その主
面にはカソード電圧供給層が形成される。シリコン酸化
膜２２の膜厚は、ゲート電極とカソードの先端間の距離
を決めるのに用いられる。このシリコン酸化膜２２上に
は、図２に示すように、ゲート電極層２３が全面に形成
される。このゲート電極層２３はモリブデンやタングス
テン等の金属材料からなる。ゲート電極層２３の形成
後、全面にパターニング用のレジスト層２４が塗布され
る。このレジスト層２４は、選択的に露光され、現像さ
れる。この現像されたレジスト層２４のレジストパター
ンは、カソードを形成すべき領域が主に開口したパター
ンとされ、その開口部２４ａの底部では、ゲート電極層
２３の表面が露出する。次に、そのパターン化されたレ
ジスト層２４をマスクとして、図４に示すように、エッ
チングが行われる。このエッチングによって、ゲート電
極層２３がレジスト層２４のパターンを反映して選択的
に除去され、さらにシリコン酸化膜２２もレジスト層２
４若しくはゲート電極２３のパターンを反映して選択的
に除去される。ゲート電極層２３及びシリコン酸化膜２
２が選択的に除去された結果、カソードを形成すべき領
域には開口部２５が形成される。この開口部２５の底部
２５ｂでは、基体主面が臨む。このパターニングに使用
されたレジスト層２４は剥離される。このような開口部
２５を基体２１の主面上に形成した後、全面にレジスト
層２７を塗布し、そのレジスト層２７を前記レジスト層
２４と同様のパターンに選択的に露光・現像して窓部２
７ａを形成する。この窓部２７ａの底部には開口部２５
が有り、その底部２５ｂには、基体１０の主面が臨む。
なお、レジスト層２４を剥離せずにおいてもよい。この
ようなレジスト層２７を形成した後、図５に示すよう
に、金属薄膜としてクロム薄膜２６を薄く開口部２５の
底部２５ｂに形成する。このクロム薄膜２６は、次に形
成するカソードの密着せいの向上させるための膜であ
り、例えばエレクトロンビーム蒸着や抵抗加熱蒸着によ
り基体主面上に堆積される。このクロム薄膜２６の膜厚
は、極めて薄いものとされ、例えば５００Å以下であ
り、より好ましくは１００〜３００Å程度の膜厚とされ
る。レジスト層２７上のクロム薄膜２６は、レジスト層
２７の剥離と共に除去され、開口部２５の底部２５ｂに
堆積されたクロム薄膜２６のみが残される。開口部２５
の底部に密着性向上のためのクロム薄膜２６を形成した
後、図６に示すように、斜め蒸着法により第１のカソー
ド電極材料層２８を基体全面に堆積させる。この斜め蒸
着法は、基体主面に垂直な回転軸を中心に所要の角度だ
け傾けた方向からの蒸着によって膜形成を行う技術であ
る。この第１のカソード電極材料層２８は、例えばモリ
ブデンかタングステンであり、ゲート電極層２３の上部
で斜めに堆積し、開口部２５上で断面逆テーパー状に形
成される。このゲート電極層２３上の堆積と同時に、開
口部２５の底部２５ｂにおいても第１のカソード電極材
料層２８の一部２８ａが堆積する。次に、図７に示すよ
うに、タングステン等の第２のカソード電極材料層２９
を全面に形成する。このとき、開口部２５上では、第１
のカソード電極材料層２８によって該開口部２５の径が
狭くされており、さらに第２のカソード電極材料層２９
が径内方向にも膜形成されながら積層されることによっ
て、第２のカソード電極材料層２９の開口部２５上の開
口２９ｄは狭くなる。その結果、第２のカソード電極材
料層２９の一部が開口部２５の底部２５ｂに堆積する
が、その堆積する領域は開口２９ｄのサイズに従って狭
くなり、最終的に円錐状の尖頭形状を持ったカソード３
０が底部２５ｂ上に得られることになる。次いで、図８
に示すように、リフトオフ法によって、ゲート電極層２
８上の第１のカソード電極材料層２８及び第２のカソー
ド電極材料層２９が除去される。リフトオフでは、通常
用いられる如きＤＭＦ（ジメチルホルムアミド）やアセ
トン等の高極性有機溶媒が使用され、超音波洗浄が行わ
れるが、カソード３０は基体２１の表面への密着性の向
上を図る金属薄膜であるクロム薄膜２６によって基体２
１の主面に密着されているため、カソード３０の脱落は
防止されることになる。以後、画像表示装置を製造する
場合には、真空空間を挟んでアノード電極と発光体層が
積層された前面パネルを対向させればよい。以上の工程
より製造される本実施例の平面型電子放出素子は、基体
主面に薄く形成された密着性の向上を図る金属薄膜によ
って、確実にカソードが基板主面に被着される。従っ
て、製造工程中におけるカソードの脱落が抑えられるこ
とになり、歩留りの向上を図ることができる。なお、本
実施例では、金属密着膜としてクロム薄膜を用いたが、
他の金属薄膜を用いることも可能である。また、開口部
２５の形成にウェットエッチング等を用いることも可能
であり、カソード電極材料やゲート電極材料も実施例の
ものに限定されず、他の同等の性質を有する材料を使用
しても良い。
【発明の効果】本発明は、上述のように、カソードが基
体主面への密着性の向上を図る金属薄膜を介して基体主
面に形成されているので、カソードの基体主面からの脱
落を確実に防止でき、信頼性が高く、生産性の向上を図
った平面型電子放出素子を提供することができる。
体主面への密着性の向上を図る金属薄膜を介して基体主
面に形成されているので、カソードの基体主面からの脱
落を確実に防止でき、信頼性が高く、生産性の向上を図
った平面型電子放出素子を提供することができる。
【図１】本発明に係る平面型電子放出素子の要部拡大断
面斜視図
面斜視図
【図２】本発明に係る平面型電子放出素子の製造方法の
一例におけるゲート電極層を形成する工程を示す断面図
である。
一例におけるゲート電極層を形成する工程を示す断面図
である。
【図３】本発明に係る平面型電子放出素子の製造方法の
一例におけるレジスト層のレジストパターンを形成する
工程を示す断面図である。
一例におけるレジスト層のレジストパターンを形成する
工程を示す断面図である。
【図４】本発明に係る平面型電子放出素子の製造方法の
一例における開口部の形成工程を示す断面図である。
一例における開口部の形成工程を示す断面図である。
【図５】本発明に係る平面型電子放出素子の製造方法の
一例におけるクロム薄膜の形成工程を示す断面図であ
る。
一例におけるクロム薄膜の形成工程を示す断面図であ
る。
【図６】本発明に係る平面型電子放出素子の製造方法の
一例における第１のカソード電極材料層の形成工程を示
す断面図である。
一例における第１のカソード電極材料層の形成工程を示
す断面図である。
【図７】本発明に係る平面型電子放出素子の製造方法の
一例における第２のカソード電極材料層の形成工程を示
す断面図である。
一例における第２のカソード電極材料層の形成工程を示
す断面図である。
【図８】本発明に係る平面型電子放出素子の製造方法の
一例におけるリフトオフ工程を示す断面図である。
一例におけるリフトオフ工程を示す断面図である。
２１ 基体、 ２２ シリコン酸化膜、 ２３ ゲート
電極層、 ２４ レジスト層、 ２５ 開口部、 ２５
ｂ 開口部の底部、 ２６ クロム薄膜、 ２８ 第１
のカソード電極材料層、 ２９ 第２のカソード電極材
料層、 ３０カソード
電極層、 ２４ レジスト層、 ２５ 開口部、 ２５
ｂ 開口部の底部、 ２６ クロム薄膜、 ２８ 第１
のカソード電極材料層、 ２９ 第２のカソード電極材
料層、 ３０カソード
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01J 9/02 H01J 1/304
Claims (4)
- 【請求項１】 基体主面上に複数の尖頭形状のカソード
を形成し、前記カソード近傍に開口部を有したゲート電
極を配してなる平面型電子放出素子の製造方法におい
て、 上記基体主面に上記カソードを形成する前に、上記基体
主面に上記カソードの密着性を向上させるための金属薄
膜を形成することを特徴とする平面型電子放出素子の製
造方法。 - 【請求項２】 基体主面上に複数の尖頭形状のカソード
を形成し、上記カソード近傍に開口部を有したゲート電
極を配してなる平面型電子放出素子において、 上記カソードは、上記基体主面に形成された密着性を向
上させるための金属薄膜を介して上記基体主面に形成さ
れていることを特徴とする平面型電子放出素子。 - 【請求項３】 上記金属薄膜がクロムであることを特徴
とする請求項２記載の平面型電子放出素子。 - 【請求項４】 上記金属薄膜の厚さが５００Å以下であ
ることを特徴とする請求項２又は請求項３記載の平面型
電子放出素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219891A JP3116398B2 (ja) | 1991-03-13 | 1991-03-13 | 平面型電子放出素子の製造方法及び平面型電子放出素子 |
| KR1019920003981A KR100259333B1 (ko) | 1991-03-13 | 1992-03-11 | 평면형 전자방출 소자의 제조방법 |
| US07/852,000 US5219310A (en) | 1991-03-13 | 1992-03-13 | Method for producing planar electron radiating device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219891A JP3116398B2 (ja) | 1991-03-13 | 1991-03-13 | 平面型電子放出素子の製造方法及び平面型電子放出素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04284327A JPH04284327A (ja) | 1992-10-08 |
| JP3116398B2 true JP3116398B2 (ja) | 2000-12-11 |
Family
ID=13482296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7219891A Expired - Lifetime JP3116398B2 (ja) | 1991-03-13 | 1991-03-13 | 平面型電子放出素子の製造方法及び平面型電子放出素子 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5219310A (ja) |
| JP (1) | JP3116398B2 (ja) |
| KR (1) | KR100259333B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5430300A (en) * | 1991-07-18 | 1995-07-04 | The Texas A&M University System | Oxidized porous silicon field emission devices |
| US5396150A (en) * | 1993-07-01 | 1995-03-07 | Industrial Technology Research Institute | Single tip redundancy method and resulting flat panel display |
| US5543680A (en) * | 1993-10-20 | 1996-08-06 | Nec Corporation | Field emission type cathode structure for cathode-ray tube |
| US5831387A (en) | 1994-05-20 | 1998-11-03 | Canon Kabushiki Kaisha | Image forming apparatus and a method for manufacturing the same |
| JP3267464B2 (ja) * | 1994-05-20 | 2002-03-18 | キヤノン株式会社 | 画像形成装置 |
| EP0700752B1 (en) * | 1994-09-06 | 1998-08-19 | Koninklijke Philips Electronics N.V. | Method of patterning a coating on a substrate |
| US6417605B1 (en) | 1994-09-16 | 2002-07-09 | Micron Technology, Inc. | Method of preventing junction leakage in field emission devices |
| TW289864B (ja) | 1994-09-16 | 1996-11-01 | Micron Display Tech Inc | |
| FR2725558B1 (fr) * | 1994-10-10 | 1996-10-31 | Commissariat Energie Atomique | Procede de formation de trous dans une couche de resine photosensible application a la fabrication de sources d'electrons a cathodes emissives a micropointes et d'ecrans plats de visualisation |
| KR100322696B1 (ko) * | 1995-03-29 | 2002-06-20 | 김순택 | 전계효과전자방출용마이크로-팁및그제조방법 |
| US5632664A (en) * | 1995-09-28 | 1997-05-27 | Texas Instruments Incorporated | Field emission device cathode and method of fabrication |
| JP3060928B2 (ja) * | 1995-12-13 | 2000-07-10 | 双葉電子工業株式会社 | 電界放出カソードとその製造方法 |
| DE69621017T2 (de) * | 1996-10-04 | 2002-10-31 | St Microelectronics Srl | Herstellungsverfahren einer flachen Feldemissionsanzeige und nach diesem Verfahren hergestellte Anzeige |
| JP4036507B2 (ja) * | 1997-02-12 | 2008-01-23 | 大日本印刷株式会社 | プラズマディスプレイパネルの蛍光面形成方法 |
| US5893787A (en) * | 1997-03-03 | 1999-04-13 | Chartered Semiconductor Manufacturing, Ltd. | Application of fast etching glass for FED manufacturing |
| US6045678A (en) * | 1997-05-01 | 2000-04-04 | The Regents Of The University Of California | Formation of nanofilament field emission devices |
| US6193870B1 (en) * | 1997-05-01 | 2001-02-27 | The Regents Of The University Of California | Use of a hard mask for formation of gate and dielectric via nanofilament field emission devices |
| US6201342B1 (en) * | 1997-06-30 | 2001-03-13 | The United States Of America As Represented By The Secretary Of The Navy | Automatically sharp field emission cathodes |
| US6039621A (en) * | 1997-07-07 | 2000-03-21 | Candescent Technologies Corporation | Gate electrode formation method |
| US6095883A (en) * | 1997-07-07 | 2000-08-01 | Candlescent Technologies Corporation | Spatially uniform deposition of polymer particles during gate electrode formation |
| KR100587262B1 (ko) * | 1999-03-24 | 2006-06-08 | 엘지전자 주식회사 | 플라즈마 표시장치의 전극 제조방법 |
| KR200324502Y1 (ko) * | 2003-02-19 | 2003-08-25 | 권태우 | 통풍 깔때기 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3789471A (en) * | 1970-02-06 | 1974-02-05 | Stanford Research Inst | Field emission cathode structures, devices utilizing such structures, and methods of producing such structures |
| JPS5325632B2 (ja) * | 1973-03-22 | 1978-07-27 | ||
| JPS5394760A (en) * | 1977-01-31 | 1978-08-19 | Hitachi Ltd | Manufacture of electron tube chthode |
| JPH02223141A (ja) * | 1989-02-23 | 1990-09-05 | Matsushita Electric Ind Co Ltd | 画像表示装置およびその製造法 |
-
1991
- 1991-03-13 JP JP7219891A patent/JP3116398B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-11 KR KR1019920003981A patent/KR100259333B1/ko not_active IP Right Cessation
- 1992-03-13 US US07/852,000 patent/US5219310A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR920018798A (ko) | 1992-10-22 |
| KR100259333B1 (ko) | 2000-06-15 |
| US5219310A (en) | 1993-06-15 |
| JPH04284327A (ja) | 1992-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3116398B2 (ja) | 平面型電子放出素子の製造方法及び平面型電子放出素子 | |
| US6225732B1 (en) | Dual-layer metal for flat panel display | |
| US6975075B2 (en) | Field emission display | |
| JP2003520386A (ja) | 電子放出デバイスに適したパターン形成された抵抗体およびその製造方法 | |
| US6803708B2 (en) | Barrier metal layer for a carbon nanotube flat panel display | |
| KR100343222B1 (ko) | 전계방출표시소자의제조방법 | |
| JPH08115654A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| US5719466A (en) | Field emission display provided with repair capability of defects | |
| JP3409468B2 (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| JPH0997559A (ja) | 電界放射装置の金属被覆の製造方法 | |
| US5693235A (en) | Methods for manufacturing cold cathode arrays | |
| US5838103A (en) | Field emission display with increased emission efficiency and tip-adhesion | |
| JPH07122179A (ja) | 電界放出カソード及び電界放出カソードの製造方法 | |
| US6045426A (en) | Method to manufacture field emission array with self-aligned focus structure | |
| JPH0896704A (ja) | 粒子放出装置、電界放出型装置及びこれらの製造方法 | |
| US5911614A (en) | Field emission device and method for manufacturing same | |
| US5650689A (en) | Vacuum airtight device having NbN electrode structure incorporated therein | |
| JP2001351512A (ja) | 電界放出陰極の製造方法 | |
| JP2852356B2 (ja) | フィールドエミッタの表面改質方法 | |
| JPH05266832A (ja) | 表示素子 | |
| JPH08321251A (ja) | チタン・タングステンおよびアルミニウムを含む電界放射装置の金属被覆 | |
| US6749476B2 (en) | Field emission display cathode (FED) plate with an internal via and the fabrication method for the cathode plate | |
| JPH07282718A (ja) | フィールドエミッション素子を用いた表示装置 | |
| CN100521055C (zh) | 电子发射装置及其制造方法 | |
| JP2856672B2 (ja) | 電界電子放出素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091006 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 11 |