JP3267464B2 - 画像形成装置 - Google Patents

画像形成装置

Info

Publication number
JP3267464B2
JP3267464B2 JP11580395A JP11580395A JP3267464B2 JP 3267464 B2 JP3267464 B2 JP 3267464B2 JP 11580395 A JP11580395 A JP 11580395A JP 11580395 A JP11580395 A JP 11580395A JP 3267464 B2 JP3267464 B2 JP 3267464B2
Authority
JP
Japan
Prior art keywords
wiring
substrate
electron
insulating layer
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11580395A
Other languages
English (en)
Other versions
JPH0845448A (ja
Inventor
哲也 金子
美樹 田村
芳浩 柳沢
光利 長谷川
和宏 三道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11580395A priority Critical patent/JP3267464B2/ja
Priority to AT95303357T priority patent/ATE232332T1/de
Priority to DE69529547T priority patent/DE69529547T2/de
Priority to CN95106360A priority patent/CN1081802C/zh
Priority to EP95303357A priority patent/EP0683501B1/en
Priority to KR1019950013021A priority patent/KR100209045B1/ko
Priority to US08/578,959 priority patent/US5831387A/en
Publication of JPH0845448A publication Critical patent/JPH0845448A/ja
Priority to US08/988,539 priority patent/US6087770A/en
Priority to US09/174,003 priority patent/US6137218A/en
Priority to US09/573,553 priority patent/US6283813B1/en
Application granted granted Critical
Publication of JP3267464B2 publication Critical patent/JP3267464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • H01J1/316Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/92Means forming part of the tube for the purpose of providing electrical connection to it
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • H01J9/027Manufacture of electrodes or electrode systems of cold cathodes of thin film cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、大面積の表示画面を有
する画像形成装置に関する。より詳しくは、実質的に減
圧された所謂真空容器内に電気配線を備えた回路基板を
配して構成される画像形成装置に関する。
【0002】
【従来の技術】近年、大きく重いブラウン管に代る画像
形成装置として、軽く、薄型のいわゆるフラットディス
プレイが注目されている。フラットディスプレイとして
は、液晶表示装置(Liquid Crystal Display)が盛んに
研究開発されているが、液晶表示装置には画像が暗い、
視野角が狭いといった課題が依然として残っている。液
晶表示装置に代るものとして自発光型のディスプレイ、
すなわちプラズマディスプレイパネル(PDP)、蛍光
表示管(VFD)、マルチ電子源フラットディスプレイ
パネルなどがある。
【0003】自発光のフラットディスプレイは、液晶表
示装置に比べて明るい画像が得られるとともに視野角も
広い。しかしながら、これらの自発光型フラットディス
プレイにあっては、実質的に減圧された所謂真空容器内
に、機能素子、電気配線を備えた基板を配して構成され
るため、フラットディスプレイに安定した性能を長期に
わたって持たせるためには、それ相応の工夫が必要とさ
れる。一方、一般に配線を有する電子回路を製造する際
には、基板などの被加工物に薄膜を成膜し、それをパタ
ーン加工することが行われる。例えば、基板上にAl材
を成膜した後、ホトリソ、エッチングによって配線パタ
ーンを形成する等の手法が行われる。
【0004】しかしながら、ホトリソやエッチングの工
程は、繁雑であることから、これらの工程を用いない配
線パターンの形成方法として特開平3−142894号
公報に開示されたものがある。当該公報に開示された方
法は、印刷により、有機金属インクを基板上に直接印刷
してパターンを形成し、そのパターン上に電解金属メッ
キ法により金属をメッキして、その金属の膜厚を0.5
〜3μmとするというものである。当該公報に開示され
た方法によれば、ファインパターンの密着力が増すとと
もに、ファインパターンのシート抵抗は低くなるとされ
ている。しかしながら、当該公報には、プリンターヘッ
ド、イメージセンサ、ハイブリッドICへの適用につい
て言及がなされているものの、上述した真空容器内に、
機能素子、電気配線を備えた基板を配して構成される自
発光型のフラットディスプレイへの適用については何ら
言及されていない。
【0005】ここで自発光型のフラットディスプレイに
戻るが、自発光型のフラットディスプレイとして、マル
チ電子源を用いて蛍光灯を発光させる平面型画像形成装
置について説明する。
【0006】従来、簡単な構造で電子の放出が得られる
素子として、エリンソンの報告(M.I. Elinson, Radio
Eng. Electron Phys., 10(1965))に記載の表面伝導型
電子放出素子(surface conductive emitter)が知られ
ている。これは基板上に形成された小面積の薄膜に、膜
面に平行に電流を流すことによって電子放出が生ずる現
象を利用するものである。
【0007】この表面伝導型電子放出素子としては、前
記のエリンソンの報告に記載のSnO2薄膜を用いたも
の、Au薄膜によるもの(G. Dittmer, Thin Solid Fil
ms, 9, 317(1972))、In23/SnO2薄膜によるも
の(M. Hartwell and C. G. Fonstad, IEEE Trans. ED
Conf., 519(1975))、カーボン薄膜によるもの(荒木
ら,真空,第26巻,第1号,22頁(1983))な
どが報告されている。
【0008】これらの表面伝導型電子放出素子の典型的
な素子構成として前述のハートウェル(Hartwell)の素
子の構成を図15に示す。同図において、101は絶縁
性基板、102は電子放出部形成用薄膜で、スパッタで
形成されたH型形状金属酸化薄膜等からなり、後述のフ
ォーミングと呼ばれる通電処理により電子放出部103
が形成されている。
【0009】従来、これらの表面伝導型電子放出素子に
おいては、電子放出を行なう前に電子放出部形成用薄膜
102を予めフォーミングと呼ばれる通電処理を行なう
ことによって電子放出部103を形成するのが一般的で
あった。すなわち、フォーミングとは電子放出部形成用
薄膜102の両端に電圧を印加通電し、電子放出部形成
用薄膜を局所的に破壊、変形もしくは変質せしめ、電気
的に高抵抗な状態にした電子放出部103を形成するこ
とである。なお、電子放出部103は電子放出部形成用
薄膜102の一部に亀裂が発生し、その亀裂付近から電
子放出が行なわれる。
【0010】また、米国特許5066883号には、素
子電極間に電子を放出せしめる微粒子を分散配置した新
規な表面伝導型電子放出素子が開示されている。この電
子放出素子は、上記の従来の表面伝導型電子放出素子に
対し、電子放出位置を精密に制御でき、より高精密に電
子放出素子を配列することができる。その表面伝導型電
子放出素子の典型的な素子構成を図16に示す。本図に
おいて、201は絶縁性基板、202および203は電
気的接続を得るための素子電極、204は分散配置され
た微粒子電子放出材料からなる薄膜である。
【0011】この表面伝導型電子放出素子において、前
記の一対の電極202、203の電極間隔は、0.01
ミクロン〜100ミクロン、薄膜204の電子放出部2
05のシート抵抗は1×103Ω/□〜1×109Ω/□
が適当である。
【0012】以上説明した表面伝導型電子放出素子をフ
ラットディスプレイとして用いる際には、電子ビームを
飛翔させるため、真空容器内に配置する必要がある。真
空容器内の本素子のほぼ垂直上にフェースプレートを設
けて電子放出装置とし、電極間に電圧を印加して、電子
放出部から得られた電子線を蛍光体に照射することによ
って蛍光体を発光させ、平面型表示装置として用いるこ
とができる。
【0013】
【発明が解決しようとする課題】しかしながら、以上説
明したような平面型表示装置の画面を大面積化しようと
すると、以下のような問題点が生じる。すなわち、上述
の表面伝導型電子放出素子の製造に際しては被加工物に
機能性薄膜を成膜し、それをパターン加工することが行
なわれるが、例えば40cm角以上の大形基板上に微細
なパターンをホトリソ技術によって製造する場合、大型
露光装置を含む大型製造装置が必要となり、莫大な費用
が必要となる。
【0014】また、シリコン半導体用の露光装置とは異
なり、大面積基板対応露光装置では、光学的限界や、1
基板当たりの処理時間短縮のため、パターン加工寸法を
4ミクロン以下とすることが困難であり、より高精細な
パターンを必要とする表示用デバイスの製作が困難とな
る。
【0015】さらに、1メートル角程度の大面積基板で
は、製造装置自体の大型化が困難であり、また露光装置
等の大型装置が実現できたとしても、1基板当たりの処
理時間が長くなり、製造コストが莫大となる。
【0016】一方、電子回路の加工の際には、スクリー
ン印刷法、導電性ペーストや絶縁性ペーストを直接パタ
ーン印刷した後、焼成して電極配線パターンや絶縁層を
形成するという方法も考えられる。印刷法によるパター
ニングは比較的大面積基板に対応可能であり、1基板当
たりの処理時間もホトリソ技術に比べて短い。
【0017】しかしながら、レジストインキや導電性ペ
ースト、絶縁性ペーストの流動性、印刷版からの抜け
性、転写性および版圧力等に起因して、印刷パターンが
変形しやすいため、優れたパターンの寸法精度を維持す
るためには、パラメータの精密な制御と熟練が要求され
る。
【0018】配線を印刷によって形成した場合、得られ
る配線は比較的緻密性に劣るものであり、表面を拡大し
て観察すると表面は比較的粗な状態をなしている。その
ような緻密性に劣る配線の上述の自発光型フラットディ
スプレイへの適用を考えると、配線を備えた回路基板は
真空容器内に配されるものであることから、緻密性に劣
る配線へのガスの吸着およびそこからのガスの放出、そ
のガス放出による真空度の変化、さらにはディスプレイ
性能の劣化が懸念される。
【0019】また、平面型画像形成装置の表示画面を大
面積化する場合、画面内に配置される駆動配線の長さが
長くなり、電圧印加した配線電極端と反対の配線電極端
との間では配線の長さに応じて配線抵抗が大きくなる。
【0020】配線抵抗の増大によっては、次の問題も生
ずる。
【0021】すなわち、 1)印加した電圧に対する電圧降下が生じ、配線両端の
接続素子間で与えられる電圧が異なるため、表示輝度の
差が生じて画像のムラが生じやすくなる。
【0022】2)印加した素子駆動信号の時間的遅延が
生じ、配線両端の接続素子間で与えられる駆動信号の時
間的ズレが発生する。これにより、大面積動画像表示を
行なう際、画面1フレーム当たりに表示する時間が長く
なり、目視上スムーズさに欠ける不自然な動画像とな
る。
【0023】従って、配線抵抗の低抵抗化についても考
慮する必要がある。
【0024】本発明は、上述した技術的課題を解決した
画像形成装置を提供することを目的とする。
【0025】本発明の別の目的は、緻密性に劣る印刷配
線からのガスの放出を抑制することで、ディスプレイ性
能の劣化を抑えた画像形成装置を提供することにある。
【0026】本発明のさらに別の目的は、配線抵抗の低
下を図った画像形成装置を提供することにある。
【0027】
【課題を解決するための手段】本発明の画像形成装置
は、以下に述べる構成のものである。
【0028】すなわち本発明の画像形成装置は、電子放
出素子と該電子放出素子に接続された電気配線とを備え
た第1の基板と、画像が形成される領域を備えた第2の
基板とが対向して配されていて、前記第1の基板と第2
の基板との間の空間を減圧状態として前記領域に画像を
形成する画像形成装置において、前記第1の基板は、絶
縁性基板上に形成された印刷法によって形成された下配
線;絶縁層を介して該下配線と直交する方向に印刷法に
よって形成され、該絶縁層によって該下配線と絶縁され
ている上配線;および相互に対向して形成された2つの
電極からなる素子電極と電子放出材料を含む薄膜からな
る電子放出素子を有し、(a)素子電極の対向する2つ
の電極のうちの一方が下配線に、他方が基板上に断続的
に形成された接続線に接続され、(b)絶縁層が下配線
と直交する方向に形成されており、しかも該絶縁層の幅
は、下配線との交差部の方が接続線との交差部より大き
くなっており、(c)上配線は該絶縁層上に、下配線と
直交する方向に、下配線との交差部の絶縁層幅より小さ
い幅で形成されていて下配線と絶縁されており、(d)
上配線上には、上配線の幅より大きく下配線との交差部
の絶縁層幅より小さい幅でメッキ法で形成されたメッキ
配線が積層されていて、上配線が該メッキ配線を介して
前記接続線と電気的に接続されていることを特徴とする
ものである。
【0029】本発明の画像形成装置、以下に述べる構
成の製造方法によって製造することができる。
【0030】すなわち本発明の画像形成装置の製造方法
は、機能素子と該機能素子に接続された電気配線とを備
えた第1の基板と、画像が形成される領域を備えた第2
の基板とが対向して配されていて、前記第1の基板と第
2の基板との間の空間を減圧状態として前記領域に画像
を形成する画像形成装置の製造方法において、印刷パタ
ーンを印刷法を用いて形成した後、該印刷パターン上
に、メッキ法を用いて導電性材料を積層して前記電気配
線を形成することを特徴とするものである。
【0031】本発明の画像形成装置によれば、上述した
解決すべき技術的課題が解決され、上述した目的が達成
される。
【0032】本発明の画像形成装置によれば、緻密性に
劣る配線へのガスの吸着およびそこからのガスの放出を
ゼロもしくは極めて低い値に抑制することができる。そ
れにより、画像形成装置を構成する真空容器内の真空度
の変化を極めて低く抑制できる。これに加えて、配線抵
抗が低い値となることから、長期にわたって優れた表示
画像を安定して形成することができる。
【0033】上述の画像形成装置の製造方法によれば、
大きな表示画面を有する画像形成装置を、安定してしか
も低コストで製造することができる。
【0034】
【0035】本発明は、真空装置を用いて構成される自
発光型のディスプレイに適用されるものである。真空容
器を用いた自発光型ディスプレイとしてマルチ電子源を
用いて蛍光体を発光させ、画像を形成する画像形成装置
を例に挙げて以下に本発明を説明する。
【0036】図4を参照しながら、本発明による画像形
成装置の1例について説明する。図4は画像形成装置の
模式的斜視図である。図4において、330は機能素子
としての電子放出素子であり、その電子放出素子330
は、電気配線341および342に接続された状態で基
板331(以下、「リアプレート(rear plate)」とも
称する)上に形成されている。336は基板331に対
向して配された画像が形成される領域を備えた基板(以
下、「フェースプレート(face plate)」とも称する)
であり、基板331と基板336の間の空間は、支持枠
332を伴って減圧状態(実質的な真空状態)とされ、
その状態で基板336上に画像が形成される。338は
外囲器である。
【0037】基板336はガラス基板333の内面に蛍
光膜334とメタルバック335を形成して構成されて
いる。電子放出素子330より放出された電子は、高電
位が印加されたメタルバック335に向かって飛翔し、
蛍光膜334に衝突することで蛍光が発生して画像が形
成される。すなわち、図4に示した例においては、端子
Dox1ないしDoxm、Doy1ないしDoynを通じ、電子
放出素子330に電圧を印加することによって電子放出
させ、高圧端子Hvを通じ、メタルバック335あるい
は透明電極(不図示)に数kV以上の高圧を印加して電
子ビームを加速し、蛍光膜334に衝突させ、発光させ
ることで画像を表示する。基板331と基板336の間
の空間は、10-5Torr〜10-8Torr程度の真空
度に保たれる。
【0038】本発明において特徴的な点は、機能素子3
30に接続された電気配線を印刷法によって形成された
印刷パターン上に、メッキ法によって導電性材料を積層
して構成したことである。この点をわかりやすくするた
め、図3を用いて説明する。図3は、表面伝導型電子放
出素子を用いた画像形成装置の1例を示す模式図であ
る。本図において、81は絶縁体からなる基板、82お
よび83は電気的接続を得るための素子電極、84は分
散配置された微粒子電子放出材からなる薄膜である。
【0039】この表面伝導型電子放出素子において、前
記1対の電極82および83の電極間隔は数ミクロン〜
数百ミクロン、膜厚は数百Å〜数μm、また薄膜84の
膜厚は数十Å〜数千Åであることが好ましく、適宜設定
する。
【0040】85および86は素子電極82および83
とそれぞれ接続する印刷配線であり、その膜厚は通常印
刷ペーストインクの焼成によって得られる厚さでよく、
一般的には1μm〜100μmの範囲、好ましくは2μ
m〜80μmの範囲とされるものである。
【0041】87および88はそれぞれ印刷配線85お
よび86上に形成されたメッキ配線であり、大面積にわ
たって配線を敷設した場合の印加駆動電圧の電圧降下や
信号遅延に関わる配線抵抗をより小さくするために、そ
の配線厚みが選択される。一般的には、応力を考慮して
厚みは、1μm〜100μmの範囲とされ、そのメッキ
配線の厚さを約10ミクロン以上とした場合に、薄膜お
よび印刷配線と比較して、実質的な抵抗低下の効果が顕
著となることから、望ましくは10μm〜100μmの
範囲とするのがよい。
【0042】フェースプレートは、ガラス基板89上に
蛍光体90、メタルバック91を積層して構成されてい
る。93はグリッド電極であり、これは電子流を制御す
る役目を担うが、必要に応じて設けられるものである。
92は電子放出部である。
【0043】以下、上記の画像形成装置の製造方法の1
例を図1および図2を用いて説明する。図1は電子放出
素子基板(第1の基板)に関するもので、図2はフェー
スプレート基板(第2の基板)に関するものである。
【0044】図1において、良く洗浄した基板81上に
スクリーン印刷法によって誘電性ペーストインキを印刷
し、焼成することによって配線85および86を形成す
る(図1(a))。
【0045】次に、フォトリソグラフィーによって配線
85および86の間に素子電極間隔となるギャップレジ
スト94を形成し、素子電極材である導電体を真空堆積
法で成膜した後、ギャップレジスト94を剥離し、不要
な導電体をリフトオフすることによって素子電極82お
よび83を形成する。この際、素子電極82および83
は、それぞれ配線85および86上に積層され、電気的
接続を得ている(図1(b)および(c))。
【0046】さらに、電極間隔に電子放出材料からなる
薄膜84をリバースエッチング法によって形成する。電
子放出材料の成膜は、有機金属溶液の塗布焼成や真空蒸
着法、スパッタ法、化学的気相堆積法、電子放出材料か
ら成る超微粒子の分散塗布焼成等によって行なわれる
(図1(d))。
【0047】次に、配線85および86上に開口を有し
電子放出素子部を被覆するようにメッキレジスト95を
パターニングする。これをメッキ浴に浸漬して配線85
および86上にメッキ配線87および88を成膜する
(図1(e))。メッキ法は電解メッキ、無電解メッキ
のどちらでもよく、また併用も可能である。
【0048】メッキ終了後、メッキレジスト95を剥離
することによって電子放出素子基板を得る(図1
(f))。本発明において、メッキ法により形成される
導電性材料としては、銅を主成分として含む金属、ニッ
ケルを主成分として含む金属、クロムを主成分として含
み金属、金を主成分として含む金属、銀を主成分として
含む金属等の中から選択することができるが、電気伝導
度およびコストを考慮すると、銅を含む金属を用いるこ
とが望ましい。
【0049】ここで、基板81としては、石英ガラス、
ナトリウム等の不純物含有量を減少させたガラス、青板
ガラス、青板ガラスにスパッタ法等により形成したSi
2を積層したガラス基板等およびアルミナ等のセラミ
ックス等が挙げられる。
【0050】対向する素子電極82および83の材料と
しては、導電性を有するものであればどのようなもので
あっても構わないが、例えば、Ni、Cr、Au、M
o、W、Pt、Ti、Al、Cu、Pd等の金属または
合金、ならびにPd、Ag、Au、RuO2、Pd−A
g等の金属または金属酸化物とガラス等から構成される
印刷導体、In23−SnO2等の透明導電体およびポ
リシリコン等の半導体材料等が挙げられる。
【0051】電子放出部を含む薄膜84を構成する材料
としては、Pd、Pt、Ru、Ag、Au、Ti、I
n、Cu、Cr、Fe、Zn、Sn、Ta、W、Pb等
の金属、PdO、SnO2、In23、PbO、Sb2
3等の酸化物、HfB2、ZrB 2、LaB6、CeB6
YB4、GdB4等の硼化物、TiC、ZrC、HfC、
TaC、SiC、WC等の炭化物、TiN、ZrN、H
fN等の窒化物、Si、Ge等の半導体、カーボン、A
gMg、NiCu、PbSn等を挙げることができる。
【0052】図2(a)〜(e)は、フェースプレート
の作製方法を示したものである。
【0053】まず、良く洗浄したガラス基板89上に蛍
光体にPVA(ポリビニルアルコール)等の樹脂とこれ
を感光化させる感光剤を加えた蛍光体スラリー96をベ
タ状に塗布し乾燥する。塗布法は、スピンナー、ディッ
ピング、スプレーコート、ロールコート、スクリーン印
刷、オフセット印刷等の方法が用いられる(図2
(a))。
【0054】次に、塗工された蛍光体スラリーに不図示
のホトマスクを用いて必要部分にのみ光を照射露光した
後、現像して不要部分の蛍光体スラリーを取り除き、焼
成する。これにより、感光性樹脂は酸化焼失し、パター
ニングされた蛍光体90が形成される(図2(b))。
【0055】表示装置をカラー化するために、赤
(R)、緑(G)、青(B)の3原色カラー蛍光体が必
要な場合は、上記図2(a)および(b)を各色につい
て繰り返して、ガラス基板89上に蛍光体を塗り分ける
ようにパターニングする。
【0056】ここで、蛍光体90を溶液中の水に浸漬
し、水面にクリアラッカー等の樹脂薄膜を展開する。次
に、溶液中の水を抜き取り、展開した樹脂薄膜97を蛍
光体90上に展開配置した後、乾燥を行なう。この工程
をフィルミングと呼ぶ(図2(c))。
【0057】フィルミングが施された蛍光体の上へ、真
空堆積法によってAl等の金属薄膜を数百Åの厚さで成
膜し、メタルバック91とする(図2(d))。
【0058】次に、樹脂薄膜97を焼失させ、フェース
プレート上から取り除く。その際、メタルバック91は
平坦化されて、切断のない連続した膜として蛍光体90
の上に配置される(図2(e))。
【0059】本実施態様において、電子放出素子、蛍光
体をマルチに配列させた場合、その大きさは、画像表示
装置として必要とされる画素数と画面の大きさによって
決定される。例えば、画面長さ40cmに対し、560
本の解像力を持たせようとすると、1画素当たり約72
0ミクロンピッチとなる。さらに、これをカラー化する
には、1絵素をR、G、Bの3原色分割する必要があ
り、単純に3分割すれば、ピッチは240ミクロンとな
る。
【0060】この場合、電子放出部と対応する蛍光体の
位置は1対1となるように配置することができる。本実
施態様では、電子放出部はホトリソグラフィーによって
得た素子電極によって精密に基板81上に配置される。
また、電子放出部に対応する蛍光体90も、やはりホト
リソグラフィーによって精密にガラス基板89上に配置
される。
【0061】一般にホトリソグラフィーによるパターニ
ングの位置精度は非常に高い。マスク露光装置の仕様に
よって精度は変化するものの、40cm角内でパターン
位置精度は4ミクロン以内の位置精度誤差内に設定する
ことができる。もしこの位置誤差が大きい場合、例えば
画素ピッチ約240μmに対して40μmのズレが発生
すると画素ピッチに対して約6分の1の寸法範囲で電子
放出部から放出した電子が隣接した蛍光体に照射され、
蛍光輝点のクロストークが発生することになる。
【0062】ここで、本実施態様では、大面積化に比較
的対応可能なスクリーン印刷による配線パターニングを
実施している。スクリーン印刷は一般に印刷版であるス
クリーンメッシュマスクをスキージと呼ばれるゴムヘラ
でペーストインキとともに押圧摺動するために印刷版の
位置に対してパターニングされたペーストインキの位置
はズレるのが一般的である。印刷条件によって異なるも
のの印刷面積40cm角に対して部分的に40ミクロン
程度の位置誤差が生じることが多い。しかし、本実施態
様においては、そのスクリーン印刷によるパターン位置
誤差は、電子放出部と蛍光体中心の位置ズレによるクロ
ストークと直接関係しない。すなわち、スクリーン印刷
によってパターニングされた配線の位置誤差は、電子放
出部が正確な位置にホトリソグラフィーで形成され、か
つ素子電極が配線と接続していれば、輝点のクロストー
クには直接的に関与しないことになる。従って、配線の
位置ズレ量を考慮して素子電極と配線の接続部のマージ
ンを大きく設計しておけばよいことになる。
【0063】本実施態様で用いたメッキ配線は、比抵抗
が小さく膜厚の大きい配線を容易に得られる方法であ
る。メッキの成膜法、条件にもよるが、ほぼ金属のバル
ク値に近い比抵抗の膜が得られ、かつ数ミクロンから百
ミクロン程度までの厚膜が成膜できるために、非常に低
抵抗な配線を得ることができる。これにより、大面積の
表示装置においても、配線抵抗による電子放出素子の電
圧降下や、駆動信号の遅延を小さく抑えることが可能と
なる。
【0064】また、本発明においては、絶縁層の形状を
工夫し、メッキ配線を形成することによって、素子電極
と配線との電気的接続を容易に行なうことができる。
【0065】このような例について以下に述べる。
【0066】このような1例として、絶縁性基板上に形
成された下配線;絶縁層を介して該下配線と直交する方
向に形成され、該絶縁層によって該下配線と絶縁されて
いる上配線;および相互に対向して形成された2つの電
極からなる素子電極と電子放出材料を含む薄膜からなる
電子放出素子を有してなる回路基板において、(a)素
子電極の対向する2つの電極のうちの一方が下配線に、
他方が基板上に断続的に形成された接続線に接続され、
(b)絶縁層が下配線と直交する方向に形成されてお
り、しかも該絶縁層の幅は、下配線との交差部の方が接
続線との交差部より大きくなっており、(c)上配線は
該絶縁層上に、下配線と直交する方向に、下配線との交
差部の絶縁層幅より小さい幅で形成されていて下配線と
絶縁されており、(d)上配線上には、上配線の幅より
大きく下配線との交差部の絶縁層幅より小さい幅でメッ
キ配線が積層されていて、上配線が該メッキ配線を介し
て前記接続線と電気的に接続されている回路基板があ
る。
【0067】これについて図9および図10を参照して
説明する。図9において、(a)は回路基板の一部の構
成を示す平面図であり、(b)は(a)のA−A’線で
の断面図、(c)は(a)のB−B’線での断面図であ
る。その図9において、1は絶縁性基板、5および6は
素子電極、2は電子放出部形成用薄膜、3は電子放出
部、4は電子放出部を含む薄膜、7は下配線、9は絶縁
層、10は上配線、8は上配線10と素子電極5とを電
気的に接続するための接続線、11はメッキ配線であ
る。
【0068】本例の回路基板において、素子電極5・6
間の電極間距離L1は、数μm〜数百μmであり、素子
電極間に印加する電圧と電子放出し得る電界強度等によ
り設定されるが、好ましくは数μm〜数十μmである。
素子電極長さW1は、数μm〜数百μmであり、素子電
極5および6の膜厚dは、数百Å〜数μmである。
【0069】電子放出部を含む薄膜4は素子電極5・6
間ならびに素子電極5および6上の一部に形成され、そ
の厚さは数Å〜数千Å、好ましくは数十Å〜数百Åであ
り、素子電極5、6へのステップカバレージ、電子放出
部3と素子電極5・6間の抵抗値および電子放出部3の
導電性微粒子の粒径、通電処理条件等によって適宜設定
される。
【0070】下配線7および接続線8は、絶縁性基板1
上に形成された配線であり、厚さは数μm〜数十μmで
ある。下配線7は、素子電極5と電気的に接続されてい
る。絶縁層9は下配線7と直交する方向に形成され、そ
の上に上配線10が形成されている。絶縁層9の幅は、
下配線7と交差する部分では広く、接続線8と交差する
部分では狭く形成されており、厚さは数μm〜数十μm
である。上配線10の厚さは数μm〜数十μmである。
【0071】上配線10の上には、メッキ配線11が形
成されており、メッキ配線11によって上配線10と接
続線8および素子電極6が電気的に接続されている。な
お、下配線7と上配線10との交差部においては、絶縁
層9の幅が十分に広く形成されているために、下配線7
と上配線10およびメッキ配線11とは電気的に絶縁さ
れている。メッキ配線11は、上配線10と接続線8と
を接続し、かつ大面積にわたって配線を敷設する場合に
印加駆動電圧の電圧降下や信号遅延の原因となる配線抵
抗を小さくするために必要な膜厚が適宜選択される。通
常その厚さは数十μm〜数百μm程度である。
【0072】次に、図10を用いて本例の回路基板の製
造方法を説明する。
【0073】1)絶縁性基板1を洗剤、純水および有機
溶媒によって十分洗浄後、印刷法によって導電性ペース
トを印刷し、焼成することによって下配線7および接続
線8を形成する(図10(a))。印刷法としては、例
えばスクリーン印刷法が用いられる。
【0074】2)次に、印刷法によって絶縁性ペースト
を下配線7と直交する方向に印刷し、焼成して図10
(b)に示すような絶縁層9を形成する。絶縁層9の幅
は、下配線7と交差する部分では広く、接続線8と交差
する部分では狭く形成される。 3)絶縁層9上に、印刷法により導電性ペーストを印刷
し、焼成して上配線10を形成する(図10(c))。
なお、図においては上配線10の幅は絶縁層9の幅より
も狭く形成されているが、上配線10の幅は下配線7と
の交差部における絶縁層9の幅よりは狭く、接続線8と
の交差部における絶縁層9の幅よりは広いものであって
もよい。
【0075】4)次に、基板をメッキ浴に浸漬し、上配
線10を電極としてその上にメッキ配線11を形成す
る。メッキ配線11は上配線10の上面および側面から
成長し、やがて接続線8上に到達する。さらにメッキを
続けると、メッキ配線11は接続線8上にも形成され
る。なおその際、上配線10と接続線8との間に流れる
電流をモニターしながらメッキを行なえば、導通を確認
することができる(図10(d))。
【0076】5)真空蒸着法、スパッタリング法等によ
って導電性薄膜を成膜し、その上にフォトリソグラフィ
によってフォトレジストを所定の形状に形成し、フォト
レジストをマスクとして上記導電性薄膜をエッチングす
ることにより、素子電極5および6を形成する。
【0077】次に、フォトリソグラフィーおよびリフト
オフ法を用いて、電子放出部形成用薄膜2を形成する。
電子放出部形成用薄膜2の成膜は、真空蒸着法、スパッ
タリング法、化学的気相堆積法、有機金属溶液の塗布・
焼成による方法、超微粒子の分散・塗布・焼成による方
法等によって行なわれる(図10(e))。なお、素子
電極5、6および電子放出部形成用薄膜2の形成は、メ
ッキ配線形成工程の前であっても後であってもよい。
【0078】6)続いて、フォーミングと呼ばれる通電
処理を素子電極5・6間に電圧を不図示の電源によって
パルス状あるいは高速の昇電圧によって行なうと、電子
放出部形成用薄膜の一部に構造の変化した電子放出部3
が形成されて電子放出素子が得られ、本例の回路基板と
なる(図10(f))。電子放出部3は、数Å〜数千
Å、好ましくは10Å〜200Åの粒径の導電成微粒子
多数個からなり、電子放出部を含む薄膜4の膜厚および
通電処理条件等の製法等に依存しており、適宜設定され
る。電子放出部3を構成する材料は、電子放出部を含む
薄膜4を構成する材料の元素の一部あるいは全てと同様
のものである。
【0079】本発明によれば、以下の効果が奏されるこ
とが容易に理解できる。
【0080】(1)配線へのガス吸着およびガスの放出
を極めて低い値とすることができるため、画像表示が極
めて安定したものとなる。
【0081】(2)印刷法やメッキ法を用いているた
め、回路基板および画像形成装置の製造コストを大幅に
下げることができる。
【0082】(3)真空堆積法、ホトリソグラフィーを
必要部分には用いていることから、基板上に高精度に制
御した高機能の素子を大面積において形成することがで
きる。
【0083】(4)画像形成装置の表示用素子駆動信号
の配線抵抗による電圧降下や遅延を小さくすることがで
き、画像特性の劣化が大面積においても生じない。
【0084】
【実施例】以下、具体的な実施例および参考例を挙げて
本発明を詳しく説明するが、本発明は、これら実施例
よび参考例に限定されるものではなく、本発明の目的が
達成される範囲内での各要素の置換や設計変更がなされ
たものを包含する。
【0085】(参考例1) 図1〜3を用いて説明する。
【0086】図3において、81は青板ガラスから成る
基板、85および86はAgペーストインキの印刷焼成
で得られた厚み約7ミクロンの印刷配線である。
【0087】印刷配線85および86形成後、薄膜、ホ
トリソエッチング法によって素子電極82および83を
形成した。素子電極82および83は、印刷配線85お
よび86とそれぞれ接続されており、厚さ50ÅのTi
を下引きとした厚さ1000ÅのNi薄板から成ってお
り、中央部で電極間隔2ミクロン、電極幅300ミクロ
ンでホトリソエッチング法によって形成した。
【0088】84は有機金属溶液の塗布焼成で得られた
厚さ約200ÅのPd微粒子から成る薄膜で、素子電極
82および83ならびにその電極間隔部に配置するよう
にCr薄膜のリバースエッチ法によってパターニングし
た。
【0089】87および88はメッキ配線で、印刷配線
85および86上に厚さ約50ミクロン、幅400ミク
ロンのCuメッキによって形成した。なお、このメッキ
に際しては、メッキの不要な部分にレジストによるマス
キングを行った後、次の表1に示すピロリン酸銅メッキ
浴を用いて行った。
【0090】
【表1】 図3において、89は青板ガラスから成るガラス基板
で、基板81と5mm隔たれて対向している。
【0091】90は蛍光体で、基板89上に配置されて
おり、対向した基板81上に配置された素子電極82お
よび83から成る電極間隔部に対応した位置に形成され
ている。蛍光体90は感光成樹脂に蛍光体を混ぜてスラ
リー状として、塗布乾燥した後、ホトリソグラフィーに
よってパターニング形成したものである。91は蛍光体
90上にフィルミング工程を行なった後、真空蒸着によ
って厚さ約300ÅのAl薄膜を成膜し、それを焼成し
てフィルム層を焼失することによって得られたメタルバ
ックである。基板81上に形成された素子を含めたもの
を素子基板、ガラス基板89上に形成された蛍光体、メ
タルバックを含めたものをフェースプレートと呼ぶ。
【0092】93は素子基板とフェースプレートとの間
に配置されたグリッド電極である。以上を真空外囲器の
中に配置した後、メッキ配線87・88間に電圧を印加
して薄膜84の通電処理を行ない、電子放出部92を形
成した。この後、メタルバック91をアノード電極とし
て電子の引き出し電圧3kVを印加し、メッキ配線87
・88間を通して素子電極82および83から電子放出
部92へ14Vの電圧を印加したところ、電子が放出さ
れた。この放出電子をグリッド93の電圧を変化させる
ことによって変調し、蛍光体90へ照射される放出電子
量を調整することができた。これにより、蛍光体90を
任意に発光させて画像を表示できた。
【0093】この素子基板を40cm角の大きさとし
て、電子放出素子を素子配列ピッチ1mm、素子数35
0個×350個のマトリックス状に配置した。またこれ
に対応するフェースプレート上に、R、G、Bの各色を
塗り分けした蛍光体90を配置した。ここで、素子基板
上の印刷配線85および86の位置精度を測定したとこ
ろ、基板中心を原点とした時、基板端では30ミクロン
の位置ズレが生じていた。これに対して、各々ホトリソ
グラフィーによってパターニングした電子放出部92の
位置と対応する蛍光体90の相対位置誤差は、4ミクロ
ン以下と非常に高い位置精度を示した。従って、40c
m角基板上で350個×350個の画素の画像表示を行
なっても、電子放出素子と蛍光体の位置ズレによって生
じる蛍光輝点のクロストークは発生しなかった。
【0094】さらには、メッキ配線87および88の配
線抵抗は、40cmの基板両端間で約0.5Ω程度と小
さくすることができ、印刷配線85および86のみの配
線抵抗に比べて1/10以下とすることができた。これ
によって、40cm角基板内での駆動信号の電圧降下や
遅延の問題は大幅に改善できた。また、印刷配線85お
よび86の印刷焼成後に素子電極82および83ならび
に薄膜から成る素子を作製することから、この素子は印
刷焼成工程を経ていない。従って、焼成による熱ダメー
ジを受けることがない。
【0095】(参考例2) 次に、図5(a)〜(e)の工程図(平面図)を用いて
説明する。ここでは、不図示の青板ガラス基板に対して
電子放出素子を3個×3個の計9個のマトリックス状に
配線とともに形成した例で説明する。
【0096】図5において、21は下層印刷配線、22
は下層印刷配線21に並列した印刷パッドであり、下層
印刷配線21と同一の工程で印刷金属ペーストの焼成に
よって形成される。26および27は素子電極であり、
それぞれ下層印刷配線21と印刷パッド22とに接続し
ており、金属薄膜とホトリソグラフィーによって形成さ
れる。素子電極26および27は相互の隣接部で電極間
隔2ミクロン、電極幅200ミクロンの形状を成してい
る。28は電子放出材であるPd微粒子からなる電子放
出部を含む薄膜であり、素子電極26および27ならび
に電極間隔に配置形成される。29はこの電極間隔部の
薄膜部位を示しており、後述する電子放出部となる部分
である。30はメッキ配線であり、上層印刷配線25上
に短冊状でメッキ法によって形成される厚さ約100ミ
クロンの金属配線である。
【0097】以下、本図(a)〜(e)を用いて本素子
基板の製造方法を順に説明する。
【0098】まず、よく洗浄した青板ガラスからなる基
板上にAgペーストインキをスクリーン印刷し、焼成し
て幅300ミクロン、厚さ7ミクロンの下層印刷配線2
1および印刷パッド22を形成した(図5(a))。
【0099】次に、ガラスペーストインキをスクリーン
印刷し、焼成して幅500ミクロン、厚さ約20ミクロ
ンの絶縁層23と、開口寸法100ミクロン角のコンタ
クトホール24を形成した(図5(b))。
【0100】さらに、絶縁層23上にAgペーストイン
キをスクリーン印刷し、焼成して幅300ミクロン、厚
さ10ミクロンの上層印刷配線25を形成した(図5
(c))。この時、コンタクトホール24を通じて上層
印刷配線25と印刷パッド22は電気的に導通するが、
絶縁層23の厚さ20ミクロンに対して上層印刷配線2
5の厚さ10ミクロンではコンタクトホールのステップ
カバーが不十分な場合が発生することがあった。しかし
ながら、後工程のメッキ配線形成によってコンタクトホ
ールでの十分なステップカバーが実現される。
【0101】ここで、スパッタ法によってTiを厚さ5
0Åで下引きし、それにNiを厚さ1000Åで成膜し
た後、プロジェクションマスクアライナー露光によって
素子電極の形状にホトレジストパターンを作製し、エッ
チング法によって素子電極26および27を形成した。
次に、薄膜28を配置したくない部分にスパッタ法によ
ってCrを成膜した後、ホトリソエッチング法によって
Crパターンを作製し、その後有機パラジウム溶液(奥
野製薬(株)キャタペーストCCP4230)を塗布・
焼成してPd粒子膜を得た。さらに、Crパターンをリ
バースエッチして薄膜28を素子電極26および27と
電極間隔部にパターニング形成した(図5(d))。
【0102】次に、上層印刷配線25を露出させた形に
メッキレジストをホトリソグラフィーによって形成し、
上層印刷配線25に通電してその部分にCuの電解メッ
キを施し、厚さ100ミクロンとした。ここで用いたメ
ッキ浴は、表2に示す硫酸銅浴である。
【0103】
【表2】 次いで、メッキレジストを剥離することによって素子基
板を製造した。この時、コンタクトホール24部分にお
いてCuメッキ膜は十分にコンタクトホール24内にも
堆積成長して、印刷パッド22と上層印刷配線25との
間には十分な電気的導通が得られた。
【0104】参考例1と同様に40cm角基板上に電子
放出素子350個×350個をマトリックス状に配置し
た本素子基板を、R、G、Bに対応する各蛍光体を有す
るフェースプレートと共に真空外囲器内に配置した。次
に、電子放出素子の通電処理を行なった後、本素子基板
の上層印刷配線には14Vの任意の電圧信号を下層印刷
配線には0Vの電位を順次印加走査し、それ以外の下層
印刷配線は7Vの電位とした。フェースプレートのメタ
ルバックに3kVのアノード電圧を印加したところ、任
意の画像を表示することができた。この時の電子放出素
子と蛍光体の位置ズレによって生じる蛍光輝点のクロス
トークは発生しなかった。また、メッキ配線30の配線
抵抗は基板両端間で約0.5Ω程度と小さくすることが
でき、駆動信号の電圧降下や遅延の問題を大幅に改善す
ることができた。
【0105】さらには、印刷配線の印刷焼成後に素子電
極26および27ならびに薄膜28から成る電子放出素
子を作製することから、この素子は印刷焼成工程を経て
いない。従って、印刷配線焼成による熱ダメージを受け
ることがない。
【0106】また、下層印刷配線21と印刷パッド22
は基板上の同一形成層であり、素子電極26・27との
コンタクトは、素子電極26・27が段差のない基板上
で形成され、印刷配線21と印刷パッド22に接続する
ため途中で断線することはなかった。
【0107】(参考例3) 次に、図6(a)〜(e)の工程図(平面図)を用いて
説明する。ここでは、不図示の青板ガラス基板に対して
電子放出素子を3個×3個の計9個のマトリックス状に
配線とともに形成した例で説明する。
【0108】図6において、31は下層印刷配線で、印
刷金属ペーストの焼成によって横長の短冊状に形成され
る。32は絶縁層であり、印刷ガラスペーストの焼成に
よってほぼ全域に形成される。33はコンタクトホール
であり、下層印刷配線31上に絶縁層32の開口をもっ
て構成されている。34は上層印刷配線であり、メッキ
配線40の下層となるために図面上では露出していな
い。上層印刷配線34は絶縁層32上のくびれ部を有す
る短冊状である。35はコンタクトホール33上にくび
れた印刷パッドであり、上層印刷配線34とともに同一
工程で印刷金属ペーストの焼成によって形成される。印
刷パッド35はコンタクトホール33を通じて下層印刷
配線31と電気的に接続している。36および37は素
子電極であり、上層印刷配線34と印刷パッド35と各
々接続した金属薄膜とホトリソグラフィーによって形成
される。素子電極36および37は相互の隣接部で電極
間隔2ミクロン、電極幅300ミクロンの形状を構成し
ている。38は電子放出材であるPd微粒子から成る電
子放出部を含む薄膜であり、素子電極36および37な
らびに電極間隔に配置形成される。39はその電極間隔
部の薄膜部位を示しており、後述する電子放出部となる
部分である。40はメッキ配線であり、上層印刷配線3
4上にメッキ法によって形成される厚さ約75ミクロン
の金属配線である。
【0109】以下、本図(a)〜(e)を用いて本素子
基板の製造方法を順に説明する。
【0110】まず、よく洗浄した青板ガラスからなる基
板上にAgペーストインキをスクリーン印刷し、焼成し
て幅800ミクロン、厚さ7ミクロンの下層印刷配線3
1を形成した(図6(a))。
【0111】次に、ガラスペーストインキをスクリーン
印刷し、焼成してほぼ全面に厚さ約20ミクロンの絶縁
層32と、開口寸法200ミクロン角のコンタクトホー
ル33を形成した(図6(b))。
【0112】さらに、絶縁層32上にAgペーストイン
キをスクリーン印刷し、焼成して幅900ミクロンでく
ぼみ700ミクロンを部分的に有し、厚さ10ミクロン
の上層印刷配線34を形成した。この工程では同時に印
刷パッド35も400ミクロン角で形成した(図6
(c))。この時、コンタクトホール33を通じて下層
印刷配線31と印刷パッド35は電気的に導通するが、
絶縁層32の厚さ20ミクロンに対して印刷パッド35
の厚さ10ミクロンではコンタクトホールのステップカ
バーが不十分な場合が発生することがあった。このよう
な場合は、印刷パッド35の形成前にコンタクトホール
33にAgペーストインキをスクリーン印刷、焼成し、
コンタクトピラーを設けることによってコンタクトホー
ルでの十分なステップカバーが実現された。
【0113】ここで、スパッタ法によってTiを厚さ5
0Åで下引きし、それにNiを厚さ1000Åで成膜し
た後、プロジェクションマスクアライナー露光によって
素子電極の形状にホトレジストパターンを作製し、エッ
チング法によって素子電極36および37を形成した。
次に、薄膜38を配置したくない部分にスパッタ法によ
ってCrを成膜した後、ホトリソエッチング法によって
Crパターンを作製し、その後有機パラジウム溶液(奥
野製薬(株)キャタペーストCCP4230)を塗布・
焼成してPd粒子膜を得た。さらに、Crパターンをリ
バースエッチして薄膜38を素子電極36および37と
電極間隔部にパターニング形成した(図6(d))。
【0114】次に、上層印刷配線34を露出させた形に
メッキレジストをホトリソグラフィーによって形成し、
上層印刷配線34に通電してその部分にCuの電解メッ
キを施して、厚さ75ミクロンとした。ここで使用した
メッキ浴は表3に示した通りのものである。
【0115】
【表3】 次いで、メッキレジストを剥離することによって素子基
板を製造した。
【0116】参考例2と同様に40cm角基板上に電子
放出素子350個×350個をマトリックス状に配置し
て、R、G、Bに対応する各蛍光体を有するフェースプ
レートと共に真空外囲器内に配置した。
【0117】以下、参考例2と同様に電気的駆動を行な
ったところ、同様に優れた画像を表示することができ
た。
【0118】(参考例4) コンタクトホールを形成しない以外は参考例2と同様に
して、図7に示した基板を製造した。図中、51は下層
印刷配線、54は上層印刷配線、52は上層印刷配線の
突出部分または上層印刷配線とは別個に形成され上層印
刷配線と接触している印刷パ ッド、53は絶縁層であ
る。また、55はメッキ配線である。
【0119】このように作製した基板においても、参考
2同様の効果を示した。特に、素子電極と印刷配線、
印刷パッドの接続部の凹凸による断線の問題は認められ
なかった。
【0120】(参考例5) 図8(a)〜(f)に参考例2に対し作製工程を変えた
参考例の平面図を示す。
【0121】図8において、66および67は素子電極
であり、金属薄膜とホトリソグラフィー法によって第一
の工程で形成される。61は下層印刷配線、62は印刷
パッドであり、下層印刷配線61と同一工程で印刷金属
ペーストの焼成によって形成される。この工程で、素子
電極66および67は、下層印刷配線61と印刷パッド
62とに各々接続している。63は印刷ガラスペースト
の焼成によって形成された短冊状の絶縁層であり、印刷
パッド62との交差中央部で64のコンタクトホールの
開口を有している。65は上層印刷配線であり、印刷パ
ッド62と接続している。68は電子放出材であるPd
微粒子から成る薄膜であり、素子電極66、67および
電極間隔に配線形成される。69はこの電極間隔部の薄
膜部位を示しており、電子放出部となる部分である。7
0はメッキ配線であり、上層印刷配線65上に短冊状で
メッキ法によって形成される。
【0122】以上説明したように、本参考例の作製工程
は、第一の工程で能動素子の一部となるべき素子電極を
形成した後に印刷配線、印刷パッドを形成している。本
参考例において、ホトリソグラフィー法によって形成さ
れた素子電極と印刷法で形成された下層印刷配線、印刷
パッドとは電気的に十分導通をとることができる。
【0123】このように作製した基板においても、参考
2同様の効果を示した。特に、素子電極と印刷配線、
印刷パッドとの電気的導通を十分にとることができた。
【0124】上記参考例では参考例2の作製工程を変更
したが、これに限るものではなく、参考例3において素
子電極36、37を上層印刷配線34、印刷パッド35
より先の工程で作製することもできる。
【0125】さらには、参考例2、3および本参考例
おいて、素子電極さらには電子放出部を含む薄膜28、
38、68を印刷配線、印刷パッドより先の工程で作製
することもできる。
【0126】(実施例)図11(a)は、本実施例で
製造される表面伝導型電子放出素子を有する回路基板の
一部の平面図であり、図11(b)は(a)のA−A’
線での断面図、図11(c)は、(a)のB−B’線で
の断面図である。図12はその回路基板の製造方法を示
す工程図である。
【0127】これらの図中、1は絶縁性基板、5および
6はNi薄膜からなる素子電極、4はPdを主成分とす
る電子放出部を含む薄膜、3は電子放出部である。7は
下配線、8は接続線、9は絶縁層、10は上配線、11
はメッキ配線である。絶縁層9は下配線7と上配線10
との交差点において幅広く、接続線8と上配線10との
交差点において幅狭く形成されている。素子電極5は下
配線7と接続され、上配線10とは絶縁層9を介して電
気的に絶縁されている。また、素子電極6はメッキ配線
11によって接続線8を通じて上配線10と電気的に接
続されている。本実施例において絶縁性基板1には40
cm角の青板ガラスを用い、その上に電子放出素子を素
子配列ピッチ1mm、素子数350個×350個のマト
リックス状に配置した(図では3×3素子の部分のみを
示した)。
【0128】以下に、その製造方法を図12を用いて説
明する。
【0129】1)青板ガラス1を洗浄後、スクリーン印
刷法によって銀ペーストを印刷し、焼成して幅300μ
m厚さ7μmの下配線7および接続線8を同時に形成し
た(図12(a))。
【0130】2)次に、スクリーン印刷法によってガラ
スペーストを印刷し、焼成して絶縁層9を形成した。絶
縁層9の幅は、下配線7との交差部で600μm、接続
線8との交差部で300μm、厚さは15μmとした
(図12(b))。
【0131】3)絶縁層9上に、スクリーン印刷法によ
り銀ペーストを印刷し、焼成して幅200μm、厚さ1
0μmの上配線10を形成した(図12(c))。
【0132】4)次に、基板1をCuのメッキ浴に浸漬
し、上配線10に通電してCuの電解メッキを厚さ10
0μmで実施し、メッキ配線11を形成した(図12
(d))。ここでメッキの不要な部分には、レジストマ
スクを配した。メッキ浴には表4のものを使用した。
【0133】
【表4】 メッキ配線11は上配線10の側面からも成長し、接続
線8に到達して、接続線8上にも形成されていた。な
お、下配線7とメッキ配線11は絶縁層9によって電気
的に絶縁されており、上下配線間のショートはなかっ
た。
【0134】5)厚さ50ÅのTiを下引き層として厚
さ1000ÅのNi薄膜をスパッタリング法によって成
膜し、フォトリソグラフィーによって所定の形状に形成
したフォトレジストをマスクとしてNi、Tiをエッチ
ングして素子電極5および6を形成した。素子電極5お
よび6の幅は300μm、電極間距離は3μmとした。
【0135】次に、電子放出部形成用薄膜2を形成する
部分に開口部を有するような、Crによるマスクパター
ンを形成した。Crの成膜は、スパッタリング法によっ
て行ない、エッチングによってパターンを形成した。そ
の上に、有機パラジウム溶液(CCP4230、奥野製
薬社製)を塗布し、300℃で20分間焼成した後、C
rを除去して、Pdを主成分とする微粒子膜からなる電
子放出部形成用薄膜2を形成した(図12(e))。
【0136】6)続いて、真空中にて素子電極5・6間
に不図示の電源によって数Vの電圧を印加してフォーミ
ング処理を行ない電子放出部3を形成したが(図12
(f))、本実施例においてはフォーミング処理は後述
する画像表示装置組み立て後に行なった。
【0137】以上のようにして、絶縁性基板1上に多数
の電子放出素子の形成された回路基板を製造した。
【0138】次にその回路基板を用いて画像表示装置を
作製した。以下にその作製方法を図4に基づいて説明す
る。
【0139】電子放出素子330を形成した基板1をリ
アプレート331上に固定した後、基板1の5mm上方
に、フェースプレート336(ガラス基板333の内面
に蛍光膜334とメタルバック335が形成された構成
となっている)を支持枠332を介して配置し、封着し
た。
【0140】蛍光膜334は、RGBストライプ形状を
使用し、先にブラックストライプを形成し、その間隙部
に各色蛍光体を塗布し、蛍光膜334を作製した。
【0141】また、蛍光膜334の内面側には、通常メ
タルバック335が設けられる。メタルバック335
は、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理
(通常、フィルミングと呼ばれる)を行ない、その後、
Alを真空蒸着することで作製した。
【0142】封着を行なう際、各色蛍光体と電子放出素
子とを対応させなくてはならないため、十分な位置合わ
せを行なった。
【0143】以上のようにして完成したガラス容器内の
雰囲気を排気管(図示せず)を通じ真空ポンプにて排気
し、十分な真空度に達した後、容器外端子Dox1ないし
DoxmとDoy1ないしDoynを通じ、電子放出素子の素
子電極5・6間に電圧を印加し、電子放出部形成用薄膜
2を通電処理(フォーミング処理)することにより電子
放出部3を作製した。
【0144】次に、10-6Torr程度の真空度で、不
図示の排気管をガスバーナーで熱することによって溶着
し、外囲器の封止を行なった。
【0145】最後に封止後の真空度を維持するために、
ゲッター処理を行なった。これは、封止を行なう直前に
高周波加熱等の加熱法により、画像形成装置内の所定の
位置(不図示)に配置されたゲッターを加熱し、蒸着膜
を形成処理したものである。ゲッターはBa等を主成分
とした。
【0146】以上の方法で作製した画像表示装置におい
て、各電子放出素子には、容器外端子Dox1ないしDox
m、Doy1ないしDoynを通じ、14Vの電圧を印加す
ることにより電子放出させ、高圧端子Hvを通じメタル
バック335に3kVの電圧を印加して電子ビームを加
速し、蛍光膜334に衝突させ、励起・発光させること
で画像を表示させることができた。
【0147】また、メッキ配線11の配線抵抗は40c
m角の基板両端間で約0.5Ω程度と低くでき、上配線
10のみの配線抵抗に比べて1/10以下とすることが
できた。これによって、電圧降下による輝度のバラツキ
や、駆動信号の遅延による画質の低下を抑えることがで
きた。
【0148】(実施例2)次に、図13および14を用
いて説明する。
【0149】図13(a)は、本実施例で製造される表
面伝導型電子放出素子を有する回路基板の一部の平面図
であり、図13(b)は(a)のA−A’線での断面
図、図13(c)は、(a)のB−B’線での断面図で
ある。図14はその回路基板の製造方法を示す工程図で
ある。
【0150】これらの図中、1は絶縁性基板、5および
6はNi薄膜からなる素子電極、4はPdを主成分とす
る電子放出部を含む薄膜、3は電子放出部である。7は
下配線、8は接続線、9は絶縁層、10は上配線、11
はメッキ配線である。絶縁層9は下配線7と上配線10
との交差点において幅広く、接続線8と上配線10との
交差点において幅狭く形成されている。素子電極5は下
配線7と接続され、上配線10とは絶縁層9を介して電
気的に絶縁されている。また、素子電極6はメッキ配線
11によって接続線8を通じて上配線10と電気的に接
続されている。本実施例において絶縁性基板1には40
cm角の青板ガラスを用い、その上に電子放出素子を素
子配列ピッチ1mm、素子数350個×350個のマト
リックス状に配置した(図では3×3素子の部分のみを
示した)。
【0151】以下に、その製造方法を図14を用いて説
明する。
【0152】1)青板ガラス1を洗浄後、スクリーン印
刷法によって銀ペーストを印刷し、焼成して幅300μ
m厚さ7μmの下配線7および接続線8を同時に形成し
た(図14(a))。
【0153】2)次に、スクリーン印刷法によってガラ
スペーストを印刷し、焼成して絶縁層9を形成した。絶
縁層9の幅は、下配線7との交差部で600μm、接続
線8との交部で240μm、厚さは20μmとした(図
14(b))。
【0154】3)絶縁層9上に、スクリーン印刷法によ
り銀ペーストを印刷し、焼成して幅300μm、厚さ1
0μmの上配線10を形成した(図14(c))。本実
施例においては、上配線10の一部は絶縁層9の側面の
一部を覆うように形成されるが、上配線10の厚さが絶
縁層9の厚さに比べて十分に厚くないために、カバレー
ジは不十分であった。
【0155】4)次に、メッキの不要な部分にレジスト
マスクを配した後、基板1を表1に示したCuのメッキ
浴に浸漬し、上配線10に通電してCuの電解メッキを
厚さ80μmで実施し、メッキ配線11を形成した(図
14(d))。この時、メッキ配線11は絶縁層9上に
形成された上配線10の側面からも成長し、接続線8上
に形成された上配線10に到達して、接続線8と導通す
ることによって接続線8上にも形成されていた。本実施
例では、接続線8上に上配線10が形成されているた
め、より短時間で確実に導通を取ることが可能となっ
た。なお、下配線7とメッキ配線11は絶縁層9によっ
て電気的に絶縁されており、上下配線間のショートはな
かった。
【0156】5)厚さ50ÅのTiを下引き層として厚
さ1000ÅのNi薄膜をスパッタリング法によって成
膜し、参考例1と同様にして素子電極5および6を形成
した。素子電極5および6の幅は200μm、電極間距
離は3μmとした。
【0157】次に、電子放出部形成用薄膜2を形成する
部分に開口部を有するような、Crによるマスクパター
ンを形成した。Crの成膜は、スパッタリング法によっ
て行ない、エッチングによってパターンを形成した。そ
の上に、有機パラジウム溶液(CCP4230、奥野製
薬社製)を塗布し、300℃で20分間焼成した後、C
rを除去して、Pdを主成分とする微粒子膜からなる電
子放出部形成用薄膜2を形成した(図14(e))。
【0158】6)続いて、実施例と同様のフォーミン
グ処理を行なって、電子放出部3を形成した(図14
(f))。
【0159】以上のようにして、絶縁成基板1上に多数
の電子放出素子の形成された回路基板を製造した。
【0160】次にその回路基板を用いて実施例と同様
にして画像表示装置を作製し、参考例1と同様に駆動し
たところ、全面において画像を表示させることができ
た。
【0161】また、メッキ配線11の配線抵抗は40c
m角の基板両端間で約0.5Ω程度と低くでき、上配線
10のみの配線抵抗に比べて1/10以下とすることが
できた。これによって、電圧降下による輝度のバラツキ
や、駆動信号の遅延による画質の低下を抑えることがで
きた。
【0162】
【発明の効果】以上説明した通り、本発明により、
(1)配線へのガス吸着およびガスの放出を極めて低い
値とすることができるため、画像表示が極めて安定した
ものとなり、(2)印刷法やメッキ法を用いているた
め、回路基板および画像形成装置の製造コストを大幅に
下げることができ、(3)真空堆積法、ホトリソグラフ
ィーを必要部分には用いていることから、基板上に高精
度に制御した高機能の素子を大面積において形成するこ
とができ、(4)画像形成装置の表示用素子駆動信号の
配線抵抗による電圧降下や遅延を小さくすることがで
き、画像特性の劣化が大面積においても生じない。
【図面の簡単な説明】
【図1】像形成装置における第1の基板製造の1例を
示す工程図である。
【図2】像形成装置における第2の基板製造の1例を
示す工程図である。
【図3】像形成装置の1例の模式的断面図である。
【図4】像形成装置の1例を示す模式的斜視図であ
る。
【図5】気配線形成の1例を示す工程図である。
【図6】気配線形成の別の例を示す工程図である。
【図7】気配線の1例を示す模式図である。
【図8】気配線形成のさらに別の例を示す工程図であ
る。
【図9】本発明に適用し得る電気配線の別の例を示す模
式図である。
【図10】本発明に適用し得る電気配線形成のさらに別
の例を示す工程図である。
【図11】本発明に適用し得る電気配線のさらに別の例
を示す模式図である。
【図12】本発明に適用し得る電気配線形成のさらに別
の例を示す工程図である。
【図13】本発明に適用し得る電気配線のさらに別の例
を示す模式図である。
【図14】本発明に適用し得る電気配線形成のさらに別
の例を示す工程図である。
【図15】表面伝導型電子放出素子の1例を示す模式図
である。
【図16】表面伝導型電子放出素子の別の例を示す模式
図である。
【符号の説明】
1 絶縁性基板 2 電子放出部形成用薄膜 3 電子放出部 4 電子放出部を含む薄膜 5、6 素子電極 7 下配線 8 接続線 9 絶縁層 10 上配線 11 メッキ配線 21 下層印刷配線 22 印刷パッド 23 絶縁層 24 コンタクトホール 25 上層印刷配線 26、27 素子電極 28 電子放出部を含む薄膜 29 薄膜部位 30 メッキ配線 31 下層印刷配線 32 絶縁層 33 コンタクトホール 34 上層印刷配線 35 印刷パッド 36、37 素子電極 38 電子放出部を含む薄膜 39 薄膜部位 40 メッキ配線 51 下層印刷配線 52 印刷パッド 53 絶縁層 54 上層印刷配線 55 メッキ配線 61 下層印刷配線 62 印刷パッド 63 絶縁層 64 コンタクトホール 65 上層印刷配線 66、67 素子電極 68 薄膜 69 薄膜部位 70 メッキ配線 81 基板 82、83 素子電極84 導電性薄膜 85、86 印刷配線 87、88 メッキ配線 89 ガラス基板 90 蛍光体 91 メタルバック 92 電子放出部 93 グリッド 94 ギャップレジスト 95 メッキレジスト 96 蛍光体スラリー 97 樹脂薄膜 101 絶縁性基板 102 電子放出部形成用薄膜 103 電子放出部 201 絶縁性基板 202、203 素子電極 204 導電性薄膜 205 電子放出部 330 機能素子(電子放出素子) 331 第1の基板(リアプレート) 332 支持枠 333 ガラス基板 334 蛍光膜 335 メタルバック 336 第2の基板(フェースプレート) 338 外囲器 341、342 電気配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長谷川 光利 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (72)発明者 三道 和宏 東京都大田区下丸子3丁目30番2号 キ ヤノン株式会社内 (56)参考文献 特開 平6−20590(JP,A) 特開 平6−68802(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01J 31/12 H01J 9/02

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子放出素子と該電子放出素子に接続さ
    れた電気配線とを備えた第1の基板と、画像が形成され
    る領域を備えた第2の基板とが対向して配されていて、
    前記第1の基板と第2の基板との間の空間を減圧状態と
    して前記領域に画像を形成する画像形成装置において、 前記第1の基板は、絶縁性基板上に形成された印刷法に
    よって形成された下配線;絶縁層を介して該下配線と直
    交する方向に印刷法によって形成され、該絶縁層によっ
    て該下配線と絶縁されている上配線;および相互に対向
    して形成された2つの電極からなる素子電極と電子放出
    材料を含む薄膜からなる電子放出素子を有し、 (a)素子電極の対向する2つの電極のうちの一方が下
    配線に、他方が基板上に断続的に形成された接続線に接
    続され、(b)絶縁層が下配線と直交する方向に形成さ
    れており、しかも該絶縁層の幅は、下配線との交差部の
    方が接続線との交差部より大きくなっており、(c)上
    配線は該絶縁層上に、下配線と直交する方向に、下配線
    との交差部の絶縁層幅より小さい幅で形成されていて下
    配線と絶縁されており、(d)上配線上には、上配線の
    幅より大きく下配線との交差部の絶縁層幅より小さい幅
    でメッキ法で形成されたメッキ配線が積層されていて、
    上配線が該メッキ配線を介して前記接続線と電気的に接
    続されている画像形成装置。
  2. 【請求項2】 前記下配線および上配線の厚みは1μm
    〜100μmの範囲にある請求項1記載の画像形成装
    置。
  3. 【請求項3】 前記下配線および上配線の厚みは2μm
    〜80μmの範囲にある請求項2記載の画像形成装置。
  4. 【請求項4】 前記メッキ配線の厚みは1μm〜100
    μmの範囲にある請求項1記載の画像形成装置。
  5. 【請求項5】 前記メッキ配線の厚みは10μm〜10
    0μmの範囲にある請求項4記載の画像形成装置。
  6. 【請求項6】 前記電子放出素子は、表面伝導型のもの
    である請求項1記載の画像形成装置。
  7. 【請求項7】 前記減圧状態とは、10-5Torr〜1
    -8Torrの範囲の真空度である請求項1記載の画像
    形成装置。
JP11580395A 1994-05-20 1995-05-15 画像形成装置 Expired - Fee Related JP3267464B2 (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP11580395A JP3267464B2 (ja) 1994-05-20 1995-05-15 画像形成装置
AT95303357T ATE232332T1 (de) 1994-05-20 1995-05-19 Bilderzeugungsgerät und verfahren zur herstellung
DE69529547T DE69529547T2 (de) 1994-05-20 1995-05-19 Bilderzeugungsgerät und Verfahren zur Herstellung
CN95106360A CN1081802C (zh) 1994-05-20 1995-05-19 成象装置及其制造方法
EP95303357A EP0683501B1 (en) 1994-05-20 1995-05-19 An image forming apparatus and method for manufacturing the same
KR1019950013021A KR100209045B1 (ko) 1994-05-20 1995-05-20 화상 형성 장치 및 그 제조 방법
US08/578,959 US5831387A (en) 1994-05-20 1995-12-27 Image forming apparatus and a method for manufacturing the same
US08/988,539 US6087770A (en) 1994-05-20 1997-12-10 Image forming apparatus and a method for manufacturing the same
US09/174,003 US6137218A (en) 1994-05-20 1998-10-16 Image forming apparatus and a method for manufacturing the same
US09/573,553 US6283813B1 (en) 1994-05-20 2000-05-19 Image forming apparatus and a method for manufacturing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP10667394 1994-05-20
JP6-106673 1994-05-20
JP6-109401 1994-05-24
JP10940194 1994-05-24
JP11580395A JP3267464B2 (ja) 1994-05-20 1995-05-15 画像形成装置

Publications (2)

Publication Number Publication Date
JPH0845448A JPH0845448A (ja) 1996-02-16
JP3267464B2 true JP3267464B2 (ja) 2002-03-18

Family

ID=27310800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11580395A Expired - Fee Related JP3267464B2 (ja) 1994-05-20 1995-05-15 画像形成装置

Country Status (7)

Country Link
US (1) US6087770A (ja)
EP (1) EP0683501B1 (ja)
JP (1) JP3267464B2 (ja)
KR (1) KR100209045B1 (ja)
CN (1) CN1081802C (ja)
AT (1) ATE232332T1 (ja)
DE (1) DE69529547T2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000022643A1 (fr) 1998-10-14 2000-04-20 Canon Kabushiki Kaisha Dispositif d'imagerie et son procede de production
JP3619085B2 (ja) 1999-02-18 2005-02-09 キヤノン株式会社 画像形成装置、その製造方法及び記憶媒体
JP2000311600A (ja) 1999-02-23 2000-11-07 Canon Inc 電子源、画像形成装置並びに配線基板の製造方法および該製造方法を用いた電子源、画像形成装置並びに配線基板
JP3397738B2 (ja) * 1999-02-25 2003-04-21 キヤノン株式会社 電子源および画像形成装置
JP3634702B2 (ja) * 1999-02-25 2005-03-30 キヤノン株式会社 電子源基板及び画像形成装置
KR20020030827A (ko) * 1999-09-30 2002-04-25 가나이 쓰토무 전자원, 전자원의 제조방법 및 표시장치
JP4250345B2 (ja) 2000-02-08 2009-04-08 キヤノン株式会社 導電性膜形成用組成物、導電性膜の形成方法および画像形成装置の製造方法
US7301276B2 (en) * 2000-03-27 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Light emitting apparatus and method of manufacturing the same
JP4323679B2 (ja) * 2000-05-08 2009-09-02 キヤノン株式会社 電子源形成用基板及び画像表示装置
US6903504B2 (en) * 2002-01-29 2005-06-07 Canon Kabushiki Kaisha Electron source plate, image-forming apparatus using the same, and fabricating method thereof
US7221095B2 (en) * 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
US7161184B2 (en) 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7224118B2 (en) * 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP4886184B2 (ja) 2004-10-26 2012-02-29 キヤノン株式会社 画像表示装置
KR20060060770A (ko) 2004-11-30 2006-06-05 삼성에스디아이 주식회사 전자 방출 소자

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5015912A (en) * 1986-07-30 1991-05-14 Sri International Matrix-addressed flat panel display
US5066883A (en) * 1987-07-15 1991-11-19 Canon Kabushiki Kaisha Electron-emitting device with electron-emitting region insulated from electrodes
JP2622842B2 (ja) * 1987-10-12 1997-06-25 キヤノン株式会社 電子線画像表示装置および電子線画像表示装置の偏向方法
JPH01112631A (ja) * 1987-10-27 1989-05-01 Canon Inc 電子放出素子及びその製造方法
JP2632359B2 (ja) * 1988-05-02 1997-07-23 キヤノン株式会社 電子放出素子及びその製造方法
JPH03142894A (ja) * 1989-10-27 1991-06-18 Tanaka Kikinzoku Kogyo Kk ファインパターン形成法
US5216324A (en) * 1990-06-28 1993-06-01 Coloray Display Corporation Matrix-addressed flat panel display having a transparent base plate
JP3054205B2 (ja) * 1991-02-20 2000-06-19 株式会社リコー 電子放出素子集積基板
JP3116398B2 (ja) * 1991-03-13 2000-12-11 ソニー株式会社 平面型電子放出素子の製造方法及び平面型電子放出素子
US5461202A (en) * 1992-10-05 1995-10-24 Matsushita Electric Industrial Co., Ltd. Flexible wiring board and its fabrication method
DE69418062T2 (de) * 1993-12-22 1999-12-09 Canon Kk Herstellungsverfahren einer elektronemittierenden Vorrichtung
US5594296A (en) * 1993-12-27 1997-01-14 Canon Kabushiki Kaisha Electron source and electron beam apparatus

Also Published As

Publication number Publication date
CN1149726A (zh) 1997-05-14
US6087770A (en) 2000-07-11
EP0683501B1 (en) 2003-02-05
KR100209045B1 (ko) 1999-07-15
DE69529547D1 (de) 2003-03-13
EP0683501A3 (en) 1997-01-15
DE69529547T2 (de) 2003-08-14
CN1081802C (zh) 2002-03-27
JPH0845448A (ja) 1996-02-16
ATE232332T1 (de) 2003-02-15
EP0683501A2 (en) 1995-11-22

Similar Documents

Publication Publication Date Title
US6283813B1 (en) Image forming apparatus and a method for manufacturing the same
JP3267464B2 (ja) 画像形成装置
KR100312829B1 (ko) 전자원 기판 및 이를 이용한 화상 형성 장치
KR100395602B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
JP3260592B2 (ja) 画像形成装置の製造方法及びこの方法により製造された画像形成装置
JP3397738B2 (ja) 電子源および画像形成装置
JPH10188817A (ja) 素子回路基板および画像形成装置とその製造法
JP2961477B2 (ja) 電子放出素子、電子線発生装置及び画像形成装置の製造方法
JP3205176B2 (ja) 電子源とその制御方法並びに画像形成装置及び画像形成方法
JPH0765708A (ja) 電子放出素子並びに画像形成装置の製造方法
JPH0945266A (ja) 画像形成装置
JP2003045321A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3387710B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
JP3332673B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3135813B2 (ja) 画像形成装置及びその製造方法
JPH07130280A (ja) 電子源材料並びに電子源の製法並びに電子源並びに画像形成装置
JPH11329222A (ja) 電子放出素子の電極およびその製造方法
JP2000190453A (ja) パタ―ン形成方法及び電子源及び画像形成装置の製造方法
JPH09283064A (ja) 画像形成装置およびその製造方法
JP2003178691A (ja) 電子源および電子源の製造方法
JPH11245368A (ja) 印刷機及び画像形成装置の製造方法
JPH09219147A (ja) 電子源の製造方法、該方法により製造される電子源及び画像表示装置
JP2004342546A (ja) 電子源の製造方法と画像表示装置の製造方法
JPH11320813A (ja) 印刷方法およびそれを用いた印刷装置ならびにそれを用いた画像表示装置製造方法
JPH0950760A (ja) 電子源基板および画像形成装置ならびにそれらの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees