KR100312829B1 - 전자원 기판 및 이를 이용한 화상 형성 장치 - Google Patents

전자원 기판 및 이를 이용한 화상 형성 장치 Download PDF

Info

Publication number
KR100312829B1
KR100312829B1 KR1019990061619A KR19990061619A KR100312829B1 KR 100312829 B1 KR100312829 B1 KR 100312829B1 KR 1019990061619 A KR1019990061619 A KR 1019990061619A KR 19990061619 A KR19990061619 A KR 19990061619A KR 100312829 B1 KR100312829 B1 KR 100312829B1
Authority
KR
South Korea
Prior art keywords
wiring
electron source
image forming
conductive
source substrate
Prior art date
Application number
KR1019990061619A
Other languages
English (en)
Other versions
KR20000057099A (ko
Inventor
야마다슈지
Original Assignee
미다라이 후지오
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미다라이 후지오, 캐논 가부시끼가이샤 filed Critical 미다라이 후지오
Publication of KR20000057099A publication Critical patent/KR20000057099A/ko
Application granted granted Critical
Publication of KR100312829B1 publication Critical patent/KR100312829B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02Main electrodes
    • H01J1/30Cold cathodes, e.g. field-emissive cathode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02Manufacture of electrodes or electrode systems
    • H01J9/022Manufacture of electrodes or electrode systems of cold cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00Electrodes common to discharge tubes
    • H01J2201/30Cold cathodes
    • H01J2201/316Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165Surface conduction emission type cathodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 상위 배선과 하위 배선 사이의 단락 회로를 방지시킨 전자원 기판 및 방전이 억제되는 화상 형성 장치에 관한 것이다. 전자원 기판은 기판, 프린팅 방법에 의해 기판 상에 형성된 Y-방향 배선, Y-방향 배선을 교차하도록 프린팅 방법에 의해 Y-방향 배선 상에 형성된 X-방향 배선, 교차부에서 Y-방향 배선과 X-방향 배선을 절연시키기 위한 절연층, 및 X-방향 배선과 Y-방향 배선에 접속된 다수의 전자 방출 장치를 포함하되, 적어도 하나의 Y-방향 배선 및 X-방향 배선은 0.3㎛ 이하의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기를 갖는 표면 형태를 가진다.

Description

전자원 기판 및 이를 이용한 화상 형성 장치{ELECTRON SOURCE SUBSTRATE AND IMAGE-FORMING APPARATUS USING THE SAME}
본 발명은 전자원 기판, 그 제조 방법 및 전자원 기판을 이용한 화상 형성 장치에 관한 것이다.
근래에, 플랫형 소형 화상 형성 장치가 대형의 무거운 캐소드 레이 튜브 대신에 화상 형성 장치로서 주목받고 있다. 플랫 화상 형성 장치로서, 액정 디스플레이가 집중적으로 개발되고 연구되었다. 그러나, 액정 디스플레이는 어두운 화상 및 좁은 시야각의 문제점을 갖는다. 액정 디스플레이의 기판은 방사성 디스플레이 즉, 플라즈마 디스플레이, 진공 형광 디스플레이, 및 표면 도전성 전자 방출 장치와 같은 방사성 장치를 이용하는 디스플레이 이다. 방사성 디스플레이는 액정 디스플레이 장치에 비해 더 밝은 화상 및 넓은 시야각을 얻을 수 있다. 반면에, 30°이상의 시야각을 갖는 캐소드 레이 튜브가 도입되고, 이는 대형 디스플레이를 실현하는데 바람직하다. 그러나, 캐소드 레이 튜브는 공간을 많이 차지하므로 바람직하지 않다. 밝고 큰 크기의 디스플레이로서, 플랫 방사성 디스플레이가 적합하다. 본 발명자는 방사성 화상 형성 장치 중에서 전자 방출 장치를 이용하는 화상 형성 장치 특히 단순 구조로 전자를 방출할 수 있는 표면 도전성 전자 방출 장치를 이용하는 - 이는 M.I. Elinson 등에 의해 제안된 바(Radio. Eng. Electron. Phys. 10, 1290(1965)) 있음 -화상 형성 장치에 주목한다.
표면 도전성 전자 방출 장치는 막 표면과 평행하게 기판 상에 형성된 소형 영역의 박막을 통해 전류를 흘림에 의해 전자를 방출한다. 표면 도전성 전자 방출 장치의 예는 Elinson 등에 의해 제안된 SiO2박막을 이용하는 장치, Au 박막을 이용하는 장치(G. Dittmer: Thin Solid 막, 9, 317(1972)), In2O3/SnO2박막을 이용하는 장치(M. Hartwell 및 C. G. Fonstad: IEEE Trans. ED Conf., 519(1975)), 및 탄소 박막을 이용하는 장치(Hisashi Araki 등: Shinkuu(Vacuum), Vol. 26, No. 1, p.22(1983))이다.
이들 표면 도전성 전자 방출 장치의 전형적인 예로서, M. Hartwell에 의한 장치 구조는 도 2에 개략적으로 도시된다. 도 2에서, 도전성 박막(22)이 기판(21) 상에 형성된다. 도전성 박막(22)은 금속 산화 박막 등을 H-형 패턴으로 스퍼터링함에 의해 제조된다. 도전성 박막(22)은 통전 형성으로 칭하는 통전 동작을 거쳐 전자-방출 영역(24)을 형성한다. 도 2에서, 소자 전극들 사이의 간격(L) 및 W가 0.5 내지 1mm 및 0.1mm로 각각 설정된다.
표면 도전성 전자 방출 장치의 다른 예는 일본 공개 공보 제08-321254호 등에 개시된다. 이 참조 문헌에 개시된 표면 도전성 전자 방출 장치는 도 3a 및 3b에 개략적으로 도시된다. 도 3a는 장치의 개략적 평면도이고, 도 3b는 도 3a의 선 3B-3B를 따라 절단된 개략적 횡단면도이다. 도 3a 및 3b에서, 전자 방출 영역(7)은 기판(9) 상에 형성된다.
본 발명자는 기판 상에 정렬된 표면 도전 전자 방출 장치를 갖는 대규모 화상 형성 장치를 연구하였다. 전자 방출 장치 및 기판 상에 배열된 배선을 갖는 전자원 기판은 다양한 방법으로 제조될 수 있다. 예를 들면, 소자 전극, 배선 등은 포토리쏘그라피에 의해 형성된다.
반대로, 표면 도전성 전자 방출 장치 및 이를 포함하는 전자원 기판은 스크린 프린팅 또는 오프셋 프린팅과 같은 프린팅 기술을 이용하여 형성될 수 있다. 프린팅 방법은 대규모 패턴을 형성하는데 적합하다. 프린팅에 의해 표면 도전성 전자 방출 장치의 소자 전극을 형성함에 의해, 많은 표면 도전성 전자 방출 장치가용이하게 형성될 수 있다.
일본 공개 공보 제8-34110호는 스크린 프린팅을 채용하여 X- 및 Y-방향 배선 - 이는 후면판(기판) 상의 전자 방출 장치를 구동하는데 이용되고, 각각 X- 및 Y- 방향으로 연장함 - 및 X- 및 Y- 방향 배선을 서로 절연하기 위한 절연층을 포함한다. 이 참조 문헌에 개시된 전자 원 제조 방법은 도 11a 내지 11f를 참조로 설명된다. 다수 쌍의 전자(1 및 2)는 기판(9) 상에 형성된다(도 11a). 도전성 페이스트는 스크린 프린팅에 의해 도포되고 베이크되어 전극(1)을 공통 접속시키기 위한 배선(y-방향 배선: 4)을 형성한다(도 11b). 배선(6)으로부터 배선(4)을 절연하기 위한 절연층(5)가 절연 페이스트를 도포하고 스크린 프린팅에 의해 페이스트를 베이크하여 형성된다(도 11c). 다음으로, 전극(2)을 공통 접속시키기 위한 배선(x-방향 배선: 6)이 스크린 프린팅에 의해 도전성 페이스트를 도포하고 구워서 형성된다(도 11d). 전극(1 및 2) 각 쌍을 접속시키기 위한 도전성 막(3)이 형성된다(도 11e). 전자 방출 영역(7)은 각 도전성 막내에 형성되어 전자원 기판을 완성한다(도 11f).
이 방법에 따르면, 포토리쏘그라피를 이용하는 종래의 제조 방법에 비해 저저항의 후막 배선이 기판 당 저가로 짧은 동작 시간내에 용이하게 제조될 수 있다.
대형 스크린, 고해상도 플라즈마 디스플레이 패널(PDP) 및 표면 도전성 전자 방출 장치, 미세 라인 및 공간 프린팅을 이용하는 디스플레이가 요구된다.
본 발명에 따르면, 기판, 프린팅 방법에 의해 기판 상에 형성된 Y-방향 배선, Y-방향 배선을 교차하도록 프린팅 방법에 의해 Y-방향 배선 상에 형성된 X-방향 배선, 교차부에서 Y-방향 배선 및 X-방향 배선을 절연하기 위한 절연층, 및 X-방향 배선 및 Y-방향 배선에 접속된 다수의 전자 방출 장치를 포함하되, 적어도 하나의 Y-방향 배선 및 X-방향 배선은 0.3㎛ 이하의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기(Rz)를 갖는 표면 형태를 갖는다.
본 발명에서, X-방향 및 Y-방향 배선은 스크린 프린팅에 의해 형성된다. 각각의 전자 방출 장치는 한 쌍의 전극을 가지며, 전극 쌍 중 하나는 Y-방향 배선에 다른 하나의 전극은 X-방향 배선에 접속된다.
X-방향 배선 및 Y-방향 배선은 0.2㎛ 이하의 표면 거칠기(Ra) 및 2㎛ 이하의 표면 거칠기(Rz)를 가진다.
본 발명에 따르면, 복수의 전자 방출 장치를 갖는 전자원 기판 및 화상 형성 부재를 포함하되, 상기 전자원 기판은 상술한 전기 원 기판이다.
본 발명자는 Y-방향 및 X-방향 배선 사이의 교차부분에서 레벨간 절연 에러(상부 및 하부 배선 사이의 단락 회로)를 발견하고 배선의 표면 형태에 따라 전면판 및 후면판 사이를 방전시키는데 대해 집중적으로 연구하였다.
다양한 연구의 결과, 본 발명자는 후면판과 전면판 사이의 상술한 방전은 Y- 또는 X- 방향 배선이 0.3㎛의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기(Rz)를 가지는 표면형으로 형성되는 경우 현저히 감소될 수 있음을 발견하였다. 특히 Y-방향 및 X-방향 배선은 0.3㎛의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기(Rz)를 갖는 표면형으로 형성되는 경우, 방전은 더욱 억제되고, X-방향 및 Y-방향 배선 사이의 단락 회로가 억제된다.
Ra는 제품의 표면 거칠기를 표시하는 중심선을 따른 평균 거칠기를 표시하고, Rz는 제품의 표면 거칠기를 표시하는 10 포인트의 평균 거칠기를 표시한다.
도 1a 내지 1e는 본 발명에 따른 전자원 기판을 제조하는 공정을 도시하는 평면도.
도 2는 종래의 표면 도전성 전자 방출 장치를 도시하는 개략도.
도 3a 및 3b는 표면 도전성 전자 방출 장치의 다른 예를 도시하는 표면도 및 횡단면도.
도 4는 본 발명의 화상 형성 장치를 도시하는 원근도.
도 5a 및 5b는 배선의 표면 거칠기를 각각 도시하는 횡단면도.
도 6a 및 6b는 통전 형성 동작에서의 전압 파형 인가를 각각 도시하는 차트도.
도 7a 내지 7c는 스크린 프린팅을 설명하기 위한 개략도.
도 8은 스크린 플레이트를 설명하기 위한 개략도.
도 9a 내지 9d는 본 발명이 양호하게 적용된느 전자원을 제조하는 공정을 각각 도시하는 개략도.
도 10a 및 10b는 측방향형 전계 방출 장치를 각각 도시하는 개략적 단면도.
도 11a 내지 11f는 전자 원 제조 공정을 각각 도시하는 개략도.
도 12a 및 12b는 잉크 젯 장치를 각각 도시하는 개략도.
도 13은 본 발명이 양호하게 적용되는 화상 형성 장치를 도시하는 개략적 원근도.
〈도면의 주요 부분에 대한 설명〉
2: 소자 전극
4, 6: 배선
5: 절연층
9: 기판
42: 후면판
43: 전면판
44: 유리 기판
46: 금속 백
47: 지지 프레임
48: 전자 방출 장치
상술한 프린팅 방법을 이용하는 디스플레이를 위한 많은 전자 방출 장치를 형성하는데 있어서, 종래의 NTSC에서는 수십만개의 전자 방출 장치가 HDTV에서는 수백만개의 전자 방출 장치가 정확하게 형성되어야 한다. 이러한 경우, 배선(4 및 6) 및 절연층(5)의 신뢰도는 고도해야 한다.
절연층은 구동시에 전력 소비 및 열 생성을 억제하도록 그 투과율을 일정 한도 이하로 유지하도록 두껍게 형성되어야 한다. 절연층은 핀홀 등으로부터 자유로워야 한다. 그러므로 많은 경우에, 프린팅에 의해 단지 하나의 층으로부터 절연층을 형성하는 것은 충분하지 않다. 수십만 교차점을 갖는 매트릭스 구조에서의 배선들 사이의 교차점에서 핀홀 단락 회로와 같은 결함을 제거하기 위해서는, 절연층은 2개 이상의 층으로부터 형성될 수 있다. 그러한 다층 구조에서도, X- 및 Y-방향 배선은 그 교차점에서 서로 단락될 수 있다.
본 발명자는 배선들 사이의 단락 회로를 집중 연구하여 아래의 사항을 발견하였다. 즉, 핀홀이 없는 경우에도 배선들 사이의 대부분의 단락부는 어떠한 이유로 인해 하부 배선의 표면 상에서 X- 및 Y- 방향 배선(6 및 4) 사이의 교차점에 존재하는 수 내지 수십 ㎛ 크기의 도전성 물질의 돌출에 의해 야기된다는 점이다.
도 5a는 X- 및 Y- 방향 배선(6 및 4)이 도 11a 내지 11f에서 도시된 전자 원내에서 서로 단락되는 경우의 교차점의 횡단면도를 도시한다. 단락부를 형성하는 돌출부는 페이스트의 2차 응집(aggregation)을 야기하는 도전성 페이스트의 도전성 미세 입자로 제조된 큰 클러스터에 의해 형성된다. 대부분의 경우, 돌출부는 도전성 페이스트를 준비할 때 혼합되는 도전성 미세 입자의 큰 분말 조각이다.
표면 도전성 전자 방출 장치와 같은 전자 방출 장치를 이용하는 화상 형성 장치에 있어서, 수 mm 간격으로 대향하는 다수의 전자 방출 장치를 갖는 후면판으로 칭하는 기판과 전면판으로 칭하는 기판이 각각 R(적), G(녹) 및 B(청) 색상의 인(phosphor)(화상 형성 부재)을 패터닝함에 의해 얻어진다. 후면판 및 전면판에 의해 정의된 공간은 감압 분위기에서 유지된다. 수 kV의 고전압(아노드 전압(Va))이 후면판 상의 전자 방출 장치에 의해 방출된 전자를 이용하여 전면판 상에 인을 조사하도록 전면판에 인가된다.
디스플레이의 계산 성능 인자 중의 하나인 루미넌스를 증가시키기 위해서, 전자 빔의 여기를 이용하는 인이 이용되는 경우, 가능한 높은 아노드 전압(Va)이 선택된 인에 따라 바람직하게 인가된다. 더욱 상세하게는, 전면판과 후면판 사이의 전계 강도는 바람직하게는 5kV 이상이다.
이때, 상술한 돌출부가 후면판 상의 배선 표면에 존재하는 경우, 전계는 돌출부에 집중하여 후면판과 전면판 사이를 방전시킨다. 결과적으로, 큰 전류가 순간적으로 흘러 전자 방출 장치를 파괴한다. 이러한 현상은 대 면적으로 노출된 X-방향 배선(6: 도 11 및 5a 참조)의 경우 더욱 심각해진다.
그러므로 본 발명의 목적은 전자 방출 장치를 구동하도록 고신뢰성의 즉, 상부 및 하부 배선 사이에 단락이 거의 없는 배선을 이용하는 전자원 기판을 제공함과 동시에 화상 형성 장치의 루미넌스를 증가시키도록 아노드 전압(Va)를 안정적으로 증가시킬 수 있는 화상 형성 장치를 제공하는 것이다.
본 발명에서 양호하게 이용된 스크린 프린팅을 위한 도전성 페이스트의 개요가 설명된다.
도전성 페이스트는 적어도 도전성 미세 입자 파우더를 함유하는 분산제(dispersion) 및 그 파우더를 분산시키기 위한 용액(vehicle)이다. 양호하게는, 본 발명의 도전성 페이스트는 소량의 유리 성분을 함유한다. 이러한 유리 성분은 유리 기판과 도전성 미세 입자 파우더 사이의 강한 접촉(접착)에 일조하고 용액 성분이 기판 상에 본 발명의 도전성 페이스트를 프린팅(도포)할 때 베이킹에 의해 제거된 이후에 도전성 미세 입자의 신터링(sintering)을 제어한다.
용액은 에틸 셀룰로오스와 같은 폴리머 수지 및 테르피네올(terpineol)과 같은 용제를 함유하는 점액질 액체이다.
본 발명의 도전성 페이스트는 수 십 Pa.sec 내지 수백 Pa.sec로 조절되는 점도를 가지고, 요변성(thixotropic properties)를 가져서 양호한 프린팅 특성을 갖는다.
고 해상도 또는 고 프린팅 속도를 수득하기 위해서, 수소화 캐스터유(hydrogenated castor oil) 및 그 추출물과 같은 첨가제가 혼합되어 페이스트의 유동성(rheology)을 제어한다.
일반적으로 이용되는 고체 금속을 연마하여 마련된 도전성 미세 입자는 불균일 형상, 거친 표면 및 높은 표면 활동성을 갖는다. 그러므로, 그라인딩에 의해 마련된 도전성 미세 입자는 용이하게 재응집한다. 이러한 이유로, 그러한 도전성 미세 입자가 페이스트내에 혼합되는 경우, 이들은 잘 반죽된 경우라도 응집하며, 클러스터와 같은 큰 2차 입자를 형성한다. 배선 패턴이 이러한 페이스트를 이용한 스크린 프린팅에 의해 형성되는 경우, 배선 표면은 거칠게 된다.
이를 방지하기 위해서, 금속성 비누와 같은 다양한 분산제가 페이스트내에 혼합되거나, 임의의 표면 개조가 수행되어 도전성 미세 입자의 표면을 안정화시킨다.
본 발명에서 양호하게 이용된 도전성 페이스트의 도전성 입자의 양호한 예는 고형 금속을 연마하여 만든 것이 아니라 도전체를 함유하는 수용액으로부터 중성화 또는 고속 냉각에 의해 입자를 침전시킴에 의해 마련되는 거의 구형의 미세 입자이다.
이러한 미세 입자가 크기 면에서 0.05㎛ 이하인 경우, 용이하게 재응집되어 페이스트내에서 큰 2차 입자를 형성한다. 미세 입자의 크기가 수 ㎛ 이상인 경우, 거의 재응집되지 않는다. 그러나, 약 10여개의 입자만으로 큰 클러스트를 형성하며, 이는 배선의 표면 거칠기에 영향을 준다. 큰 입자로 형성된 도전성 페이스트는 베이킹 시에 입자들 사이의 약한 신터링으로 인해 배선의 높은 저항값을 나타낸다.
이로부터, 본 발명에 따른 도전성 페이스트에서 이용되는 도전성 미세 입자는 0.1㎛ 내지 2㎛ 직경을 가지며, 더 양호하게는 0.3㎛ 내지 1.0㎛이다. 미세 입자의 형태는 양호하게는 가능한 구형이다.
본 발명에서, 도전성 페이스트내에 함유된 폴리머 수지의 예로는 에틸 셀룰로오스, 니트로셀룰로오스 및 아크릴 수지이다.
용제의 예는 메타놀, 테르피놀(terpineol), 카르베올(carveol), 보르네올(borneol) 또는 메탄디올(menthandiol)과 같은 테라핀 알콜(terpene alcohol), 2-메톡시테아놀(2-methoxyethanol), 2-에톡시에타놀(2-ethoxyethanol), 2-부톡시에타놀(2-butoxyethanol), 디에틸렌 글리콜 모노메틸 에테르(diethylene glycol monomethyl ether), 디에틸렌 글리콜 모노에틸 에테르(diethylene glycol monoethyl ether), 또는 디에닐렌 글리콜 모노부틸 에테르(diethylene glycol monobutyl ether)과 같은 에테르 알콜(ether alcohol), 및 에틸렌 글리콜 모노메틸 에테르 아세테이트와 같은 에스테르이다. 이들 용제 중 단 하나 또는 2 이상의 용제의 혼합이 이용될 수 있다.
본 발명에서 양호하게 이용되는 도전성 페이스트는 바람직하게는 소량의 유리 성분(유리 입자)를 함유한다. 이러한 유리 성분은 도전성 페이스트가 베이크되어 용액 성분을 제거하는 경우 기판에 대한 도전성 미세 입자의 접착 특성을 증대한다. 이러한 유리 성분 입자는 또한 적절한 크기 및 직경으로 조절되어 응집하지 않도록 한다.
본 발명에서 양호하게 이용되는 도전성 페이스트는 상술한 도전성 미세 입자 및 용액 성분내의 유리 파우더를 혼합하고, 3-롤 제분기(3-roll mill) 등에 의해 입자 및 파우더를 분산시키고 이를 페이스트로 조절함에 의해 마련된다.
이 때, 최대 입자 직경, 평균 입자 직경 등이 Ueshima Seisakusho Co., Lte. 의 그리도메터(gridometer) TH-6110을 이용하여 모니터된다. 한편, 분산 정도는 적절히 조절되어, 2차 응집을 야기하고 높은 분산 정도를 보이는 페이스트를 형성한다.
이러한 도전성 페이스트는 스크린 프린팅에 의해 프린트되고 베이크되어 0.3㎛ 이하의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기(Rz)을 갖는 표면 형상을 갖는 X- 및 Y- 방향 배선을 구현한다.
그러나, 본 발명은 종래의 프린팅 및 그 표면의 폴리싱에 의해 X- 및 Y- 방향 배선을 형성함에 의해 만족될 수 있다.
본 발명의 전자원 기판 제조 방법 및 이를 이용한 화상 형성 장치가 도 1a 내지 1e 및 3a 및 3b를 참조로 설명된다. 이러한 경우, 전자 방출 장치로서 표면 도전 전자 방출 장치를 이용하는 전자원 기판 및 화상 형성 장치가 설명된다. 본 발명이 양호하게 적용되는 전자 방출 장치는 저압 분위기에서 구동될 수 있다. 본 발명은 전계 방출 전자 방출 장치(FE로 칭함), MIM(금속/절연체/금속), 전자 방출 장치 또는 표면 도전형 전자 방출 장치와 같은 2개의 단자를 갖는 냉음극을 이용하는 화상 형성 장치에 적용될 수 있다. 본 발명은 저가로 대 면적에 형성될 수 있는 표면 도전형 전자 방출 장치를 이용하는 화상 형성 장치에 적용될 수 있다.
(제1 단계)
도전막이 잘 세정된 기판(9) 상에 형성되고, 패턴이 다수의 소자 전극 쌍(1 및 2)을 형성하기 위해 포토리쏘그라피에 의해 처리된다.
기판(9)의 예로는 실리카 유리 기판, Na와 같은 낮은 불순물 성분을 갖는 유리 기판, 소다-석회 유리 기판, 스퍼터링 등에 의해 소다-석회 유리 상에 SiO2층을 형성함에 의해 마련된 유리 기판, 및 세라믹 기판이 있다.
전극(1 및 2)를 형성하는 방법은 진공 증착, 스퍼터링 또는 플라즈마 CVD과 같은 진공 시스템과 리쏘그라피에 의해 막을 패터닝하고 에칭하여 막을 형성하는 방법 및 음각 플레이트(intaglio plate)를 이용하여 유기 금속을 함유하는 Mo 플레이트를 오프셋-프린팅하는 방법 중 선택될 수 있다. 소자 전극(1 및 2)의 재료로서, 일반 도전성 재료가 이용될 수 있다. 일반 도전성 재료는 Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu 및 Pd와 같은 금속 또는 이들 금속의 합금, Pd, Ag, Au, RuO2, 및 Pd-Ag와 같은 금속, 금속 산화물 및 유리 등으로 제조된 프린트된 도전체, In2O3-SnO2와 같은 투명 도전체, 및 폴리실리콘과 같은 반도체 재료로부터 적절히 선택될 수 있다.
전극(1 및 2) 사이의 간격(L), 전극 폭(W1), 및 도전성 막(3)의 폭(W2)을 포함하는 형상은 응용 목적 등에 따라 적절히 설계될 수 있다. 전극(1 및 2) 간의 간격(L)은 수백 nm에서 수백 ㎛까지 범위내로 설정될 수 있고, 양호하게는 수 ㎛에서 수십 ㎛ 범위이다. 전극(1 및 2)의 폭(W1)은 전극의 저항값 및 전자 방출 특성을 고려하여 수 ㎛ 내지 수백 ㎛ 범위내로 설정될 수 있다. 전극(1 및 2)의 막 두께(d)는 수십 nm 내지 수 ㎛ 범위내로 설정될 수 있다.
전극(1 및 2)은 도전성 막(3) 및 Y- 및 X- 방향 배선(6 및 4)를 전기적으로신뢰성있게 접속시키도록 형성된다. 이는 도전막(3)이 배선(4 및 6)에 직접 접속되는 경우라도, 막 두께의 차이로 인해 이들이 만족할 만하게 접속될 수 없기 때문이다.
(제2 단계)
Y-방향으로 연장하는 Y-방향 배선(하위 배선)(4)은 본 발명의 도전성 페이스트를 프린팅 및 베이킹함에 의해 형성될 수 있다. 이 때, Y-방향 배선(4)은 소자 전극(2)에 접속되도록 형성되고, 더욱 양호하게는 소자 전극(2)의 일부를 덮도록 형성된다. 도전성 페이스트가 소정의 패턴으로 도포된 이후에, 수용된 구조는 페이스트내의 용액 성분을 제거하도록 페이스트 및 유리 기판(9)의 온도 특성에 대응하는 온도(예를 들면, 400℃ 내지 650℃)에서 베이크되고 페이스트내의 도전성 입자를 신터링한다(도 1b).
두꺼운 막 배선은 자체로 전기 저항을 감소시킬 수 있으므로 이득적이다. 그러므로, 본 발명은 두꺼운 막 프린팅 방법 중 스크린 프린팅을 채용한다.
스크린 프린팅에 따르면, 도전성 페이스트는 Y-방향 배선(하위 배선)(4)의 패턴에 대응하는 개구부를 갖는 마스크(스크린 플레이트)를 통해 후면판에 도포된다. 도포된 페이스트는 페이스트내의 불필요한 유기 물질을 제거하기 위해 건조되고 베이크되어 Y-방향 배선(하위 배선)(4)을 형성한다.
스크린 프린팅에 의해 후면판(9)에 페이스트를 도포하는 방법이 도 7a 내지 7c 및 8을 참조로 설명된다.
제1 단계에서 형성된 후면판이 스크린 플레이트와 함께 정렬된다. 도전성페이스트는 스크린 플레이트 상에 설정된다(도 7a). 스크린 플레이트는 Y-방향 배선(하위 배선)(4)의 패턴에 대응하는 개구부를 가진다(도 8).
스퀴지(squeeze)가 스크린 플레이트와 접촉하게 되어 도 7b에 도시된 화살표 방향으로 이동하여, 도전성 페이스트를 스크린 플레이트의 개구부를 통해 원하는 패턴으로 후면판에 도포(프린팅)한다(도 7b 및 7c).
이러한 방법은 양호하게는 은, 금, 구리, 니켈 등으로부터 선택된 도전성 입자의 혼합물을 함유하는 도전성 페이스트를 이용한다. 보다 양호하게는, 고해상도 패터닝이 필요한 경우, 감광성 재료가 도전성 페이스트에 혼합되고, 거친 패턴이 스크린 프린팅에 의해 형성되어, 패턴이 노출되고 디벨로프되어 미세 배선을 얻는다. 이는 양호하게는 감광 도전성 페이스트의 양의 손실을 감소시킬 수 있다.
(제3 단계)
절연층(5)이 각 Y-방향 배선(하위 배선: 4) 및 각 X-방향 배선(상위 배선: 6)의 교차부에 형성된다(도 1c). 이러한 절연층은 예를 들면 PbO, B2O3, ZnO, Al2O3, SiO2등으로부터 적절히 선택된 구성 요소의 혼합물 또는 납 산화물을 주 성분으로 함유하는 유리 물질로 제조된다. 두께는 절연층(5)이 절연 특성을 보장하는 한 특별히 제한되지 않는다. 두께는 일반적으로 10 내지 100㎛로 설정되며, 양호하게는 20 내지 50㎛이다. 이러한 절연막은 에틸 셀룰로오스, 유기 용제 등과 같은 폴리머 물질을 함유하는 용액과 납 산화물을 주성분으로 함유하는 저용융 유리 입자를 혼합시킴에 의해 마련된 절연 페이스트를 스크린 프린팅 등에 의해 선정위치까지 도포함에 의해 형성된다. 도포된 페이스트는 용액과 같은 유기 성분을 제거하도록 베이크되고 유리 입자를 신터링하여 절연층을 형성한다. 절연 특성을 보다 신뢰성있게 수득하기 위해서, 절연층은 양호하게는 다수의 층으로 제조된다. 더욱 상세하게는, 다수의 절연층이 절연 페이스트를 이용하여 프린팅 단계 및 베이킹 단계를 반복함에 의해 형성될 수 있다. 도 1c는 다수의 절연층을 보다 명확하게 도시하도록 서로로부터 오프셋함을 도시한다.
절연층은 적어도 Y-방향 및 X-방향 배선 사이의 교차부를 덮기에 충분함을 유의하자. 그러므로, 절연층의 형상은 도 1c에 도시된 것에 국한되지 않고 적절히 선택될 수 있다.
(제4 단계)
X 방향 배선(상위 배선: 6)은 층간 레벨 절연층(5) 상에 형성된다. 이들 배선의 전기 저항이 또한 양호하게 감소되므로, 본 발명은 두꺼운 막을 형성할 수 있는 스크린 프린팅을 수용한다.
Y-방향 배선을 형성하는 방법과 유사하게, Y-방향 배선을 형성하는데 이용되는 전도성 페이스트는 프린트되고 베이크된다(도 1d). 이때, 배선은 소자 전극(1)에 접속되도록 형성되고, 보다 양호하게는 각각의 소자 전극(2)의 일부를 덮도록 접속된다.
(제5 단계)
도전성 막(3)이 형성된다. 도전성 막(3)의 재료예로는 Pt, Ru, Ag, Pd, Au,Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, 및 Pb와 같은 금속, PdO, SnO2, In2O3, PbO, 및 Sb2O3와 같은 산화물, HfB2, ZrB2, LaB6, YB4, 및 GdB4와 같은 붕화물, TiC, ZrC, HfC, TaC, SiC 및 WC와 같은 탄화물, TiN, ZrN 및 HfN과 같은 질화물, Si 및 Ge와 같은 반도체, 및 탄소를 포함한다. 상기 재료는 양호하게는 Pd로서 이는 그 저항값이 포밍 동작에 대한 관점에서 산화 및 환원에 의해 용이하게 조절될 수 있기 때문이다(후술함).
도전성 막(3)의 두께는 전극(1 및 2)에 대한 스탭 커버리지, 전극(1 및 2)의 저항값, 포밍 조건(후술함) 등을 고려하여 적절히 설정된다. 일반적으로, 이러한 두께는 1nm부터 수백 nm까지의 범위, 양호하게는 1nm 내지 50nm 범위로 설정된다. 저항값(Rs)은 102내지 107Ω/□이다. 이러한 저항값(Rs)은 두께(t), 폭(w) 및 길이(L)을 갖는 박막의 저항(R)이 R=Rs(L/w)로 주어지는 경우 얻어질 수 있다.
전극(1 및 2)의 두께는 도전성 막(3)의 두께를 고려하여 설계된다.
도전성 막(3)은 매우 얇다. 이러한 막(3)이 배선 및 전극을 형성하기 이전에 형성되는 경우, 막은 배선 및 전극을 형성하는 베이킹 온도로 인해 응집한다. 이러한 이유로 인해, 도전성 막은 양호하게는 전극(1 및 2) 및 배선(4 및 60을 형성한 이후에 형성된다. 전극(1 및 2)가 도전성 막보다 더 두껍고 배선(4 및 6)에 비해 훨씬 얇으므로, 전극은 양호하게는 배선을 형성하기 이전에 후면판 상에 형성된다. 그러므로, 형성 순서는 전극(1, 2) 형성 단계->배선(4, 6) 및 절연층(5)의 형성 단계 -> 도전성 막(3)의 형성 단계이다. 배선 및 전극은 양호하게는 전극과배선을 부분적으로 덮어서 접속된다.
이들 도전성 막(3)을 형성하는 방법은 양호하게는 잉크-젯 방법이다. 잉크-젯 방법은 매우 단순한 원리 및 구조를 이용하며, 고속 및 작은 잉크 드롭렛과 같은 많은 이점을 갖는다.
보다 상세하게는, 상술한 도전성 재료를 함유하는 유기 금속 화합물 용제는 선정 위치에 도포되고 드라이된다. 다음으로, 유기 금속 화합물은 금속 또는 금속 산화물로 제조된 도전성 막(3)을 형성하도록 베이킹함에 의해 열적 용해된다(도 1e).
잉크-젯 방법은 아래의 방법(BJ(버블-젯)방법 및 PJ(피에조-젯) 방법)을 포함한다. BJ 방법에 따르면, 열 저항 소자는 노즐내로 매입되고, 액체는 소자를 가열하여 끓게(boil)되고, 드롭렛은 버블의 압력에 의해 분사된다. PJ 방법에 따르면, 전기 신호는 압전 소자에 인가되어 이를 변형하고, 액체 챔버의 용적은 드롭렛을 분사하도록 변화된다. 이들 방법에 의하여, 도전성 막을 형성하기 위한 재료를 함유하는 액체는 분사되고 도전성 막이 형성될 위치에 인가된다.
도 12a 및 12b는 잉크-젯 방법에 이용되는 잉크-젯 헤드(방전 장치)를 각각 도시하는 개략도이다. 도 12a는 단지 하나의 분사부(노즐: 24)을 갖는 단일-노즐 헤드(21)를 도시한다. 도 12b는 다수의 드롭렛 분사부(노즐: 24)을 갖는 멀티-노즐 헤드(21)를 도시한다. 다수의 장치가 기판 상에 형성되어야 하는 디스플레이의 제조 시 액체를 도포하는데 필요한 시간을 단축할 수 있으므로, 멀티-노즐 헤드는 특히 효과적이다. 도 12a 및 12b에서, 헤드(21)는 히터 또는 압전 소자(22),잉크(액체) 경로(23), 잉크(액체) 공급부(25), 및 잉크(액체) 저장고(26)를 포함한다. 잉크(액체) 탱크는 튜브를 통해 잉크 공급부(25)에 의해 접속된다.
잉크-젯 방법에 이용될 수 있는 액체는 상술한 재료의 분산 소자 및 상술한 재료의 복합체와 같은 화합물을 함유하는 용제를 포함한다. 그러나, 액체는 이들에 국한되지는 않는다.
상술한 단계에 의해, 포밍 동작 이전에 전자원 기판이 형성된다.
단순 매트릭스 어레이를 갖는 화상 형성 장치의 구조 및 제조 방법은 도 4를 기초로 설명된다.
도 1a 내지 1e에 도시된 것처럼 포밍 단계 이전에 많은 전자 방출 장치를 갖는 전자원 기판(9)이 후면판(42) 상에 고착된 이후에, 전면판(43)(인광 막(45) 및 금속 백(46)을 유리 기판(44)의 내부 표면 상에 형성함에 의해 구성됨)은 지지 프레임(47)을 통해 전자원 기판(9)의 5mm 위에 설정된다. 전면판(43), 지지 프레임(47), 및 후면판(42)은 플릿 유리(42)와 같은 부재를 접합함에 의해 봉입되어 엔벨로프(411)를 형성한다.
전자원 기판(9)은 또한 플릿 유리를 갖는 후면판(42)에 고착된다.
도 4에서, 화상 형성 장치는 전자 방출 장치(48), 및 X- 및 Y-방향 배선(6 및 4)를 포함한다. 전자원 기판(9) 및 후면판(42)은 동일 기판으로부터 형성될 수 있음을 주목하자.
인광 막(45) 상에, 인광 물질은 스트라이프 형태를 채용한다. 블랙 스트라이프가 형성된 이후에, 각 색상의 인광 물질은 블랙 스트라이프 사이의 간격에 도포되어 인광 막(45)을 형성한다. 블랙 스트라이프 재료의 예로는 표준 흑연을 주 성분으로 함유하는 재료이다. 현탁 방법이 인광 물질을 유리 기판(44)에 도포하는 방법으로 이용된다. 금속 백(46)은 일반적으로 인광 막(45)의 내부 표면 상에 형성된다. 금속 백은 인광 막이 형성된 이후에 인광 막의 내부 표면 상에 평활 동작(일반적으로 필르밍(filming)으로 칭함)을 수행을 수행하고 진공 증착에 의해 알루미늄을 증착함에 의해 형성된다. 후면판 및 전면판이 봉입되는 경우, 각 색상의 인광 물질 및 전자 방출 장치가 서로 부합하도록 서로를 만족할 만하게 정렬된다.
상술한 것처럼, 포밍 동작 이전에 전자원 기판(9)이 제조된다.
(제6 단계)
통전 포밍(포밍 동작)으로 칭하는 통전 동작이 X-방향 배선에 접속된 Dx1 내지 Dxn 및 Y-방향 배선에 접속된 Dy1 내지 Dym을 통해 전원(도시 없음)으로부터 전압을 인가함에 의해 전극(1 및 2) 사이에서 수행된다. 다음으로, 각각의 도전성 막을 통해 전류가 흘러서 도전성 박막(3)의 일부에 갭을 형성한다. 통전 포밍을 위한 전압 파형의 예가 도 6a 및 6b에 도시된다.
전압 파형은 양호하게는 펄스형 파형이다. 펄스는 펄스 최고값이 상수 전압을 유지하는 동안 연속적으로 인가된다(도 6a). 별예로, 전압 펄스는 펄스 최고값이 증가되는 동안 인가될 수 있다(도 6b). 펄스 최고값이 상수 전압에서 유지되는 경우(도 6a)가 설명된다.
도 6a의 T1 및 T2는 각각 전압 파형의 펄스 폭 및 펄스 간격을 표시한다.T1은 1μsec 내지 10msec로 설정되고, T2는 10μsec 내지 100msec로 설정된다. 삼각파의 최고값(통전 포밍에서의 최고 전압)은 전자 방출 장치의 형상에 따라 적절히 선택된다. 예를 들면, 최고값은 약 4V 내지 10V이다.
포밍 동작은 이 전압 파형을 수초 내지 수십초 동안 인가함에 의해 수행되고, 엔벨로프(411)는 예를 들면 10-3Pa인 적절한 진공도이다. 소자의 전극들 사이에 인가된 파형은 삼각파에 국한되지 않고 직사각형 파형과 같은 원하는 파형이 될 수 있다.
도 6b의 T1 및 T2는 도 6a와 유사하게 펄스 폭 및 펄스 간격을 표시한다. 삼각파의 최고값이 약 0.1V 단차로 증가하는 경우, 삼각파형은 적절한 진공도로 인가된다.
통전 포밍의 종료는 아래와 같이 결정된다. 소자 전류는 펄스 간격 T2 동안 도전성 박막(3)을 국부 손상 또는 변형시키지 않도록 예를 들면 약 0.1V 전압에서 저항값을 얻도록 측정된다. 예를 들면, 저항값이 1㏁ 이상인 경우, 통전 포밍이 종료한다.
(제 7 단계)
활성 단계로 칭하는 동작은 통전 포밍을 수행한 장치에 대해 양호하게 수행된다. 포밍 외에 화성 단계에서, 펄스형 전압이 소자에 반복적으로 인가되고, 엔벨로프(411)는 10-2내지 10-3Pa의 유기 개스를 함유한다.
활성 동작시에, 탄소 또는 소량의 유기 화합물로부터 추출된 탄소 화합물(탄소 막)이 포밍 동작에 의해 형성된 갭내의 기판 상에 및 갭 주변의 도전성 막(3) 상에 피착되고, 전자 방출 장치의 소자 전류(If) 및 방전 전압(Ie)는 크게 변화한다. 활성 단계의 결과, 전자 방출 영역(7)이 형성된다.
본 발명의 표면 도전형 전자 방출 장치의 구조는 기본적으로 도 3a 및 3b와 동일하다.
활성화 단계는 방출 전류(Ie)가 실질적으로 포화될 때 종료한다. 펄스 최고치는 양호하게는 동작 구동 전압이다.
탄소 및 탄소 화합물은 흑연(흑연 단결정 및 흑연 다결정을 표시함) 및 비정질 탄소(비정질 탄소 및 비정질 탄소와 흑연 다결정의 혼합물을 표시함)이다.
이러한 방식으로 형성된 전자 방출 장치(48)를 포함하는 엔벨로프(411)의 내부는 배출 파이프(도시 없음)를 통해 소개되어 진공 정도는 양호하게는 포밍 단계 및 활성화 단계의 경우보다 더 높다. 배출 파이프는 가열되고 봉입되어 고진공이 유지되는 엔벨로프(진공 용기: 411)를 완성한다. 단자(Dy1 내지 Dym 및 Dx1 내지 Dxn) 및 엔벨로프로부터 연장하는 고전압 단자(Hv)에 전압을 인가함에 의해, 각 전자 방출 장치는 화상을 디스플레이하도록 구동된다. 고전압 단자(Hv)는 전자원과 접하는 화상 형성 부재(인광 물질)로 전자를 가속시키고 전자로 화상 형성 부재를 조사하도록 전극(아노드 전극: 금속 백)에 접속된다.
이러한 경우, X- 및 Y- 방향 배선(6 및 4) 모두의 표면 형태는 0.3㎛ 이하의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기(Rz)를 갖는다.
그러나, 후면판과 전면판 사이의 5kV/mm 이상의 고전계를 인가할 때의 방전이 적어도 X- 또는 Y- 방향 배선(6 또는 4)의 표면 형상을 0.3㎛ 이하의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기(Rz)로 설정함에 의해 억제될 수 있다. 방전을 억제하기 위해서는, 아노드에 인접하게 배치되고 대규모 면적으로 노출된 X-방향 배선은 양호하게는 상술한 범위내에서 표면 거칠기를 갖는다. 보다 양호하게는, X- 및 Y- 방향 배선 모두는 상술한 범위내의 표면 거칠기를 갖는다.
X- 및 Y- 방향 배선 사이의 교차점에서의 단락 회로를 방지하기 위해서, 하위(기판 9 측)에 배치된 Y-방향 배선은 양호하게는 상술한 범위내의 표면 거칠기를 갖는다.
이로부터, 본 발명의 보다 양호한 형태로서, X-방향 및 Y-방향 배선의 표면 형상은 0.3㎛ 이하의 표면 거칠기(Ra) 및 3㎛ 이하의 표면 거칠기(Rz)로 설정된다.
포밍 단계 및 활성화 단계에서 전자 방출 장치, 전자 원, 디스플레이 패널 및 화상 형성 장치의 제조시의 진공도 보다 높은 진공도로는 약 10-5Pa 이상이고, 보다 양호하게는 탄소 또는 탄소 화합물이 신규 증착되지 않는 초고진공도 임에 유의한다. 이는 탄소 및 탄소 화합물의 증착을 억제할 수 있고, 소자 전류(If) 및 방출 전류(Ie)를 안정화한다.
본 발명은 아래의 예에 국한되지 않지만 상세히 예시된다.
(제1 실시예 내지 제5 실시예 및 제1 비교예 내지 제3 비교예)
도 1a 내지 1e에 도시된 것처럼 제1 실시예 내지 제5 실시예 및 제1 비교예 내지 제3 비교예에서, 720 Y-방향 배선(4) 및 240 X-방향 배선이 스크린 프린팅에의해 절연층(5)을 통해 기판(9) 상에 형성된다.
표 1은 제1 실시예 내지 제5 실시예 및 제1 비교예 내지 제3 비교예에 이용된 페이스트 및 형성된 배선의 표면 거칠기를 도시한다.
제1 실시예 내지 제5 실시예 및 제1 비교예 내지 제3 비교예에서 이용된 도전성 페이스트는 유기 용액, 은 입자, 소량의 유리 파우더, 및 다양한 첨가물을 혼합하고 이들을 3-롤 제분기에 의해 분산시킴에 의해 마련된다.
유기 용액은 부틸 카르비톨 아세테이트(BCA)내의 에틸 셀룰로오스를 용해함에 의해 마련된다. 유리 파우더는 약 500℃의 연화점 및 1.0㎛의 입자 직경을 갖는다.
제1 실시예 내지 제5 실시예에서 이용된 은 입자는 은 이온을 함유하는 수용액을 환원시키고 용액내에 금속 은을 침전시키는 액정 위상 에피택시(epitaxy)에 의해 형성된다. 은 이온 용액의 예로는 수성 아민 은 크롤라이드 용액, 수성 은 질화 용액, 및 은 탄소화 용액이 있다. 환원제의 예로는 씨우리어 이산화물(thiourea dioxide), 나트륨 보로하이드라이드(sodium borohydride), 포르말린 및 히드라진(hydrazin)이 있다. 제1 실시예 내지 제5 실시예는 수성 아민 은 크롤라이드 용액 및 히드라진 수산화물 (Wako ure Chemicals Industries Ltd의 98%-(NH2)2H2O)를 채용한다.
제1 비교예에 이용된 은 입자는 Tokuryoku Kagaku Kenkyujyo의 박피 은 파우더 TCG-1이다. 제2 및 제3 비교예에서 이용된 은 입자는 볼 제분기(ball mill)으로 거친 은 입자를 연마하여 마련된 부정형 입자이다. 연마된 입자는 평탄하지 않은 표면 및 낮은 정형성을 가지고, 쉽게 2차 응집된다.
스크린 프린팅에 이용되는 스크린 플레이트는 Tokyo Process Service 사의 15㎛두께의 유상화제(乳狀化劑: emulsifying agent)를 갖는 SX300 메시이다. 준비된 패턴은 도 1a 내지 1e에 도시된 것과 유사하며, 230㎛ 피치를 갖는 720 Y-방향 배선(하위 배선: 4) 및 690㎛ 피치를 갖는 240 X-방향 배선(6)을 형성하는데 이용한다. 이러한 배선들은 400℃ 내지 520℃의 베이킹 온도로 베이킹된다.
층간 레벨 절연층(5)은 Noritake Co., Ltd의 NP-7730 페이스트를 이용하여 3회 프린팅과 베이킹을 반복함에 의해 형성된다. 층간 레벨 절연층(5)은 배선들 사이의 교차부에서 약 20㎛의 두께를 갖는다.
이러한 구조에서, X- 및 Y- 방향 배선들 사이의 교차부의 수는 172,800이다.
절연층의 신뢰도 즉, 상위 및 하위 배선 사이의 단락 회로가 전체 교차부에서의 구획을 단락하는 것에 대한 존재 여부를 검사함에 의해 검사된다. Y- 및 X-방향 배선의 표면 거칠기(Ra 및 Rz)이 측정된다.
제1 실시예 제2 실시예 제3 실시예 제4 실시예 제5 실시예 제1 비교예 제2 비교예 제3 비교예
입자 반경(㎛) 1.0 0.1 0.3 0.5 0.8 3.0 0.1 5.0
입자 형상 구형 구형 구형 구형 구형 박피 부정형(연마됨) 부정형(연마됨)
Ra(㎛) 0.292 0.268 0.198 0.177 0.161 0.355 0.467 0.367
Rz(㎛) 2.854 2.571 1.916 1.884 1.818 0.353 4.122 3.45
단락부의 수 0 0 0 0 0 6 10 5
표 1에 도시된 것처럼, Ra가 0.3㎛ 이하이고 Rz가 3㎛ 이하인 경우, 단락부가 존재하지 않고, 배선 절연 신뢰도는 개선된다. 도 5b는 제1 실시예 내지 제5 실시예에서 형성된 매트릭스 배선의 교차부의 횡단부가 관측되는 상태를 개략적으로 도시한다. 도 5a는 제1 내지 제3 비교예에서 형성된 매트릭스 배선의 단락 교차부의 단면도가 관측되는 상태를 개략적으로 도시한다. 제1 내지 5 실시예에서, 배선 거칠기는 제1 내지 제3 비교예와 비교해서 억제되어 측정된 표면 거칠기와 유사하다. 또한, 단락 회로를 초래할 큰 돌출은 관측되지 않는다.
Ra 및 Rz 각각은 배선의 길이(연직) 방향 및 폭 모두에 있어 동일하다.
제1 내지 5 실시예 및 제1 내지 3 비교예에서, 배선의 표면 거칠기는 접촉형 표면 거칠기 측정 방법인 KLA-Tencor사의 AS-500을 이용한 JIS-B0651를 기초로 측정된다. 측정시에, 주사 속도, 니들 압력, 컷 오프 값 및 주사 길이는 각각 300㎛/sec, 약 3mg, 0.8 mm 및 2.5 내지 2.8mm 이다.
Ra 및 Rz의 정의는 JIS-B601에 의해 주어진다.
주사 동작은 폭 방향의 배선의 거의 중심으로부터 배선의 길이(연직) 방향을 따라 수행된다.
(제6 실시예)
제1 비교예에서 이용된 페이스트를 이용하여, Y-방향 배선(하위 배선: 4)이 스크린 프린팅에 의해 형성된다. 다음으로, 배선의 상부 표면이 테이프에 의해 폴리시된다.
테이프 폴리싱은 0.2mm-두께의 PET(PolyEthylene Terephthalate) 층 상에 2㎛ 입자 크기를 갖는 ROI-기 마모층을 형성함에 의해 수득되는 폴리싱 테이프(Fujifilm 제조)을 이용한다. 압력을 인가하고 테이프를 감는 동안, 표면은 폴리시된다. 표면은 200mm/min의 테이프 입력 속도, 60m/min의 기판 입력 속도 및 3Kgf/㎠의 압력으로 좌우로 테이프 헤드를 이동시킴에 의해 폴리시된다. 연직 배선은 0.131의 표면 거칠기(Ra) 및 1.484의 표면 거칠기(Rz)를 갖는다.
층간 레벨 절연층 및 X-방향 배선은 제1 실시예와 유사하게 형성되고 베이크된다. 다음으로, 상위 및 하위 배선 사이의 단락부의 수가 검사되어 단락부가 존재하지 않는지 및 고신뢰도 층간 레벨 절연층이 얻어지는지를 확인한다. 거칠기(Ra 및 Rz)는 제1 실시예와 동일한 방법으로 측정된다.
(제7 실시예)
제7 실시예에서, 도 13에 도시된 엔벨로프(411)를 이용한 디스플레이가 제조되고, 압력 내성 및 디스플레이 화상이 계산된다.
도 1a 내지 1e에 도시된 것처럼 포토리쏘그라피에 의한 백금으로 제조된 소자 전극(1 및 2)을 갖는 유리 기판(9)이 준비된다. 본 발명의 도전성 페이스트가 글래스 기판(9)에 도포되어 Y-방향 배선(4), 층간 절연층(5), 및 X-방향 배선(6)을 갖는 전자원 기판(9)를 형성한다. 이때 얻어진 Y- 및 X-방향 배선은 0.211의 표면 거칠기(Ra) 및 2.286의 표면 거칠기(Rz)를 갖는다. 또한 제7 실시예에서, 표면 거칠기(Ra 및 Rz)는 제1 실시예와 동일한 방법으로 측정된다.
배선이 완성된 이후에, 도전성 박막(3)이 잉크 젯 방법에 의해 형성된다. 제7 실시예에서, 유기 팔라듐 치레이팅 용액(organic palladium chelatingsolution)이 잉크 젯 방법에 의해 도포되고, 10분 동안 350℃로 가열되어 Pd로부터 도전성 박막(3)을 형성한다(도 1e). 이러한 방식으로 형성된 도전성 박막(3)은 10nm의 두께를 가지며, 시트 저항이 5×104Ω/□이다. 포밍 동작 이전에 전자원 기판(9)이 수득된다.
포밍 동작 이전의 전자원 기판(9)이 후면판으로 이용된다. 후면판 및 전면판은 플레이트 사이에 2mm의 간격(금속 백과 X-방향 배선 사이의 간격)으로 플릿 유리로 지지 프레임(47)을 통해 접착된다(도 13). 엔벨로프(411)의 내부는 배출 파이프(도시 없음)를 통해 약 10-3Pa까지 소개(疏開)된다. 다음으로, 포밍 동작은 각각의 도전성 막(3)에 대해 수행되어 그 내부에 갭을 형성한다.
엔벨로프의 내부가 약 10-6Pa까지 소개된 이후에, 벤조니트릴이 10-2Pa까지 엔벨로프로 주입된다. 각각의 전자 방출 장치가 통전되고 활성화되어 도전성 막(3)에 대응하는 전자-방출 영역을 형성한다. 엔벨로프의 내부가 소개되어 10-6Pa 진공도까지 소개된다. 배출 파이프는 개스 버너에 의해 용화되어 엔벨로프를 봉입한다.
상술한 방식으로 형성된 화상 형성 장치에서, 주사 신호 및 변조 신호(도시 없음)가 신호 발생기로부터 단자(Dx1 내지 Dxn 및 Dy1 내지 Dym)를 통해 각 전자 방출 장치로 공급되어 장치가 전자를 방출하도록 한다. 10kV의 고전압이 고전압 단자(Hv)를 통해 금속 백(가속 전극: 46)에 인가된다.
결과적으로, 저자 빔은 충분히 가속되어 밝은 화상을 수득한다. 또한, 화상이 디스플레이되는 동안 전면판과 후면판 사이에 어떠한 방전도 관측되지 않는다.
제7 실시예와 유사하게, 0.187의 표면 거칠기(Ra) 및 1.875의 표면 거칠기(Rz)를 갖는 Y- 및 X- 방향 배선을 이용하는 화상 형성 장치가 형성된다. 이 장치에서, 15kV의 고전압을 금속 백에 인가하는 경우라도 방전이 확인되지 않는다. 그러므로, 0.2㎛ 이하의 표면 거칠기(Ra) 및 2㎛ 이하의 표면 거칠기(Rz)의 배선을 갖는 전자원 기판(후면판)가 화상 형성 장치로서 보다 바람직하다.
(제4 비교예)
제2 비교예에서 이용된 페이스트를 이용하여, 전자원 기판(9)이 제7 실시예와 동일한 방법에 의해 형성된다. 제4 비교예에서 형성된 Y- 및 X-방향 배선의 표면 거칠기(Ra 및 Rz)는 각각 0.441 및 4.286이다. 상위 및 하위 배선 사이에 생성된 단락부는 레이저 처리 머신으로 배선을 절단함에 의해 제거된다. 그 후, 포밍 및 활성화가 수행되어 화상 형성 장치를 완성한다. 금속 백에 인가된 아노드 전압은 5kV로 설정되고, 일부 방전 현상이 디스플레이 상에서 관측된다. 방전 이후에, 방전 위치에서는 어떠한 빔도 방출되지 않는다. 또한, 화상 디스플레이 장치는 만족할 만한 루미넌스를 얻을 수 없다. 제4 비교예는 전체 디스플레이 상에서 균일한 디스플레이를 구현할 수 없다.
(제8 실시예)
제8 실시예는 제7 실시예에서 형성된 화상 형성 장치의 전자 방출 장치와 같이 도 10a 및 10b에 도시된 측방향 전계 방출 장치를 채용한다. 도 10a 및 10b에서, 장치는 에미터 전극(1007) 및 게이트 전극(1008)을 포함한다. 게이트 전극은 에미터 전극보다 더 높은 전압으로 설정되어 에미터 전극으로부터 전자를 방출한다.
제8 실시예의 화상 형성 장치는 전자 방출 장치를 제외하고는 도 13에 도시된 화상 형성 장치와 동일한 구조를 갖는다. 제7 실시예에서 이용된 도 1a 내지 1e에 대응하는 전자 방출 장치의 제조 공정이 도 9a 내지 9d를 참조로 설명된다.
도 9a에 도시된 것처럼, 전극(1007 및 1008)의 다수의 쌍을 갖는 후면판이 준비된다.
제2 실시예에서 이용된 도전성 은 페이스트가 전극(1007)의 일부를 덮도록 스크린 프린팅에 의해 후면판(9)에 인가된다. 페이스트는 베이크되어 100㎛ 폭 및 12㎛ 두께를 갖는 Y-방향 배선(4)을 형성한다(도 9b).
층간 레벨 절연층(5)이 Y-방향 배선(4)과 수직 방향으로 스크린 프린팅에 의해 도포되고 베이크된다. 제8 실시예의 층간 레벨 절연층은 게이트 전극(1008)에 대응하는 개구부(100)를 가짐에 주목하자. 이용된 절연 페이스트(잉크) 재료는 유리 바인더 및 납 산화물을 주성분으로 하는 수지의 혼합물이다. 프린팅 및 베이킹은 4회 반복되어 빗형(comb-like) 층간 레벨 절연층(5)을 형성한다(도 9c).
제2 실시예에서 이용된 은 페이스트(잉크)는 전극(1008)의 일부를 덮도록 스크린 프린팅에 의해 층간 절연층(5)에 도포된다. 페이스트는 100㎛ 폭 및 12㎛ 두께를 갖는 X-방향 배선(6)을 형성하도록 베이크된다(도 9d).
순차적으로, 스트라이프된 Y-방향 배선(하위 배선: 4)과 스트라이프된 X-방향 배선(상위 배선: 6)이 층간 레벨 절연층(5)을 통해 서로 교차하는 매트릭스 배선이 형성된다.
전자 방출 장치의 어레이를 갖는 후면판(9)이 완성된다. 3원 색상(R, G, B)의 인광막(45) 및 고전압 인가 금속 백을 갖는 전면판이 후면판 위에 정렬된다. 높이가 1.8mm이고 접합부에서 플릿 유리를 갖는 외곽 프레임(47)이 전면판과 후면판 사이에 설정된다. 이 구조를 진공 챔버내에서 가열하면서 가압함에 의해, 각각의 부재는 접합(부착)되어 엔벨로프(밀폐 용기: 411)를 형성한다(도 13).
이러한 밀폐 용기(화상 형성 장치)가 용기를 구동하기 위해서 구동 회로에 접속되고 10kV 전압이 금속 백에 인가되는 경우, 고품질 화상이 장시간 디스플레이될 수 있다. 금속 백과 X-방향 배선 사이의 최단 간격은 1.7mm이다.
상술한 것처럼, 본 발명은 전자 방출 장치를 구동하기 위하여 배선의 신뢰도를 개선할 수 있다. 다시 말하면, 본 발명은 상위 및 하위 배선을 단락하지 않고도 전자원 기판의 제조 수율을 증가시킬 수 있다. 또한, 본 발명은 디스플레이 루미넌스를 증가시키도록 아노드 전압(Va)를 안정적으로 증가시킬 수 있는 화상 형성 장치를 제공할 수 있다.

Claims (6)

  1. 전자원 기판(electron source substrate)에 있어서,
    (a) 기판,
    (b) 프린팅 방법에 의해 상기 기판 상에 형성된 Y-방향 배선,
    (c) 상기 Y-방향 배선과 교차하도록 상기 프린팅 방법에 의해 교차부에서 상기 Y-방향 배선 상에 형성된 X-방향 배선,
    (d) 상기 교차부에서 상기 Y-방향 배선 및 상기 X-방향 배선을 절연시키기 위한 절연층, 및
    (e) 상기 X-방향 배선 및 상기 Y-방향 배선에 접속된 다수의 전자 방출 장치
    를 포함하되,
    적어도 하나의 상기 Y-방향 배선 및 상기 X-방향 배선은 0.3㎛ 이하의 표면 거칠기 Ra와 3㎛ 이하의 표면 거칠기 Rz를 갖는 표면 형태를 가지는 것을 특징으로 하는 전자원 기판.
  2. 제1항에 있어서, 상기 프린팅 방법은 스크린 프린팅인 것을 특징으로 하는 전자원 기판.
  3. 제1항에 있어서, 각각의 상기 전자 방출 장치는 한 쌍의 전극을 포함하되, 상기 한 쌍의 전극 중 하나는 상기 Y-방향 배선에 접속되고, 다른 전극은 상기 X-방향 배선에 접속되는 것을 특징으로 하는 전자원 기판.
  4. 제1항에 있어서, 상기 Y-방향 배선 및 상기 X-방향 배선은 0.2㎛ 이하의 표면 거칠기 Ra 및 2㎛ 이하의 표면 거칠기 Rz를 갖는 표면 형태를 가지는 것을 특징으로 하는 전자원 기판.
  5. 화상 형성 장치에 있어서,
    다수의 전자 방출 장치를 갖는 전자원 기판 및 화상 형성 부재를 포함하되, 상기 전자원 기판은 청구항 1의 상기 전자원 기판인 것을 특징으로 하는 화상 형성 장치.
  6. 제5항에 있어서, 상기 화상 형성 장치는 전자를 사용하여 상기 화상 형성 부재를 조사하기 위한 전극을 더 포함하되, 상기 전극과 후면판 상의 X-방향 배선 사이에 인가된 전계 강도는 5kV/mm 이상인 것을 특징으로 하는 화상 형성 장치.
KR1019990061619A 1999-02-25 1999-12-24 전자원 기판 및 이를 이용한 화상 형성 장치 KR100312829B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP4804699 1999-02-25
JP1999-048046 1999-02-25
JP1999-356951 1999-12-16
JP35695199A JP3634702B2 (ja) 1999-02-25 1999-12-16 電子源基板及び画像形成装置

Publications (2)

Publication Number Publication Date
KR20000057099A KR20000057099A (ko) 2000-09-15
KR100312829B1 true KR100312829B1 (ko) 2001-11-03

Family

ID=26388266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061619A KR100312829B1 (ko) 1999-02-25 1999-12-24 전자원 기판 및 이를 이용한 화상 형성 장치

Country Status (5)

Country Link
US (1) US6426733B1 (ko)
EP (1) EP1035559B1 (ko)
JP (1) JP3634702B2 (ko)
KR (1) KR100312829B1 (ko)
DE (1) DE69939250D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498740B1 (ko) * 2001-08-27 2005-07-01 캐논 가부시끼가이샤 배선기판, 그 제조방법 및 화상표시장치

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030148024A1 (en) * 2001-10-05 2003-08-07 Kodas Toivo T. Low viscosity precursor compositons and methods for the depositon of conductive electronic features
JP2002072922A (ja) * 2000-06-13 2002-03-12 Asahi Glass Co Ltd ディスプレイ用ガラス基板およびその選別方法
US6962770B2 (en) * 2000-09-14 2005-11-08 Canon Kabushiki Kaisha Method of manufacturing an electroconductive film, and an apparatus including it
JP2002359347A (ja) * 2001-03-28 2002-12-13 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP3840164B2 (ja) * 2001-09-25 2006-11-01 キヤノン株式会社 電子源の製造方法
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
JP3919676B2 (ja) * 2002-03-05 2007-05-30 キヤノン株式会社 高電圧型画像表示装置
US7067236B2 (en) * 2002-07-19 2006-06-27 Canon Kabushiki Kaisha Method of manufacturing member pattern, method of manufacturing wiring structure, method of manufacturing electron source, and method of manufacturing image display device
US6852372B2 (en) * 2002-10-17 2005-02-08 Canon Kabushiki Kaisha Fabrication method for electron source substrate
JP4076486B2 (ja) 2002-10-23 2008-04-16 株式会社リコー 電子源基板製造装置
JP2004226890A (ja) * 2003-01-27 2004-08-12 Fujitsu Display Technologies Corp 液晶表示装置とその製造方法
US7271529B2 (en) * 2004-04-13 2007-09-18 Canon Kabushiki Kaisha Electron emitting devices having metal-based film formed over an electro-conductive film element
WO2005120140A1 (ja) * 2004-06-01 2005-12-15 Exink Co., Ltd. 回路基板、それを製造するための金属ペースト及び方法
KR101294008B1 (ko) * 2006-07-24 2013-08-07 삼성디스플레이 주식회사 백라이트 어셈블리, 이의 제조 방법 및 이를 갖는 표시장치
JP2009272097A (ja) * 2008-05-02 2009-11-19 Canon Inc 電子源及び画像表示装置
WO2015159800A1 (ja) * 2014-04-16 2015-10-22 シャープ株式会社 液晶表示パネルおよびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3133786A1 (de) * 1981-08-26 1983-03-10 Battelle-Institut E.V., 6000 Frankfurt Anordnung zur erzeugung von feldemission und verfahren zu ihrer herstellung
JP3437195B2 (ja) * 1991-10-01 2003-08-18 キヤノン株式会社 Mim型電気素子とその製造方法、及びこれを用いた画像表示装置、描画装置
JP3295274B2 (ja) 1994-05-16 2002-06-24 キヤノン株式会社 スクリーン印刷機、スクリーン印刷方法、該方法を用いた画像形成装置の製造方法および該製造方法を用いて得られた画像形成装置
JP3267464B2 (ja) * 1994-05-20 2002-03-18 キヤノン株式会社 画像形成装置
US6246168B1 (en) * 1994-08-29 2001-06-12 Canon Kabushiki Kaisha Electron-emitting device, electron source and image-forming apparatus as well as method of manufacturing the same
JP2903295B2 (ja) 1994-08-29 1999-06-07 キヤノン株式会社 電子放出素子、それを用いた電子源並びに画像形成装置と、それらの製造方法
EP0955662B1 (en) * 1995-03-13 2006-01-25 Canon Kabushiki Kaisha Methods of manufacturing an electron source and image forming apparatus
JP3618948B2 (ja) * 1996-03-11 2005-02-09 キヤノン株式会社 画像表示装置とその駆動方法
JP3224352B2 (ja) * 1997-02-21 2001-10-29 出光興産株式会社 多色発光装置
GB2330687B (en) * 1997-10-22 1999-09-29 Printable Field Emitters Ltd Field emission devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100498740B1 (ko) * 2001-08-27 2005-07-01 캐논 가부시끼가이샤 배선기판, 그 제조방법 및 화상표시장치

Also Published As

Publication number Publication date
EP1035559A2 (en) 2000-09-13
DE69939250D1 (de) 2008-09-18
EP1035559A3 (en) 2006-05-03
EP1035559B1 (en) 2008-08-06
US6426733B1 (en) 2002-07-30
KR20000057099A (ko) 2000-09-15
JP3634702B2 (ja) 2005-03-30
JP2000311581A (ja) 2000-11-07

Similar Documents

Publication Publication Date Title
KR100312829B1 (ko) 전자원 기판 및 이를 이용한 화상 형성 장치
US7442404B2 (en) Electronic device, electron source and manufacturing method for electronic device
EP0736892A1 (en) Manufacturing method for electron-emitting device, electron source, and image forming apparatus
KR19980080529A (ko) 인쇄 기판, 전자 방출 소자, 전자 소스 및 화상 형성 장치의제조 방법
JP3267464B2 (ja) 画像形成装置
KR100395602B1 (ko) 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법
EP2120246A2 (en) Electron-emitting device and image display apparatus
USRE41086E1 (en) Electron source substrate, production method thereof, and image forming apparatus using electron source substrate
CN100459013C (zh) 电子发射元件、电子源及图像显示装置的制造方法
JP3260592B2 (ja) 画像形成装置の製造方法及びこの方法により製造された画像形成装置
US6604970B1 (en) Methods for producing electron source, image-forming apparatus, and wiring substrate having a stack of insulating layers; and electron source, image-forming apparatus, and wiring substrate produced using the methods
EP1130617B1 (en) Method of manufacturing an image-forming device
JP3159909B2 (ja) 細粒化フリットガラスの塗布方法及び細粒化フリットガラスを用いた画像表示装置
JP3387710B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
JPH11329221A (ja) ペースト状物質の塗布方法及び前記塗布方法を用いた画像表示装置
JP3728051B2 (ja) 電子放出素子形成用有機金属化合物、並びに電子放出素子および画像形成装置の製造方法
JPH10312743A (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JPH11309836A (ja) オフセット印刷方法およびそれを用いた画像形成装置
JP2004221075A (ja) 電子デバイス及びそれを用いた画像表示装置
JPH07130280A (ja) 電子源材料並びに電子源の製法並びに電子源並びに画像形成装置
JP2005222931A (ja) 電子放出素子、電子源及び画像表示装置の製造方法
JPH0950760A (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP2000243255A (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP2004342546A (ja) 電子源の製造方法と画像表示装置の製造方法
JPH09245693A (ja) 電子源基板、その製造方法、及び画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee