JP3840164B2 - 電子源の製造方法 - Google Patents
電子源の製造方法 Download PDFInfo
- Publication number
- JP3840164B2 JP3840164B2 JP2002263504A JP2002263504A JP3840164B2 JP 3840164 B2 JP3840164 B2 JP 3840164B2 JP 2002263504 A JP2002263504 A JP 2002263504A JP 2002263504 A JP2002263504 A JP 2002263504A JP 3840164 B2 JP3840164 B2 JP 3840164B2
- Authority
- JP
- Japan
- Prior art keywords
- electron
- substrate
- layer
- glass
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
- H01J1/316—Cold cathodes, e.g. field-emissive cathode having an electric field parallel to the surface, e.g. thin film cathodes
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Electrodes For Cathode-Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電子源形成用基板上に複数の電子放出素子等を配してなる電子源の製造方法に関する。
【０００２】
【従来の技術】
従来より、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子を用いた２種類のものが知られている。冷陰極電子放出素子には、電界放出型（以下、「ＦＥ型」という。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という。）や表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｏｒｏｎ Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｔｈｉｎ−Ｆｉｌｍ Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｃａｔｈｏｄｅｓ ｗｉｔｈ Ｍｏｌｙｂｄｅｎｉｕｍ Ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
表面伝導型電子放出素子型の例としては、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒｅｃｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．、１０，１２９０，（１９６５）等に開示されたものがある。表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に並行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面導電型電子放出素子としては、前記エリンソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”５１９（１９７５）］、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。
【０００５】
上記のような電子放出素子を、基板上に配置して構成された電子源を、内部を真空に保持した外囲器中に保持して利用する為には、該電子源と外囲器、その他の部材を接合する必要がある。この接合は、フリットガラスを用いて加熱、融着して行うのが一般的である。このときの加熱温度は、４００〜５００℃程度が典型的で、時間は外囲器の大きさなどによって異なるが、１０分〜１時間程度が典型的である。
【０００６】
なお、外囲器の材質としては、フリットガラスによる接合が容易で確実であるという点と比較的安価であるという点から、青板ガラスを用いることが好ましい。また、Ｎａの一部をＫに置換して歪み点を上昇させた高歪み点ガラスもフリット接続が容易であるため、好ましく用いることができる。また、上記電子源の基板に関してもその材質は、外囲器との接合の確実性から、同様に青板ガラス、あるいは上記高歪み点ガラスを用いることが好ましい。
【０００７】
しかし、以上述べたような構成で表面伝導型電子放出素子を作製した場合に、青板ガラスには成分としてアルカリ元素金属、特にＮａがＮａ2Ｏとして大量に含有されている。Ｎａ元素は熱による拡散が生じ易いため、プロセス中で高温にさらされると、青板ガラス上に形成された各種部材、特に、電子放出素子を構成する部材中にＮａが拡散し、その特性を劣化させる場合がある。
【０００８】
また、上記のようなＮａによる影響は、電子源の基板として上述の高歪み点ガラスを用いた場合、Ｎａ含有量が少ない分、程度は緩和されるが、やはり経時変化など実用上十分な電子放出特性を持った素子を作製することはできない。
【０００９】
以上のようなナトリウムの影響を低減する手段として、例えば、特開平１０−２４１５５０号公報、ＥＰ−Ａ−８５０８９２号公報には、Ｎａを含有する基板の少なくとも電子放出素子が配置される側の表層領域の該Ｎａを含有濃度が、他の領域よりも小さくなっている電子源形成用の基板、更には、リン含有層を有する電子源形成用の基板が開示されている。
【００１０】
また、より効果的にＮａ拡散をブロックする方法として、ＳｉＮやＣＮなどの非常に硬度の高い窒化膜を形成する方法があるが、スパッタなどの真空成膜によるもので一般的にコストが高くなってしまう。
【００１１】
また、特開２０００−２１５７８９号公報には、基板上にＮａブロック層として、導電性酸化物を含む層と、ＳｉＯ2を含む層の二層を形成することによってＮａをブロックすることができる事が開示されている。
【００１２】
更に、特開平０９−２９３４４８号公報などにもあるように、電子放出素子が接する電子源基板の最表面はＳｉＯ2で覆われていることが、電子放出特性の安定性などの観点から有利であることも分かってきた。
【００１３】
【発明が解決しようとする課題】
そこで本発明者らは、ナトリウム拡散防止層として様々なものを用意し、後に詳しく記述するように、素子膜の形成、フォーミング、活性化工程を行い、その電子放出特性を詳細に調べた。
【００１４】
活性化工程とは、この工程により、素子電流Ｉｆ、放出電流Ｉｅが、著しく増加させる工程である。活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、電子放出素子部にパルスの印加を繰り返すことで行うことで行うことができる。なお、パルス幅、パルス間隔、パルス波高値などは、適宜設定される。活性化工程は、素子電流Ｉｆと放出電流Ｉｅを測定しながら、適宜行う。
【００１５】
その結果、いくつかの種類の基板においては、素子電流Ｉｆ、放出電流Ｉｅの増加速度が遅かったり（活性化に時間がかかる）、いくら時間をかけても最終的に到達するＩｆの値が低い、また、その再現性が悪いなど問題のあることが分かった。
【００１６】
これでは、実際に表示装置として用いた場合に、画素ごとの電子放出量にばらつきが生じ、輝度ムラ、色ムラ、表示ムラができてしまい、とても高品位な画像を表示することはできない。
【００１７】
そこで本発明の目的は、上記問題を解決するためになされたものであり、低コストで、電子放出素子の電子放出特性の経時的変化が低減され、かつその電子放出特性のばらつきを大幅に低減することができる電子源の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記の目的を達成すべく、本発明の電子源の製造方法は、基板上に、室温における０．４ｗｔ％フッ化水素アンモニウム水溶液（ＮＨ 4 −ＨＦ 2 ）でのエッチングレートが１５０ｎｍ／ｍｉｎ以下である、ＳｉＯ 2 層を形成する工程と、前記ＳｉＯ 2 層上に複数の電子放出素子を形成する工程と、を有する電子源の製造方法であって、
前記ＳｉＯ 2 層を形成する工程は、前記基板上にＳｉＯ 2 を主成分とする層を形成し、当該層を４８０℃以上の温度で２時間以上加熱処理することを含むことを特徴とする。
【００２９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を説明するが、本発明は本実施形態に限るものではない。
【００３０】
本発明において、電子放出素子が配される電子源形成用基板は、Ｎａを含有する基板（青板ガラス、高歪点ガラスなど）及び無アルカリガラスなどのすべてを対象とするものであるが、好ましくは主成分としてＳｉＯ2を５０〜８５重量％、Ｎａを０〜１７重量％含有するガラス基板である。
【００３１】
また、活性化時のＩｆ、Ｉｅの増加速度は第一には、活性化工程の雰囲気ガス（種類、濃度、コンタミガスなど）に依存していることは分かっているが、現在問題としているのは、例えそれらを同一にそろえてもなお残る不均一性である。
【００３２】
本発明者らは、この原因を雰囲気ガス以外にも有るのではないかと考え、基板の種類を多く変え、その表面粗さ、表面エネルギー、硬度、密度、緻密性などのデータと、電子放出特性との相関を蓄積し、鋭意検討した。その結果、このＩｅ、Ｉｆの増加速度は電子放出素子が形成される基板の表面のＳｉＯ2を含有する層のフッ化水素アンモニウム水溶液（ＮＨ4−ＨＦ2）でのエッチングレートに大きく依存していることを突き止めた。このＩｅ、Ｉｆの増加速度とエッチングレートとの関係についての解明には、いまだ不明な部分も多いが、我々は、活性化時に電子放出部直下のＳｉＯ2層が掘られる（削れる）こと、この掘られ具合と素子特性に相関があることを確認しており、よって、活性化工程の成否とＳｉＯ2層の膜質、特にエッチング特性に強い相関があると考えている。
【００３３】
そして、この考えを裏付けるように、この値が大きいもの、すなわちエッチングレートが大きいものほど活性化時のＩｆの増加速度が遅い傾向があり、かつデータのばらつきの範囲が広く、再現性の悪いことが分った。
【００３４】
上述のとおり、このエッチングレートの値と、電子源の電子放出特性の相関に関しては、物理的な解明は未ではある。しかし、表面エネルギー（水との接触角）、硬度、密度データなどで殆ど差のない基板であっても、このエッチングレートが大きく違う基板においては到達Ｉｆ値などの電子源特性が大きく違う場合があることが分っている。そして、活性化工程でＳｉＯ2層が掘られるという現象から、本発明者らは、電子が放出されるほんの数十ｎｍ近傍のＳｉＯ2の膜質が効いているのではないかと考えている。前述したように、フッ酸によるエッチングレートが遅く、すなわち膜の緻密さが増していくことによってこの数十ｎｍの範囲でのＳｉＯ2膜の膜質の均一性が向上していくのではないかと考えている。
【００３５】
また、具体的にこのエッチングレートを遅くする手段としては、ＳｉＯ2を主成分とする層をできるだけ高温で、できれば５００℃以上で長い時間１０時間以上焼成することが挙げられる。また、シリコンアルコキシドを加水分解することによって得られたシリカゾルからＳｉＯ2層を形成する場合には、ゾル膜を乾燥させる時のプロセス条件、及びシリカゾルを溶解させる溶媒組成によっても非常に大きくエッチングレートを変化させることができることを明らかにした。
【００３６】
尚、我々の鋭意研究の結果、基板表面のＳｉＯ2を主成分とする層のフッ化水素アンモニウム水溶液（ＮＨ4−ＨＦ2）でのエッチングレートが１５０ｎｍ／ｍｉｎよりも早くなると、活性化時のＩｆの立ち上がり速度、及び最終到達Ｉｆ値が、各素子ごとに異なり、再現性よく電子放出素子を作成することが困難であることが判明した。また、電子放出量（Ｉｅ）の値が小さく、電子放出素子として不十分であった。
【００３７】
更に、エッチングレートが１００ｎｍ／ｍｉｎ以下では、複数の素子間における電子放出効率η（Ｉｅ／Ｉｆ：ここでＩｅは放出電流であり、Ｉｆは素子電流）の値の均一性が得られることが判明した。複数素子間での均一な効率得られることによって、例えば複数の電子放出素子を並べた電子源基板を用いた画像表示装置を作成する場合に、極めて有益である。つまり、複数素子間における素子電流に対する放出電流の比率が一定であることは、駆動信号の補正等の複雑な制御をすることなく、簡易な駆動方法でパネル全面内で均一な輝度が得られ、高品質の画像表示が可能となる。
【００３８】
そして、更にエッチングレートが３０ｎｍ／ｍｉｎ以下になると、画面内の複数の電子放出素子の放出特性が揃うとともに、電子放出素子の寿命が延び、長期間にわたって均一性の高い電子源を提供できることが判明した。
【００３９】
以下、図面に基づいて、具体的に説明する。
【００４０】
図１は、本発明の電子源形成用基板における第２の実施形態を示す断面図である。
【００４１】
図１において、１はＮａを含有する基板であり、例えば青板ガラス、あるいはＮａの一部をＫに置換して歪み点を上昇させた高歪み点ガラスなどの基板、あるいは無アルカリガラス基板である。６は酸化スズ微粒子を含有した層、７はＳｉＯ2を主成分とした層である。なお、層６を省いた形が本発明の第１の実施形態に相当する。
【００４２】
層７は、層６上の凹凸をカバーして平坦性を向上し、電子放出素子の形成を容易にしている。また、層６だけでは電子伝導性酸化物は基板に接着されないので、層７でその接着をし、電子伝導性酸化物粒子（酸化スズ微粒子）の脱落を防ぐ役割も担う。層７の厚さは、平坦性向上の効果、Ｎａの拡散を防止する効果の点から、６０ｎｍ以上がより好ましい。また、膜の応力によるクラックの発生や膜はがれを防止するという点で、更に１μｍ以下が好ましい。
【００４３】
次に、典型的な電子源形成用基板の製造方法を説明する。
【００４４】
基板としては、青板ガラス、高歪み点ガラス、あるいは無アルカリガラスなどの基板１を洗剤、純水および有機溶剤等を用いて十分に洗浄、乾燥を行う。かかる基板１上に第１の層６を形成する。成膜の方法は、スリットコーターと呼ばれる装置を用いた。
【００４５】
第１のＳｎＯ2微粒子を含有する層６の原料溶液は、酸化スズの微粒子８（メジアン値で表される平均粒子径は、２０ｎｍ）約５ｗｔ％、更にＳｎＯ2に対してＳｉＯ2が約１５ｗｔ％となるようにテトラメトキシシランを加水分解して得られたシリカゾルを添加したものを塗布液とした。塗布後、８０℃で３０分ほど乾燥した後次の層を形成する。
【００４６】
第２の層となるＳｉＯ2を主成分とする層７の原料溶液は、上記とほぼ同様に得られたシリカゾルを約５ｗｔ％含有させた溶液を用いた。塗布は、スリットコーターを用いた。塗布後、所定の温度、時間で焼成することによって、第１の層６が、第２の層７にて被覆される。
【００４７】
以上のようにして、基板１上に、第１の層６、第２の層７がこの順にて積層された電子源形成用基板が作成される。
【００４８】
なお、層７の形成方法に関しては、スピンコート法によるものだけではなく、同様の塗布液をディッピングによって成膜しても良いし、また、スパッタ法、化学的気相堆積法を採用することも可能である。
【００４９】
また、無アルカリガラスなどナトリウムの基板表面への拡散をブロックする必要のない場合には、層６を省くことも可能である。
【００５０】
なお、図２は、表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。図２において、１は基板、２、３は素子電極、４は導電性薄膜、５は電子放出部、Ｌは素子電極の間隔、Ｗは素子電極の幅、Ｗ’は導電性薄膜の幅である。
【００５１】
次に、本発明における簡単な表示装置の製造方法を示す。
【００５２】
図３乃至図７は、マトリクス状に電子放出素子を有する基板を示す平面図である。
【００５３】
図３乃至図７において、１は電子源基板、２、３は素子電極、１０はＹ方向配線、１１は絶縁性膜、１２はＸ方向配線、４は表面伝導型電子放出素子の導電性薄膜であり、電子放出部を形成している。
【００５４】
以下この素子の作成方法を、図３から図７を用いて説明する。
【００５５】
〈ガラス基板〉
図３では、通常の青板ガラスよりも歪点が高いＰＤ２００（旭硝子（株）社製）の２．８ｍｍ厚ガラスを用いた。
【００５６】
〈ナトリウムブロック層の形成〉
先に詳細に述べたように、スリットコート法によってガラス基板１上にナトリウムブロック層を形成する。
【００５７】
〈素子電極形成〉
さらに素子電極２、３は、ガラス基板１上に、スパッタ法によって下引き層としてチタニウムＴｉを５ｎｍ、その上に白金Ｐｔを４０ｎｍ成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。
【００５８】
本実施例では素子電極の間隔Ｌ＝１０μｍ、素子電極の幅Ｗ＝１００μｍとした。
【００５９】
〈下配線形成〉
Ｘ配線とＹ配線の配線材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗であることが望まれ、材料、膜厚、配線巾等が適宜設定される。
【００６０】
図４に示すように、共通配線としてのＹ方向配線（下配線）１０は、素子電極２、３の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。焼成後の配線の寸法は、厚さ約１０μ、線幅５０μｍである。なお、終端部は配線取り出し電極として使うために、線幅をより大きくした。
【００６１】
〈絶縁膜形成〉
図５に示すように、上下配線を絶縁するために、層間絶縁層１１を配置する。後述のＸ配線（上配線）１２下に、先に形成したＹ配線（下配線）１０との交差部を覆うように、かつ上配線（Ｘ配線）１２と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【００６２】
工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【００６３】
〈上配線形成〉
図６に示すように、Ｘ方向配線（上配線）１２は、先に形成した絶縁膜１１の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成した。上記絶縁膜１１を挟んでＹ方向配線（下配線）１０と交差しており、絶縁膜１１のコンタクトホール部分で素子電極の他方とも接続されている。
【００６４】
この配線によって他方の素子電極は連結されており、パネル化した後は走査電極として作用する。
【００６５】
このＸ方向配線の厚さは、約１５μｍである。外部駆動回路との引出し配線もこれと同様の方法で形成した。
【００６６】
図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【００６７】
このようにしてＸＹマトリクス配線を有する基板が形成された。
【００６８】
〈素子膜形成〉
図７では、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する素子膜形成用の水溶液が、素子電極２、３上に適度な広がりをもって配置されるようにすることが目的である。
【００６９】
用いた撥水剤は、ジメトキシジエトキシシラン（ＤＤＳ）のエチルアルコール溶液をスプレー法にて基板上に散布し、１２０℃にて温風乾燥した。
【００７０】
その後、素子電極２、３間にインクジェット塗布方法により、導電性薄膜４を形成した。
【００７１】
本工程の模式図を図８に示す。図８において、１は基板、２、３は素子電極、４は導電性薄膜、５は電子放出部、１４は液滴付与手段、１５は液滴である。
【００７２】
本実施例では、導電性薄膜４としてパラジウム膜を得る目的で、先ず水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。
【００７３】
この溶液の液滴を、液滴付与手段１４として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して電極間に付与した。その後この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの膜が得られた。
【００７４】
以上の工程により、素子部分に酸化パラジウム（ＰｄＯ）膜が形成された。
【００７５】
〈還元フォーミング〉
図８（ｃ）（ｄ）に示すように、フォーミングと呼ばれる本工程において、上記導電性薄膜４を通電処理して内部に亀裂を生じさせ、電子放出部５を形成する。
【００７６】
具体的な方法は、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部からＸＹ配線間に電圧を印加し、素子電極間に通電する事によって、導電性薄膜４を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部５を形成する。
【００７７】
このとき、若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウム（ＰｄＯ）がパラジウムＰｄ膜に変化する。この変化時に膜の還元収縮によって、一部に亀裂が生じるが、この亀裂発生位置、及びその形状は元の膜の均一性に大きく影響される。
【００７８】
多数の素子の特性ばらつきを抑えるのに、上記亀裂は中央部に起こり、かつなるべく直線状になることがなによりも望ましい。
【００７９】
なお、このフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。
【００８０】
また、得られた導電性薄膜４の抵抗値Ｒｓは、１０2から１０7Ωの値である。
【００８１】
フォーミング処理に用いた電圧波形について簡単に説明する。図９は、フォーミング波形を示す説明図である。
【００８２】
印加した電圧はパルス波形を用いたが、パルス波高値が定電圧のパルスを印加する場合（図９（ａ））と、パルス波高値を増加させながら印加する場合（図９（ｂ））とがある。
【００８３】
図９（ａ）において、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は適宜選択する。
【００８４】
図９（ｂ）では、Ｔ１及びＴ２の大きさは同様にとり、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させる。
【００８５】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了とした。
【００８６】
〈活性化−カーボン堆積〉
先に述べたように、この状態では電子発生効率は非常に低いものである。よって、電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。
【００８７】
この処理は有機化合物が存在する適当な真空度のもとで、前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部からＸＹ配線を通じてパルス電圧を素子電極に繰り返し印加することによって行う。そして、炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる工程である。
【００８８】
本工程ではカーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０-4Ｐａを維持した。導入するトリニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適である。
【００８９】
図１２の（ａ）、（ｂ）に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。図１２の（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図１２の（ｂ）中、Ｔ１およびＴ１’はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００９０】
このとき、素子電極３に与える電圧を正としており、素子電流Ｉｆは、素子電極３から素子電極２へ流れる方向が正である。約６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。
【００９１】
以上の工程で、電子源素子を有する基板を作成することができた。
【００９２】
〈封着−パネル化〉
上記のような単純マトリクス配置の電子源基板を用いた電子源、及び表示等に用いる画像形成装置の一例について、図１３を用いて説明する。
【００９３】
図１３において、８０は電子放出素子が多数配置された電子源基板を指し、８１はガラス基板であって、リアプレートと呼ぶ。８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５等が形成されたフェースプレートである。８６は支持枠であり、リアプレート８１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成することで、封着して、外囲器９０を構成する。
【００９４】
この一連の工程を全て真空チャンバー中で行うことで、同時に外囲器９０内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることが可能になった。
【００９５】
図１３において、８７は本発明の電子放出素子に相当する。８８、８９は、表面伝導型電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。
【００９６】
一方、フェースプレート８２、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することもできる。
【００９７】
図１４はフェースプレート上に設ける蛍光膜の説明図である。
【００９８】
封着時の真空度は１．３×１０-5Ｐａ程度の真空度が要求される他、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器９０内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１．３×１０-3Ｐａないしは１．３×１０-5Ｐａの真空度を維持するものである。
【００９９】
〈画像形成装置〉
前述した本発明に係る表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【０１００】
また、多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加することが可能となり、各素子をＯＮすることができる。
【０１０１】
また、中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１０２】
【実施例】
以下、具体的な実施例を上げて本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。
【０１０３】
〈エッチングレートの評価方法〉
本発明における特徴点は、形成したＳｉＯ2膜の膜質であり、その評価をフッ化水素酸によるＳｉＯ2膜の腐食速度で評価した。
【０１０４】
エッチング液として、ステラケミファ（株）社製の高純度バッファードフッ酸（ＮＨ4ＨＦ2）２０．０％ ６：１を、０．４％水溶液になるように純水にて希釈することによって得た。この濃度にしたのは、あまり高濃度で評価をするとエッチングレートが大きすぎるものでは、腐食速度が速すぎて、実験の正確性が損なわれるためであり、あまりにも薄すぎると実験に時間がかかるためである。
【０１０５】
エッチングレートの測定は以下に示すように行った。
【０１０６】
まず、測定するＳｉＯ2層面にレジストを約５００μｍライン＆スペースでパターニングしたのち、エッチング液をゆっくりと攪拌しながら、基板を浸漬してエッチングする。このときのエッチング液の温度は２３℃になるように調整した。その後、レジストをメチルエチルケトンなどの有機溶媒で剥離し、レジストでカバーされていたところとエッチングされたところの段差を触針式のプロファイラー（アルファステップ−５００）で測定し、その値をエッチング深さとする。以上の作業を、３箇所以上の箇所について、各々エッチング時間を変えて行い、最小二乗法を用いて１分間あたりのエッチング深さ、すなわちエッチングレートを求めた。
【０１０７】
〈本発明における活性化特性の評価方法〉
本発明の実施の形態において詳細に説明したように、本発明による電子源形成用基板の上に作成した電子放出素子を作成した後の、活性化工程での特性の評価方法に関して図１０及び図１１を用いて説明する。
【０１０８】
図１０は、前述した構成を有する素子の電子放出特性を測定するための測定評価装置の概略図である。
【０１０９】
電子放出素子の素子電極間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定にあたっては、素子電極２、３に電源５１と電流計５０とを接続し、該電子放出素子の上方に電源５３と電流計５２とを接続したアノード電極５４を配置している。
【０１１０】
図１０において、２、３は素子電極、４は電子放出部を含む薄膜、５は電子放出部を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２、３間の電子放出部を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。
【０１１１】
また、本電子放出素子およびアノード電極５４は真空装置内に設置され、その真空装置には不図示の排気ポンプおよび真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。
【０１１２】
活性化の条件は、素子に印加するパルスの最大電圧を１６Ｖとし、６０分間行った。また、カーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０-4Ｐａを維持した。
【０１１３】
図１１（ｂ）に、図１０に示した測定評価装置により測定された、典型的な活性化時の素子電流Ｉｆの経時変化例を示す。活性化の開始直後から直ぐにＩｆが大きくなるものや、ほぼ均等に増加していくもの、また最終的に到達する最大Ｉｆ値にも差が有るなどいろいろな挙動を示す場合がある。いくつかの代表的なパターンを示したが、明確に理想的なパターンというものはないが、到達Ｉｆの再現性が良いものが、良いといえる。
【０１１４】
〔実施例〕（実施例１〜５）
本実施例では、図２の（ａ）（ｂ）に示す電子放出素子を、図３〜図７に示す製造工程に従って表１に示した電子源形成用基板を作成したのち、素子電極、導電性薄膜を形成した。なお、溶媒系とは、ＳｉＯ2膜の塗布液となるシリカゾルを溶解させた溶液の主たる溶媒の種類であり、他に水、メタノールなどを若干含む。
【０１１５】
本実施例、及び後述する比較例とも、同一基板上にそれぞれ６素子ずつ作製して、特性の再現性を比較検討した。
【０１１６】
【表１】
【０１１７】
表１において、実施例１は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を３００ｎｍ、ＳｉＯ2層を６０ｎｍ形成し、溶媒系をアルコールとし、５００℃で２時間の焼成を行っており、エッチングレートは１２ｎｍ／ｍｉｎを示している。
【０１１８】
実施例２は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、５００℃で２時間の焼成を行っており、エッチングレートは９６ｎｍ／ｍｉｎを示している。
【０１１９】
実施例３は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、５００℃で１０時間の焼成を行っており、エッチングレートは２４．８ｎｍ／ｍｉｎを示している。
【０１２０】
実施例４は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｉＯ2層を６００ｎｍ形成し、溶媒系をスパッタとし（溶媒なし）、４８０℃で２時間の焼成を行っており、エッチングレートは８．６ｎｍ／ｍｉｎを示している。
【０１２１】
実施例５は、基板ガラスとして無アルカリガラスを採用し、この基板ガラス上にＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、５００℃で１０時間の焼成を行っており、エッチングレートは２４．８ｎｍ／ｍｉｎを示している。
【０１２２】
実施例６は、基板ガラスとして無アルカリガラスを採用し、この基板ガラス上にＳｉＯ2層を１００ｎｍ形成し、溶媒系をへキシレングリコールとし、４８０℃で２時間の焼成を行っており、エッチングレートは１５０ｎｍ／ｍｉｎを示している
【０１２３】
表１に示すように、実施例１乃至５に示した構成の基板においては、いずれもエッチングレートが１００ｎｍ／ｍｉｎ以下であった。また実施例６はエッチングレートが１５０ｎｍ／ｍｉｎであった。尚、ここでエッチング条件は、前述のとおりフッ化水素アンモニウム水溶液（ＮＨ4−ＨＦ2）０．４％で温度２３℃のエッチング液を用いてエッチングした。
【０１２４】
評価の結果は、いずれの基板においても、作成した６個の素子いずれも再現性良く、活性化時の素子電流Ｉｆの立ち上がりが早く、到達Ｉｆの値がほぼ等しい優れた素子特性を示した。また、電子放出特性についても、十分な特性の素子が得られた。
【０１２５】
次に、実施例３で作成した基板を用いて、マトリクス配線を施し各交点に電子放出素子を形成し、リアプレートとした。さらに、別途作成したフェイスプレートとフリットによって真空封着してパネル化し、画像形成装置としての評価を行った。そして、このパネルを駆動回路に接続して駆動したところ、長時間にわたり良好な画像を表示することができた。
【０１２６】
〔比較例〕
次に比較例として、表２にエッチングレートが１５０ｎｍ／ｍｉｎを超えているか、あるいは本発明の構成をとらないものを示した。
【０１２７】
【表２】
【０１２８】
表２において、比較例１は、基板ガラスとして青板ガラスを採用し、表面に被膜を設けずそのまま使用した例である。
【０１２９】
比較例２は、基板ガラスとしてＰＤ２００を採用し、表面に被膜を設けずそのまま使用した例である。
【０１３０】
比較例３は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を３００ｎｍ、ＳｉＯ2層を６０ｎｍ形成し、溶媒系をアルコールとし、２７５℃で２時間の焼成を行っており、エッチングレートは１６２ｎｍ／ｍｉｎを示している。
【０１３１】
比較例４は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、２７５℃で２時間の焼成を行っており、エッチングレートは５５８ｎｍ／ｍｉｎを示している。
【０１３２】
比較例５は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、４００℃で２時間の焼成を行っており、エッチングレートは４８０ｎｍ／ｍｉｎを示している。
【０１３３】
比較例１、２においては、活性化工程において素子電流の増加が殆ど見られず、良好な電子放出素子とはならなかった。
【０１３４】
また、比較例３乃至５においては、活性化時に素子電流Ｉｆの増加は見られた。しかし、立ち上がりが遅かったり、同じ構成で比較した６個の素子内でＩｆ、Ｉｅのばらつきが最大４０％近くもあるなど、電子放出素子の特性に再現性がなく、ムラのない画像形成装置として採用できるような電子放出素子とは言い難いものであった。
【０１３５】
【発明の効果】
以上説明したように、本発明によれば、低コストで電子放出素子の電子放出特性の経時的変化を低減することができ、かつ素子電流Ｉｆの増加速度、及び最終的に到達するＩｆの値の均一性を飛躍的に向上させ、電子放出特性のばらつきを大幅に低減することができる電子源の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の電子源形成用基板における第２の実施形態を示す断面図である。
【図２】本実施形態において、表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。
【図３】本実施形態において、マトリクス状に電子放出素子を有する基板における素子電極を形成した状態示す平面図である。
【図４】本実施形態において、マトリクス状に電子放出素子を有する基板におけるＹ方向配線を形成した状態示す平面図である。
【図５】本実施形態において、マトリクス状に電子放出素子を有する基板における絶縁膜を形成した状態示す平面図である。
【図６】本実施形態において、マトリクス状に電子放出素子を有する基板におけるＸ方向配線を形成した状態示す平面図である。
【図７】本実施形態において、マトリクス状に電子放出素子を有する基板における導電性薄膜を形成した状態示す平面図である。
【図８】本実施形態において、導電性薄膜の形成方法の一例を示す概略図である。
【図９】本実施形態におけるフォーミング波形を示す説明図である。
【図１０】本実施形態により作製した電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。
【図１１】本実施形態における電子放出素子のＶ−Ｉ特性を示す説明図である。
【図１２】本実施形態における活性化波形を示す説明図である。
【図１３】本実施形態における画像形成装置を示す模式図である。
【図１４】本実施形態における画像形成装置に用いる蛍光膜の構成を示す模式図である。
【符号の説明】
１ 基板
２、３ 素子電極
４ 導電性薄膜
５ 電子放出部
６ 第１の層（ＳｎＯ2層）
７ 第２の層（ＳｉＯ2層）
８ 微粒子
１４ 液滴付与装置
１５ 液滴
１０ Ｘ方向配線（列方向配線）
１１ 絶縁膜
１２ Ｙ方向配線（行方向配線）
５０ 導電性薄膜を流れる素子電流Ｉｆを測定するための電流計
５１ 素子電圧Ｖｆを印加するための電源
５２ 放出電流Ｉｅを測定するための電流計
５３ アノード電極に電圧を印加するための高圧電源
５４ 放出電流Ｉｅを捕捉するためのアノード電極
５５ 真空装置
５６ 排気ポンプ
８０ 電子源基板
８１ リアプレート
８２ フェースプレート
８３ ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ 支持枠
８７ 電子放出素子
８８ Ｘ配線
８９ Ｙ配線
９０ 外囲器
【発明の属する技術分野】
本発明は、電子源形成用基板上に複数の電子放出素子等を配してなる電子源の製造方法に関する。
【０００２】
【従来の技術】
従来より、電子放出素子としては大別して熱電子放出素子と冷陰極電子放出素子を用いた２種類のものが知られている。冷陰極電子放出素子には、電界放出型（以下、「ＦＥ型」という。）、金属／絶縁層／金属型（以下、「ＭＩＭ型」という。）や表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ ＆ Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｏｒｏｎ Ｐｈｙｓｉｃｓ，８，８９（１９５６）あるいはＣ．Ａ．Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｏｆ Ｔｈｉｎ−Ｆｉｌｍ Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｃａｔｈｏｄｅｓ ｗｉｔｈ Ｍｏｌｙｂｄｅｎｉｕｍ Ｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等に開示されたものが知られている。
【０００４】
表面伝導型電子放出素子型の例としては、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒｅｃｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．、１０，１２９０，（１９６５）等に開示されたものがある。表面伝導型電子放出素子は、基板上に形成された小面積の薄膜に、膜面に並行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面導電型電子放出素子としては、前記エリンソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によるもの［Ｇ．Ｄｉｔｔｍｅｒ：“Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ”，９，３１７（１９７２）］、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：“ＩＥＥＥ Ｔｒａｎｓ．ＥＤ Ｃｏｎｆ．”５１９（１９７５）］、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２頁（１９８３）］等が報告されている。
【０００５】
上記のような電子放出素子を、基板上に配置して構成された電子源を、内部を真空に保持した外囲器中に保持して利用する為には、該電子源と外囲器、その他の部材を接合する必要がある。この接合は、フリットガラスを用いて加熱、融着して行うのが一般的である。このときの加熱温度は、４００〜５００℃程度が典型的で、時間は外囲器の大きさなどによって異なるが、１０分〜１時間程度が典型的である。
【０００６】
なお、外囲器の材質としては、フリットガラスによる接合が容易で確実であるという点と比較的安価であるという点から、青板ガラスを用いることが好ましい。また、Ｎａの一部をＫに置換して歪み点を上昇させた高歪み点ガラスもフリット接続が容易であるため、好ましく用いることができる。また、上記電子源の基板に関してもその材質は、外囲器との接合の確実性から、同様に青板ガラス、あるいは上記高歪み点ガラスを用いることが好ましい。
【０００７】
しかし、以上述べたような構成で表面伝導型電子放出素子を作製した場合に、青板ガラスには成分としてアルカリ元素金属、特にＮａがＮａ2Ｏとして大量に含有されている。Ｎａ元素は熱による拡散が生じ易いため、プロセス中で高温にさらされると、青板ガラス上に形成された各種部材、特に、電子放出素子を構成する部材中にＮａが拡散し、その特性を劣化させる場合がある。
【０００８】
また、上記のようなＮａによる影響は、電子源の基板として上述の高歪み点ガラスを用いた場合、Ｎａ含有量が少ない分、程度は緩和されるが、やはり経時変化など実用上十分な電子放出特性を持った素子を作製することはできない。
【０００９】
以上のようなナトリウムの影響を低減する手段として、例えば、特開平１０−２４１５５０号公報、ＥＰ−Ａ−８５０８９２号公報には、Ｎａを含有する基板の少なくとも電子放出素子が配置される側の表層領域の該Ｎａを含有濃度が、他の領域よりも小さくなっている電子源形成用の基板、更には、リン含有層を有する電子源形成用の基板が開示されている。
【００１０】
また、より効果的にＮａ拡散をブロックする方法として、ＳｉＮやＣＮなどの非常に硬度の高い窒化膜を形成する方法があるが、スパッタなどの真空成膜によるもので一般的にコストが高くなってしまう。
【００１１】
また、特開２０００−２１５７８９号公報には、基板上にＮａブロック層として、導電性酸化物を含む層と、ＳｉＯ2を含む層の二層を形成することによってＮａをブロックすることができる事が開示されている。
【００１２】
更に、特開平０９−２９３４４８号公報などにもあるように、電子放出素子が接する電子源基板の最表面はＳｉＯ2で覆われていることが、電子放出特性の安定性などの観点から有利であることも分かってきた。
【００１３】
【発明が解決しようとする課題】
そこで本発明者らは、ナトリウム拡散防止層として様々なものを用意し、後に詳しく記述するように、素子膜の形成、フォーミング、活性化工程を行い、その電子放出特性を詳細に調べた。
【００１４】
活性化工程とは、この工程により、素子電流Ｉｆ、放出電流Ｉｅが、著しく増加させる工程である。活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、電子放出素子部にパルスの印加を繰り返すことで行うことで行うことができる。なお、パルス幅、パルス間隔、パルス波高値などは、適宜設定される。活性化工程は、素子電流Ｉｆと放出電流Ｉｅを測定しながら、適宜行う。
【００１５】
その結果、いくつかの種類の基板においては、素子電流Ｉｆ、放出電流Ｉｅの増加速度が遅かったり（活性化に時間がかかる）、いくら時間をかけても最終的に到達するＩｆの値が低い、また、その再現性が悪いなど問題のあることが分かった。
【００１６】
これでは、実際に表示装置として用いた場合に、画素ごとの電子放出量にばらつきが生じ、輝度ムラ、色ムラ、表示ムラができてしまい、とても高品位な画像を表示することはできない。
【００１７】
そこで本発明の目的は、上記問題を解決するためになされたものであり、低コストで、電子放出素子の電子放出特性の経時的変化が低減され、かつその電子放出特性のばらつきを大幅に低減することができる電子源の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記の目的を達成すべく、本発明の電子源の製造方法は、基板上に、室温における０．４ｗｔ％フッ化水素アンモニウム水溶液（ＮＨ 4 −ＨＦ 2 ）でのエッチングレートが１５０ｎｍ／ｍｉｎ以下である、ＳｉＯ 2 層を形成する工程と、前記ＳｉＯ 2 層上に複数の電子放出素子を形成する工程と、を有する電子源の製造方法であって、
前記ＳｉＯ 2 層を形成する工程は、前記基板上にＳｉＯ 2 を主成分とする層を形成し、当該層を４８０℃以上の温度で２時間以上加熱処理することを含むことを特徴とする。
【００２９】
【発明の実施の形態】
以下、本発明の好適な実施の形態を説明するが、本発明は本実施形態に限るものではない。
【００３０】
本発明において、電子放出素子が配される電子源形成用基板は、Ｎａを含有する基板（青板ガラス、高歪点ガラスなど）及び無アルカリガラスなどのすべてを対象とするものであるが、好ましくは主成分としてＳｉＯ2を５０〜８５重量％、Ｎａを０〜１７重量％含有するガラス基板である。
【００３１】
また、活性化時のＩｆ、Ｉｅの増加速度は第一には、活性化工程の雰囲気ガス（種類、濃度、コンタミガスなど）に依存していることは分かっているが、現在問題としているのは、例えそれらを同一にそろえてもなお残る不均一性である。
【００３２】
本発明者らは、この原因を雰囲気ガス以外にも有るのではないかと考え、基板の種類を多く変え、その表面粗さ、表面エネルギー、硬度、密度、緻密性などのデータと、電子放出特性との相関を蓄積し、鋭意検討した。その結果、このＩｅ、Ｉｆの増加速度は電子放出素子が形成される基板の表面のＳｉＯ2を含有する層のフッ化水素アンモニウム水溶液（ＮＨ4−ＨＦ2）でのエッチングレートに大きく依存していることを突き止めた。このＩｅ、Ｉｆの増加速度とエッチングレートとの関係についての解明には、いまだ不明な部分も多いが、我々は、活性化時に電子放出部直下のＳｉＯ2層が掘られる（削れる）こと、この掘られ具合と素子特性に相関があることを確認しており、よって、活性化工程の成否とＳｉＯ2層の膜質、特にエッチング特性に強い相関があると考えている。
【００３３】
そして、この考えを裏付けるように、この値が大きいもの、すなわちエッチングレートが大きいものほど活性化時のＩｆの増加速度が遅い傾向があり、かつデータのばらつきの範囲が広く、再現性の悪いことが分った。
【００３４】
上述のとおり、このエッチングレートの値と、電子源の電子放出特性の相関に関しては、物理的な解明は未ではある。しかし、表面エネルギー（水との接触角）、硬度、密度データなどで殆ど差のない基板であっても、このエッチングレートが大きく違う基板においては到達Ｉｆ値などの電子源特性が大きく違う場合があることが分っている。そして、活性化工程でＳｉＯ2層が掘られるという現象から、本発明者らは、電子が放出されるほんの数十ｎｍ近傍のＳｉＯ2の膜質が効いているのではないかと考えている。前述したように、フッ酸によるエッチングレートが遅く、すなわち膜の緻密さが増していくことによってこの数十ｎｍの範囲でのＳｉＯ2膜の膜質の均一性が向上していくのではないかと考えている。
【００３５】
また、具体的にこのエッチングレートを遅くする手段としては、ＳｉＯ2を主成分とする層をできるだけ高温で、できれば５００℃以上で長い時間１０時間以上焼成することが挙げられる。また、シリコンアルコキシドを加水分解することによって得られたシリカゾルからＳｉＯ2層を形成する場合には、ゾル膜を乾燥させる時のプロセス条件、及びシリカゾルを溶解させる溶媒組成によっても非常に大きくエッチングレートを変化させることができることを明らかにした。
【００３６】
尚、我々の鋭意研究の結果、基板表面のＳｉＯ2を主成分とする層のフッ化水素アンモニウム水溶液（ＮＨ4−ＨＦ2）でのエッチングレートが１５０ｎｍ／ｍｉｎよりも早くなると、活性化時のＩｆの立ち上がり速度、及び最終到達Ｉｆ値が、各素子ごとに異なり、再現性よく電子放出素子を作成することが困難であることが判明した。また、電子放出量（Ｉｅ）の値が小さく、電子放出素子として不十分であった。
【００３７】
更に、エッチングレートが１００ｎｍ／ｍｉｎ以下では、複数の素子間における電子放出効率η（Ｉｅ／Ｉｆ：ここでＩｅは放出電流であり、Ｉｆは素子電流）の値の均一性が得られることが判明した。複数素子間での均一な効率得られることによって、例えば複数の電子放出素子を並べた電子源基板を用いた画像表示装置を作成する場合に、極めて有益である。つまり、複数素子間における素子電流に対する放出電流の比率が一定であることは、駆動信号の補正等の複雑な制御をすることなく、簡易な駆動方法でパネル全面内で均一な輝度が得られ、高品質の画像表示が可能となる。
【００３８】
そして、更にエッチングレートが３０ｎｍ／ｍｉｎ以下になると、画面内の複数の電子放出素子の放出特性が揃うとともに、電子放出素子の寿命が延び、長期間にわたって均一性の高い電子源を提供できることが判明した。
【００３９】
以下、図面に基づいて、具体的に説明する。
【００４０】
図１は、本発明の電子源形成用基板における第２の実施形態を示す断面図である。
【００４１】
図１において、１はＮａを含有する基板であり、例えば青板ガラス、あるいはＮａの一部をＫに置換して歪み点を上昇させた高歪み点ガラスなどの基板、あるいは無アルカリガラス基板である。６は酸化スズ微粒子を含有した層、７はＳｉＯ2を主成分とした層である。なお、層６を省いた形が本発明の第１の実施形態に相当する。
【００４２】
層７は、層６上の凹凸をカバーして平坦性を向上し、電子放出素子の形成を容易にしている。また、層６だけでは電子伝導性酸化物は基板に接着されないので、層７でその接着をし、電子伝導性酸化物粒子（酸化スズ微粒子）の脱落を防ぐ役割も担う。層７の厚さは、平坦性向上の効果、Ｎａの拡散を防止する効果の点から、６０ｎｍ以上がより好ましい。また、膜の応力によるクラックの発生や膜はがれを防止するという点で、更に１μｍ以下が好ましい。
【００４３】
次に、典型的な電子源形成用基板の製造方法を説明する。
【００４４】
基板としては、青板ガラス、高歪み点ガラス、あるいは無アルカリガラスなどの基板１を洗剤、純水および有機溶剤等を用いて十分に洗浄、乾燥を行う。かかる基板１上に第１の層６を形成する。成膜の方法は、スリットコーターと呼ばれる装置を用いた。
【００４５】
第１のＳｎＯ2微粒子を含有する層６の原料溶液は、酸化スズの微粒子８（メジアン値で表される平均粒子径は、２０ｎｍ）約５ｗｔ％、更にＳｎＯ2に対してＳｉＯ2が約１５ｗｔ％となるようにテトラメトキシシランを加水分解して得られたシリカゾルを添加したものを塗布液とした。塗布後、８０℃で３０分ほど乾燥した後次の層を形成する。
【００４６】
第２の層となるＳｉＯ2を主成分とする層７の原料溶液は、上記とほぼ同様に得られたシリカゾルを約５ｗｔ％含有させた溶液を用いた。塗布は、スリットコーターを用いた。塗布後、所定の温度、時間で焼成することによって、第１の層６が、第２の層７にて被覆される。
【００４７】
以上のようにして、基板１上に、第１の層６、第２の層７がこの順にて積層された電子源形成用基板が作成される。
【００４８】
なお、層７の形成方法に関しては、スピンコート法によるものだけではなく、同様の塗布液をディッピングによって成膜しても良いし、また、スパッタ法、化学的気相堆積法を採用することも可能である。
【００４９】
また、無アルカリガラスなどナトリウムの基板表面への拡散をブロックする必要のない場合には、層６を省くことも可能である。
【００５０】
なお、図２は、表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。図２において、１は基板、２、３は素子電極、４は導電性薄膜、５は電子放出部、Ｌは素子電極の間隔、Ｗは素子電極の幅、Ｗ’は導電性薄膜の幅である。
【００５１】
次に、本発明における簡単な表示装置の製造方法を示す。
【００５２】
図３乃至図７は、マトリクス状に電子放出素子を有する基板を示す平面図である。
【００５３】
図３乃至図７において、１は電子源基板、２、３は素子電極、１０はＹ方向配線、１１は絶縁性膜、１２はＸ方向配線、４は表面伝導型電子放出素子の導電性薄膜であり、電子放出部を形成している。
【００５４】
以下この素子の作成方法を、図３から図７を用いて説明する。
【００５５】
〈ガラス基板〉
図３では、通常の青板ガラスよりも歪点が高いＰＤ２００（旭硝子（株）社製）の２．８ｍｍ厚ガラスを用いた。
【００５６】
〈ナトリウムブロック層の形成〉
先に詳細に述べたように、スリットコート法によってガラス基板１上にナトリウムブロック層を形成する。
【００５７】
〈素子電極形成〉
さらに素子電極２、３は、ガラス基板１上に、スパッタ法によって下引き層としてチタニウムＴｉを５ｎｍ、その上に白金Ｐｔを４０ｎｍ成膜した後、ホトレジストを塗布し、露光、現像、エッチングという一連のフォトリソグラフィー法によってパターニングして形成した。
【００５８】
本実施例では素子電極の間隔Ｌ＝１０μｍ、素子電極の幅Ｗ＝１００μｍとした。
【００５９】
〈下配線形成〉
Ｘ配線とＹ配線の配線材料に関しては、多数の表面伝導型素子にほぼ均等な電圧が供給されるように低抵抗であることが望まれ、材料、膜厚、配線巾等が適宜設定される。
【００６０】
図４に示すように、共通配線としてのＹ方向配線（下配線）１０は、素子電極２、３の一方に接して、かつそれらを連結するようにライン状のパターンで形成した。材料には銀Ａｇフォトぺーストインキを用い、スクリーン印刷した後、乾燥させてから、所定のパターンに露光し現像した。この後４８０℃前後の温度で焼成して配線を形成した。焼成後の配線の寸法は、厚さ約１０μ、線幅５０μｍである。なお、終端部は配線取り出し電極として使うために、線幅をより大きくした。
【００６１】
〈絶縁膜形成〉
図５に示すように、上下配線を絶縁するために、層間絶縁層１１を配置する。後述のＸ配線（上配線）１２下に、先に形成したＹ配線（下配線）１０との交差部を覆うように、かつ上配線（Ｘ配線）１２と素子電極の他方との電気的接続が可能なように、接続部にコンタクトホールを開けて形成した。
【００６２】
工程はＰｂＯを主成分とする感光性のガラスペーストをスクリーン印刷した後、露光−現像した。これを４回繰り返し、最後に４８０℃前後の温度で焼成した。この層間絶縁層の厚みは、全体で約３０μｍであり、幅は１５０μｍである。
【００６３】
〈上配線形成〉
図６に示すように、Ｘ方向配線（上配線）１２は、先に形成した絶縁膜１１の上に、Ａｇぺーストインキをスクリーン印刷した後乾燥させ、この上に再度同様なことを行い２度塗りしてから、４８０℃前後の温度で焼成した。上記絶縁膜１１を挟んでＹ方向配線（下配線）１０と交差しており、絶縁膜１１のコンタクトホール部分で素子電極の他方とも接続されている。
【００６４】
この配線によって他方の素子電極は連結されており、パネル化した後は走査電極として作用する。
【００６５】
このＸ方向配線の厚さは、約１５μｍである。外部駆動回路との引出し配線もこれと同様の方法で形成した。
【００６６】
図示していないが、外部駆動回路への引出し端子もこれと同様の方法で形成した。
【００６７】
このようにしてＸＹマトリクス配線を有する基板が形成された。
【００６８】
〈素子膜形成〉
図７では、上記基板を十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後塗布する素子膜形成用の水溶液が、素子電極２、３上に適度な広がりをもって配置されるようにすることが目的である。
【００６９】
用いた撥水剤は、ジメトキシジエトキシシラン（ＤＤＳ）のエチルアルコール溶液をスプレー法にて基板上に散布し、１２０℃にて温風乾燥した。
【００７０】
その後、素子電極２、３間にインクジェット塗布方法により、導電性薄膜４を形成した。
【００７１】
本工程の模式図を図８に示す。図８において、１は基板、２、３は素子電極、４は導電性薄膜、５は電子放出部、１４は液滴付与手段、１５は液滴である。
【００７２】
本実施例では、導電性薄膜４としてパラジウム膜を得る目的で、先ず水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。
【００７３】
この溶液の液滴を、液滴付与手段１４として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して電極間に付与した。その後この基板を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの膜が得られた。
【００７４】
以上の工程により、素子部分に酸化パラジウム（ＰｄＯ）膜が形成された。
【００７５】
〈還元フォーミング〉
図８（ｃ）（ｄ）に示すように、フォーミングと呼ばれる本工程において、上記導電性薄膜４を通電処理して内部に亀裂を生じさせ、電子放出部５を形成する。
【００７６】
具体的な方法は、上記基板の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部電源より電極端子部からＸＹ配線間に電圧を印加し、素子電極間に通電する事によって、導電性薄膜４を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部５を形成する。
【００７７】
このとき、若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウム（ＰｄＯ）がパラジウムＰｄ膜に変化する。この変化時に膜の還元収縮によって、一部に亀裂が生じるが、この亀裂発生位置、及びその形状は元の膜の均一性に大きく影響される。
【００７８】
多数の素子の特性ばらつきを抑えるのに、上記亀裂は中央部に起こり、かつなるべく直線状になることがなによりも望ましい。
【００７９】
なお、このフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、現状の条件ではまだ発生効率が非常に低いものである。
【００８０】
また、得られた導電性薄膜４の抵抗値Ｒｓは、１０2から１０7Ωの値である。
【００８１】
フォーミング処理に用いた電圧波形について簡単に説明する。図９は、フォーミング波形を示す説明図である。
【００８２】
印加した電圧はパルス波形を用いたが、パルス波高値が定電圧のパルスを印加する場合（図９（ａ））と、パルス波高値を増加させながら印加する場合（図９（ｂ））とがある。
【００８３】
図９（ａ）において、Ｔ１及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は適宜選択する。
【００８４】
図９（ｂ）では、Ｔ１及びＴ２の大きさは同様にとり、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させる。
【００８５】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性薄膜４を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了とした。
【００８６】
〈活性化−カーボン堆積〉
先に述べたように、この状態では電子発生効率は非常に低いものである。よって、電子放出効率を上げるために、上記素子に活性化と呼ばれる処理を行うことが望ましい。
【００８７】
この処理は有機化合物が存在する適当な真空度のもとで、前記のフォーミングと同様にフード状の蓋をかぶせて基板との間で内部に真空空間を作り、外部からＸＹ配線を通じてパルス電圧を素子電極に繰り返し印加することによって行う。そして、炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる工程である。
【００８８】
本工程ではカーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０-4Ｐａを維持した。導入するトリニトリルの圧力は、真空装置の形状や真空装置に使用している部材等によって若干影響されるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適である。
【００８９】
図１２の（ａ）、（ｂ）に、活性化工程で用いられる電圧印加の好ましい一例を示した。印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。図１２の（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図１２の（ｂ）中、Ｔ１およびＴ１’はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００９０】
このとき、素子電極３に与える電圧を正としており、素子電流Ｉｆは、素子電極３から素子電極２へ流れる方向が正である。約６０分後に放出電流Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリークバルブを閉め、活性化処理を終了した。
【００９１】
以上の工程で、電子源素子を有する基板を作成することができた。
【００９２】
〈封着−パネル化〉
上記のような単純マトリクス配置の電子源基板を用いた電子源、及び表示等に用いる画像形成装置の一例について、図１３を用いて説明する。
【００９３】
図１３において、８０は電子放出素子が多数配置された電子源基板を指し、８１はガラス基板であって、リアプレートと呼ぶ。８２はガラス基板８３の内面に蛍光膜８４とメタルバック８５等が形成されたフェースプレートである。８６は支持枠であり、リアプレート８１、支持枠８６及びフェースプレート８２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成することで、封着して、外囲器９０を構成する。
【００９４】
この一連の工程を全て真空チャンバー中で行うことで、同時に外囲器９０内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることが可能になった。
【００９５】
図１３において、８７は本発明の電子放出素子に相当する。８８、８９は、表面伝導型電子放出素子の一対の素子電極と接続されたＸ方向配線及びＹ方向配線である。
【００９６】
一方、フェースプレート８２、リアプレート８１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９０を構成することもできる。
【００９７】
図１４はフェースプレート上に設ける蛍光膜の説明図である。
【００９８】
封着時の真空度は１．３×１０-5Ｐａ程度の真空度が要求される他、外囲器９０の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９０の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器９０内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、例えば１．３×１０-3Ｐａないしは１．３×１０-5Ｐａの真空度を維持するものである。
【００９９】
〈画像形成装置〉
前述した本発明に係る表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と巾によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【０１００】
また、多数の電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の素子に上記パルス状電圧を適宜印加すれば、任意の素子に適宜電圧を印加することが可能となり、各素子をＯＮすることができる。
【０１０１】
また、中間調を有する入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【０１０２】
【実施例】
以下、具体的な実施例を上げて本発明を詳しく説明するが、本発明はこれら実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。
【０１０３】
〈エッチングレートの評価方法〉
本発明における特徴点は、形成したＳｉＯ2膜の膜質であり、その評価をフッ化水素酸によるＳｉＯ2膜の腐食速度で評価した。
【０１０４】
エッチング液として、ステラケミファ（株）社製の高純度バッファードフッ酸（ＮＨ4ＨＦ2）２０．０％ ６：１を、０．４％水溶液になるように純水にて希釈することによって得た。この濃度にしたのは、あまり高濃度で評価をするとエッチングレートが大きすぎるものでは、腐食速度が速すぎて、実験の正確性が損なわれるためであり、あまりにも薄すぎると実験に時間がかかるためである。
【０１０５】
エッチングレートの測定は以下に示すように行った。
【０１０６】
まず、測定するＳｉＯ2層面にレジストを約５００μｍライン＆スペースでパターニングしたのち、エッチング液をゆっくりと攪拌しながら、基板を浸漬してエッチングする。このときのエッチング液の温度は２３℃になるように調整した。その後、レジストをメチルエチルケトンなどの有機溶媒で剥離し、レジストでカバーされていたところとエッチングされたところの段差を触針式のプロファイラー（アルファステップ−５００）で測定し、その値をエッチング深さとする。以上の作業を、３箇所以上の箇所について、各々エッチング時間を変えて行い、最小二乗法を用いて１分間あたりのエッチング深さ、すなわちエッチングレートを求めた。
【０１０７】
〈本発明における活性化特性の評価方法〉
本発明の実施の形態において詳細に説明したように、本発明による電子源形成用基板の上に作成した電子放出素子を作成した後の、活性化工程での特性の評価方法に関して図１０及び図１１を用いて説明する。
【０１０８】
図１０は、前述した構成を有する素子の電子放出特性を測定するための測定評価装置の概略図である。
【０１０９】
電子放出素子の素子電極間を流れる素子電流Ｉｆ、及びアノードへの放出電流Ｉｅの測定にあたっては、素子電極２、３に電源５１と電流計５０とを接続し、該電子放出素子の上方に電源５３と電流計５２とを接続したアノード電極５４を配置している。
【０１１０】
図１０において、２、３は素子電極、４は電子放出部を含む薄膜、５は電子放出部を示す。また、５１は素子に素子電圧Ｖｆを印加するための電源、５０は素子電極２、３間の電子放出部を含む導電性薄膜４を流れる素子電流Ｉｆを測定するための電流計、５４は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５３はアノード電極５４に電圧を印加するための高圧電源、５２は素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。
【０１１１】
また、本電子放出素子およびアノード電極５４は真空装置内に設置され、その真空装置には不図示の排気ポンプおよび真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。
【０１１２】
活性化の条件は、素子に印加するパルスの最大電圧を１６Ｖとし、６０分間行った。また、カーボン源としてトリニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０-4Ｐａを維持した。
【０１１３】
図１１（ｂ）に、図１０に示した測定評価装置により測定された、典型的な活性化時の素子電流Ｉｆの経時変化例を示す。活性化の開始直後から直ぐにＩｆが大きくなるものや、ほぼ均等に増加していくもの、また最終的に到達する最大Ｉｆ値にも差が有るなどいろいろな挙動を示す場合がある。いくつかの代表的なパターンを示したが、明確に理想的なパターンというものはないが、到達Ｉｆの再現性が良いものが、良いといえる。
【０１１４】
〔実施例〕（実施例１〜５）
本実施例では、図２の（ａ）（ｂ）に示す電子放出素子を、図３〜図７に示す製造工程に従って表１に示した電子源形成用基板を作成したのち、素子電極、導電性薄膜を形成した。なお、溶媒系とは、ＳｉＯ2膜の塗布液となるシリカゾルを溶解させた溶液の主たる溶媒の種類であり、他に水、メタノールなどを若干含む。
【０１１５】
本実施例、及び後述する比較例とも、同一基板上にそれぞれ６素子ずつ作製して、特性の再現性を比較検討した。
【０１１６】
【表１】
表１において、実施例１は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を３００ｎｍ、ＳｉＯ2層を６０ｎｍ形成し、溶媒系をアルコールとし、５００℃で２時間の焼成を行っており、エッチングレートは１２ｎｍ／ｍｉｎを示している。
【０１１８】
実施例２は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、５００℃で２時間の焼成を行っており、エッチングレートは９６ｎｍ／ｍｉｎを示している。
【０１１９】
実施例３は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、５００℃で１０時間の焼成を行っており、エッチングレートは２４．８ｎｍ／ｍｉｎを示している。
【０１２０】
実施例４は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｉＯ2層を６００ｎｍ形成し、溶媒系をスパッタとし（溶媒なし）、４８０℃で２時間の焼成を行っており、エッチングレートは８．６ｎｍ／ｍｉｎを示している。
【０１２１】
実施例５は、基板ガラスとして無アルカリガラスを採用し、この基板ガラス上にＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、５００℃で１０時間の焼成を行っており、エッチングレートは２４．８ｎｍ／ｍｉｎを示している。
【０１２２】
実施例６は、基板ガラスとして無アルカリガラスを採用し、この基板ガラス上にＳｉＯ2層を１００ｎｍ形成し、溶媒系をへキシレングリコールとし、４８０℃で２時間の焼成を行っており、エッチングレートは１５０ｎｍ／ｍｉｎを示している
【０１２３】
表１に示すように、実施例１乃至５に示した構成の基板においては、いずれもエッチングレートが１００ｎｍ／ｍｉｎ以下であった。また実施例６はエッチングレートが１５０ｎｍ／ｍｉｎであった。尚、ここでエッチング条件は、前述のとおりフッ化水素アンモニウム水溶液（ＮＨ4−ＨＦ2）０．４％で温度２３℃のエッチング液を用いてエッチングした。
【０１２４】
評価の結果は、いずれの基板においても、作成した６個の素子いずれも再現性良く、活性化時の素子電流Ｉｆの立ち上がりが早く、到達Ｉｆの値がほぼ等しい優れた素子特性を示した。また、電子放出特性についても、十分な特性の素子が得られた。
【０１２５】
次に、実施例３で作成した基板を用いて、マトリクス配線を施し各交点に電子放出素子を形成し、リアプレートとした。さらに、別途作成したフェイスプレートとフリットによって真空封着してパネル化し、画像形成装置としての評価を行った。そして、このパネルを駆動回路に接続して駆動したところ、長時間にわたり良好な画像を表示することができた。
【０１２６】
〔比較例〕
次に比較例として、表２にエッチングレートが１５０ｎｍ／ｍｉｎを超えているか、あるいは本発明の構成をとらないものを示した。
【０１２７】
【表２】
表２において、比較例１は、基板ガラスとして青板ガラスを採用し、表面に被膜を設けずそのまま使用した例である。
【０１２９】
比較例２は、基板ガラスとしてＰＤ２００を採用し、表面に被膜を設けずそのまま使用した例である。
【０１３０】
比較例３は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を３００ｎｍ、ＳｉＯ2層を６０ｎｍ形成し、溶媒系をアルコールとし、２７５℃で２時間の焼成を行っており、エッチングレートは１６２ｎｍ／ｍｉｎを示している。
【０１３１】
比較例４は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、２７５℃で２時間の焼成を行っており、エッチングレートは５５８ｎｍ／ｍｉｎを示している。
【０１３２】
比較例５は、基板ガラスとしてＰＤ２００を採用し、この基板ガラス上にＳｎＯ2微粒子層を２５０ｎｍ、ＳｉＯ2層を１００ｎｍ形成し、溶媒系をグリコールとし、４００℃で２時間の焼成を行っており、エッチングレートは４８０ｎｍ／ｍｉｎを示している。
【０１３３】
比較例１、２においては、活性化工程において素子電流の増加が殆ど見られず、良好な電子放出素子とはならなかった。
【０１３４】
また、比較例３乃至５においては、活性化時に素子電流Ｉｆの増加は見られた。しかし、立ち上がりが遅かったり、同じ構成で比較した６個の素子内でＩｆ、Ｉｅのばらつきが最大４０％近くもあるなど、電子放出素子の特性に再現性がなく、ムラのない画像形成装置として採用できるような電子放出素子とは言い難いものであった。
【０１３５】
【発明の効果】
以上説明したように、本発明によれば、低コストで電子放出素子の電子放出特性の経時的変化を低減することができ、かつ素子電流Ｉｆの増加速度、及び最終的に到達するＩｆの値の均一性を飛躍的に向上させ、電子放出特性のばらつきを大幅に低減することができる電子源の製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の電子源形成用基板における第２の実施形態を示す断面図である。
【図２】本実施形態において、表面伝導型電子放出素子の基本的構成を模式的に示す平面図及び断面図である。
【図３】本実施形態において、マトリクス状に電子放出素子を有する基板における素子電極を形成した状態示す平面図である。
【図４】本実施形態において、マトリクス状に電子放出素子を有する基板におけるＹ方向配線を形成した状態示す平面図である。
【図５】本実施形態において、マトリクス状に電子放出素子を有する基板における絶縁膜を形成した状態示す平面図である。
【図６】本実施形態において、マトリクス状に電子放出素子を有する基板におけるＸ方向配線を形成した状態示す平面図である。
【図７】本実施形態において、マトリクス状に電子放出素子を有する基板における導電性薄膜を形成した状態示す平面図である。
【図８】本実施形態において、導電性薄膜の形成方法の一例を示す概略図である。
【図９】本実施形態におけるフォーミング波形を示す説明図である。
【図１０】本実施形態により作製した電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。
【図１１】本実施形態における電子放出素子のＶ−Ｉ特性を示す説明図である。
【図１２】本実施形態における活性化波形を示す説明図である。
【図１３】本実施形態における画像形成装置を示す模式図である。
【図１４】本実施形態における画像形成装置に用いる蛍光膜の構成を示す模式図である。
【符号の説明】
１ 基板
２、３ 素子電極
４ 導電性薄膜
５ 電子放出部
６ 第１の層（ＳｎＯ2層）
７ 第２の層（ＳｉＯ2層）
８ 微粒子
１４ 液滴付与装置
１５ 液滴
１０ Ｘ方向配線（列方向配線）
１１ 絶縁膜
１２ Ｙ方向配線（行方向配線）
５０ 導電性薄膜を流れる素子電流Ｉｆを測定するための電流計
５１ 素子電圧Ｖｆを印加するための電源
５２ 放出電流Ｉｅを測定するための電流計
５３ アノード電極に電圧を印加するための高圧電源
５４ 放出電流Ｉｅを捕捉するためのアノード電極
５５ 真空装置
５６ 排気ポンプ
８０ 電子源基板
８１ リアプレート
８２ フェースプレート
８３ ガラス基板
８４ 蛍光膜
８５ メタルバック
８６ 支持枠
８７ 電子放出素子
８８ Ｘ配線
８９ Ｙ配線
９０ 外囲器
Claims (1)
- 基板上に、室温における０．４ｗｔ％フッ化水素アンモニウム水溶液（ＮＨ 4 −ＨＦ 2 ）でのエッチングレートが１５０ｎｍ／ｍｉｎ以下である、ＳｉＯ 2 層を形成する工程と、前記ＳｉＯ 2 層上に複数の電子放出素子を形成する工程と、を有する電子源の製造方法であって、
前記ＳｉＯ 2 層を形成する工程は、前記基板上にＳｉＯ 2 を主成分とする層を形成し、当該層を４８０℃以上の温度で２時間以上加熱処理することを含むことを特徴とする電子源の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002263504A JP3840164B2 (ja) | 2001-09-25 | 2002-09-10 | 電子源の製造方法 |
| US10/251,955 US20030057816A1 (en) | 2001-09-25 | 2002-09-23 | Substrate for electron source formation, electron source, and image-forming apparatus |
| US11/474,316 US20060240180A1 (en) | 2001-09-25 | 2006-06-26 | Substrate for electron source formation, electron source, and image-forming apparatus |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291014 | 2001-09-25 | ||
| JP2001-291014 | 2001-09-25 | ||
| JP2002263504A JP3840164B2 (ja) | 2001-09-25 | 2002-09-10 | 電子源の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003178667A JP2003178667A (ja) | 2003-06-27 |
| JP2003178667A5 JP2003178667A5 (ja) | 2006-03-30 |
| JP3840164B2 true JP3840164B2 (ja) | 2006-11-01 |
Family
ID=26622790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002263504A Expired - Fee Related JP3840164B2 (ja) | 2001-09-25 | 2002-09-10 | 電子源の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20030057816A1 (ja) |
| JP (1) | JP3840164B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7067236B2 (en) * | 2002-07-19 | 2006-06-27 | Canon Kabushiki Kaisha | Method of manufacturing member pattern, method of manufacturing wiring structure, method of manufacturing electron source, and method of manufacturing image display device |
| TWI344167B (en) * | 2007-07-17 | 2011-06-21 | Chunghwa Picture Tubes Ltd | Electron-emitting device and fabricating method thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06340445A (ja) * | 1993-05-28 | 1994-12-13 | Kirin Brewery Co Ltd | 黄色着色ガラス |
| JPH08107216A (ja) * | 1994-10-04 | 1996-04-23 | Fujitsu Ltd | 半導体装置 |
| DE69711577T2 (de) * | 1996-12-26 | 2002-09-26 | Canon K.K., Tokio/Tokyo | Substrat mit Elektronenquelle, Elektronenquelle, Bilderzeugungsgerät mit solchem Substrat und Herstellungsverfahren |
| JP3734586B2 (ja) * | 1997-03-05 | 2006-01-11 | 富士通株式会社 | 半導体装置及びその製造方法 |
| KR100472496B1 (ko) * | 1997-07-23 | 2005-05-16 | 삼성에스디아이 주식회사 | 투명도전성조성물,이로부터형성된투명도전막및그제조방법 |
| JP2000012536A (ja) * | 1998-06-24 | 2000-01-14 | Tokyo Ohka Kogyo Co Ltd | シリカ被膜形成方法 |
| JP3634702B2 (ja) * | 1999-02-25 | 2005-03-30 | キヤノン株式会社 | 電子源基板及び画像形成装置 |
| JP3595744B2 (ja) * | 1999-02-26 | 2004-12-02 | キヤノン株式会社 | 電子放出素子、電子源及び画像形成装置 |
| EP2161735A3 (en) * | 1999-03-05 | 2010-12-08 | Canon Kabushiki Kaisha | Image formation apparatus |
| KR100362834B1 (ko) * | 2000-05-02 | 2002-11-29 | 삼성전자 주식회사 | 반도체 장치의 산화막 형성 방법 및 이에 의하여 제조된 반도체 장치 |
| JP2001319564A (ja) * | 2000-05-08 | 2001-11-16 | Canon Inc | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 |
| JP3548498B2 (ja) * | 2000-05-08 | 2004-07-28 | キヤノン株式会社 | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 |
| JP3530800B2 (ja) * | 2000-05-08 | 2004-05-24 | キヤノン株式会社 | 電子源形成用基板、該基板を用いた電子源並びに画像表示装置 |
-
2002
- 2002-09-10 JP JP2002263504A patent/JP3840164B2/ja not_active Expired - Fee Related
- 2002-09-23 US US10/251,955 patent/US20030057816A1/en not_active Abandoned
-
2006
- 2006-06-26 US US11/474,316 patent/US20060240180A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20060240180A1 (en) | 2006-10-26 |
| US20030057816A1 (en) | 2003-03-27 |
| JP2003178667A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100221294B1 (ko) | 전자 방출 소자와, 이 소자를 구비하는 전자원 및 화상 생성 장치의 제조 방법 | |
| JP2000285801A (ja) | 電子放出素子の製造方法、該電子放出素子を用いた電子源および画像形成装置 | |
| JP3135118B2 (ja) | 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法 | |
| JP4366235B2 (ja) | 電子放出素子、電子源及び画像表示装置の製造方法 | |
| KR100374273B1 (ko) | 전자 방출 디바이스의 제조 방법, 전자원의 제조 방법, 및 화상 형성 장치의 제조 방법 | |
| JP3840164B2 (ja) | 電子源の製造方法 | |
| JP3397569B2 (ja) | 表面伝導型電子放出素子およびその製造方法、ならびに同電子放出素子を備えた電子源、画像形成装置 | |
| JP2003068192A (ja) | 画像形成装置及びその製造方法 | |
| JP3347569B2 (ja) | 平板型画像形成装置 | |
| JPH07192614A (ja) | 表面伝導形電子放出素子の製造方法と該製造方法にて製造された表面伝導形電子放出素子、並びに該素子を用いた電子源及び画像形成装置 | |
| JP2004079394A (ja) | 電子源形成用基板、電子源及び画像形成装置 | |
| JPH0765708A (ja) | 電子放出素子並びに画像形成装置の製造方法 | |
| JP2005190769A (ja) | 電子源基板、これを用いた画像表示装置およびこれらの製造方法 | |
| JP2930275B2 (ja) | 表面伝導型電子放出素子の製造方法 | |
| JPH07130280A (ja) | 電子源材料並びに電子源の製法並びに電子源並びに画像形成装置 | |
| US8125134B2 (en) | Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus | |
| JP2005294253A (ja) | 電子源基板及び画像形成装置 | |
| JPH07321110A (ja) | 配線形成方法、電子源およびその製造方法、ならびに画像形成装置 | |
| JP2000251619A (ja) | 電子放出素子、および該電子放出素子を用いた電子源、並びに該電子源を用いた画像形成装置 | |
| JP2003036781A (ja) | 電子放出素子、電子源、及び画像形成装置の製造方法 | |
| JP2003086087A (ja) | 電子放出素子、電子源基板、画像形成装置、及びこれらの製造方法 | |
| JP2006134592A (ja) | 電子放出素子、電子源、及び、画像形成装置の製造方法 | |
| JP2000251644A (ja) | 電子放出素子及び電子源及び画像形成装置 | |
| JP2002216616A (ja) | 電子源基板、画像表示装置、及びこれらの製造方法 | |
| JPH07320630A (ja) | 電子源およびその製造方法、ならびに画像形成装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050526 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060627 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060804 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130811 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |