JPH08107216A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08107216A JPH08107216A JP6240135A JP24013594A JPH08107216A JP H08107216 A JPH08107216 A JP H08107216A JP 6240135 A JP6240135 A JP 6240135A JP 24013594 A JP24013594 A JP 24013594A JP H08107216 A JPH08107216 A JP H08107216A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- fine particles
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 162
- 239000010419 fine particle Substances 0.000 claims abstract description 95
- 239000002772 conduction electron Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 239000000969 carrier Substances 0.000 claims description 48
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 16
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 239000004020 conductor Substances 0.000 abstract description 21
- 239000000758 substrate Substances 0.000 abstract description 13
- 230000005284 excitation Effects 0.000 description 29
- 230000008859 change Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 238000001514 detection method Methods 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 238000000695 excitation spectrum Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000001741 metal-organic molecular beam epitaxy Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8124—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
Abstract
(57)【要約】
【目的】 本発明は、電圧によりキャリアの通路内の抵
抗変調を行う半導体装置に関し、高速化、低消費電力
化、かつ高駆動能力化を図る。 【構成】 キャリアを散乱する導体微粒子が分散された
半導体層３と、半導体層３にキャリアを流す第１の電極
６ａ及び第２の電極６ｂとを有する。
抗変調を行う半導体装置に関し、高速化、低消費電力
化、かつ高駆動能力化を図る。 【構成】 キャリアを散乱する導体微粒子が分散された
半導体層３と、半導体層３にキャリアを流す第１の電極
６ａ及び第２の電極６ｂとを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、よ
り詳しくは、電圧によりキャリアの通路内の抵抗変調を
行う半導体装置に関する。
り詳しくは、電圧によりキャリアの通路内の抵抗変調を
行う半導体装置に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置に用いられる
能動素子は、主としてＦＥＴやバイポーラトランジスタ
であり、大規模な集積回路が安価に製造できるまでにな
っている。
能動素子は、主としてＦＥＴやバイポーラトランジスタ
であり、大規模な集積回路が安価に製造できるまでにな
っている。
【０００３】
【発明が解決しようとする課題】しかし、チップ内部の
配線が膨大になること、チップの動作試験が事実上不可
能になりつつあること、消費電力がこれ以上増やせなく
なってきたこと等の理由により、このような集積化はほ
ぼ限界に達しつつある。そこで、ＦＥＴやバイポーラト
ランジスタに代わる新しい動作原理で動作し、高速化や
低消費電力化が可能な能動素子が要望されている。
配線が膨大になること、チップの動作試験が事実上不可
能になりつつあること、消費電力がこれ以上増やせなく
なってきたこと等の理由により、このような集積化はほ
ぼ限界に達しつつある。そこで、ＦＥＴやバイポーラト
ランジスタに代わる新しい動作原理で動作し、高速化や
低消費電力化が可能な能動素子が要望されている。
【０００４】また、近年、高速、かつ大容量のデータ処
理、記録のニーズがますます高まってきており、より高
速で、かつ高密度な磁気記録装置が要望されており、従
来の磁気ヘッドよりも高速で、高感度な磁気ヘッド素子
が望まれている。本発明は、係る従来例の課題に鑑みて
創作されたものであって、高速化、低消費電力化、かつ
高駆動能力化を図ることができる半導体装置を提供する
ことを目的とするものである。
理、記録のニーズがますます高まってきており、より高
速で、かつ高密度な磁気記録装置が要望されており、従
来の磁気ヘッドよりも高速で、高感度な磁気ヘッド素子
が望まれている。本発明は、係る従来例の課題に鑑みて
創作されたものであって、高速化、低消費電力化、かつ
高駆動能力化を図ることができる半導体装置を提供する
ことを目的とするものである。
【０００５】
【課題を解決するための手段】上記課題は、第１に、キ
ャリアを散乱する導体微粒子を含有する半導体層と、前
記半導体層にキャリアを流す第１の電極及び第２の電極
とを有することを特徴とする半導体装置によって達成さ
れ、第２に、前記半導体層のフェルミエネルギ及び電位
のうち少なくともいずれかを制御する第３の電極を有す
ることを特徴とする第１の発明に記載の半導体装置によ
って達成され、第３に、前記半導体層を貫く磁場を印加
する磁場発生手段を有することを特徴とする第１の発明
に記載の半導体装置によって達成され、第４に、前記半
導体層中を前記キャリアが走行する距離は伝導電子のフ
ェルミ波長の１０倍以上であることを特徴とする第１乃
至第３の発明のいずれかに記載の半導体装置によって達
成され、第５に、前記半導体層には前記キャリアを供給
する導電型不純物がドープされていることを特徴とする
第１乃至第４の発明のいずれかに記載の半導体装置によ
って達成され、第６に、前記半導体層は導電型不純物が
ドープされていないノンドープ層であることを特徴とす
る第１乃至第４の発明のいずれかに記載の半導体装置に
よって達成され、第７に、前記半導体層に接し、前記半
導体層にキャリアを供給する導電型不純物のドープされ
たキャリア供給層を有することを特徴とする第６の発明
に記載の半導体装置によって達成され、第８に、前記キ
ャリアの走行方向は前記半導体層の面方向であり、前記
第１の電極と前記第２の電極とは間隔をおいて前記半導
体層上に直接或いは他の層を介して設けられていること
を特徴とする第１乃至第７の発明のいずれかに記載の半
導体装置によって達成され、第９に、前記第３の電極は
前記第１の電極と前記第２の電極の間の前記半導体層上
に直接或いは他の層を介して設けられていることを特徴
とする第８の発明に記載の半導体装置によって達成さ
れ、第１０に、前記磁場発生手段は前記第１の電極と前
記第２の電極の間に設けられていることを特徴とする第
８又は第９の発明に記載の半導体装置によって達成さ
れ、第１１に、前記半導体層の膜厚は伝導電子のフェル
ミ波長程度であることを特徴とする第８乃至第１０の発
明のいずれかに記載の半導体装置によって達成され、第
１２に、前記半導体層上に直接或いは他の層を介して形
成され、前記キャリアの走行領域の幅を伝導電子のフェ
ルミ波長程度に制限する第４の電極を有することを特徴
とする第８乃至第１１の発明のいずれかに記載の半導体
装置によって達成され、第１３に、前記キャリアの走行
方向は前記半導体層の膜厚方向であることを特徴とする
第１乃至第６の発明のいずれかに記載の半導体装置によ
って達成され、第１４に、前記半導体層に接する共鳴ト
ンネル障壁層を有し、前記共鳴トンネル障壁層を介して
前記キャリアを前記半導体層に供給することを特徴とす
る第１３の発明に記載の半導体装置によって達成され、
第１５に、前記半導体層の材料としてガリウム砒素又は
インジウムガリウム砒素を用い、前記導体微粒子は前記
半導体層中に析出する金属砒素であることを特徴とする
第１乃至第１４の発明のいずれかに記載の半導体装置に
よって達成される。
ャリアを散乱する導体微粒子を含有する半導体層と、前
記半導体層にキャリアを流す第１の電極及び第２の電極
とを有することを特徴とする半導体装置によって達成さ
れ、第２に、前記半導体層のフェルミエネルギ及び電位
のうち少なくともいずれかを制御する第３の電極を有す
ることを特徴とする第１の発明に記載の半導体装置によ
って達成され、第３に、前記半導体層を貫く磁場を印加
する磁場発生手段を有することを特徴とする第１の発明
に記載の半導体装置によって達成され、第４に、前記半
導体層中を前記キャリアが走行する距離は伝導電子のフ
ェルミ波長の１０倍以上であることを特徴とする第１乃
至第３の発明のいずれかに記載の半導体装置によって達
成され、第５に、前記半導体層には前記キャリアを供給
する導電型不純物がドープされていることを特徴とする
第１乃至第４の発明のいずれかに記載の半導体装置によ
って達成され、第６に、前記半導体層は導電型不純物が
ドープされていないノンドープ層であることを特徴とす
る第１乃至第４の発明のいずれかに記載の半導体装置に
よって達成され、第７に、前記半導体層に接し、前記半
導体層にキャリアを供給する導電型不純物のドープされ
たキャリア供給層を有することを特徴とする第６の発明
に記載の半導体装置によって達成され、第８に、前記キ
ャリアの走行方向は前記半導体層の面方向であり、前記
第１の電極と前記第２の電極とは間隔をおいて前記半導
体層上に直接或いは他の層を介して設けられていること
を特徴とする第１乃至第７の発明のいずれかに記載の半
導体装置によって達成され、第９に、前記第３の電極は
前記第１の電極と前記第２の電極の間の前記半導体層上
に直接或いは他の層を介して設けられていることを特徴
とする第８の発明に記載の半導体装置によって達成さ
れ、第１０に、前記磁場発生手段は前記第１の電極と前
記第２の電極の間に設けられていることを特徴とする第
８又は第９の発明に記載の半導体装置によって達成さ
れ、第１１に、前記半導体層の膜厚は伝導電子のフェル
ミ波長程度であることを特徴とする第８乃至第１０の発
明のいずれかに記載の半導体装置によって達成され、第
１２に、前記半導体層上に直接或いは他の層を介して形
成され、前記キャリアの走行領域の幅を伝導電子のフェ
ルミ波長程度に制限する第４の電極を有することを特徴
とする第８乃至第１１の発明のいずれかに記載の半導体
装置によって達成され、第１３に、前記キャリアの走行
方向は前記半導体層の膜厚方向であることを特徴とする
第１乃至第６の発明のいずれかに記載の半導体装置によ
って達成され、第１４に、前記半導体層に接する共鳴ト
ンネル障壁層を有し、前記共鳴トンネル障壁層を介して
前記キャリアを前記半導体層に供給することを特徴とす
る第１３の発明に記載の半導体装置によって達成され、
第１５に、前記半導体層の材料としてガリウム砒素又は
インジウムガリウム砒素を用い、前記導体微粒子は前記
半導体層中に析出する金属砒素であることを特徴とする
第１乃至第１４の発明のいずれかに記載の半導体装置に
よって達成される。
【０００６】
【作用】近年、ガリウム砒素結晶層中に金属砒素粒子
（導体微粒子）を再現性良く析出させることが出来るよ
うになっている。本発明の半導体装置においては、この
ような導体微粒子を含有する半導体層をキャリアの走行
領域（又はチャネル）として用いている。
（導体微粒子）を再現性良く析出させることが出来るよ
うになっている。本発明の半導体装置においては、この
ような導体微粒子を含有する半導体層をキャリアの走行
領域（又はチャネル）として用いている。
【０００７】導体微粒子が分散された半導体層中を電流
担体であるキャリアが流れると、半導体層の抵抗（或い
はコンダクタンス）は導体微粒子とキャリアの相互作用
に依存するようになる。即ち、半導体層のフェルミエネ
ルギ及び電位のうち少なくともいずれかを制御する第３
の電極により、キャリアのエネルギやキャリア量を電気
的に変化させることができ、或いは導体微粒子内の励起
エネルギ、例えば、量子化により分離した電子の励起エ
ネルギや電子の集団運動に起因するプラズモンの励起エ
ネルギ、又は導体微粒子の形状の変化によるフォノンの
励起エネルギ等を電気的に変化させることができる。
担体であるキャリアが流れると、半導体層の抵抗（或い
はコンダクタンス）は導体微粒子とキャリアの相互作用
に依存するようになる。即ち、半導体層のフェルミエネ
ルギ及び電位のうち少なくともいずれかを制御する第３
の電極により、キャリアのエネルギやキャリア量を電気
的に変化させることができ、或いは導体微粒子内の励起
エネルギ、例えば、量子化により分離した電子の励起エ
ネルギや電子の集団運動に起因するプラズモンの励起エ
ネルギ、又は導体微粒子の形状の変化によるフォノンの
励起エネルギ等を電気的に変化させることができる。
【０００８】これにより、導体微粒子内の励起エネルギ
を介するキャリアの共鳴散乱や、導体微粒子周辺のキャ
リアの濃度に依存した導体微粒子からの空乏層の広がり
などを電気的に制御し、半導体層のコンダクタンスを制
御することができる。特に、プラズモンの励起エネル
ギ、又はフォノンの励起エネルギは高いので、これらの
励起エネルギを介した共鳴散乱を制御することにより、
ノイズに強く、或いは高温での動作に適した半導体装置
とすることができる。
を介するキャリアの共鳴散乱や、導体微粒子周辺のキャ
リアの濃度に依存した導体微粒子からの空乏層の広がり
などを電気的に制御し、半導体層のコンダクタンスを制
御することができる。特に、プラズモンの励起エネル
ギ、又はフォノンの励起エネルギは高いので、これらの
励起エネルギを介した共鳴散乱を制御することにより、
ノイズに強く、或いは高温での動作に適した半導体装置
とすることができる。
【０００９】また、磁場を半導体層に印加して導体微粒
子内の電子系のエネルギ準位や、各種の励起スペクトル
を変化させて、導体微粒子内の励起エネルギを変化さ
せ、キャリアの共鳴散乱を制御することにより、半導体
層のコンダクタンスを制御することができる。このよう
な磁気検出機構は半導体素子のスイッチングと同じなの
で、従来の磁気ヘッドと比べて検出速度は遙かに速い。
また、共鳴の幅を鋭くすれば弱い磁場の変化に対応する
ことができるため、より高感度の磁気ヘッドを提供する
ことが可能である。
子内の電子系のエネルギ準位や、各種の励起スペクトル
を変化させて、導体微粒子内の励起エネルギを変化さ
せ、キャリアの共鳴散乱を制御することにより、半導体
層のコンダクタンスを制御することができる。このよう
な磁気検出機構は半導体素子のスイッチングと同じなの
で、従来の磁気ヘッドと比べて検出速度は遙かに速い。
また、共鳴の幅を鋭くすれば弱い磁場の変化に対応する
ことができるため、より高感度の磁気ヘッドを提供する
ことが可能である。
【００１０】更に、半導体層中のキャリアの走行距離を
キャリアのフェルミ波長の１０倍程度とすることによ
り、半導体層の膜厚が厚い場合でも共鳴散乱を確実に起
こさせることができる。また、キャリアの走行距離を長
くすることにより、コンダクタンスの制御範囲を広げる
ことができる。また、キャリアの走行する半導体層の外
側に、導電型不純物がドープされたキャリア供給層を設
けた変調ドープ構造とすることにより、半導体層中に導
電型不純物をドープしなくても、半導体層中にキャリア
を供給することができる。従って、導電型不純物イオン
によるキャリアの散乱を防ぐことができるため、半導体
層中のキャリアの移動度を高めることができるととも
に、キャリアの通路で導体微粒子との共鳴散乱だけを起
こさせるようにして素子の感度を高めることができる。
キャリアのフェルミ波長の１０倍程度とすることによ
り、半導体層の膜厚が厚い場合でも共鳴散乱を確実に起
こさせることができる。また、キャリアの走行距離を長
くすることにより、コンダクタンスの制御範囲を広げる
ことができる。また、キャリアの走行する半導体層の外
側に、導電型不純物がドープされたキャリア供給層を設
けた変調ドープ構造とすることにより、半導体層中に導
電型不純物をドープしなくても、半導体層中にキャリア
を供給することができる。従って、導電型不純物イオン
によるキャリアの散乱を防ぐことができるため、半導体
層中のキャリアの移動度を高めることができるととも
に、キャリアの通路で導体微粒子との共鳴散乱だけを起
こさせるようにして素子の感度を高めることができる。
【００１１】更に、半導体層の面方向又は膜厚方向をキ
ャリアの走行方向とすることが可能である。例えば、キ
ャリアの走行方向が半導体層の面方向である場合、半導
体層の膜厚をキャリアのフェルミ波長程度にすることに
より、キャリアは二次元電子ガスとなる。従って、より
大きな抵抗変調や高速化或いは高駆動能力化を実現する
ことができる。また、このような半導体層の薄膜化に伴
い、第３の電極直下の領域以外の部分も低次元とするこ
とができるので、寄生抵抗や寄生容量を低減することが
できる。
ャリアの走行方向とすることが可能である。例えば、キ
ャリアの走行方向が半導体層の面方向である場合、半導
体層の膜厚をキャリアのフェルミ波長程度にすることに
より、キャリアは二次元電子ガスとなる。従って、より
大きな抵抗変調や高速化或いは高駆動能力化を実現する
ことができる。また、このような半導体層の薄膜化に伴
い、第３の電極直下の領域以外の部分も低次元とするこ
とができるので、寄生抵抗や寄生容量を低減することが
できる。
【００１２】また、半導体層を薄膜化することに加えて
キャリアの走行領域の幅をキャリアのフェルミ波長程度
に制限する第４の電極を有している。従って、キャリア
の走行領域は量子細線構造となり、キャリアの弾性散乱
が抑制されるため、キャリアの移動度を向上させること
ができる。また、キャリアのエネルギを量子化してエネ
ルギの高いキャリアのみを選択して導体微粒子の分散さ
れた領域に注入することができる。これにより、ノイズ
に強く、高温での動作に適した半導体装置を提供するこ
とが出来る。
キャリアの走行領域の幅をキャリアのフェルミ波長程度
に制限する第４の電極を有している。従って、キャリア
の走行領域は量子細線構造となり、キャリアの弾性散乱
が抑制されるため、キャリアの移動度を向上させること
ができる。また、キャリアのエネルギを量子化してエネ
ルギの高いキャリアのみを選択して導体微粒子の分散さ
れた領域に注入することができる。これにより、ノイズ
に強く、高温での動作に適した半導体装置を提供するこ
とが出来る。
【００１３】更に、キャリアの走行方向が半導体層の膜
厚方向である場合、共鳴トンネル障壁層を半導体層の外
側に設け、共鳴トンネル効果によりキャリアをしてこの
共鳴トンネル障壁層を通過させ、キャリアを半導体層に
供給するようにすることができる。量子化し、高くなっ
ている共鳴トンネル障壁層のエネルギレベルに一致した
キャリアだけが共鳴トンネル効果により共鳴トンネル障
壁層を通過する。このため、エネルギの高いキャリアの
みを選択して導体微粒子の分散された半導体層に注入す
ることができる。これにより、ノイズに強く、高温での
動作に適した半導体装置を提供することが出来る。
厚方向である場合、共鳴トンネル障壁層を半導体層の外
側に設け、共鳴トンネル効果によりキャリアをしてこの
共鳴トンネル障壁層を通過させ、キャリアを半導体層に
供給するようにすることができる。量子化し、高くなっ
ている共鳴トンネル障壁層のエネルギレベルに一致した
キャリアだけが共鳴トンネル効果により共鳴トンネル障
壁層を通過する。このため、エネルギの高いキャリアの
みを選択して導体微粒子の分散された半導体層に注入す
ることができる。これにより、ノイズに強く、高温での
動作に適した半導体装置を提供することが出来る。
【００１４】
【実施例】以下、図面を参照しながら、本発明の実施例
について説明する。 （１）本発明の実施例に係る導体微粒子を用いた抵抗変
調素子の構成及び動作原理についての説明 図４（ａ）は、金属微粒子（導体微粒子）８が分散され
た半導体層３を示す斜視図、図４（ｂ）は金属微粒子８
の励起エネルギを介したキャリアの散乱の機構を示す模
式図、図４（ｃ）はキャリアが金属微粒子８により散乱
される様子を示す模式図である。
について説明する。 （１）本発明の実施例に係る導体微粒子を用いた抵抗変
調素子の構成及び動作原理についての説明 図４（ａ）は、金属微粒子（導体微粒子）８が分散され
た半導体層３を示す斜視図、図４（ｂ）は金属微粒子８
の励起エネルギを介したキャリアの散乱の機構を示す模
式図、図４（ｃ）はキャリアが金属微粒子８により散乱
される様子を示す模式図である。
【００１５】この半導体層３の抵抗（コンダクタンス）
は半導体層３中の伝導電子（キャリア）と金属微粒子８
の相互作用に依存する。特に、金属微粒子８の励起エネ
ルギを介した共鳴散乱現象が重要である。図４（ａ）に
示すように、伝導電子は外部から加えられた電場によっ
て加速され、半導体層３中を移動する。そのうちのいく
らかの伝導電子は金属微粒子８と衝突する。このとき、
図４（ｂ）に示すように、伝導電子のエネルギが金属微
粒子８の内部の励起エネルギに十分近いならば、共鳴が
生じて、図４（ｃ）に示すように、散乱確率が増大する
ため、半導体層３の抵抗は増大する。図５に入射エネル
ギに対する共鳴散乱の断面積の関係を示す。２つのピー
クは金属微粒子８の量子化された２つの異なるエネルギ
レベルを示す。
は半導体層３中の伝導電子（キャリア）と金属微粒子８
の相互作用に依存する。特に、金属微粒子８の励起エネ
ルギを介した共鳴散乱現象が重要である。図４（ａ）に
示すように、伝導電子は外部から加えられた電場によっ
て加速され、半導体層３中を移動する。そのうちのいく
らかの伝導電子は金属微粒子８と衝突する。このとき、
図４（ｂ）に示すように、伝導電子のエネルギが金属微
粒子８の内部の励起エネルギに十分近いならば、共鳴が
生じて、図４（ｃ）に示すように、散乱確率が増大する
ため、半導体層３の抵抗は増大する。図５に入射エネル
ギに対する共鳴散乱の断面積の関係を示す。２つのピー
クは金属微粒子８の量子化された２つの異なるエネルギ
レベルを示す。
【００１６】この共鳴エネルギの幅は励起の寿命に反比
例しており、金属微粒子８の金属材料と大きさをデバイ
スに適した設計とすることにより、各種の動作に適した
共鳴エネルギの幅を得ることが出来る。また、複数の種
類の励起を用いることにより、複数のレベルで共鳴が得
られ、より複雑な機能を有するデバイスを実現すること
ができる。励起として、例えば、量子化により分離した
金属微粒子８中の電子の励起エネルギレベルや金属微粒
子８中の電子の集団運動に起因するプラズモンの励起エ
ネルギレベル、又は金属微粒子８の形状の変化によるフ
ォノンの励起エネルギレベル等を用いることができる。
例しており、金属微粒子８の金属材料と大きさをデバイ
スに適した設計とすることにより、各種の動作に適した
共鳴エネルギの幅を得ることが出来る。また、複数の種
類の励起を用いることにより、複数のレベルで共鳴が得
られ、より複雑な機能を有するデバイスを実現すること
ができる。励起として、例えば、量子化により分離した
金属微粒子８中の電子の励起エネルギレベルや金属微粒
子８中の電子の集団運動に起因するプラズモンの励起エ
ネルギレベル、又は金属微粒子８の形状の変化によるフ
ォノンの励起エネルギレベル等を用いることができる。
【００１７】一方、金属微粒子８の分散された半導体層
３に関しては、半導体の種類、ドープされる不純物濃
度、チャネルの次元性やサイズをデバイスに適した設計
とすることにより、金属微粒子による共鳴散乱を効果的
に生じさせ、その抵抗変調を可能な限り大きくすること
ができる。図２（ｃ）は、半導体基板上に形成された金
属微粒子８の分散した半導体層３をチャネル（キャリア
の走行領域）とし、このチャネル上に設けられたキャリ
ア供給層４上にチャネルのフェルミエネルギ或いは電位
をコントロールするゲート電極（第３の電極）７を設
け、かつゲート電極７の両側に伝導電子を流すソース／
ドレイン電極（第１の電極及び第２の電極）６ａ，６ｂ
を設けた三端子素子に適用した例を示している。
３に関しては、半導体の種類、ドープされる不純物濃
度、チャネルの次元性やサイズをデバイスに適した設計
とすることにより、金属微粒子による共鳴散乱を効果的
に生じさせ、その抵抗変調を可能な限り大きくすること
ができる。図２（ｃ）は、半導体基板上に形成された金
属微粒子８の分散した半導体層３をチャネル（キャリア
の走行領域）とし、このチャネル上に設けられたキャリ
ア供給層４上にチャネルのフェルミエネルギ或いは電位
をコントロールするゲート電極（第３の電極）７を設
け、かつゲート電極７の両側に伝導電子を流すソース／
ドレイン電極（第１の電極及び第２の電極）６ａ，６ｂ
を設けた三端子素子に適用した例を示している。
【００１８】この例では、半導体層３の面方向を伝導電
子の走行方向としており、ゲート電圧により半導体層３
のフェルミエネルギを変化させる。なお、この半導体層
３として量子井戸層を用いてもよい。半導体層３中には
導電型不純物濃度がドープされておらず、半導体層３に
接するキャリア供給層４から半導体層３に伝導電子が供
給される。
子の走行方向としており、ゲート電圧により半導体層３
のフェルミエネルギを変化させる。なお、この半導体層
３として量子井戸層を用いてもよい。半導体層３中には
導電型不純物濃度がドープされておらず、半導体層３に
接するキャリア供給層４から半導体層３に伝導電子が供
給される。
【００１９】この三端子素子では、ソース／ドレイン電
極６ａ，６ｂに電圧を印加した状態で、ゲート電圧を印
加し、調整することにより、半導体層３のフェルミエネ
ルギを変化させ、このフェルミエネルギが金属微粒子８
の励起エネルギに十分近くなると、ほぼフェルミエネル
ギに等しいエネルギで半導体層３中を移動する伝導電子
は共鳴的に散乱されるようになる。この散乱により抵抗
は急激に増大する。従って、ゲート電圧の調整によりチ
ャネル層３の抵抗を変化させることができる。
極６ａ，６ｂに電圧を印加した状態で、ゲート電圧を印
加し、調整することにより、半導体層３のフェルミエネ
ルギを変化させ、このフェルミエネルギが金属微粒子８
の励起エネルギに十分近くなると、ほぼフェルミエネル
ギに等しいエネルギで半導体層３中を移動する伝導電子
は共鳴的に散乱されるようになる。この散乱により抵抗
は急激に増大する。従って、ゲート電圧の調整によりチ
ャネル層３の抵抗を変化させることができる。
【００２０】この場合、共鳴幅を小さくすれば、それだ
け抵抗変調が鋭くなり、結果として素子の伝達コンダク
タンスを大きくすることが可能である。このため、素子
の駆動能力、動作速度、消費電力はいずれも向上する。
他の手段として、例えば、ゲート電極７を十分に金属微
粒子８の近くに設けることにより、金属微粒子８の内部
の電子数を変えられるようになる。例えば、キャリア供
給層４の膜厚を薄くする。これにより、ゲート電圧の調
整により、電子数に応じたチャネル抵抗が得られ、より
複雑な機能を半導体装置に付与することが出来る。
け抵抗変調が鋭くなり、結果として素子の伝達コンダク
タンスを大きくすることが可能である。このため、素子
の駆動能力、動作速度、消費電力はいずれも向上する。
他の手段として、例えば、ゲート電極７を十分に金属微
粒子８の近くに設けることにより、金属微粒子８の内部
の電子数を変えられるようになる。例えば、キャリア供
給層４の膜厚を薄くする。これにより、ゲート電圧の調
整により、電子数に応じたチャネル抵抗が得られ、より
複雑な機能を半導体装置に付与することが出来る。
【００２１】また、別の手段としては、上記のような共
鳴散乱ではないが、金属微粒子８の周りに自然に形成さ
れる空乏層の厚さがゲート電圧により変化することを利
用して、実空間での空乏層領域を含めた金属微粒子のサ
イズをゲート電圧により変化させ、伝導電子の走行領域
の幅を狭めたり、広げたりすることにより、半導体層３
の抵抗変化を起こさせることも可能である。
鳴散乱ではないが、金属微粒子８の周りに自然に形成さ
れる空乏層の厚さがゲート電圧により変化することを利
用して、実空間での空乏層領域を含めた金属微粒子のサ
イズをゲート電圧により変化させ、伝導電子の走行領域
の幅を狭めたり、広げたりすることにより、半導体層３
の抵抗変化を起こさせることも可能である。
【００２２】即ち、チャネル層３のポテンシャルやフェ
ルミエネルギの変動に従って半導体層３中の伝導電子の
数が変化し、導体微粒子の周りに形成される空乏層の幅
が変化する。例えば、図６（ａ）に示すように、伝導電
子の数が増加してくると、空乏層の幅が狭くなる。これ
により、伝導電子の通流路が広くなり、チャネルの抵抗
が低くなる。逆に、図６（ｂ）に示すように、伝導電子
の数が減少してくると、空乏層の幅が広くなり、周辺の
金属微粒子からの空乏層と接触するようになる。これに
より、伝導電子の通流路が狭くなり、チャネルの抵抗が
高くなる。このようなチャネル抵抗の制御は、導体微粒
子の密度が高い場合に有効となる。
ルミエネルギの変動に従って半導体層３中の伝導電子の
数が変化し、導体微粒子の周りに形成される空乏層の幅
が変化する。例えば、図６（ａ）に示すように、伝導電
子の数が増加してくると、空乏層の幅が狭くなる。これ
により、伝導電子の通流路が広くなり、チャネルの抵抗
が低くなる。逆に、図６（ｂ）に示すように、伝導電子
の数が減少してくると、空乏層の幅が広くなり、周辺の
金属微粒子からの空乏層と接触するようになる。これに
より、伝導電子の通流路が狭くなり、チャネルの抵抗が
高くなる。このようなチャネル抵抗の制御は、導体微粒
子の密度が高い場合に有効となる。
【００２３】上記のチャネルのサイズに関しては、例え
ば、チャネルの長さを伝導電子のフェルミ波長よりも１
０倍程度以上大きくした場合、低次元特有の散乱の変調
がないので、素子設計が容易になる。一方で、より高度
な結晶成長技術や微細加工技術を駆使して、チャネルの
幅や厚さを電子のフェルミ波長（約１００Å）程度にす
ることで、二次元電子ガス（２ＤＥＧ）を発生させ、或
いは量子細線構造とすることが可能である。これによ
り、弾性散乱を抑制して伝導電子の移動度を上げること
ができるとともに、より大きな抵抗変調や高速性、高駆
動能力を得ることができる。また、ゲート電極７直下の
チャネルの領域以外の部分も低次元にできるので、通
常、問題になる素子の寄生抵抗や寄生容量を低減するこ
とができる。
ば、チャネルの長さを伝導電子のフェルミ波長よりも１
０倍程度以上大きくした場合、低次元特有の散乱の変調
がないので、素子設計が容易になる。一方で、より高度
な結晶成長技術や微細加工技術を駆使して、チャネルの
幅や厚さを電子のフェルミ波長（約１００Å）程度にす
ることで、二次元電子ガス（２ＤＥＧ）を発生させ、或
いは量子細線構造とすることが可能である。これによ
り、弾性散乱を抑制して伝導電子の移動度を上げること
ができるとともに、より大きな抵抗変調や高速性、高駆
動能力を得ることができる。また、ゲート電極７直下の
チャネルの領域以外の部分も低次元にできるので、通
常、問題になる素子の寄生抵抗や寄生容量を低減するこ
とができる。
【００２４】更に、半導体層３に分散された金属微粒子
８の大きさの均一性は共鳴の鋭さに影響を与え、そのば
らつきは共鳴の鋭さをぼけさせる。従って、素子の使用
温度Ｔにおけるフェルミエネルギのぼけ、即ち、ボルツ
マン因子をｋB として、ｋBＴ程度以下になるようにサ
イズのばらつきを抑えることが望ましい。ＧａＡｓ或い
はＩｎＧａＡｓ中に析出する金属Ａｓを用いることによ
り、チャネルに分散される金属微粒子８の大きさをほぼ
均一にすることができ、共鳴は鋭くなる。
８の大きさの均一性は共鳴の鋭さに影響を与え、そのば
らつきは共鳴の鋭さをぼけさせる。従って、素子の使用
温度Ｔにおけるフェルミエネルギのぼけ、即ち、ボルツ
マン因子をｋB として、ｋBＴ程度以下になるようにサ
イズのばらつきを抑えることが望ましい。ＧａＡｓ或い
はＩｎＧａＡｓ中に析出する金属Ａｓを用いることによ
り、チャネルに分散される金属微粒子８の大きさをほぼ
均一にすることができ、共鳴は鋭くなる。
【００２５】以上述べたのは、チャネルの直上にゲート
電極７を設けた三端子素子であるが、ゲート電極７を用
いずに、金属微粒子８ａが分散された半導体層３ａをチ
ャネルとする二端子素子を磁気記録装置における磁気ヘ
ッドとして用いることができる。伝導電子の存在する半
導体層３ａは、図１０に示すように、伝導電子を供給す
る導電型不純物がドープされた半導体層３ａでもよい
し、図２（ｃ）に示すように、キャリア供給層４を外部
に有し、導電型不純物がドープされていない半導体層３
でもよい。
電極７を設けた三端子素子であるが、ゲート電極７を用
いずに、金属微粒子８ａが分散された半導体層３ａをチ
ャネルとする二端子素子を磁気記録装置における磁気ヘ
ッドとして用いることができる。伝導電子の存在する半
導体層３ａは、図１０に示すように、伝導電子を供給す
る導電型不純物がドープされた半導体層３ａでもよい
し、図２（ｃ）に示すように、キャリア供給層４を外部
に有し、導電型不純物がドープされていない半導体層３
でもよい。
【００２６】これは、チャネル層３ａの抵抗を制御する
手段としてゲート電極（第３の電極）の代わりにコイル
や磁気記録媒体等の磁場発生手段１０を用いた二端子素
子であり、入力信号が磁場である場合に相当する。磁場
発生手段１０により発生した磁場の強さが変わることに
より、ランダウ準位の変化に従って金属微粒子８ａ内の
電子系のエネルギ準位が変化し、或いは各種の励起スペ
クトルが変化する。その結果、チャネル層３ａ内の伝導
電子との共鳴がずれて、散乱確率が変化し、これにより
チャネル層３ａの抵抗或いはコンダクタンスが変わる。
これにより、磁場の検出が可能となる。
手段としてゲート電極（第３の電極）の代わりにコイル
や磁気記録媒体等の磁場発生手段１０を用いた二端子素
子であり、入力信号が磁場である場合に相当する。磁場
発生手段１０により発生した磁場の強さが変わることに
より、ランダウ準位の変化に従って金属微粒子８ａ内の
電子系のエネルギ準位が変化し、或いは各種の励起スペ
クトルが変化する。その結果、チャネル層３ａ内の伝導
電子との共鳴がずれて、散乱確率が変化し、これにより
チャネル層３ａの抵抗或いはコンダクタンスが変わる。
これにより、磁場の検出が可能となる。
【００２７】この磁気検出機構は半導体素子のスイッチ
ングと同じなので、基本的に従来の磁気ヘッドに比べて
検出速度ははるかに高速である。また、共鳴の幅を鋭く
すればより弱い磁場の変化に反応することができるか
ら、感度も向上する。また、この素子にゲート電極を設
けておけば、磁気ヘッドの感度やオフセットの調整など
をリアルタイムで調整することも可能である。
ングと同じなので、基本的に従来の磁気ヘッドに比べて
検出速度ははるかに高速である。また、共鳴の幅を鋭く
すればより弱い磁場の変化に反応することができるか
ら、感度も向上する。また、この素子にゲート電極を設
けておけば、磁気ヘッドの感度やオフセットの調整など
をリアルタイムで調整することも可能である。
【００２８】なお、上記では、半導体の不純物がドナー
の場合、即ちキャリアが電子の場合を記述してきたが、
不純物がアクセプタの場合、即ちキャリアがホールの場
合も同様の効果が得られる。また、分散される導体微粒
子として金属砒素を用いているが、他の金属を用いても
よいし、金属以外の半金属や超電導体や半導体を用いて
も同様の効果が得られる。 （２）本発明の第１の実施例に係る導体微粒子を用いた
抵抗変調素子の製造方法についての説明 図１（ａ）〜（ｃ），図２（ａ）〜（ｃ）は、上記した
図２（ｃ）に示す導体微粒子を用いた抵抗変調素子の製
造方法について示す断面図である。また、図３は成膜の
タイミングチャートを示す。
の場合、即ちキャリアが電子の場合を記述してきたが、
不純物がアクセプタの場合、即ちキャリアがホールの場
合も同様の効果が得られる。また、分散される導体微粒
子として金属砒素を用いているが、他の金属を用いても
よいし、金属以外の半金属や超電導体や半導体を用いて
も同様の効果が得られる。 （２）本発明の第１の実施例に係る導体微粒子を用いた
抵抗変調素子の製造方法についての説明 図１（ａ）〜（ｃ），図２（ａ）〜（ｃ）は、上記した
図２（ｃ）に示す導体微粒子を用いた抵抗変調素子の製
造方法について示す断面図である。また、図３は成膜の
タイミングチャートを示す。
【００２９】まず、図１（ａ）に示すように、ＭＢＥ
法，ＧＳＭＢＥ法，ＭＯＭＢＥ法等により、ＧａＡｓ基
板１の温度を６００℃程度に保持して、半絶縁性のＧａ
Ａｓ基板１上にアンドープのｉ−ＡｌＧａＡｓ層２を形
成する。所定の膜厚に達する前に基板温度を２００〜３
００℃に下げ、引き続き成膜する。所定時間の後、膜厚
約３００ｎｍのｉ−ＡｌＧａＡｓ層２が形成される。
法，ＧＳＭＢＥ法，ＭＯＭＢＥ法等により、ＧａＡｓ基
板１の温度を６００℃程度に保持して、半絶縁性のＧａ
Ａｓ基板１上にアンドープのｉ−ＡｌＧａＡｓ層２を形
成する。所定の膜厚に達する前に基板温度を２００〜３
００℃に下げ、引き続き成膜する。所定時間の後、膜厚
約３００ｎｍのｉ−ＡｌＧａＡｓ層２が形成される。
【００３０】次いで、引き続きＧａＡｓ基板１を温度２
００〜３００℃に保持した状態で、ｉ−ＡｌＧａＡｓ層
２上に膜厚約１０ｎｍのｉ−ＧａＡｓ層（半導体層）３
を形成する。次に、図１（ｂ）に示すように、引き続き
ＧａＡｓ基板１を温度２００〜３００℃に保持した状態
で、ｉ−ＧａＡｓ層３上に濃度約３×１０17ｃｍ-3のＳ
ｉをドープしたｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ層４を形成す
る。所定の膜厚に達したら、ＧａＡｓ基板の温度を６０
０℃程度に上げて引き続き成膜し、最終的に例えば膜厚
約５０ｎｍのｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ層４を形成す
る。
００〜３００℃に保持した状態で、ｉ−ＡｌＧａＡｓ層
２上に膜厚約１０ｎｍのｉ−ＧａＡｓ層（半導体層）３
を形成する。次に、図１（ｂ）に示すように、引き続き
ＧａＡｓ基板１を温度２００〜３００℃に保持した状態
で、ｉ−ＧａＡｓ層３上に濃度約３×１０17ｃｍ-3のＳ
ｉをドープしたｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ層４を形成す
る。所定の膜厚に達したら、ＧａＡｓ基板の温度を６０
０℃程度に上げて引き続き成膜し、最終的に例えば膜厚
約５０ｎｍのｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ層４を形成す
る。
【００３１】続いて、図１（ｃ）に示すように、ｎ−Ａ
ｌ0.2 Ｇａ0.8 Ａｓ層４上に濃度約１．５×１０18ｃｍ
-3のＳｉをドープした例えば膜厚約１０ｎｍのｎ−Ｇａ
Ａｓ層５を形成する。次いで、ランプアニールにより、
温度７００〜８００℃の条件で所定の時間アニールす
る。これにより、低温で形成されたヘテロ接合を構成す
る最もバンドギャップの小さい層、ｉ−ＧａＡｓ層３中
に金属Ａｓ微粒子（導体微粒子）が析出する。このと
き、アニール温度や時間を調整することにより金属Ａｓ
微粒子８のサイズや分散密度を制御することができる。
アニール温度が高くなると、分散密度が増し、かつサイ
ズが大きくなる。作成する素子の種類によりこれらを調
整することができる。実施例の場合、金属Ａｓ微粒子８
の大きさを数十Å〜２００Å程度とし、分散密度を１％
前後とする。
ｌ0.2 Ｇａ0.8 Ａｓ層４上に濃度約１．５×１０18ｃｍ
-3のＳｉをドープした例えば膜厚約１０ｎｍのｎ−Ｇａ
Ａｓ層５を形成する。次いで、ランプアニールにより、
温度７００〜８００℃の条件で所定の時間アニールす
る。これにより、低温で形成されたヘテロ接合を構成す
る最もバンドギャップの小さい層、ｉ−ＧａＡｓ層３中
に金属Ａｓ微粒子（導体微粒子）が析出する。このと
き、アニール温度や時間を調整することにより金属Ａｓ
微粒子８のサイズや分散密度を制御することができる。
アニール温度が高くなると、分散密度が増し、かつサイ
ズが大きくなる。作成する素子の種類によりこれらを調
整することができる。実施例の場合、金属Ａｓ微粒子８
の大きさを数十Å〜２００Å程度とし、分散密度を１％
前後とする。
【００３２】次に、ｎ−ＧａＡｓ層５上にレジスト膜を
形成した後、パターニングし、素子中央部に幅約６μｍ
の不図示のレジストマスクを形成する。次いで、図２
（ａ）に示すように、膜厚約４００ｎｍのＡｕＧｅ／Ｎ
ｉ膜を形成した後、レジストマスクを除去してリフトオ
フによりソース／ドレイン電極６ａ，６ｂを形成する。
この場合、ソース／ドレイン電極６ａ，６ｂの間隔は６
μｍとなる。
形成した後、パターニングし、素子中央部に幅約６μｍ
の不図示のレジストマスクを形成する。次いで、図２
（ａ）に示すように、膜厚約４００ｎｍのＡｕＧｅ／Ｎ
ｉ膜を形成した後、レジストマスクを除去してリフトオ
フによりソース／ドレイン電極６ａ，６ｂを形成する。
この場合、ソース／ドレイン電極６ａ，６ｂの間隔は６
μｍとなる。
【００３３】次に、図２（ｂ）に示すように、ウエット
エッチングにより、ソース／ドレイン電極６ａ，６ｂを
マスクとしてゲート電極７が形成される部分のｎ−Ｇａ
Ａｓ層５を除去し、ｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ層４を表
出する。なお、残存するｎ−ＧａＡｓ層５ａ，５ｂはソ
ース／ドレインコンタクト層となる。次いで、全面にレ
ジスト膜を形成した後、パターニングし、ソース／ドレ
イン電極６ａ，６ｂ間のほぼ中央部に幅２μｍの開口を
有する不図示のレジストマスクを形成する。
エッチングにより、ソース／ドレイン電極６ａ，６ｂを
マスクとしてゲート電極７が形成される部分のｎ−Ｇａ
Ａｓ層５を除去し、ｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ層４を表
出する。なお、残存するｎ−ＧａＡｓ層５ａ，５ｂはソ
ース／ドレインコンタクト層となる。次いで、全面にレ
ジスト膜を形成した後、パターニングし、ソース／ドレ
イン電極６ａ，６ｂ間のほぼ中央部に幅２μｍの開口を
有する不図示のレジストマスクを形成する。
【００３４】次に、図２（ｃ）に示すように、膜厚約４
００ｎｍのＡｌ膜を蒸着により形成した後、レジストマ
スクを除去してリフトオフによりゲート電極７を形成す
ると、抵抗変調素子本体が完成する。なお、ゲート電極
７の幅は２μｍとなり、ゲート電極７とソース／ドレイ
ン電極６ａ，６ｂの間隔は約２μｍとなる。なお、場合
により、ゲート電極７は形成しなくてもよい。この場合
には、ゲート電極７の代わりに磁気記録媒体からの磁場
によりチャネルの抵抗を制御する。これにより、上記素
子を磁気ヘッドとして用いることができる。 （３）本発明の第２の実施例〜第７の実施例に係る導体
微粒子を用いた抵抗変調素子の構成についての説明 （Ａ）第２の実施例 図７（ａ），（ｂ）は、本発明の第２の実施例に係る導
体微粒子を用いた抵抗変調素子の構成について示す平面
図及びエネルギバンド図である。エネルギバンド図はゲ
ート電圧を印加しないときと印加したときを示す。
００ｎｍのＡｌ膜を蒸着により形成した後、レジストマ
スクを除去してリフトオフによりゲート電極７を形成す
ると、抵抗変調素子本体が完成する。なお、ゲート電極
７の幅は２μｍとなり、ゲート電極７とソース／ドレイ
ン電極６ａ，６ｂの間隔は約２μｍとなる。なお、場合
により、ゲート電極７は形成しなくてもよい。この場合
には、ゲート電極７の代わりに磁気記録媒体からの磁場
によりチャネルの抵抗を制御する。これにより、上記素
子を磁気ヘッドとして用いることができる。 （３）本発明の第２の実施例〜第７の実施例に係る導体
微粒子を用いた抵抗変調素子の構成についての説明 （Ａ）第２の実施例 図７（ａ），（ｂ）は、本発明の第２の実施例に係る導
体微粒子を用いた抵抗変調素子の構成について示す平面
図及びエネルギバンド図である。エネルギバンド図はゲ
ート電圧を印加しないときと印加したときを示す。
【００３５】この実施例において、膜厚方向の層構造に
関しては、図２（ｃ）に示す第１の実施例と同じよう
に、導体微粒子８の分散された半導体層３の面に沿う方
向（面方向）がキャリアの走行方向となっている。キャ
リアの走行領域がチャネルとなる。また、半導体層３は
金属砒素（導体微粒子）が分散するノンドープのｉ−Ｇ
ａＡｓ層からなり、半絶縁性のＧａＡｓ基板１上のｉ−
ＡｌＧａＡｓ層２の上に形成されている。また、半導体
層３上にはキャリア供給層となるｎ−ＡｌＧａＡｓ層４
が形成されている。
関しては、図２（ｃ）に示す第１の実施例と同じよう
に、導体微粒子８の分散された半導体層３の面に沿う方
向（面方向）がキャリアの走行方向となっている。キャ
リアの走行領域がチャネルとなる。また、半導体層３は
金属砒素（導体微粒子）が分散するノンドープのｉ−Ｇ
ａＡｓ層からなり、半絶縁性のＧａＡｓ基板１上のｉ−
ＡｌＧａＡｓ層２の上に形成されている。また、半導体
層３上にはキャリア供給層となるｎ−ＡｌＧａＡｓ層４
が形成されている。
【００３６】平面構成に関しては、図７（ａ）に示すよ
うに、ｎ−ＡｌＧａＡｓ層４上に形成されたゲート電極
11ａ，11ｂはソース／ドレイン電極（第１の電極又は第
２の電極）12ａ，12ｂの間にチャネルに沿い、かつチャ
ネルを挟んで対向して設けられている。ソース／ドレイ
ン電極12ａ，12ｂはソース／ドレインコンタクト層とな
るｎ−ＧａＡｓ層５ａ，５ｂを介してｎ−ＡｌＧａＡｓ
層４上に間隔をおいて形成され、かつソース／ドレイン
電極12ａ，12ｂ間のｎ−ＡｌＧａＡｓ層４上にゲート電
極11ａ，11ｂが形成されている。
うに、ｎ−ＡｌＧａＡｓ層４上に形成されたゲート電極
11ａ，11ｂはソース／ドレイン電極（第１の電極又は第
２の電極）12ａ，12ｂの間にチャネルに沿い、かつチャ
ネルを挟んで対向して設けられている。ソース／ドレイ
ン電極12ａ，12ｂはソース／ドレインコンタクト層とな
るｎ−ＧａＡｓ層５ａ，５ｂを介してｎ−ＡｌＧａＡｓ
層４上に間隔をおいて形成され、かつソース／ドレイン
電極12ａ，12ｂ間のｎ−ＡｌＧａＡｓ層４上にゲート電
極11ａ，11ｂが形成されている。
【００３７】また、対向する２つのゲート電極11ａ，11
ｂは対応する２箇所に細い帯状の突出部を有し、この突
出部はそれぞれ間隔４００ｎｍで対向している。キャリ
アは２箇所の突出部に挟まれたチャネルを、ソース／ド
レイン電極12ａ，12ｂを結ぶ方向に移動する。そして、
図７（ｂ）に示すように、ゲート電極（第３の電極）11
ａ，11ｂに印加される電圧は主に突出部の間のチャネル
のモード数と２つの突出部の間の長方形の領域の平均電
子数を変化させる。これにより、共鳴散乱の確率が変化
し、チャネル層の抵抗が変化する。
ｂは対応する２箇所に細い帯状の突出部を有し、この突
出部はそれぞれ間隔４００ｎｍで対向している。キャリ
アは２箇所の突出部に挟まれたチャネルを、ソース／ド
レイン電極12ａ，12ｂを結ぶ方向に移動する。そして、
図７（ｂ）に示すように、ゲート電極（第３の電極）11
ａ，11ｂに印加される電圧は主に突出部の間のチャネル
のモード数と２つの突出部の間の長方形の領域の平均電
子数を変化させる。これにより、共鳴散乱の確率が変化
し、チャネル層の抵抗が変化する。
【００３８】このように、ゲート電圧を制御することに
より、チャネルの抵抗を制御することができる。 （Ｂ）第３の実施例 図８（ａ），（ｂ）は、本発明の第３の実施例に係る導
体微粒子を用いた抵抗変調素子の構成について示す平面
図及びエネルギバンド図である。エネルギバンド図はゲ
ート電圧を印加しないときと印加したときを示す。
より、チャネルの抵抗を制御することができる。 （Ｂ）第３の実施例 図８（ａ），（ｂ）は、本発明の第３の実施例に係る導
体微粒子を用いた抵抗変調素子の構成について示す平面
図及びエネルギバンド図である。エネルギバンド図はゲ
ート電圧を印加しないときと印加したときを示す。
【００３９】この実施例では、導体微粒子８の分散され
た半導体層３の面方向がキャリアの走行方向となってお
り、キャリアの走行領域がチャネルとなる。また、膜厚
方向の積層構造は、図２（ｃ）に示す第１の実施例と同
様になっている。一方、平面形状は第２の実施例と似て
おり、図８（ａ）に示すように、ソース／ドレイン電極
（第１の電極又は第２の電極）12ｃ，12ｄの間にゲート
電極11ｄ，11ｅが形成されている。第２の実施例のゲー
ト電極11ｄ，11ｅは一定電圧が印加されるダミー電極と
なっている。また、第２の実施例と異なり、一方のダミ
ー電極11ｄは突出部の間で除去されており、この除去跡
にダミー電極11ｄと電気的に分離されたゲート電極（第
３の電極）11ｃが設けられている。ダミー電極11ｄはそ
して、図８（ｂ）に示すように、ゲート電極11ｃに印加
されるゲート電圧により主にチャネルのポテンシャルを
変動させる。
た半導体層３の面方向がキャリアの走行方向となってお
り、キャリアの走行領域がチャネルとなる。また、膜厚
方向の積層構造は、図２（ｃ）に示す第１の実施例と同
様になっている。一方、平面形状は第２の実施例と似て
おり、図８（ａ）に示すように、ソース／ドレイン電極
（第１の電極又は第２の電極）12ｃ，12ｄの間にゲート
電極11ｄ，11ｅが形成されている。第２の実施例のゲー
ト電極11ｄ，11ｅは一定電圧が印加されるダミー電極と
なっている。また、第２の実施例と異なり、一方のダミ
ー電極11ｄは突出部の間で除去されており、この除去跡
にダミー電極11ｄと電気的に分離されたゲート電極（第
３の電極）11ｃが設けられている。ダミー電極11ｄはそ
して、図８（ｂ）に示すように、ゲート電極11ｃに印加
されるゲート電圧により主にチャネルのポテンシャルを
変動させる。
【００４０】チャネルのポテンシャルの変動に従って導
体微粒子８の内部のポテンシャルエネルギ（励起エネル
ギ）が変化し、伝導電子（キャリア）の有するエネルギ
に十分近くなってくると、共鳴散乱の確率が高くなり、
チャネルの抵抗が増大する。なお、チャネルのポテンシ
ャルの変化により変化する導体微粒子８のエネルギレベ
ルとして、電子のエネルギレベル、プラズモンのエネル
ギレベル、フォノンのエネルギレベル等を用いることが
できる。
体微粒子８の内部のポテンシャルエネルギ（励起エネル
ギ）が変化し、伝導電子（キャリア）の有するエネルギ
に十分近くなってくると、共鳴散乱の確率が高くなり、
チャネルの抵抗が増大する。なお、チャネルのポテンシ
ャルの変化により変化する導体微粒子８のエネルギレベ
ルとして、電子のエネルギレベル、プラズモンのエネル
ギレベル、フォノンのエネルギレベル等を用いることが
できる。
【００４１】また、長方形領域のクーロンエネルギが劣
化するため、チャネルの抵抗が変化する。このように、
ゲート電圧を制御することにより、チャネルの抵抗を制
御することができる。 （Ｃ）第４の実施例 図９（ａ），（ｂ）は、本発明の第４の実施例に係る導
体微粒子を用いた抵抗変調素子の構成について示す平面
図及びエネルギバンド図である。エネルギバンド図はゲ
ート電圧を印加しないときと印加したときを示す。
化するため、チャネルの抵抗が変化する。このように、
ゲート電圧を制御することにより、チャネルの抵抗を制
御することができる。 （Ｃ）第４の実施例 図９（ａ），（ｂ）は、本発明の第４の実施例に係る導
体微粒子を用いた抵抗変調素子の構成について示す平面
図及びエネルギバンド図である。エネルギバンド図はゲ
ート電圧を印加しないときと印加したときを示す。
【００４２】この実施例では、導体微粒子８の分散され
た半導体層３の面方向がキャリアの走行方向となってお
り、キャリアの走行領域がチャネルとなる。導体微粒子
８は少なくともドレイン電極12ｆ側の半導体層３に設け
られていればよい。また、膜厚方向の積層構造は図２
（ｃ）に示す第１の実施例と同様になっている。一方、
平面構成は第３の実施例と異なっている。即ち、図９
（ａ）に示すように、ソース／ドレイン電極（第１の電
極又は第２の電極）12ｅ，12ｆの間に、チャネルのポテ
ンシャルやフェルミエネルギを変化させるゲート電極
（第３の電極）11ｆの他に、チャネル幅を変化させるた
めの細い帯状のスプリットゲート電極（第４の電極）11
ｇが設けられている。スプリットゲート電極11ｇはチャ
ネルを挟み、狭い間隔をあけて対向している。また、ゲ
ート電極11ｆはスプリットゲート電極11ｇの周囲にスプ
リットゲート電極11ｇと電気的に分離して設けられてい
る。
た半導体層３の面方向がキャリアの走行方向となってお
り、キャリアの走行領域がチャネルとなる。導体微粒子
８は少なくともドレイン電極12ｆ側の半導体層３に設け
られていればよい。また、膜厚方向の積層構造は図２
（ｃ）に示す第１の実施例と同様になっている。一方、
平面構成は第３の実施例と異なっている。即ち、図９
（ａ）に示すように、ソース／ドレイン電極（第１の電
極又は第２の電極）12ｅ，12ｆの間に、チャネルのポテ
ンシャルやフェルミエネルギを変化させるゲート電極
（第３の電極）11ｆの他に、チャネル幅を変化させるた
めの細い帯状のスプリットゲート電極（第４の電極）11
ｇが設けられている。スプリットゲート電極11ｇはチャ
ネルを挟み、狭い間隔をあけて対向している。また、ゲ
ート電極11ｆはスプリットゲート電極11ｇの周囲にスプ
リットゲート電極11ｇと電気的に分離して設けられてい
る。
【００４３】スプリットゲート電極11ｇの間隙にあるチ
ャネルのポテンシャルはスプリットゲート電極11ｇ下の
半導体層３のポテンシャルよりも低くなっているため、
伝導電子（キャリア）は主としてここを通過する。とこ
ろで、図９（ｂ）の最上部の図に示すように、狭いチャ
ネル部分のポテンシャルは量子化され、複数のレベルに
分離している。従って、ここを通過し、導体微粒子８の
分散したチャネルに注入された伝導電子は量子化された
エネルギレベルに相当する複数のエネルギを有する集団
に分かれる。
ャネルのポテンシャルはスプリットゲート電極11ｇ下の
半導体層３のポテンシャルよりも低くなっているため、
伝導電子（キャリア）は主としてここを通過する。とこ
ろで、図９（ｂ）の最上部の図に示すように、狭いチャ
ネル部分のポテンシャルは量子化され、複数のレベルに
分離している。従って、ここを通過し、導体微粒子８の
分散したチャネルに注入された伝導電子は量子化された
エネルギレベルに相当する複数のエネルギを有する集団
に分かれる。
【００４４】このため、図９（ｂ）の中段の図に示すよ
うに、導体微粒子８のエネルギレベルを調整することに
より、特定のエネルギを有する伝導電子を選択して導体
微粒子８との間で共鳴散乱を起こさせることができる。
また、図９（ｂ）の最下部の図に示すように、導体微粒
子８の励起エネルギに一致するようにチャネルのトンネ
ルエネルギレベルを変化させることによりチャネルを通
過する伝導電子のエネルギを変化させてもよい。
うに、導体微粒子８のエネルギレベルを調整することに
より、特定のエネルギを有する伝導電子を選択して導体
微粒子８との間で共鳴散乱を起こさせることができる。
また、図９（ｂ）の最下部の図に示すように、導体微粒
子８の励起エネルギに一致するようにチャネルのトンネ
ルエネルギレベルを変化させることによりチャネルを通
過する伝導電子のエネルギを変化させてもよい。
【００４５】このように、２つのゲート電極11ｆ，11ｇ
に印加するゲート電圧を適宜制御して、導体微粒子８と
の間で多様な共鳴散乱を起こさせることにより、チャネ
ルの抵抗を多様に制御することができる。なお、スプリ
ットゲート電極11ｇのみでも動作可能なので、ゲート電
極11ｆは形成されていなくてもよい。
に印加するゲート電圧を適宜制御して、導体微粒子８と
の間で多様な共鳴散乱を起こさせることにより、チャネ
ルの抵抗を多様に制御することができる。なお、スプリ
ットゲート電極11ｇのみでも動作可能なので、ゲート電
極11ｆは形成されていなくてもよい。
【００４６】（Ｄ）第５の実施例 図１０は、本発明の第５の実施例に係る導体微粒子を用
いた抵抗変調素子の構成について示す断面図である。磁
気検出素子、特に、磁気ヘッドとして有用である。この
実施例では、図１０に示すように、導体微粒子８が分散
され、伝導電子（キャリア）を供給するＳｉ（導電型不
純物）がドープされたｎ−ＧａＡｓ層（半導体層）３ａ
の面方向がキャリアの走行方向となっている。
いた抵抗変調素子の構成について示す断面図である。磁
気検出素子、特に、磁気ヘッドとして有用である。この
実施例では、図１０に示すように、導体微粒子８が分散
され、伝導電子（キャリア）を供給するＳｉ（導電型不
純物）がドープされたｎ−ＧａＡｓ層（半導体層）３ａ
の面方向がキャリアの走行方向となっている。
【００４７】また、膜厚方向の積層構造に関しては、ｎ
−ＧａＡｓ層３ａ上にｎ−ＡｌＧａＡｓ層４ａ及びｎ−
ＧａＡｓ層５ａ，５ｂを介してソース／ドレイン電極６
ａ，６ｂが形成されていることは第１の実施例と同じで
あるが、第１の実施例と異なり、ソース／ドレイン電極
６ａ，６ｂ間ではｎ−ＧａＡｓ層３ａ上にｎ−ＡｌＧａ
Ａｓ層４ａもゲート電極も形成されておらず、保護絶縁
膜９が形成されている。そして、ゲート電極（第３の電
極）の代わりに、チャネルを貫通する磁場を発生する磁
気記録媒体（磁場発生手段）１０がソース／ドレイン電
極６ａ，６ｂ間のチャネルの上方に置かれている。ま
た、平面構成は、ゲート電極を除き、第１の実施例と同
様になっている。
−ＧａＡｓ層３ａ上にｎ−ＡｌＧａＡｓ層４ａ及びｎ−
ＧａＡｓ層５ａ，５ｂを介してソース／ドレイン電極６
ａ，６ｂが形成されていることは第１の実施例と同じで
あるが、第１の実施例と異なり、ソース／ドレイン電極
６ａ，６ｂ間ではｎ−ＧａＡｓ層３ａ上にｎ−ＡｌＧａ
Ａｓ層４ａもゲート電極も形成されておらず、保護絶縁
膜９が形成されている。そして、ゲート電極（第３の電
極）の代わりに、チャネルを貫通する磁場を発生する磁
気記録媒体（磁場発生手段）１０がソース／ドレイン電
極６ａ，６ｂ間のチャネルの上方に置かれている。ま
た、平面構成は、ゲート電極を除き、第１の実施例と同
様になっている。
【００４８】上記の半導体装置によれば、磁場の変動に
より導体微粒子８の励起エネルギを変化させて、その励
起エネルギに一致するエネルギを有する伝導電子（キャ
リア）との間で共鳴散乱を起こさせることにより、チャ
ネルの抵抗を制御することができる。また、磁場の変動
により導体微粒子８内部の電子数が変化し、これによっ
ても共鳴散乱の確率が変化する。
より導体微粒子８の励起エネルギを変化させて、その励
起エネルギに一致するエネルギを有する伝導電子（キャ
リア）との間で共鳴散乱を起こさせることにより、チャ
ネルの抵抗を制御することができる。また、磁場の変動
により導体微粒子８内部の電子数が変化し、これによっ
ても共鳴散乱の確率が変化する。
【００４９】なお、磁場の変化により変化する導体微粒
子８の励起エネルギとして、ランダウ準位の発生に伴っ
て発生する電子の励起エネルギ、プラズモンの励起エネ
ルギ、フォノンの励起エネルギ等を用いることができ
る。 （Ｅ）第６の実施例 図１１（ａ），（ｂ）は、本発明の第６の実施例に係る
導体微粒子を用いた抵抗変調素子の構成について示す断
面図及びエネルギバンド図である。エネルギバンド図は
ゲート電圧ＶG を印加しないとき（ＶG ＝０）と印加し
たとき（ＶG ＝ＶGO）を示す。
子８の励起エネルギとして、ランダウ準位の発生に伴っ
て発生する電子の励起エネルギ、プラズモンの励起エネ
ルギ、フォノンの励起エネルギ等を用いることができ
る。 （Ｅ）第６の実施例 図１１（ａ），（ｂ）は、本発明の第６の実施例に係る
導体微粒子を用いた抵抗変調素子の構成について示す断
面図及びエネルギバンド図である。エネルギバンド図は
ゲート電圧ＶG を印加しないとき（ＶG ＝０）と印加し
たとき（ＶG ＝ＶGO）を示す。
【００５０】この実施例では、図１１（ａ）に示すよう
に、導体微粒子８の分散された半導体層２３の膜厚方向
がキャリアの走行方向となっている。そしてチャネルの
ポテンシャルやフェルミエネルギを制御するゲート電極
（第３の電極）２７が半導体層２３と接続して設けられ
ている。図１１（ａ）中、２１は半絶縁性ＧａＡｓ基
板、２２は半絶縁性ＧａＡｓ基板２１上のｎ−ＡｌＧａ
Ａｓ層からなるドレイン層、２３はドレイン層２２上に
形成されたチャネル層となるｉ−ＧａＡｓ層からなる半
導体層２３である。なお、半導体層２３としてｎ−Ｇａ
Ａｓ層を用いることもできる。
に、導体微粒子８の分散された半導体層２３の膜厚方向
がキャリアの走行方向となっている。そしてチャネルの
ポテンシャルやフェルミエネルギを制御するゲート電極
（第３の電極）２７が半導体層２３と接続して設けられ
ている。図１１（ａ）中、２１は半絶縁性ＧａＡｓ基
板、２２は半絶縁性ＧａＡｓ基板２１上のｎ−ＡｌＧａ
Ａｓ層からなるドレイン層、２３はドレイン層２２上に
形成されたチャネル層となるｉ−ＧａＡｓ層からなる半
導体層２３である。なお、半導体層２３としてｎ−Ｇａ
Ａｓ層を用いることもできる。
【００５１】また、２４は半導体層２３上に形成された
ｎ−ＡｌＧａＡｓ層からなるソース層２４、２５はソー
ス層２４上に形成されたｎ−ＧａＡｓ層からなるソース
コンタクト層である。更に、２６はソースコンタクト層
２５上のソース電極（第１の電極）、２７は半導体層２
３と接続するゲート電極（第３の電極）、２８はドレイ
ン層２２と接続するドレイン電極（第２の電極）２８で
ある。
ｎ−ＡｌＧａＡｓ層からなるソース層２４、２５はソー
ス層２４上に形成されたｎ−ＧａＡｓ層からなるソース
コンタクト層である。更に、２６はソースコンタクト層
２５上のソース電極（第１の電極）、２７は半導体層２
３と接続するゲート電極（第３の電極）、２８はドレイ
ン層２２と接続するドレイン電極（第２の電極）２８で
ある。
【００５２】上記の半導体装置によれば、図１１（ｂ）
に示すように、ソース層２４からフェルミエネルギと等
しいエネルギを有する伝導電子（キャリア）を導体微粒
子８の分散したチャネル層（半導体層）２３に注入する
とともに、導体微粒子８の励起エネルギを変化させて、
導体微粒子８との間で共鳴散乱を起こさせることによ
り、チャネル層２３の抵抗を制御することができる。
に示すように、ソース層２４からフェルミエネルギと等
しいエネルギを有する伝導電子（キャリア）を導体微粒
子８の分散したチャネル層（半導体層）２３に注入する
とともに、導体微粒子８の励起エネルギを変化させて、
導体微粒子８との間で共鳴散乱を起こさせることによ
り、チャネル層２３の抵抗を制御することができる。
【００５３】なお、導体微粒子８の周りの空乏層幅を変
化させても、チャネル層２３の抵抗を制御することがで
きる。 （Ｆ）第７の実施例 図１２（ａ），（ｂ）は、本発明の第７の実施例に係る
導体微粒子を用いた抵抗変調素子の構成について示す断
面図及びエネルギバンド図である。エネルギバンド図は
ゲート電圧（ＶG ）を印加しないとき（ＶG ＝０）と印
加したとき（Ｖ G ＝ＶGS）を示す。
化させても、チャネル層２３の抵抗を制御することがで
きる。 （Ｆ）第７の実施例 図１２（ａ），（ｂ）は、本発明の第７の実施例に係る
導体微粒子を用いた抵抗変調素子の構成について示す断
面図及びエネルギバンド図である。エネルギバンド図は
ゲート電圧（ＶG ）を印加しないとき（ＶG ＝０）と印
加したとき（Ｖ G ＝ＶGS）を示す。
【００５４】この実施例では、図１２（ａ）に示すよう
に、導体微粒子８の分散された半導体層２３の膜厚方向
がキャリアの走行方向となっている。そして、キャリア
の走行するチャネル層のポテンシャルやフェルミエネル
ギを制御するゲート電極（第３の電極）２７が半導体層
２３と接続して設けられている。また、バンドギャップ
の小さいｎ−ＧａＡｓ層からなるウエル層29ｂがバンド
ギャップの大きいｎ−ＡｌＧａＡｓ層からなるバリア層
29ａ，29ｃで挟まれた３層構造の共鳴トンネル障壁層２
９が、ｎ−ＧａＡｓ層からなるソース層３０と、チャネ
ル層となるｉ−ＧａＡｓ層からなる半導体層２３との間
に設けられ、ソース層３０と反対側の半導体層２３に接
してｎ−ＡｌＧａＡｓ層からなるドレイン層２２が設け
られている。
に、導体微粒子８の分散された半導体層２３の膜厚方向
がキャリアの走行方向となっている。そして、キャリア
の走行するチャネル層のポテンシャルやフェルミエネル
ギを制御するゲート電極（第３の電極）２７が半導体層
２３と接続して設けられている。また、バンドギャップ
の小さいｎ−ＧａＡｓ層からなるウエル層29ｂがバンド
ギャップの大きいｎ−ＡｌＧａＡｓ層からなるバリア層
29ａ，29ｃで挟まれた３層構造の共鳴トンネル障壁層２
９が、ｎ−ＧａＡｓ層からなるソース層３０と、チャネ
ル層となるｉ−ＧａＡｓ層からなる半導体層２３との間
に設けられ、ソース層３０と反対側の半導体層２３に接
してｎ−ＡｌＧａＡｓ層からなるドレイン層２２が設け
られている。
【００５５】更に、ソース層３０と接続するソース電極
（第１の電極）２６と、半導体層２３と接続するゲート
電極（第３の電極）２７と、ドレイン層２２と接続する
ドレイン電極（第２の電極）２８とが設けられている。
上記の半導体装置によれば、共鳴トンネル障壁層２９内
のウエル層29ｂでは、図１２（ｂ）に示すように、電子
のエネルギレベルが量子化され、分離している。ソース
層３０と半導体層２３の間に電圧を印加してソース層３
０のフェルミエネルギを変化させることにより、ウエル
層29ｂのエネルギレベルと一致したときに、共鳴トンネ
ル効果により伝導電子（キャリア）がソース層３０から
チャネル層２３に移動する。
（第１の電極）２６と、半導体層２３と接続するゲート
電極（第３の電極）２７と、ドレイン層２２と接続する
ドレイン電極（第２の電極）２８とが設けられている。
上記の半導体装置によれば、共鳴トンネル障壁層２９内
のウエル層29ｂでは、図１２（ｂ）に示すように、電子
のエネルギレベルが量子化され、分離している。ソース
層３０と半導体層２３の間に電圧を印加してソース層３
０のフェルミエネルギを変化させることにより、ウエル
層29ｂのエネルギレベルと一致したときに、共鳴トンネ
ル効果により伝導電子（キャリア）がソース層３０から
チャネル層２３に移動する。
【００５６】これにより、特定のエネルギを有する伝導
電子を選択して導体微粒子８の分散したチャネル層２３
に注入し、導体微粒子８との間で共鳴散乱を起こさせる
ことにより、チャネルの抵抗を制御することができる。
電子を選択して導体微粒子８の分散したチャネル層２３
に注入し、導体微粒子８との間で共鳴散乱を起こさせる
ことにより、チャネルの抵抗を制御することができる。
【００５７】
【発明の効果】以上のように、本発明の半導体装置にお
いては、導体微粒子を含有する半導体層をキャリアの走
行領域（又はチャネル）として用いている。従って、半
導体層のフェルミエネルギ及び電位のうち少なくともい
ずれかを制御する第３の電極により、キャリアのエネル
ギやキャリア量を電気的に変化させることができ、或い
は導体微粒子内の励起エネルギを電気的に変化させるこ
とができる。
いては、導体微粒子を含有する半導体層をキャリアの走
行領域（又はチャネル）として用いている。従って、半
導体層のフェルミエネルギ及び電位のうち少なくともい
ずれかを制御する第３の電極により、キャリアのエネル
ギやキャリア量を電気的に変化させることができ、或い
は導体微粒子内の励起エネルギを電気的に変化させるこ
とができる。
【００５８】これにより、導体微粒子とキャリアの共鳴
散乱や導体微粒子周辺のキャリアの濃度に依存した導体
微粒子からの空乏層の広がりを電気的に制御し、半導体
層の抵抗を制御することができる。更に、共鳴エネルギ
の幅を小さくすることにより、素子の高速化、高駆動能
力化及び低消費電力化を図ることが可能である。また、
磁場を半導体層に印加して導体微粒子内の電子系のエネ
ルギ準位や、各種の励起スペクトルを変化させて、導体
微粒子内のエネルギレベルを変化させ、キャリアの共鳴
散乱を制御することにより、半導体層の抵抗を制御する
ことができる。これにより、従来の磁気ヘッドと比べて
検出速度は遙かに速く、かつ、より高感度の磁気ヘッド
を提供することが可能である。
散乱や導体微粒子周辺のキャリアの濃度に依存した導体
微粒子からの空乏層の広がりを電気的に制御し、半導体
層の抵抗を制御することができる。更に、共鳴エネルギ
の幅を小さくすることにより、素子の高速化、高駆動能
力化及び低消費電力化を図ることが可能である。また、
磁場を半導体層に印加して導体微粒子内の電子系のエネ
ルギ準位や、各種の励起スペクトルを変化させて、導体
微粒子内のエネルギレベルを変化させ、キャリアの共鳴
散乱を制御することにより、半導体層の抵抗を制御する
ことができる。これにより、従来の磁気ヘッドと比べて
検出速度は遙かに速く、かつ、より高感度の磁気ヘッド
を提供することが可能である。
【００５９】更に、導体微粒子を含有する半導体層の面
方向又は膜厚方向をキャリアの走行方向としている。こ
のように種々の構成が可能であり、また、半導体層の膜
厚や走行するキャリアの広がり幅を適宜調整することに
より、二次元電子ガスのキャリアを発生させ、またはキ
ャリアの通路を量子細線構造とすることができる。従っ
て、キャリアの移動度を向上させ、より大きな抵抗変調
や高速化或いは高駆動能力化を実現することができる。
また、ノイズに強く、高温での動作に適した半導体装置
を提供することが出来る。
方向又は膜厚方向をキャリアの走行方向としている。こ
のように種々の構成が可能であり、また、半導体層の膜
厚や走行するキャリアの広がり幅を適宜調整することに
より、二次元電子ガスのキャリアを発生させ、またはキ
ャリアの通路を量子細線構造とすることができる。従っ
て、キャリアの移動度を向上させ、より大きな抵抗変調
や高速化或いは高駆動能力化を実現することができる。
また、ノイズに強く、高温での動作に適した半導体装置
を提供することが出来る。
【図１】本発明の第１の実施例に係る導体微粒子を用い
た抵抗変調素子の製造方法について示す断面図（その
１）である。
た抵抗変調素子の製造方法について示す断面図（その
１）である。
【図２】本発明の第１の実施例に係る導体微粒子を用い
た抵抗変調素子の製造方法について示す断面図（その
２）である。
た抵抗変調素子の製造方法について示す断面図（その
２）である。
【図３】本発明の第１の実施例に係る抵抗変調素子の成
膜のタイミングチャートである。
膜のタイミングチャートである。
【図４】本発明の実施例に係る導体微粒子を用いた抵抗
変調素子の構成及び動作原理ついて示す模式図である。
変調素子の構成及び動作原理ついて示す模式図である。
【図５】本発明の実施例に係るキャリアの入射エネルギ
に対する導体微粒子の散乱断面積の関係について示す特
性図である。
に対する導体微粒子の散乱断面積の関係について示す特
性図である。
【図６】本発明の実施例に係る導体微粒子の周りに形成
される空乏層幅の変化を用いた抵抗変調の様子について
示す模式図である。
される空乏層幅の変化を用いた抵抗変調の様子について
示す模式図である。
【図７】本発明の第２の実施例に係る抵抗変調素子につ
いて示す断面図である。
いて示す断面図である。
【図８】本発明の第３の実施例に係る抵抗変調素子につ
いて示す断面図である。
いて示す断面図である。
【図９】本発明の第４の実施例に係る抵抗変調素子につ
いて示す断面図である。
いて示す断面図である。
【図１０】本発明の第５の実施例に係る抵抗変調素子に
ついて示す断面図である。
ついて示す断面図である。
【図１１】本発明の第６の実施例に係る抵抗変調素子に
ついて示す断面図である。
ついて示す断面図である。
【図１２】本発明の第７の実施例に係る抵抗変調素子に
ついて示す断面図である。
ついて示す断面図である。
１，２１ ＧａＡｓ基板、 ２ ｉ−ＡｌＧａＡｓ層、 ３，２３ ｉ−ＧａＡｓ層（半導体層）、 ３ａ ｎ−ＧａＡｓ層（半導体層）、 ４ ｎ−Ａｌ0.2 Ｇａ0.8 Ａｓ層（ｎ−ＡｌＧａＡｓ
層；キャリア供給層）、 ４ａ ｎ−ＡｌＧａＡｓ層、 ５，５ａ，５ｂ ｎ−ＧａＡｓ層、 ６ａ，６ｂ ソース／ドレイン電極（第１の電極又は第
２の電極）、 ７，11ａ，11ｂ，11ｃ，11ｆ，２７ ゲート電極（第３
の電極）、 ８ 金属微粒子（導体微粒子）、 ９ 保護絶縁膜、 １０ 磁場発生手段、 11ｄ，11ｅ ゲート電極（ダミー電極）、 11ｇ ゲート電極（第４の電極）、 12ａ〜12ｆ ソース／ドレイン電極、 ２２ ｎ−ＡｌＧａＡｓ層（ドレイン層）、 ２４ ｎ−ＡｌＧａＡｓ層、 ２５，３０ ｎ−ＧａＡｓ層（ソース層）、 ２６ ソース電極（第１の電極）、 ２８ ドレイン電極（第２の電極）、 ２９ 共鳴トンネル障壁層、 29ａ，29ｃ バリア層、 29ｂ ウエル層。
層；キャリア供給層）、 ４ａ ｎ−ＡｌＧａＡｓ層、 ５，５ａ，５ｂ ｎ−ＧａＡｓ層、 ６ａ，６ｂ ソース／ドレイン電極（第１の電極又は第
２の電極）、 ７，11ａ，11ｂ，11ｃ，11ｆ，２７ ゲート電極（第３
の電極）、 ８ 金属微粒子（導体微粒子）、 ９ 保護絶縁膜、 １０ 磁場発生手段、 11ｄ，11ｅ ゲート電極（ダミー電極）、 11ｇ ゲート電極（第４の電極）、 12ａ〜12ｆ ソース／ドレイン電極、 ２２ ｎ−ＡｌＧａＡｓ層（ドレイン層）、 ２４ ｎ−ＡｌＧａＡｓ層、 ２５，３０ ｎ−ＧａＡｓ層（ソース層）、 ２６ ソース電極（第１の電極）、 ２８ ドレイン電極（第２の電極）、 ２９ 共鳴トンネル障壁層、 29ａ，29ｃ バリア層、 29ｂ ウエル層。
Claims (15)
- 【請求項１】 キャリアを散乱する導体微粒子を含有す
る半導体層と、前記半導体層にキャリアを流す第１の電
極及び第２の電極とを有することを特徴とする半導体装
置。 - 【請求項２】 前記半導体層のフェルミエネルギ及び電
位のうち少なくともいずれかを制御する第３の電極を有
することを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記半導体層を貫く磁場を印加する磁場
発生手段を有することを特徴とする請求項１記載の半導
体装置。 - 【請求項４】 前記半導体層中をキャリアが走行する距
離は伝導電子のフェルミ波長の１０倍以上であることを
特徴とする請求項１乃至請求項３のいずれかに記載の半
導体装置。 - 【請求項５】 前記半導体層には前記キャリアを供給す
る導電型不純物がドープされていることを特徴とする請
求項１乃至請求項４のいずれかに記載の半導体装置。 - 【請求項６】 前記半導体層は導電型不純物がドープさ
れていないノンドープ層であることを特徴とする請求項
１乃至請求項４のいずれかに記載の半導体装置。 - 【請求項７】 前記半導体層に接し、前記半導体層にキ
ャリアを供給する導電型不純物のドープされたキャリア
供給層を有することを特徴とする請求項６に記載の半導
体装置。 - 【請求項８】 前記キャリアの走行方向は前記半導体層
の面方向であり、前記第１の電極と前記第２の電極とは
間隔をおいて前記半導体層上に直接或いは他の層を介し
て設けられていることを特徴とする請求項１乃至請求項
７のいずれかに記載の半導体装置。 - 【請求項９】 前記第３の電極は前記第１の電極と前記
第２の電極の間の前記半導体層上に直接或いは他の層を
介して設けられていることを特徴とする請求項８に記載
の半導体装置。 - 【請求項１０】 前記磁場発生手段は前記第１の電極と
前記第２の電極の間に設けられていることを特徴とする
請求項８又は請求項９に記載の半導体装置。 - 【請求項１１】 前記半導体層の膜厚は伝導電子のフェ
ルミ波長程度であることを特徴とする請求項８乃至請求
項１０のいずれかに記載の半導体装置。 - 【請求項１２】 前記半導体層上に直接或いは他の層を
介して形成され、前記キャリアの走行領域の幅を伝導電
子のフェルミ波長程度に制限する第４の電極を有するこ
とを特徴とする請求項８乃至請求項１１のいずれかに記
載の半導体装置。 - 【請求項１３】 前記キャリアの走行方向は前記半導体
層の膜厚方向であることを特徴とする請求項１乃至請求
項６のいずれかに記載の半導体装置。 - 【請求項１４】 前記半導体層に接する共鳴トンネル障
壁層を有し、前記共鳴トンネル障壁層を介して前記キャ
リアを前記半導体層に供給することを特徴とする請求項
１３に記載の半導体装置。 - 【請求項１５】 前記半導体層の材料としてガリウム砒
素又はインジウムガリウム砒素を用い、前記導体微粒子
は前記半導体層中に析出する金属砒素であることを特徴
とする請求項１乃至請求項１４のいずれかに記載の半導
体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240135A JPH08107216A (ja) | 1994-10-04 | 1994-10-04 | 半導体装置 |
| US08/779,980 US5856681A (en) | 1994-10-04 | 1996-12-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6240135A JPH08107216A (ja) | 1994-10-04 | 1994-10-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107216A true JPH08107216A (ja) | 1996-04-23 |
Family
ID=17055027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6240135A Pending JPH08107216A (ja) | 1994-10-04 | 1994-10-04 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5856681A (ja) |
| JP (1) | JPH08107216A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3217703B2 (ja) * | 1995-09-01 | 2001-10-15 | 株式会社東芝 | 磁性体デバイス及びそれを用いた磁気センサ |
| JP3174293B2 (ja) * | 1998-01-14 | 2001-06-11 | 松下電器産業株式会社 | 半導体装置 |
| JP3840164B2 (ja) * | 2001-09-25 | 2006-11-01 | キヤノン株式会社 | 電子源の製造方法 |
| JP4586334B2 (ja) * | 2003-05-07 | 2010-11-24 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
| US7425826B2 (en) * | 2005-02-16 | 2008-09-16 | Harsh Deep Chopra | Selectively conductive structure wherein a magnetic conductor is sized to have a cross-section diameter similar to a Fermi wavelength of electrons |
| JP4794655B2 (ja) * | 2009-06-09 | 2011-10-19 | シャープ株式会社 | 電界効果トランジスタ |
| CN103208514B (zh) * | 2012-01-14 | 2017-05-17 | 盛况 | 一种含有金属的半导体装置及其制备方法 |
| US9076712B2 (en) | 2012-09-04 | 2015-07-07 | Massachusetts Institute Of Technology | Solid state cloaking for electrical charge carrier mobility control |
| US9297638B1 (en) * | 2014-10-21 | 2016-03-29 | Sandia Corporation | Two-path plasmonic interferometer with integrated detector |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3881922T2 (de) * | 1987-03-18 | 1993-10-07 | Fujitsu Ltd | Zusammengesetzte Halbleiteranordnung mit nicht-legierten ohmschen Kontakten. |
| US4982248A (en) * | 1989-01-11 | 1991-01-01 | International Business Machines Corporation | Gated structure for controlling fluctuations in mesoscopic structures |
| DE69125306T2 (de) * | 1990-04-18 | 1997-10-30 | Fujitsu Ltd | Halbleiteranordnung mit einer Struktur zur Beschleunigung von Ladungsträgern |
| JPH0817231B2 (ja) * | 1992-01-29 | 1996-02-21 | 東京工業大学長 | 組織ドープ構造半導体装置 |
-
1994
- 1994-10-04 JP JP6240135A patent/JPH08107216A/ja active Pending
-
1996
- 1996-12-23 US US08/779,980 patent/US5856681A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5856681A (en) | 1999-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745015B2 (ja) | 電子デバイス | |
| US5701016A (en) | Semiconductor device and method for its manufacture | |
| US9842921B2 (en) | Direct tunnel barrier control gates in a two-dimensional electronic system | |
| US5432362A (en) | Resonant tunnel effect quantum well transistor | |
| EP1088347B1 (en) | Single charge carrier transistor and detection method using the same | |
| JPS6327065A (ja) | ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置 | |
| US4704622A (en) | Negative transconductance device | |
| JPWO2007026616A1 (ja) | 負性抵抗電界効果素子及び高周波発振素子 | |
| JP2701633B2 (ja) | 半導体装置 | |
| JP2780845B2 (ja) | 能動型半導体構造の製造方法及び能動型半導体構造を有する電界効果トランジスタ | |
| JP2000040753A (ja) | メモリ素子 | |
| JPH08107216A (ja) | 半導体装置 | |
| JPH084138B2 (ja) | 半導体装置 | |
| Tscheuschner et al. | Quantum ballistic transport in in-plane-gate transistors showing onset of a novel ferromagnetic phase transition | |
| JP2002299637A (ja) | 負性抵抗電界効果素子 | |
| JPH01135063A (ja) | トランジスタ | |
| Okada et al. | A novel wrap-gate-controlled single electron transistor formed on an InGaAs ridge quantum wire grown by selective MBE | |
| Novoselov et al. | Nonlinear electron transport in normally pinched-off quantum wire | |
| JPH0354465B2 (ja) | ||
| JP2533135B2 (ja) | 微粒子トランジスタ | |
| US5347141A (en) | Multiterminal lateral S-shaped negative differential conductance device | |
| JP4007560B2 (ja) | 半導体装置 | |
| JPH0311767A (ja) | 速度変調型電界効果トランジスタ | |
| JPH05251477A (ja) | 速度変調トランジスタ | |
| US5225895A (en) | Velocity-modulation transistor with quantum well wire layer |