JP3745015B2 - 電子デバイス - Google Patents

電子デバイス Download PDF

Info

Publication number
JP3745015B2
JP3745015B2 JP06958896A JP6958896A JP3745015B2 JP 3745015 B2 JP3745015 B2 JP 3745015B2 JP 06958896 A JP06958896 A JP 06958896A JP 6958896 A JP6958896 A JP 6958896A JP 3745015 B2 JP3745015 B2 JP 3745015B2
Authority
JP
Japan
Prior art keywords
region
conductive
electrode
conduction
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06958896A
Other languages
English (en)
Other versions
JPH09148462A (ja
Inventor
理一 加藤
哲史 棚本
茂樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06958896A priority Critical patent/JP3745015B2/ja
Priority to US08/718,186 priority patent/US5670790A/en
Publication of JPH09148462A publication Critical patent/JPH09148462A/ja
Application granted granted Critical
Publication of JP3745015B2 publication Critical patent/JP3745015B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8616—Charge trapping diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes

Description

【０００１】
【発明の属する技術分野】
本発明は電子デバイスに関し、特に超低消費電力の新規な記憶素子に関する。
【０００２】
【従来の技術】
従来の典型的な半導体メモリの回路はＭＯＳトランジスタ１個と電荷を蓄えるキャパシタから成り立っている。基本的にキャパシタに電荷が蓄積された状態とそうでない状態をそれぞれ１、０と区別することにより記憶を行う。このようなメモリでは、キャパシタに電荷を蓄積した状態を作り出すためにトランジスタをオンし、電流を流してキャパシタを充放電する必要がある。
【０００３】
またフローティング・ゲート型メモリと呼ばれる半導体メモリがある。このメモリは、ＭＯＳトランジスタのゲート絶縁膜の中に電荷を蓄える多結晶シリコンからなる導伝層が埋め込まれた形をしている。このメモリでは、チャネルに対して強い正のゲートバイアスを印加することにより、チャネルから埋め込み導伝層に薄い酸化膜層を介して電子をトンネル効果で注入し、その導伝層に電子を蓄積する。一旦埋め込み導伝層に蓄積した電子は、今度チャネルに対して強い負のゲートバイアスを印加するまで、チャネルなどに逃げることなく保持される。ゲート電圧を一定にしたとき、埋め込み導伝層に電子が蓄積した時と、そうでない時で、ソース・ドレイン間に電圧を印加したときのドレイン電流が異なるため、不揮発性メモリとして動作することが出来る。
【０００４】
ただし、このメモリ素子の場合も、ドレイン電流が十分に変化するほど電子を埋め込み導伝層中に蓄えなければならないため、結局キャパシタに電子を貯めるのと同様、電流を流して埋め込み導伝層の蓄積電荷を出し入れしなければならない。更に、十分な不揮発性を持続するためには、埋め込み導伝層とチャネル間の酸化膜厚を低バイアス下で容易に電子がトンネルしないように十分厚くする必要があるため、電子の出し入れには大きな印加電圧を必要とする。
従って、いずれの従来の半導体メモリ素子にしても、その構造および動作原理上、消費電力が高いという問題を避けられない。
【０００５】
【発明が解決しようとする課題】
従来のトランジスタとキャパシタを用いた半導体メモリでは、キャパシタを充放電するために電流を流さなければならず、消費電力が大きくなってしまうという問題がある。また従来のフローティング・ゲート型の半導体メモリでも、ゲート絶縁膜中の埋め込み導伝層を充放電するために電流を流さなければならず、さらに充放電するのに通常のトランジスタ動作電圧よりもかなり高い電圧を印加しなければならないため、やはり消費電力が大きくなってしまうという問題がある。
【０００６】
本発明は上記問題に鑑みてなされたもので、電流をほとんど流す必要がない超低消費電力で動作可能な新規な構造の電子デバイスを提供することを目的とする。
また本発明は、電源ｏｆｆの状態でもデータを保持し得る不揮発性半導体メモリを提供することを目的とする。
【００１７】
また本発明（請求項１）は、
キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
前記第１の導伝領域に対して電圧を印加するための電極とを具備し、
前記電極により前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
前記第１の導伝領域間にかけた電圧を解除したとき、キャリアを一方の第１の導伝領域に閉じ込め、
前記第２の導伝領域は、複数の導伝領域に分割され、前記第1の導伝領域から離れるにしたがってキャリアのエネルギー準位が高くなることを特徴とする電子デバイスである。
また、本発明（請求項２）は、
キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
前記第１の導伝領域に対して電圧を印加するための電極と、
前記第２の導伝領域に対して電圧を印加するための電極とを具備し、
前記第２の導伝領域に電圧を印加してこの第２の導伝領域のキャリアのエネルギー準位を低くし、同時に前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
前記第１の導伝領域間および第２の導伝領域にかけた電圧を解除したときはキャリアを一方の第１の導伝領域に閉じ込め、
前記第２の導伝領域は、複数の導伝領域に分割され、前記第１の導伝領域から離れるにしたがってキャリアのエネルギー準位が高くなることを特徴とする電子デバイスである。
【００１８】
また本発明（請求項３）は、
キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
前記第１の導伝領域に対して電圧を印加するための電極とを具備し、
前記電極により前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
前記第１の導伝領域間にかけた電圧を解除したとき、キャリアを一方の第１の導伝領域に閉じ込め、
前記第２の導伝領域は、半導体からなる半導体領域であってキャリアを生じさせる不純物をドープした領域が前記第1の導伝領域から離れたところに存在する変調ドーピングであることを特徴とする電子デバイスである。
また、本発明（請求項４）は、
キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
前記第１の導伝領域に対して電圧を印加するための電極と、
前記第２の導伝領域に対して電圧を印加するための電極とを具備し、
前記第２の導伝領域に電圧を印加してこの第２の導伝領域のキャリアのエネルギー準位を低くし、同時に前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
前記第１の導伝領域間および第２の導伝領域にかけた電圧を解除したときはキャリアを一方の第１の導伝領域に閉じ込め、
前記第２の導伝領域は、半導体からなる半導体領域であってキャリアを生じさせる不純物をドープした領域が前記第1の導伝領域から離れたところに存在する変調ドーピングであることを特徴とする電子デバイスである。
【００１９】
また本発明（請求項５）は、
キャリアを閉じ込めることのできる第１の導伝領域と、
キャリアを閉じ込めることができ、キャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
キャリアが自由に移動できる第３の導伝領域と、
前記第１の導伝領域に対して電圧を印加するための少なくとも１つの第１の電極と、
前記第３の導伝領域に電流を流すために必要な入力・出力のための第２・第３の電極とを具備し、
第１の電極と第１の導伝領域、第１の導伝領域と第２の導伝領域、第２の導伝領域と第３の導伝領域は絶縁層またはエネルギー障壁層を挟んで構成され、
第１の電極と第２または第３の電極、あるいは第１の電極と第２及び第３の電極間に電圧を印加することによって、前記第１の導伝領域と第２の導伝領域の間で、トンネル効果によりキャリアの移動が可能で、第１の電極と第１の導伝領域との間並びに第２の導伝領域と第３の導伝領域との間でキャリアの移動が起こらず、印加した前記電圧を解除したときはキャリアを第１或いは第２の導伝領域の一方に閉じ込めることを特徴とする電子デバイスを提供する。
【００２０】
本発明（請求項６）は、前記第３の導伝領域において、前記第２・第３の電極間に電位差を与えて電流を流したとき、前記第１の導伝領域にキャリアが閉じ込められている場合と、前記第２の導伝領域にキャリアが閉じ込められている場合で、第３の導伝領域を流れる電流の値が変化することを特徴とする請求項５記載の電子デバイスを提供する。
【００２１】
本発明（請求項７）は、前記第１の電極をゲート電極、前記第２の電極をソース電極、前記第３の電極をドレイン電極としたとき、ゲート電極に電圧を印加すると共に、ソース・ドレイン電極間に、前記第１の導伝領域と前記第２の導伝領域間でキャリアの移動が生じない程度の電圧を印加することによって、ソース・ドレイン間を流れる電流を変調することを特徴とする請求項６記載の電子デバイスを提供する。
【００２２】
本発明（請求項８）は、前記第１・第２の導伝領域の両方が不純物をドープした半導体もしくは多結晶体から構成されていることを特徴とする請求項７記載の電子デバイスを提供する。
【００２３】
本発明（請求項９）は、前記第１・第２の導伝領域のどちらか一方が不純物をドープした半導体もしくは多結晶体で、他方が不純物をドープしていない半導体もしくは多結晶体から構成されていることを特徴とする請求項７記載の電子デバイスを提供する。
【００２４】
本発明（請求項１０）は、前記第１の導伝領域が、不純物をドープした半導体もしくは多結晶体で、前記第２の導伝領域が半導体あるいは量子ドットの集合体から構成されていることを特徴とする請求項７記載の電子デバイスを提供する。
【００２５】
本発明（請求項１１）は、前記第１・第２の導伝領域が、いずれもあるいは一方が不純物をドープした微粒子あるいは量子ドットの集合体から構成されていることを特徴とする請求項７記載の電子デバイスを提供する。
【００２６】
本発明（請求項１２）は、前記電子デバイスはメモリーであることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０、１１記載の電子デバイスを提供する。
【００２７】
本発明においてキャリアとは、電子或いは正孔である。またキャリアを閉じこめることができる領域とは、少なくとも上下左右前後６方を高いエネルギーバリアで囲まれた領域であり、この領域にキャリアを閉じこめることのできる領域のことである。
【００２８】
【発明の実施の形態】
図１に本発明の第１の実施の形態に係る電子デバイスのバンド構造を示す。
図１（ａ）に示すように、電圧無印加状態で、第１の導伝領域は電子を閉じ込め得る状態にある。本実施例では第２の導伝領域は３次元方向に量子化されている。第２の導伝領域はそのいちばん低いエネルギー準位でも、エネルギー準位のレベルは第１の導伝領域よりも高く設定されている。第１の導伝領域は量子化されず電子のエネルギー準位はほぼ連続に設定され、伝導帯の底に均等に電子が溜まるようになっている。
【００２９】
図１（ｂ）に示すように第１の導伝領域間に電位差を与え、一方のフェルミレベルを上昇させると、電子は一方の第１の導伝領域から他方の第１の導伝領域へ、第２の導伝領域を介して移動する。このときの電子は主にトンネル効果によって移動する。
【００３０】
このとき図１（ｃ）に示すように第１の導伝領域間のバイアスを切っても、第２の導伝領域の量子準位（エネルギー準位のレベル）が高いため電子は一方の第１の導伝領域に閉じ込められたままになり、第１の導伝領域の電極間に電位差が生じる。この電位の＋−によって１、０を識別すれば不揮発性のメモリーを構成できる。
【００３１】
このとき第２の導伝領域の量子化準位を十分に高く設定することで、熱的或いは外部電界によるノイズにより発生する電位差程度では電子の移動は生じない。図２は図１（ｃ）の状態に光（紫外線）を照射した場合の電子デバイスの動作原理を表す。右側の第１の導伝領域にいた電子は励起され、障壁を乗り越えるかトンネルするかしながら左側の第１の導伝領域に拡散していき、メモリは消去される。
【００３２】
このように第１の導伝領域に閉じこめられた電子をシーソーのように左右に移動させているだけなので、電極を通して電流が流れることがほとんどなく、極めて消費電力の低いメモリ動作を実現できる。
【００３３】
また第２の導伝領域は３次元方向に量子化された量子ドットを用い、第１の導伝領域は量子化されない半導体閉じ込め領域を用いた。
【００３５】
第１の導伝領域も量子化された方が、デバイスの動作電圧の設定が離散的になるため確実な動作を期待できる。ここで第１、第２の導伝領域は半導体材料のバンドギャップや電子親和力の差を用いて形成することができる。
【００３６】
以上の実施形態では、第１の導伝領域と第２の導伝領域間にエネルギー障壁が存在することを仮定してきたが、素子動作に必要なのは第２の導伝領域のエネルギー準位が第１の導伝領域のエネルギー準位よりも高いことなので、第２の領域を、第１の導伝領域と第２の導伝領域間のエネルギー障壁層と同等なエネルギー障壁層で構成してもよい。
【００３７】
その場合、第２の導伝領域の量子準位を介してトンネル効果で電子を第１の導伝領域間を行き来させるのではなく、エネルギー障壁領域を直接トンネル効果で電子を行き来させるか、或いは電圧印加時のエネルギー障壁領域にできる三角ポテンシャルをファウラー・ノルトハイム・トンネリングで電子を行き来させるか、或いはエネルギー障壁領域を電子が乗り越えて行き来するかのいずれかの方法でメモリ動作を行うことになる。
【００３８】
図３に本発明の第２の実施の形態に係る電子デバイスのバンド構造を示す。
本実施例では第１の実施の形態の第２の導伝領域に電極を形成し、電圧を印加可能にしたものである。
【００３９】
図３（ａ）は、電圧無印加状態で、第１の導伝領域は電子を閉じ込める状態にあり、第１の形態の図１（ａ）の状態と同じである。
次に図３（ｂ）に示すように第１の導伝領域と第２の導伝領域間に電位差を与え、さらに第１の導伝領域間に電位差を与えると、図左側の第１の導伝領域の電子のフェルミレベルと第２の導伝領域のエネルギーが近づくため、電子がトンネルして図右側の第１の導伝領域に移動しやすくなる。
【００４０】
このように第２の導伝領域に電極を設けてバイアスを印加することで、第１の導伝領域に対する第２の導伝領域のエネルギー準位を実効的に引き下げることができる。このような第２の導伝領域に対する電極の付加は、第１の導伝領域と第２の導伝領域のエネルギー差が大きいときに有効である。
図３（ｃ）はバイアスを切ったときの状態で、第１の実施の形態の図１（ｃ）の場合と同じ状態である。
【００４１】
【実施例】
（実施例１）図４は本発明の半導体メモリー素子の上面図であり、 図５はこの断面図を示す。本実施例では第１の半導体領域（第１の導伝領域）、第２の半導体領域（第２の導伝領域）を用い、それぞれ一直線上に並んで配列している。両側の第１の半導体領域はＡｌ0.3Ｇａ0.7Ａｓ障壁層を介して金属ショットキー電極と接続されている。第２の半導体領域は、第１の半導体領域に比べサイズが小さい形をしている。この場合第２の半導体領域としては直径が０．５ｎｍ以上５０ｎｍ以下、第１の半導体領域としては、その１０倍から１００倍であれば良い。また第２の半導体領域と第１の半導体領域の間隔は、０．５ｎｍ以上５０ｎｍ以下であれば良い。
【００４２】
ＧａＡｓ基板上１上にＡｌ0.3 Ｇａ0.7 Ａｓ障壁層２が形成され、ＧａＡｓからなる第１の半導体領域３、第２の半導体領域４がほぼ一直線上に形成されている。第１の半導体領域は、電子を閉じ込める作用を有しているが特に量子化されるサイズではない。第２の半導体領域４は第１の半導体領域３よりもサイズが十分小さいものであり、３次元方向に量子化されている。このとき量子化された最低準位は第１の半導体領域３のエネルギー準位よりも十分高いものである。
【００４３】
Ａｌ0.3 Ｇａ0.7 Ａｓ障壁層２、第１、２の半導体領域３上にはＡｌ0.3 Ｇａ0.7 Ａｓ変調ドープ層５が形成されている。このＡｌ0.3 Ｇａ0.7 Ａｓ変調ドープ層５には第１の半導体領域３に電子を与えるために、ドナーとなるＳｉのデルタ・ドーピングが施されている。
【００４４】
このＡｌ0.3 Ｇａ0.7 Ａｓ変調ドープ層５上には、第１の半導体領域３にバイアスを印加するためのＡｕショットキー電極７が設けられている。
このように狭バンドギャップのＧａＡｓからなる第１の半導体領域３は周りを、ＧａＡｓよりもワイドバンドギャップのＡｌ0.3 Ｇａ0.7 Ａｓ障壁層２により埋め込まれている構造である。第２の半導体領域４もＧａＡｓで構成されているが、第１の半導体領域３よりもサイズがかなり小さく、量子化されているのでエネルギー準位のレベルは第１の半導体領域３よりも高い。
【００４５】
この構造を実現するためには、第１の半導体領域３、第２の半導体領域４を通常のフォトリソグラフィーにてパターニングしエッチングにて形成する。次にこれら半導体領域よりも、広いバンドギャップを有する半導体或いは絶縁層を分子ビームエピタキシー（ＭＢＥ）法もしくは有機金属気相成長（ＭＯＣＶＤ）法等による選択成長法により成長させ、上記半導体領域を埋め込むことで、障壁層２を作成できる。
【００４６】
（実施例２）
図６は本発明の別の実施例に係る半導体メモリ素子の上面図である。この素子では第２の半導体領域（第２の導伝領域）４が、複数に分割されており、３次元方向に量子化された半導体領域９とその両わきに２次元方向に量子化された半導体領域１０が形成されている。
【００４７】
この構造をとることにより、電圧無印加時の第１の半導体領域（第１の導伝領域）３に閉じ込められた電子の閉じ込め効果をさらに安定化させることができる。
【００４８】
本実施例では、２次元方向に量子化された領域１０と３次元方向に量子化された領域９との間で、電子が通過できるエネルギーがとびとびの値をとるため両領域間でエネルギーレベルに不一致が生じ、単に３次元方向に量子化された領域のみで第２の半導体領域４を構成するよりも、電子の逆流が起こりにくくなる。
【００４９】
ここで閉じ込め方向のサイズは、電子の有効質量から決まるド・ブロイ波長（λ＝ｈ／ｍｖ：λはド・ブロイ波長、ｈはプランク定数、ｍは電子の有効質量、ｖは電子のフェルミ速度）程度よりも小さい必要がある。例えば閉じ込め領域がＧａＡｓから構成されている場合は、閉じ込め方向のサイズは５０ｎｍ以下であればよい。２次元方向に量子化された領域で、量子化されていない方向のサイズは典型的には数１００ｎｍであれば許容できるが、５０ｎｍ程度の弱い閉じ込めの起こるサイズでも構わない。また閉じ込め領域間の距離は、両者の間を電子がトンネル効果で通り抜ける必要があるため、高々ド・ブロイ波長程度で、それ以下であることが望ましい。
【００５０】
（実施例３）
図７は本発明の別の実施例に係る半導体メモリ素子の上面図である。この素子では第２の半導体領域（第２の導伝領域）４が、複数に分割されており、第１の半導体領域から離れるにしたがってそのサイズが小さくなり中央部が最小になっている。このように構成することで量子化されたエネルギーレベルが、第１の半導体領域３から離れるにしたがって高くなる。
【００５１】
この構造をとることにより、電圧無印加時の第１の半導体領域３に閉じ込められた電子の閉じ込め効果をさらに安定化させることができる。
本実施例では、第２の半導体領域を複数の量子ドットにて構成している。量子ドットのエネルギーは完全に離散化しているため、ドット間に電流を流すには全てのドットのエネルギー準位をそろえる必要がある。バイアス無印加時に全てのドットのエネルギー準位がそろうことは、極めて困難なため電子の逆流も起こりにくくなり、素子動作はより安定化する。
【００５２】
ここで第２の半導体領域４を構成する量子ドットは、３次元方向の閉じ込めを必要とするが、第２の実施例のところでも述べたように、閉じ込め方向のサイズは電子の有効質量から決まるド・ブロイ波長よりも短い必要がある。例えばＧａＡｓから閉じ込め領域が構成されている場合は、閉じ込め方向の長さは５０ｎｍ以下であることが望ましい。また量子ドット間の距離は、電子がトンネル効果で通りぬけることができるように、ド・ブロイ波長以下であることが望ましい。
【００５３】
（実施例４）
図８は本発明の別の実施例に係る半導体メモリ素子の上面図である。この素子は第２の半導体領域（第２の導伝領域）４が複数に分割され、第１の半導体領域（第１の導伝領域）３から離れるにしたがってサイズが小さくなっており、さらに第２の半導体領域４の中央部にゲート電極１１が形成されたものである。このゲート電極１１は絶縁したショットキー金属電極をつけた構成にしている。この電極を付加することにより、真ん中の半導体閉じ込め領域の量子準位の制御が可能となり、より確実な分極効果を得ることができる。
【００５４】
第２の半導体領域であるの量子ドットに課される条件は基本的に実施例３と同じである。またショットキー電極１１は第２の半導体領域の上にきていればどのように構成しても構わない。層構成は例えばＡｌＧａＡｓ／ＧａＡｓ系を考えた場合、図５と同様である。
【００５５】
（実施例５）
図９は本発明の別の実施例に係る半導体メモリ素子の上面図である。
この素子は第１の半導体閉じ込め領域１５（導伝領域）が矩形をしており、その長手方向に平行に第２の半導体閉じ込め領域１６（導伝領域）が複数に分割されて並んだ構成をしている。ここで第２の半導体閉じ込め領域１６は３次元方向に量子化された量子ドットである。また第１の半導体閉じ込め領域１５に電圧を印加する電極も第１の半導体閉じ込め領域１５の長手方向に平行に形成されている。
【００５６】
実施例１では第２の半導体閉じ込め領域１５の電流経路は１通りであったが、本実施例では複数個の第２の半導体領域が皆電流経路となる。この場合、電流経路が１個だけの場合と比べ電子の流れる経路が増えるため、メモリの切り替えに要する時間が短縮され、高速なメモリ動作が実現可能である。
【００５７】
第１の半導体閉じ込め領域１５は厚さ方向以外に特に量子化をする必要はないが、短手方向に量子化をしてもよい。その場合、閉じ込め距離はやはり電子のド・ブロイ波長以下であればよい。長手方向に関しては特に制限はないが、ド・ブロイ波長以上でよい。また第２の半導体閉じ込め領域１６である量子ドットはいづれの閉じ込め方向も電子のド・ブロイ波長以下であればよい。特にＡｌＧａＡｓ／ＧａＡｓ系の材料を用いる場合、閉じ込め方向のサイズは５０ｎｍ以下が望ましい。
【００５８】
（実施例６）
図１０は本発明の別の実施例に係る半導体メモリ素子の上面図である。この素子は基本構造が実施例５と同じ素子である。但し、第２の半導体閉じ込め領域１６（導伝領域）上に絶縁されたショットキー電極１８が形成されている。このように第２の半導体閉じ込め領域１６に制御電極を設けることにより、素子の制御性を向上させることが出来る。
【００５９】
（実施例７）
図１１は本発明の別の実施例に係る半導体メモリ素子の断面図である。この素子は第１の導伝領域２０としてｎ型の多結晶シリコン、第２の導伝領域２１としてＳｉの量子ドット、また第１の導伝領域２０の電位を制御する絶縁ゲート電極の一方を第３の導伝領域２２で置き換えた構造をしている。即ち２つの第１の導伝領域２０で第２の導伝領域２１を挟み込み、さらにその下に第３の導伝領域２２としてｐ型Ｓｉを配した縦型素子になっている。
【００６０】
第１の導伝領域２０の上部には絶縁領域２６を介してゲート電極２３が付けられ、一方反対側の第３の導伝領域２２にはその左右にｎ型シリコンよりなるソース・ドレイン電極２４、２５が形成されている。第１の電極２３と第１の導伝領域２０間の絶縁領域２６、第１の導伝領域２０と第２の導伝領域２１間のトンネル障壁領域２７、第１の導伝領域２０と第３の導伝領域２２間の絶縁領域２６はそれぞれシリコン酸化膜で構成されている。ただし、トンネル障壁２７として用いられるシリコン酸化膜の厚さは電子のド・ブロイ波長程度であればよく、また絶縁領域２６として用いられるシリコン酸化膜の厚さはド・ブロイ波長以上が必要で且つ前者よりも厚い必要がある。
【００６１】
基本的にこの素子は浮遊ゲートタイプのシリコンＭＯＳＦＥＴであり、通常のＭＯＳＦＥＴ試作のプロセスを浮遊ゲート部作成のところだけ若干変更するのみで作成できる。
【００６２】
ここでこの素子の第２の導伝領域２１を多結晶シリコンに挟まれたシリコン量子ドットをもちいて形成できる。シリコン量子ドットのサイズはシリコンの有効質量からきまるド・ブロイ波長程度以下であることが望ましく、この場合１０ｎｍ以下である。このシリコン量子ドットは例えば高周波プラズマを用いて形成したシリコン微粒子をシリコン酸化膜上に堆積することにより形成できる。
【００６３】
第１の導伝領域２０と第２の導伝領域２１間の間隔は電子がトンネル可能な距離である必要があることから、ド・ブロイ波長以下であることが望ましく、この場合５ｎｍ程度以下が好ましい。
【００６４】
この素子の動作原理は基本的に実施例１と同じであるが、メモリの読み出しがこの場合電流値の大小によって行われるのが特徴になっている。即ち、ソース・ドレイン間に電圧をかけたとき、第１の導伝領域２０のうち電子が主に蓄積しているのがゲート電極２３側の多結晶シリコンなのか、第３の導伝領域２２（チャネル）側の多結晶シリコンなのかによって、ドレイン電流の値が大きく異なるため、メモリの読み出しを容易に行うことが可能である。
【００６５】
（実施例８）
図１２は本発明の別の実施例にかかる半導体メモリーの平面図と断面図である。
【００６６】
ＧａＡｓ層にＳｉをプレーナドーピングした半導体基板上に、図に示すように２つの第１の導伝領域３とその間に第２の導伝領域４を形成する。第２の導伝領域４は第１の導伝領域３に比較して十分にチャネル幅が狭窄されている。２つの第１の導伝領域３、第２の導伝領域４にはそれぞれ制御電極７、１１が設けられている。これらの制御電極７、１１は絶縁層を介して接続されているかまたはショットキー接続されている。
【００６７】
第２の導伝領域４は第１の導伝領域よりも幅が十分狭いので、そのエネルギーレベルは第１の導伝領域３よりも十分高い。そこで第１の導伝領域３間に電位差を印加すると一方から他方へ第２の導伝領域４を介してキャリアーが移動することになる。
【００６８】
このとき幅の狭められた第２の導伝領域４の内部では、プレーナドープされた領域が電子の導伝部分となる。このとき第２の導伝領域４の内部はドナーであるＳｉがランダムに分散しているので、ランダムなポテンシャル障壁が構成され、実質的に多重トンネル障壁が構成されている。
【００６９】
図１３にこのときのバンド構造を示す。ランダムな多重トンネル障壁は電子が通過できるエネルギー準位が不規則なため、第１の導伝領域の一方に溜まった電子が他方へ流れようとするのを妨ぐ働きを有する。従って電圧無印加状態でより安定な状態になるため、熱的揺らぎや放射線による誤動作を生じにくくできる。
【００７０】
また一方第２の導伝領域４に設けられた絶縁ゲート電極１１により、第１の導伝領域３間に電位差を与えた時ランダムなエネルギー障壁を引き下げて電子を通り安くすることができる。
【００７１】
本実施例ではＧａＡｓ層のＳｉのプレーナドーピングを用いたが、ｎ型のプレーナドーピングの代わりにｐ型のプレーナドーピングを用いても良い。さらに膜厚方向の閉じ込め効果を上げるために、ｎｐｎ型やｐｎｐ型のプレーナドーピングも有効である。またＡｌＧａＡｓ／ＧａＡｓ等のヘテロ接合による閉じ込めを用いても良い。
【００７２】
ここで第２の導伝領域４の幅は、光露光法で形成可能な最小寸法である２０〜３０ｎｍ以下であることが望ましい。また第１の導伝領域３の幅は、第２の導伝領域４よりも広ければよいが、典型的にはその１．５倍以上あればよい。
【００７３】
実施例７を除いて基本的に実施例１と同様の技術を用いて作成できる。第１の半導体領域に形成される電極を形成する際に同時に、リフトオフ法により第２の半導体領域のほぼ真ん中にショットキー電極を形成すれば良い。
【００７４】
以上の実施例では主にＧａＡｓ／ＡｌＧａＡｓ系の材料のみ記したが、電子や正孔の閉じ込めができるあらゆるヘテロ接合の組み合わせ、例えば化合物以外にもＳｉ系でＳｉ／ＳｉＧｅ系、Ｇｅ／ＳｉＧｅ系あるいはＳｉ／ＳｉＯ２等の組み合わせでも可能である。
【００７５】
また第１の半導体領域をシリコン、第２の半導体領域をポリシリコンというように、半導体とその多結晶体で構成することも可能である。さらに第１の半導体領域をシリコン、第２の半導体領域をポーラスシリコンで構成することも可能である。
【００７６】
（実施例９）
図１４は本発明の別の実施例にかかる半導体メモリーの断面図である。本実施例では第１の導伝領域３０としてｎ型多結晶シリコン、第２の導伝領域３１としてシリコンの量子ドット、第３の導伝領域３２としてｐ型のシリコンを用い、第１・第２の導伝領域３０、３１間のトンネル障壁領域３６並びに第２・第３の導伝領域３１、３２間の絶縁領域３７としてシリコン酸化膜を用いている。前者のシリコン酸化膜の厚さは電子のド・ブロイ波長程度が好ましく、後者の厚さはド・ブロイ波長よりも大きい必要があり、更に前者の膜厚よりも厚い必要がある。
【００７７】
また第１の電極３３（ゲート電極）は高ドープのｎ型多結晶シリコンを、第２・第３の電極３４、３５（それぞれソース電極・ドレイン電極）は高濃度ｎ型シリコン層を用いた。第１の電極３３と第１の導伝領域３０間も絶縁領域３７でありシリコン酸化膜が用いられる。この厚さも電子のド・ブロイ波長より大きい必要があり、第１の導伝領域３０と第２の導伝領域３１間のトンネル酸化膜よりも厚い必要がある。
【００７８】
またこの実施例は、通常の浮遊ゲート型ＭＯＳＦＥＴ型素子の作製行程を若干変更することにより容易に作成可能ある。シリコン量子ドット層の形成方法は実施例７記載の方法で形成可能である。
【００７９】
図１５は本発明の実施例９にかかる電子デバイスの動作原理を説明するためのバンド図を表す。通常動作時には第１の導伝領域３０も第２の導伝領域３１も中性であるが、ソース・ドレインをショートして接地し、第１の電極３３に数ボルトの負の電圧を印加すると、第１の導伝領域３０から第２の導伝領域３１の量子ドットに電子がトンネル効果で注入される。
【００８０】
このとき量子ドットは数ｎｍと十分に小さいため、いわゆるクーロンブロッケイド効果により数ボルトの電圧では電子は１個しか入ることが許されない。こうして第１の導伝領域はプラスに帯電し、第２の導伝領域はマイナスに帯電し、両領域間に電位差が発生する。
【００８１】
従って、ソース・ドレイン間に電圧を印加した場合、第１並びに第２の導伝領域３０、３１が中性の場合に比べ、両領域が帯電している場合第３の導伝領域３２を電流が流れにくくなる。すなわち、トランジスタの閾値電圧がシフトするため、このデバイスはメモリとして使用することが可能となる。
【００８２】
本実施例では第１の導伝領域３０として多結晶シリコン層を用いたがこれを第２の導伝領域３１と同様にシリコン微粒子を用いた量子ドットで構成してもよい。また第１・第２のいずれの導伝領域３０、３１を多結晶シリコンで構成してもかまわない。
また、前記第１・第２の導伝領域のどちらか一方が不純物をドープした半導体もしくは多結晶体で、他方が不純物をドープしていない半導体もしくは多結晶体から構成されていてもかまわない。
また、前記第１・第２の導伝領域が、いずれもあるいは一方が不純物をドープした微粒子あるいは量子ドットの集合体から構成されていてもかまわない。
【００８３】
また本実施例並びに実施例７では読みとり部としてのトランジスタ構造をＭＯＳ型素子を用いて構成したが、ＩｎＡｌＧａＡｓＰ等の化合物半導体を適当な混晶比で用いてもよいし、また薄膜トランジスタ（ＴＦＴ）を基本構成としてもよい。
【００８４】
またメモリの読み出し感度を向上させるために、第３の導伝領域３２として量子細線を用いた量子細線トランジスタ（電流が流れるチャネル部分に量子細線を用いる）をベースとしてもよいし、第３の導伝領域３２に多重トンネル接合等を用いることも可能である。
【００８５】
【発明の効果】
このように本発明は、大きさの異なる半導体閉じ込め領域層を並べ、この間にゲートを設けることにより電子を偏在させることを基本動作としているので、電流を流さない、超低消費電力なデバイスを提供できる。
【図面の簡単な説明】
【図１】本発明の実施例にかかる電子デバイスの動作原理を説明するためのバンド図
【図２】本発明の実施例にかかる電子デバイスの動作原理を説明するためのバンド図
【図３】本発明の実施例にかかる電子デバイスの動作原理を説明するためのバンド図
【図４】本発明の実施例１にかかる半導体メモリ素子の表面図
【図５】本発明の実施例１にかかる半導体メモリ素子の断面図
【図６】本発明の実施例２にかかる半導体メモリ素子の表面図
【図７】本発明の実施例３にかかる半導体メモリ素子の表面図
【図８】本発明の実施例４にかかる半導体メモリ素子の表面図
【図９】本発明の実施例５にかかる半導体メモリ素子の表面図
【図１０】本発明の実施例６にかかる半導体メモリ素子の表面図
【図１１】本発明の実施例７にかかる半導体メモリ素子の表面図
【図１２】本発明の実施例８にかかる半導体メモリ素子の表面図及びこれの断面図
【図１３】本発明の実施例８にかかる半導体メモリ素子のバンド図
【図１４】本発明の実施例９にかかる半導体メモリ素子の断面図
【図１５】本発明の実施例９にかかる電子デバイスの動作原理を説明するためのバンド図
【符号の説明】
１…ＧａＡｓ基板
２…Ａｌ0.3 Ｇａ0.7 Ａｓ障壁層
３…第１の半導体領域
４…第２の半導体領域
５…Ａｌ0.3 Ｇａ0.7 Ａｓ変調ドープ層
６…プレーナドープ層
７…電極
８…トンネル障壁
９…量子細線（３次元方向に量子化された領域）
１０…量子細線（２次元方向に量子化された領域）
１１…ゲート電極

Claims (12)

  1. キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
    キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
    前記第１の導伝領域に対して電圧を印加するための電極とを具備し、
    前記電極により前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
    前記第１の導伝領域間にかけた電圧を解除したとき、キャリアを一方の第１の導伝領域に閉じ込め、
    前記第２の導伝領域は、複数の導伝領域に分割され、前記第1の導伝領域から離れるにしたがってキャリアのエネルギー準位が高くなることを特徴とする電子デバイス。
  2. キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
    キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
    前記第１の導伝領域に対して電圧を印加するための電極と、
    前記第２の導伝領域に対して電圧を印加するための電極とを具備し、
    前記第２の導伝領域に電圧を印加してこの第２の導伝領域のキャリアのエネルギー準位を低くし、同時に前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
    前記第１の導伝領域間および第２の導伝領域にかけた電圧を解除したときはキャリアを一方の第１の導伝領域に閉じ込め、
    前記第２の導伝領域は、複数の導伝領域に分割され、前記第1の導伝領域から離れるにしたがってキャリアのエネルギー準位が高くなることを特徴とする電子デバイス。
  3. 半導体からなり、キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
    半導体からなり、キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
    前記第１の導伝領域に対して電圧を印加するための電極と、
    キャリアを生じさせる不純物をドープした領域が前記第１、第２の導伝領域から離れたところに存在する変調ドーピング層とを具備し、
    前記電極により前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
    前記第１の導伝領域間にかけた電圧を解除したとき、キャリアを一方の第１の導伝領域に閉じ込めることを特徴とする電子デバイス。
  4. 半導体からなり、キャリアを閉じ込めることのできる少なくとも２つの第１の導伝領域と、
    半導体からなり、キャリアのエネルギー準位が前記第１の導伝領域よりも高く、かつキャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
    前記第１の導伝領域に対して電圧を印加するための電極と、
    前記第２の導伝領域に対して電圧を印加するための電極と、
    キャリアを生じさせる不純物をドープした領域が前記第１及び第２の導伝領域から離れたところに存在する変調ドーピング層とを具備し、
    前記第２の導伝領域に電圧を印加してこの第２の導伝領域のキャリアのエネルギー準位を低くし、同時に前記第１の導伝領域間に電圧を印加することによって、キャリアが前記第１の導伝領域の一方から他方に、トンネル効果により前記第２の導伝領域を経由して移動し、
    前記第１の導伝領域間および第２の導伝領域にかけた電圧を解除したときはキャリアを一方の第１の導伝領域に閉じ込めることを特徴とする電子デバイス。
  5. キャリアを閉じ込めることのできる第１の導伝領域と、
    キャリアを閉じ込めることができ、キャリアのエネルギー準位が３次元方向に量子化されている第２の導伝領域と、
    キャリアが自由に移動できる第３の導伝領域と、
    前記第１の導伝領域に対して電圧を印加するための少なくとも１つの第１の電極と、
    前記第３の導伝領域に電流を流すために必要な入力・出力のための第２・第３の電極とを具備し、
    第１の電極と第１の導伝領域、第１の導伝領域と第２の導伝領域、第２の導伝領域と第３の導伝領域は絶縁層またはエネルギー障壁層を挟んで構成され、
    第１の電極と第２または第３の電極、あるいは第１の電極と第２及び第３の電極間に電圧を印加することによって、前記第１の導伝領域と第２の導伝領域の間で、トンネル効果によりキャリアの移動が可能で、第１の電極と第１の導伝領域との間並びに第２の導伝領域と第３の導伝領域との間でキャリアの移動が起こらず、印加した前記電圧を解除したときはキャリアを第１或いは第２の導伝領域の一方に閉じ込めることを特徴とする電子デバイス。
  6. 前記第３の導伝領域において、前記第２・第３の電極間に電位差を与えて電流を流したとき、前記第１の導伝領域にキャリアが閉じ込められている場合と、前記第２の導伝領域にキャリアが閉じ込められている場合で、第３の導伝領域を流れる電流の値が変化することを特徴とする請求項５記載の電子デバイス。
  7. 前記第１の電極をゲート電極、前記第２の電極をソース電極、前記第３の電極をドレイン電極としたとき、ゲート電極に電圧を印加すると共に、ソース・ドレイン電極間に、前記第１の導伝領域と前記第２の導伝領域間でキャリアの移動が生じない程度の電圧を印加することによって、ソース・ドレイン間を流れる電流を変調することを特徴とする請求項６記載の電子デバイス。
  8. 前記第１・第２の導伝領域の両方が不純物をドープした半導体もしくは多結晶体から構成されていることを特徴とする請求項７記載の電子デバイス。
  9. 前記第１・第２の導伝領域のどちらか一方が不純物をドープした半導体もしくは多結晶体で、他方が不純物をドープしていない半導体もしくは多結晶体から構成されていることを特徴とする請求項７記載の電子デバイス。
  10. 前記第１の導伝領域が、不純物をドープした半導体もしくは多結晶体で、前記第２の導伝領域が半導体あるいは量子ドットの集合体から構成されていることを特徴とする請求項７記載の電子デバイス。
  11. 前記第１・第２の導伝領域が、いずれもあるいは一方が不純物をドープした微粒子あるいは量子ドットの集合体から構成されていることを特徴とする請求項７記載の電子デバイス。
  12. 前記電子デバイスはメモリーであることを特徴とする請求項１、２、３、４、５、６、７、８、９、１０または１１記載の電子デバイス。
JP06958896A 1995-09-21 1996-03-26 電子デバイス Expired - Fee Related JP3745015B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP06958896A JP3745015B2 (ja) 1995-09-21 1996-03-26 電子デバイス
US08/718,186 US5670790A (en) 1995-09-21 1996-09-19 Electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-242246 1995-09-21
JP24224695 1995-09-21
JP06958896A JP3745015B2 (ja) 1995-09-21 1996-03-26 電子デバイス

Publications (2)

Publication Number Publication Date
JPH09148462A JPH09148462A (ja) 1997-06-06
JP3745015B2 true JP3745015B2 (ja) 2006-02-15

Family

ID=26410763

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06958896A Expired - Fee Related JP3745015B2 (ja) 1995-09-21 1996-03-26 電子デバイス

Country Status (2)

Country Link
US (1) US5670790A (ja)
JP (1) JP3745015B2 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5714766A (en) * 1995-09-29 1998-02-03 International Business Machines Corporation Nano-structure memory device
US6453816B2 (en) 1996-07-20 2002-09-24 Dynamit Nobel Gmbh Explosivstoff-Und Systemtechnik Temperature fuse with lower detonation point
JP3320641B2 (ja) * 1996-09-13 2002-09-03 株式会社東芝 メモリセル
EP0833393B1 (en) * 1996-09-30 2011-12-14 STMicroelectronics Srl Floating gate non-volatile memory cell with low erasing voltage and manufacturing method
US5801401A (en) * 1997-01-29 1998-09-01 Micron Technology, Inc. Flash memory with microcrystalline silicon carbide film floating gate
US5740104A (en) * 1997-01-29 1998-04-14 Micron Technology, Inc. Multi-state flash memory cell and method for programming single electron differences
US5852306A (en) 1997-01-29 1998-12-22 Micron Technology, Inc. Flash memory with nanocrystalline silicon film floating gate
JP2962272B2 (ja) * 1997-04-18 1999-10-12 日本電気株式会社 半導体装置の製造方法
US6060743A (en) * 1997-05-21 2000-05-09 Kabushiki Kaisha Toshiba Semiconductor memory device having multilayer group IV nanocrystal quantum dot floating gate and method of manufacturing the same
US6069380A (en) * 1997-07-25 2000-05-30 Regents Of The University Of Minnesota Single-electron floating-gate MOS memory
US7154153B1 (en) 1997-07-29 2006-12-26 Micron Technology, Inc. Memory device
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US5886368A (en) 1997-07-29 1999-03-23 Micron Technology, Inc. Transistor with silicon oxycarbide gate and methods of fabrication and use
US6031263A (en) * 1997-07-29 2000-02-29 Micron Technology, Inc. DEAPROM and transistor with gallium nitride or gallium aluminum nitride gate
US7196929B1 (en) 1997-07-29 2007-03-27 Micron Technology Inc Method for operating a memory device having an amorphous silicon carbide gate insulator
US6746893B1 (en) 1997-07-29 2004-06-08 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6794255B1 (en) 1997-07-29 2004-09-21 Micron Technology, Inc. Carburized silicon gate insulators for integrated circuits
US6936849B1 (en) 1997-07-29 2005-08-30 Micron Technology, Inc. Silicon carbide gate transistor
US6965123B1 (en) 1997-07-29 2005-11-15 Micron Technology, Inc. Transistor with variable electron affinity gate and methods of fabrication and use
US6232643B1 (en) 1997-11-13 2001-05-15 Micron Technology, Inc. Memory using insulator traps
US6236060B1 (en) * 1997-11-19 2001-05-22 International Business Machines Corporation Light emitting structures in back-end of line silicon technology
KR100268936B1 (ko) * 1997-12-16 2000-10-16 김영환 반도체 소자의 양자점 형성 방법
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6548825B1 (en) 1999-06-04 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device including barrier layer having dispersed particles
AU2003215840A1 (en) * 2002-03-28 2003-10-13 Koninklijke Philips Electronics N.V. Nanowire and electronic device
US6804136B2 (en) * 2002-06-21 2004-10-12 Micron Technology, Inc. Write once read only memory employing charge trapping in insulators
US6888739B2 (en) 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US7193893B2 (en) 2002-06-21 2007-03-20 Micron Technology, Inc. Write once read only memory employing floating gates
US6996009B2 (en) * 2002-06-21 2006-02-07 Micron Technology, Inc. NOR flash memory cell with high storage density
US7221017B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide-conductor nanolaminates
US7847344B2 (en) 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
US7221586B2 (en) 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US6830953B1 (en) * 2002-09-17 2004-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Suppression of MOSFET gate leakage current
JP4514087B2 (ja) * 2002-09-25 2010-07-28 シャープ株式会社 メモリ膜構造、メモリ素子及びその製造方法、並びに、半導体集積回路及びそれを用いた携帯電子機器
JP2005019932A (ja) * 2003-02-20 2005-01-20 Sony Corp ヘテロ接合およびその製造方法ならびに量子カオス装置およびその製造方法ならびに半導体装置およびその製造方法ならびに量子カオスの制御方法
JP4563652B2 (ja) * 2003-03-13 2010-10-13 シャープ株式会社 メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器
JP4792695B2 (ja) * 2003-11-28 2011-10-12 株式会社豊田中央研究所 量子素子とその製造方法
US7005700B2 (en) * 2004-01-06 2006-02-28 Jong Ho Lee Double-gate flash memory device
US8330202B2 (en) * 2005-02-23 2012-12-11 Micron Technology, Inc. Germanium-silicon-carbide floating gates in memories
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
JP4981307B2 (ja) * 2005-11-18 2012-07-18 シャープ株式会社 電子装置、電子回路及び電子機器
US7709402B2 (en) 2006-02-16 2010-05-04 Micron Technology, Inc. Conductive layers for hafnium silicon oxynitride films
JP5670848B2 (ja) * 2011-09-15 2015-02-18 株式会社東芝 二重フローティングゲート構造を有するトランジスタを備えた不揮発性メモリ
US9842921B2 (en) * 2013-03-14 2017-12-12 Wisconsin Alumni Research Foundation Direct tunnel barrier control gates in a two-dimensional electronic system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06277905A (ja) * 1993-03-30 1994-10-04 Furukawa Electric Co Ltd:The 円盤の周端面加工用総形バイト
JPH06277761A (ja) * 1993-03-30 1994-10-04 Hirano Kogyo Kk 曲面成形機

Also Published As

Publication number Publication date
US5670790A (en) 1997-09-23
JPH09148462A (ja) 1997-06-06

Similar Documents

Publication Publication Date Title
JP3745015B2 (ja) 電子デバイス
US5701016A (en) Semiconductor device and method for its manufacture
US4581621A (en) Quantum device output switch
US5923046A (en) Quantum dot memory cell
US4575924A (en) Process for fabricating quantum-well devices utilizing etch and refill techniques
US5889288A (en) Semiconductor quantum dot device
US5432362A (en) Resonant tunnel effect quantum well transistor
US4912531A (en) Three-terminal quantum device
US6498354B1 (en) Single charge carrier transistor, method of holding a charge carrier within a quantum dot, and method of detection
US10090292B2 (en) Radial nanowire Esaki diode devices and methods
JPS6327065A (ja) ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置
US5932889A (en) Semiconductor device with floating quantum box
JPH02231777A (ja) 共鳴トンネル光電素子
JPH0258773B2 (ja)
JPH0732250B2 (ja) 半導体デバイス
US5032877A (en) Quantum-coupled ROM
JP2000040753A (ja) メモリ素子
US5701017A (en) Semiconductor device and method for its manufacture
US4799091A (en) Quantum device output switch
US7221005B2 (en) Negative resistance field-effect device
US8331142B2 (en) Memory
US5856681A (en) Semiconductor device
US4969018A (en) Quantum-well logic using self-generated potentials
EP0545255B1 (en) Quantum semiconductor device employing quantum boxes for enabling compact size and high-speed operation
JPH0927561A (ja) 化合物半導体メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040608

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050414

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050606

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050816

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051027

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051116

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091202

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101202

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111202

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121202

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees