JP4563652B2 - メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 - Google Patents
メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 Download PDFInfo
- Publication number
- JP4563652B2 JP4563652B2 JP2003067659A JP2003067659A JP4563652B2 JP 4563652 B2 JP4563652 B2 JP 4563652B2 JP 2003067659 A JP2003067659 A JP 2003067659A JP 2003067659 A JP2003067659 A JP 2003067659A JP 4563652 B2 JP4563652 B2 JP 4563652B2
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- insulator
- oxide film
- conductive
- memory function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 134
- 239000002245 particle Substances 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 230000015654 memory Effects 0.000 title claims description 40
- 239000010419 fine particle Substances 0.000 claims description 368
- 239000012212 insulator Substances 0.000 claims description 192
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 110
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 109
- 239000000758 substrate Substances 0.000 claims description 90
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 68
- 229910052710 silicon Inorganic materials 0.000 claims description 68
- 239000010703 silicon Substances 0.000 claims description 68
- 230000006386 memory function Effects 0.000 claims description 67
- 238000002513 implantation Methods 0.000 claims description 66
- 238000010438 heat treatment Methods 0.000 claims description 53
- 230000008569 process Effects 0.000 claims description 46
- 239000000126 substance Substances 0.000 claims description 45
- 238000005468 ion implantation Methods 0.000 claims description 44
- 238000005530 etching Methods 0.000 claims description 39
- 239000000463 material Substances 0.000 claims description 38
- 239000004020 conductor Substances 0.000 claims description 36
- 229910052782 aluminium Inorganic materials 0.000 claims description 26
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 26
- 239000012298 atmosphere Substances 0.000 claims description 23
- 230000015572 biosynthetic process Effects 0.000 claims description 19
- 230000001590 oxidative effect Effects 0.000 claims description 14
- 230000007423 decrease Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 238000005121 nitriding Methods 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 230000001154 acute effect Effects 0.000 claims description 7
- 230000005669 field effect Effects 0.000 claims description 4
- 230000006870 function Effects 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- 239000010408 film Substances 0.000 description 175
- 229910052709 silver Inorganic materials 0.000 description 103
- 239000004332 silver Substances 0.000 description 103
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 92
- 230000003647 oxidation Effects 0.000 description 43
- 238000007254 oxidation reaction Methods 0.000 description 43
- NDVLTYZPCACLMA-UHFFFAOYSA-N silver oxide Chemical compound [O-2].[Ag+].[Ag+] NDVLTYZPCACLMA-UHFFFAOYSA-N 0.000 description 28
- 238000009826 distribution Methods 0.000 description 20
- 238000009413 insulation Methods 0.000 description 20
- 150000002500 ions Chemical class 0.000 description 19
- 229910001923 silver oxide Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 13
- -1 silver ions Chemical class 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 12
- 238000002347 injection Methods 0.000 description 11
- 239000007924 injection Substances 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 8
- 230000007547 defect Effects 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- FOIXSVOLVBLSDH-UHFFFAOYSA-N Silver ion Chemical compound [Ag+] FOIXSVOLVBLSDH-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000013081 microcrystal Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 239000010955 niobium Substances 0.000 description 2
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- PMTRSEDNJGMXLN-UHFFFAOYSA-N titanium zirconium Chemical compound [Ti].[Zr] PMTRSEDNJGMXLN-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリ機能体およびこのメモリ機能体に用いられる例えばナノメートルサイズの微粒子の形成方法、並びに、メモリ素子、半導体装置および電子機器に関する。
【０００２】
【従来の技術】
近年、ナノメートルサイズの微粒子を用いた超微小な電子装置として、例えば、単電子トランジスタや、ナノドットおよびナノクリスタルとよばれる微粒子をゲート絶縁膜に含むメモリ等が提案されている。
【０００３】
このような電子装置の微粒子を形成する方法としては、例えばＳｉ（シリコン）微粒子では、シリコン熱酸化膜上にＬＰＣＶＤ（低圧化学的気相堆積）装置によってアモルフアスシリコンを堆積した後、アニール処理をしてＳｉ微結晶を形成し、このＳｉ微結晶を形成した上記シリコン熱酸化膜上に、さらに、ＣＶＤ（化学的気相堆積）法によってシリコン酸化膜を堆積する方法が提案されている（例えば、特許文献1参照）。
【０００４】
また、他の微粒子を形成する方法としては、ＣＶＤや蒸着、ＭＢＥなどを用いて基板上に薄膜を形成した後、この薄膜をフォトリソグラフィーおよびエッチングなどの微細加工技術を用いて微細化する方法が提案されている。このような方法では、上記微粒子を形成した後、その上に絶縁体層を積層している。
【０００５】
また、他の微粒子を形成する方法としては、イオン注入によって絶縁膜中に金属イオンを注入し、この注入したイオンを熱処理によって凝集して、金属微粒子を形成する方法が提案されている。
【０００６】
【特許文献１】
特開２０００−２２００５号公報（段落００１５，第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記シリコン熱酸化膜上にアニール処理でＳｉ微結晶を形成する方法は、上記シリコン熱酸化膜を堆積する工程を繰り返すので、製造に手間がかかるという問題がある。また、上記Ｓｉ微粒子は、1つの工程で一つの平面上にしか作成できないので、上記Ｓｉ微粒子の面密度をあげるには、上記シリコン熱酸化膜を堆積する工程からアニール処理を施す工程までを、何度も繰り返す必要があって、製造の手間が増大するという問題がある。
【０００８】
また、上記エッチング等の微細加工技術を用いる方法では、上記微粒子の大きさと微粒子間の距離とを同時にナノメートルオーダーまで縮小することは極めて困難であるという問題がある。
【０００９】
一方、上記イオン注入法によって絶縁体中に導電性微粒子を形成する方法では、ナノメートルサイズの微粒子を、比較的簡単に絶縁体中に孤立した状態で形成することが可能である。しかしながら、上記イオン注入法によって微粒子を形成した場合、上記微粒子と上記絶縁体との界面に、界面準位が多数形成される。したがって、上記微粒子が形成された絶縁体を用いてメモリ機能体を形成すると、上記微粒子が保持する電荷のリークが生じ易く、また、上記微粒子の電荷の保持特性のばらつきが生じる。したがって、良好な特性のメモリ機能体を安定して得難いという問題がある。
【００１０】
そこで、本発明の目的は、良好な特性が安定して得られるメモリ機能体と、良好な特性の微粒子が、比較的少ない手間で安定して得られる微粒子の形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の側面に係るメモリ機能体は、第１の導電体と第２の導電体との間に形成された第1の絶縁体と、上記第１の絶縁体中に形成され、第１の導電体と第２の導電体との間に形成された第1の絶縁体と、上記第１の絶縁体中に形成され、それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子とを備え、上記第２の絶縁体は、電荷の通り抜けに対する障壁として働く材料からなり、上記導電性微粒子は、電荷を保持する機能を有する材料からなるメモリ機能体において、
上記複数の微粒子は、上記第１の絶縁体の深さ方向に上記第２の導電体側から上記第１の導電体側に向かって粒径が小さくなるように分布し、
上記第２の導電体側の上記第１の絶縁体の表面付近に存する微粒子の粒径は、これらの微粒子よりも上記第１の導電体側に存する微粒子の粒径よりも大きく、かつ、上記第２の導電体側の上記第１の絶縁体の表面付近に存する微粒子の第２の絶縁体の膜厚は、これらの微粒子よりも上記第１の導電体側に存する微粒子の第２の絶縁体の膜厚よりも大きいことを特徴としている。
【００１２】
上記構成のメモリ機能体では、上記導電性微粒子は、上記第２の絶縁体に覆われているので、上記導電性微粒子と、上記第１の絶縁体からなる媒体との間で電荷が出入りすることが抑制される。したがって、上記導電性微粒子に保持された電荷の量は、長時間に亘って変動が少なくなるので、このメモリ機能体は、メモリ機能が長時間に亘って安定する。
【００１３】
なお、本明細書において、「導電体」または「導電性物質」とは、金属や半導体を含み、また、導電性を有する限り、有機物からなるものをも含む。また、「微粒子」とは、粒径（直径）が１μｍ未満の粒子をいう。
【００１４】
１実施形態のメモリ機能体は、上記第１の絶縁体と第２の絶縁体は、互いに異なる絶縁体である。
【００１５】
上記実施形態では、上記第１の絶縁体と第２の絶縁体は互いに異なる絶縁体であるので、上記導電性微粒子内への電荷の流入あるいは流出が、効果的に抑制される。また、上記導電性微粒子は、単位体積あたりに保持できる電荷量を多くすることができ、したがって、保持する電荷量に多少の変化があったとしても、全体の電荷量に対する変化の割合が少なくなる。したがって、メモリ機能体は、安定した特性が得られる。
【００１６】
１実施形態のメモリ機能体は、上記第２の絶縁体は、上記導電性微粒子の材料が絶縁化されてなる。
【００１７】
上記実施形態では、上記第２の絶縁体は、上記導電性微粒子の材料が絶縁化されてなるので、上記第２の絶縁体と第３の材料との界面は、例えば界面準位が比較的少なくて、良好な状態になる。したがって、上記導電性微粒子は、保持する電荷のリークが従来よりも少なくなって、従来よりも長時間に亘って電荷の保持が可能なメモリ機能体が実現できる。
【００１８】
なお、本明細書において、絶縁化とは、導電性を有する物質を、導電性が実質的に無い物質に変化させることをいう。
【００１９】
１実施形態のメモリ機能体は、上記第２の絶縁体は、上記導電性微粒子の材料が酸化または窒化されてなる。
【００２０】
上記実施形態では、上記第２の絶縁体は、上記導電性微粒子の材料を酸化または窒化して得られるので、このメモリ機能体は、半導体産業で広く用いられている既存の酸化炉などを使用して製造できる。したがって、メモリ機能体のための新たな製造装置が不要になり、設備投資が少額にできて、安価なメモリ機能体が得られる。
【００２１】
１実施形態のメモリ機能体は、上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物であり、
上記第２の絶縁体は、半導体酸化物または金属酸化物であり、
上記導電性微粒子の材料は、半導体または金属である。
【００２２】
上記実施形態では、上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物であり、上記第２の絶縁体の半導体酸化物または金属酸化物は、上記導電性微粒子の材料の半導体または金属を酸化してなるものであるから、いずれも、半導体産業で用いられている既存の装置を用いて作製可能である。したがって、信頼性の高いメモリ機能体が安価に形成できる。
【００２３】
１実施形態のメモリ機能体は、上記第２の絶縁体は、酸化アルミニウムであり、
上記導電性微粒子の材料は、アルミニウムである。
【００２４】
上記実施形態では、上記アルミニウムからなる導電性微粒子は、緻密で強固な絶縁体である上記酸化アルミニウムによって覆われている。したがって、上記導電性微粒子は、保持する電荷のリークが効果的に防止され、また、上記電荷の保持状態が安定して保たれるので、良好な信頼性を有するメモリ機能体が得られる。
【００２５】
１実施形態のメモリ機能体は、上記第１の導電体は、シリコン基板であり、
上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物である。
【００２６】
上記実施形態では、上記第１の導電体はシリコン基板であり、上記第１の絶縁体はシリコン酸化物またはシリコン窒化物であるので、既存の半導体製造装置によって容易かつ安価にメモリ機能体が製造できる。また、他の素子と容易に混載できて、高い汎用性および実用性が得られる。
【００２７】
本発明の第２の側面に係る微粒子形成方法は、第１の絶縁体中に、導電性微粒子を形成するための物質を、イオン注入法によって、予め設定した注入深さに注入する工程と、熱処理を行うことにより、上記第１の絶縁体中に注入された上記物質から導電性微粒子を形成する工程とを備えた微粒子形成方法において、
上記第１の絶縁体を、エッチングにより、表面から上記注入深さと同程度またはそれ以上まで除去するエッチング工程と、
上記エッチング工程よりも後に、酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴としている。
【００２８】
上記構成では、上記イオン注入法によって、上記第１の絶縁体中に一度に多量の上記物質が注入される。この物質が注入された上記絶縁体に、多数の導電性微粒子が形成される。そして、上記導電性微粒子の表面部分が絶縁化される。したがって、上記第１の絶縁体中に、少ない工程数で多数の導電性微粒子が形成できる。また、上記導電性微粒子の表面部分が絶縁化されるので、この導電性微粒子の表面が、例えば界面準位の形成等が少ない良好な状態になる。したがって、本実施形態の方法で形成された上記導電性微粒子は、例えば電荷を保持する場合、リークが少なく、長時間に亘って安定して上記電荷を保持することができる。
【００２９】
また、上記第１の絶縁体について、上記物質の注入密度が比較的低い上記表面から所定の深さまでの部分が、エッチングによって除去される。したがって、上記第１の絶縁体が薄膜化されると共に、この第１の絶縁体全体における導電性微粒子の密度を増大することができる。
また、上記導電性微粒子の表面部分が、既存の半導体製造装置を用いて酸化または窒化されて、絶縁化される。したがって、上記微粒子は安価に絶縁化できる。
【００３０】
１実施形態の微粒子形成方法は、上記第１の絶縁体に、この第１の絶縁体の表面に対して鋭角をなす方向から、上記導電性微粒子を形成するための物質を注入する。
【００３１】
上記実施形態では、上記第１の絶縁体の表面に対して鋭角をなす方向から上記物質が注入されるので、この第１の絶縁体の浅い位置に導電性微粒子が形成される。また、上記第１の絶縁体の深さの比較的小さい範囲に亘って、上記導電性微粒子が形成される。したがって、上記第１の絶縁体は、薄膜化が可能となる。
【００３２】
１実施形態の微粒子形成方法は、上記第１の絶縁体中に注入すべき上記導電性微粒子を形成するための物質を、負イオン化する工程を備える。
【００３３】
上記実施形態では、上記導電性微粒子を形成するための物質が負イオン化されているので、微粒子を形成するための物質が正イオン化されて注入される場合のように、注入を受ける絶縁体およびこの絶縁体に接する導電体等が高圧に帯電することが防止される。したがって、上記負イオン化された物質の注入深さのばらつきや、上記物質が注入される絶縁体等における欠陥の生成が、効果的に防止される。
【００３４】
本発明の第３の側面に係る微粒子形成方法は、半導体基板中に、導電性微粒子を形成するための物質を、予め設定した注入深さにイオン注入法によって注入する工程と、
酸化雰囲気中で熱処理を行うことにより、上記半導体基板の表面から上記注入深さと同程度またはそれ以上の深さまでの領域を酸化して酸化領域を形成するとともに、上記注入された上記物質から導電性微粒子を形成する工程と、
エッチングにより上記酸化領域を除去するエッチング工程と、
酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記酸化領域が除去された上記半導体基板の表面部分を絶縁化して第１の絶縁体を形成すると共に、この第１の絶縁体中の導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴とする。
この微粒子形成方法によっても、本発明の上記第２の側面に係る微粒子形成方法と同様の作用効果が得られる。
【００３５】
本発明に係るさらに別の微粒子形成方法は、パッド酸化膜が表面上に形成された半導体基板に、導電性微粒子を形成するための物質を、イオン注入法によって、上記半導体基板とパッド酸化膜との界面付近を注入深さとして設定して注入する工程と、
エッチングにより上記パッド酸化膜を除去するエッチング工程と、
上記エッチング工程の前または後に熱処理を行うことにより、上記注入された上記物質から導電性微粒子を形成する工程と、
酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記パッド酸化膜除去後の半導体基板の表面部分を絶縁化して第１の絶縁体を形成すると共に、この第１の絶縁体中の導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴としている。
この微粒子形成方法によっても、本発明の上記第２の側面に係る微粒子形成方法と同様の作用効果が得られる。
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
本発明のメモリ素子は、上記メモリ機能体を用いて形成された電界効果型トランジスタを備える。
【００４４】
上記構成によれば、高い量産性を有し、リーク耐性に優れ、さらに、微細化が可能な不揮発性のメモリ素子が得られる。
【００４５】
本発明の半導体装置は、上記メモリ素子が集積されたメモリ回路を備える。
【００４６】
上記構成によれば、上記メモリ素子は微細化が容易であるので、メモリ回路の占有面積を縮小して、半導体装置の小型化が有効に行なえる。
【００４７】
本発明の電子機器は、上記半導体装置を備える。
【００４８】
上記構成によれば、上記メモリ回路の占有面積が小さくて小型の半導体装置を備えるので、電子機器の小型化を図ることができる。
【００４９】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００５０】
（第１実施形態）
図１（ａ）〜図１（ｅ）は、本発明の第１実施形態としての微粒子の製造方法を示す工程図である。本実施形態では、絶縁体としてのシリコン酸化膜に、導電性微粒子としての銀微粒子を形成する。
【００５１】
まず、図１（ａ）に示すように、半導体基板としてのシリコン基板１００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜１１０を形成する。本実施の形態では、およそ５０ｎｍの膜厚に形成する。
【００５２】
次に、図１（ｂ）に示すように、上記シリコン酸化膜１１０中に、導電性微粒子を形成するための物質としての銀を、イオン注入法により導入する。ここで、注入エネルギーはあまり高エネルギーであると、注入分布が広がり過ぎるので、比較的薄い上記シリコン酸化膜１１０への注入に相応しくなく、また、上記シリコン酸化膜１１０にダメージを与えて欠陥を生じてしまう。したがって、注入エネルギーは、１００ｋｅＶ未満が好ましく、特に、５０ｋｅＶ未満が好ましい。本実施形態では、上記シリコン酸化膜１１０の厚み方向の中央付近に微粒子を形成すべく、約３０ｋｅＶで注入を行った。
【００５３】
また、注入ドーズ量があまりに多いと微粒子の粒径が大きくなりすぎ、また、シリコン膜１１０へのダメージも多くなる一方、少な過ぎると、微粒子密度が小さくなり過ぎてしまう。したがって、注入ドーズ量は、１×１０１２／ｃｍ２より多く１×１０２０／ｃｍ２より少ないほうが良い。例えば、１×１０ｅ１３／ｃｍ２より多く１×１０ｅ１７／ｃｍ２より少ない注入ドーズ量が、より好ましい。本実施の形態では、およそ３０ｋｅＶのエネルギー、かつ、およそ１×１０１５／ｃｍ２の注入量で、銀を導入した。
【００５４】
いうまでもなく、イオン種によって、選択すべき注入エネルギー及び注入量は異なる。
【００５５】
また、上記銀を注入するイオン注入法としては、負イオン注入法であるのが好ましい。負イオンを用いて注入を行なった場合、注入を受ける絶縁体（本実施形態ではシリコン酸化膜１１０）の表面電位は、正イオンを用いた場合の正イオンの加速電圧近くまで上昇することが無く、数Ｖ程度の非常に低い値に抑えることができる。すなわち、正イオン注入法では、正の電荷のイオンが絶縁体の表面に入射した際、負の電荷の二次電子が放出されるので、上記絶縁体表面は正に帯電する一方であり、最終的に正イオンの加速電圧まで上昇する。一方、負イオン注入法の場合、負の電荷のイオンが入射して負の電荷の二次電子が放出し、表面電位は±数Ｖ程度に収まるのである。したがって、正イオン注入法と比べて、実効的な加速電圧の変動が少なくなるため、導電性微粒子を形成するための物質（銀）の注入深さのばらつきを抑制することが可能となる。また、上記絶縁体は、殆ど帯電しないので、絶縁破壊等による欠陥の発生を抑制することが可能となる。本実施形態では、日新電機株式会社製の負イオン注入装置を用いた。
【００５６】
続いて、上記銀が注入されたシリコン酸化膜１１０に、熱処理を加える。この熱処理によって、注入元素（銀）を凝集または拡散することにより、図１（ｃ）に示すように、所定の粒径の銀微粒子１２０が形成される。また、イオン注入時に発生した上記シリコン酸化膜１１０の欠陥を修復することも可能である。上記熱処理の温度は、あまりに低いと効果がなく、あまりに高温であると注入元素が拡散、溶融して微粒子が形成できない。したがって、上記熱処理の温度は、２００℃より高く、注入元素（銀）の融点未満であることが好ましい。また、同一温度であっても、処理時間を長くすればその温度での効果は増大するが、あまりに長時間であると、微粒子の粒径が過度に大きくなる場合や、あるいは、微粒子を形成すべき領域外まで注入元素が拡散する場合があるので、２４時間より短いほうが好ましい。
【００５７】
通常の熱処理は、アルゴン等の不活性雰囲気中で実行するが、本発明では、導電性微粒子の表面部分が絶縁化される雰囲気中で実施する。本実施の形態では、酸素を含む気相中で熱処理を実施し、銀微粒子を形成するとともに、シリコン酸化膜１１０中に酸素を拡散させて銀微粒子の表面に酸素を供給することによって、上記銀微粒子の表面部分を酸化して絶縁化を行なう。
【００５８】
上記熱処理における温度、時間、気相の流量等の条件は、用いる材料や所望の微粒子径およびその表面に形成する絶縁層の厚さによって異なる。
【００５９】
本実施の形態では、シリコン熱酸化条件よりもやや低い温度で、数時間程度、酸化雰囲気中で熱処理を実施する。これによって、図１（ｄ）に示すように、上記銀微粒子１２０の表面部分を絶縁化して、酸化銀１４０を形成する。
【００６０】
上記熱処理において、酸化による他に、窒化によって絶縁化を行なうこともできる。例えば導電性微粒子を形成する金属としてシリコンを注入した後、例えばアンモニア雰囲気中で熱処理を実行することにより、微粒子の表面に絶縁体としてのシリコン窒化物を形成できる。
【００６１】
また、当初はアルゴンや窒素等の不活性雰囲気中で熱処理を行って、ある程度微粒子が形成されてから、この形成された微粒子が絶縁化される雰囲気中での熱処理に切り替えることもできる。この方法では、上記微粒子の大きさを任意の大きさに調整してから絶縁化を行うことができるので、より多様な大きさの微粒子を正確に形成することができる。例えば、通常の熱処理炉であれば、アルゴンや窒素等の不活性雰囲気中、おおよそ３００℃〜９００℃程度で当初の熱処理を行なうのが好ましく、アサヒ理化製作所製のセラミクス電気管状炉を用いて、アルゴン雰囲気中で約１時間熱処理を行うことができる。もちろん、これは銀微粒子の場合であって、微粒子を形成する元素によって、最適な熱処理条件は異なる。
【００６２】
さらに、微粒子形成のための熱処理が比較的低温である場合、注入によって絶縁体に発生した欠陥を修復するために、５００〜１０００℃程度の熱処理を行うことが好ましい。この時、長時間熱処理を行うと、微粒子が融解したり拡散したりするので、ＲＴＡ（Rapid Thermal Annealing）、すなわち、短時間の熱処理を行うのが好ましい。
【００６３】
本実施形態の微粒子形成方法によって形成した微粒子の様子を、断面ＴＥＭ（透過型電子顕微鏡）観察によって調べた。その結果、図１（ｄ）に示すように、イオン注入された銀が凝集して、粒径（直径）がおよそ２〜３ｎｍ程度のいわゆるナノメートルサイズの銀微粒子１３０が形成された。そして、この銀微粒子１３０を覆うように、酸化銀１４０が形成された。上記銀微粒子１３０は、銀イオンの加速エネルギーから予想される深さに、正確に分布して形成された。図１（ｅ）は、図１（ｄ）の一部を拡大したものである。
【００６４】
このように、負イオン注入法によれば、注入を受ける絶縁体の帯電効果を抑制できるので、上記絶縁体において、狙い通りの深さおよび濃度の注入を行ない易いという利点を有する。また、注入によって、微粒子を形成するための物質を絶縁体に導入するので、上記絶縁体中の適切位置に散在するナノメートルサイズの微粒子を、一度の工程で形成できる。したがって、従来におけるように、薄膜形成工程とこの薄膜の微細加工工程とを、何度も繰り返す必要が無い。また、ナノスケールの微細加工技術を用いる必要がないので、生産性が良い。
【００６５】
なお、本実施形態では、微粒子として銀を用いたが、その他の金、銅などの金属や、シリコン、ゲルマニウムなどの半導体等の導伝体を用いることができる。ただし、金は酸化され難いので、微粒子の表面部分の絶縁化が多少困難である。一方、例えばアルミニウムなどのような、酸化によってその表面に強固な酸化被膜を形成する物質は、微粒子を覆う絶縁体が安定して形成される点で好ましく、アルミニウムの他に、タングステン、ニオブ、ジルコニウム、チタン、クロム、スズ、コバルト、ニッケル、鉄、アンチモン、鉛などが好ましい。
【００６６】
また、微粒子を形成する絶縁体として、シリコン基板上の熱酸化膜の例をあげたが、ガラス基板など、その他の絶縁体、あるいは半導体の基板等をも用いることができる。
【００６７】
（第２実施形態）
本実施形態の微粒子の形成方法では、第１実施形態の微粒子の形成方法に加えて、微粒子形成工程と絶縁化工程との間に、エッチング工程を設け、上記微粒子が形成された絶縁体の表面から所定深さまでの領域を除去する。
【００６８】
本実施形態では、第１実施形態と同様に、導電性微粒子として銀微粒子を形成する。
【００６９】
まず、図２（ａ）に示すように、半導体基板としてのシリコン基板２００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜２１０を形成する。本実施形態では、およそ１００ｎｍの膜厚に形成する。
【００７０】
次に、図２（ｂ）のように、上記シリコン酸化膜２１０中に、銀をイオン注入法によって導入する。ここで、注入エネルギーは注入深さが５０ｎｍ程度になるように設定する。
【００７１】
通常、上記イオン注入では注入分布が生じて、注入物質の濃度が、所定の深さを最大濃度として、深さ方向にガウス分布に類似した濃度分布となる。本実施形態では、表面からおよそ５０ｎｍの深さにおいて、注入された銀が最大濃度となる。したがって、第１実施形態と同様に導電性微粒子を形成すると、この導電性微粒子は、上記イオン濃度に依存した粒径の分布を形成する。すなわち、注入濃度が最大の深さに、粒径が比較的大きい微粒子が形成され、この粒径が比較的大きい微粒子が形成される位置の上下位置に、粒径が比較的小さい微粒子が形成される。
【００７２】
ここで、本実施形態では、エッチングによって、上記絶縁体（シリコン酸化膜２１０）表面から所定の深さまで除去する。これによって、図２（ｃ）に示すように、粒径が比較的大きい微粒子が絶縁体表面付近に位置すると共に、上記絶縁体表面付近から基板側に向って、微粒子の粒径が小さくなるようにする。上記絶縁体を除去するエッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。本実施形態では、上記絶縁体は酸化シリコンであるので、濃度が０．５％の沸酸溶液を用いてウエットエッチングを行なった。
【００７３】
上記エッチング工程で除去する絶縁体の厚みは、この絶縁体への微粒子を形成するための物質の注入深さと、同程度またはそれ以上とする。本実施の形態では、表面から約５０ｎｍの深さまでエッチングを行った。
【００７４】
その後、第１実施形態と同様に、例えば熱酸化によって、上記導電性微粒子の表面部分の絶縁化を行なう。これによって、図２（ｄ）に示すように、銀微粒子２３０の表面に酸化銀を形成する。この絶縁化の工程では、国際電気株式会社製のロードロック式酸化炉を用いた。上記銀微粒子は、シリコン酸化膜２１０の表面に近いものほど酸化される度合いが大きいが、上記銀微粒子は、表面に近いものほど粒径が大きい。したがって、絶縁化後の銀微粒子２３０の粒径は、深さ方向において、絶縁化前の銀微粒子２２０の粒径よりもばらつきが比較的少なくなる。
【００７５】
（第３実施形態）
本実施形態では、イオン注入工程と熱処理工程との間にエッチング工程を備え、導電性微粒子を形成するための物質が注入された絶縁体について、表面から所定深さまでの領域を除去する。
【００７６】
本実施形態では、絶縁体としてのシリコン酸化膜に、導電性微粒子としての銀微粒子を形成する。
【００７７】
まず、半導体基板としてのシリコン基板３００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜３１０を形成する。本実施形態では、およそ１００ｎｍの膜厚に形成する。
【００７８】
次に、図３（ａ）に示すように、上記シリコン酸化膜３１０中に、銀をイオン注入法によって導入する。ここで、注入エネルギーは、注入深さが５０ｎｍ程度になるように設定する。
【００７９】
ここで、上記銀の注入濃度は、上記シリコン酸化膜３１０表面からおよそ５０ｎｍの深さの領域を最大濃度として、深さ方向に、ガウス分布に類似した濃度分布が形成される。
【００８０】
続いて、図３（ｂ）に示すように、上記銀の注入濃度が高い部分が表面付近になるように、上記シリコン酸化膜３１０の表面部分をエッチングで除去する。すなわち、上記シリコン酸化膜２１０を、上記注入深さと同程度かもしくはそれ以上の深さに亘って、エッチング除去する。本実施形態では、表面から約５０ｎｍの深さまでエッチングを行った。エッチングの方法は、第２実施形態と同様、ウエットエッチングでもドライエッチングでもよい。本実施形態では、濃度が０．５％の沸酸溶液を用いてウエットエッチングを行なった。
【００８１】
その後、第２実施形態と同様に、上記シリコン酸化膜３１０の熱処理、および、銀微粒子の絶縁化を行なう。
【００８２】
まず、上記シリコン酸化膜３１０の熱処理を行うことにより、図３（ｃ）に示すように、銀微粒子３２０が、その粒径がシリコン酸化膜３１０の表面付近から基板３００側向って小さくなるように分布して形成される。
【００８３】
そして、上記銀微粒子の表面部分について、熱酸化によって絶縁化を行った。本実施形態では、国際電気株式会社製のロードロック式酸化炉を用いた。その結果、図３（ｄ）のように、銀微粒子３３０の表面に銀酸化膜が形成されて、上記シリコン酸化膜３１０の表面付近の微粒子は比較的厚い銀酸化膜が形成される一方、シリコン基板３００側、すなわち、シリコン酸化膜３１０表面から遠い位置の銀微粒子３３０は、比較的薄い銀酸化膜が形成された。これによって、絶縁化後の上記銀微粒子３３０は、上記シリコン酸化膜３１０の厚み方向において、粒径が略同じになった。その結果、形成当初の銀微粒子３２０の中心部分であって、絶縁化されずに残った銀微粒子３３０の粒径は、上記形成当初の銀微粒子３２０に比べて、ばらつきが比較的少ない粒径分布となった。
【００８４】
なお、第１乃至第３実施形態では、注入工程、熱処理工程、絶縁化工程を別々に行ったが、イオン注入直後であっても、注入条件によっては、熱処理工程を施すことなく微粒子を形成することができる。また、上記絶縁化工程は、例えば熱酸化のように熱を伴う工程であるので、実質的に熱処理工程を兼ねることも可能である。
【００８５】
しかしながら、所望の微粒子を得るための条件が厳しくなったり、工程が不安定になったりするので、夫々別工程とするほうが、大量生産を行なう上では好ましい。
【００８６】
（第４実施形態）
本実施形態では、半導体基板に、導電性微粒子を形成するための物質を注入し、その後に、上記半導体基板の酸化工程を行なう。この半導体基板の酸化工程は、上記物質の注入濃度が高い領域付近まで酸化するように行う。この半導体基板の酸化工程に続いて、例えば希弗酸によってエッチングを行い、上記酸化領域を除去する。この時点で、上記物質の注入濃度が高い部分が表面に現れる。そして、上記注入濃度が高い部分が表面に現れた半導体基板を熱処理して、上記注入した物質の金属を拡散または凝集させて、この時点で、所望の微粒子を形成する。続いて、再び酸化を行い、上記半導体基板の表面部分を酸化すると共に、導電性微粒子の表面部分を酸化して、絶縁化を行なう。
【００８７】
図４（ａ）乃至（ｄ）は、上記実施形態と同様に、シリコン酸化膜中に銀微粒子を形成する方法を説明する図である。
【００８８】
本実施形態では、第１乃至第３実施形態と異なり、シリコン基板中に、シリコン酸化膜が無い状態で、あるいは、薄いパッド膜越しに、銀イオン注入を行う。すなわち、図４（ａ）に示すように、シリコン基板４００中に銀をイオン注入法により導入する。ここで、注入エネルギーは、上記銀イオンの注入深さが５０ｎｍ程度になるように設定した。
【００８９】
ここにおいても、上記実施形態と同様に、上記銀イオンの注入濃度は、深さ方向において、シリコン基板４００の表面からおよそ５０ｎｍの深さの位置が最大濃度となるガウス分布に類似した濃度分布となる。
【００９０】
その後、酸化工程を実行する。すなわち、図４（ｂ）に示すように、上記シリコン基板４００を酸化してシリコン酸化膜４１０を形成する。このシリコン酸化膜４１０とシリコン基板４００との界面付近に、銀の注入濃度が高い部分が位置するように上記酸化を行なう。すなわち、上記シリコン基板４００の酸化深さは、およそ銀の注入深さと同程度またはそれ以上とする。本実施形態では、酸化前のシリコン基板表面から約５０ｎｍの深さまで酸化を行った。この酸化を行った時の熱によって、銀微粒子４２０が形成される。
【００９１】
次に、上記シリコン酸化膜４１０を除去する。本実施形態では、希弗酸によって上記シリコン酸化膜４１０を除去する。その結果、図４（ｃ）のように、シリコン基板４００の表面付近の銀微粒子４２０の粒径が最も大きく、このシリコン基板４００の表面から深さ方向に向って、粒径が小さくなるように分布する銀微粒子４２０が形成される。
【００９２】
その後、再び、上記シリコン基板４００について、酸化を行なう。この酸化は、熱酸化法によって行ない、これによって、上記シリコン基板４００の表面に、膜厚が約５０ｎｍ程度のシリコン酸化膜４４０を形成した。その結果、図４（ｄ）に示すように、銀微粒子４２０の表面部分もまた酸化されて、表面が酸化銀で覆われた銀微粒子４３０が形成された。この表面に酸化銀で覆われた銀微粒子４３０の粒径について、第３実施形態と同様に、酸化銀が形成される前の銀微粒子４２０の粒径よりも、ばらつきが比較的少ない分布となった。
【００９３】
（第５実施形態）
本実施形態では、導電性微粒子を形成するための物質の注入の前に、この物質の注入を行なう半導体基板上に、パッド酸化膜を形成しておく。
【００９４】
次に、上記パッド酸化膜越しに、上記物質を注入する。この時、上記パッド酸化膜と半導体基板との界面が、上記物質の注入濃度が高い部分になるように、予め上記パッド酸化膜の厚さと注入条件とを設定しておく。
【００９５】
上記物質の注入後、熱処理を施して、導電性微粒子を形成する。その後、例えば希弗酸によって、上記パッド酸化膜のエッチングを行う。
【００９６】
次に、再び酸化を行い、上記半導体基板の表面部分を酸化すると共に、上記導電体粒子の表面部分をも酸化して、絶縁化行なう。上記導電性微粒子は、上記半導体基板の表面付近にあるもの程酸化の程度が大きいが、上記半導体基板の表面付近の微粒子は径が比較的大きいので、絶縁化後の導電性微粒子の径は、上記半導体基板の深さ方向において、ばらつきが比較的少なくなる。
【００９７】
本実施形態の具体例を、図５（ａ）乃至（ｄ）を用いて説明する。
【００９８】
まず、半導体基板としてのシリコン基板５００の表面に、熱酸化工程によって、パッド酸化膜としてシリコン酸化膜５１０を形成する。このシリコン酸化膜５１０は、約２５ｎｍの厚みに形成する。
【００９９】
次に、図５（ａ）に示すように、上記シリコン酸化膜５１０およびシリコン基板５００中に、銀をイオン注入法によって導入する。ここで、注入エネルギーは、上記銀の注入深さが、シリコン酸化膜５１０とシリコン基板５００との界面付近になるように設定する。本実施の形態では、注入深さが約５０ｎｍ程度になるように注入を行なった。
【０１００】
本実施形態においても、上記銀の注入濃度は、シリコン酸化膜５１０の表面から約５０ｎｍの深さを最大濃度として、深さ方向にガウス分布に類似した濃度分布となる。
【０１０１】
次に、熱処理工程を行って、銀微粒子５２０を形成する。上記シリコン酸化膜５１０とシリコン基板５００では、母材の違いから、上記銀微粒子５２０の形成状態は異なるが、図５（ｂ）のように、それぞれの母材中ではイオン濃度に依存した粒径分布をなす。
【０１０２】
ここで、酸化膜エッチングによって、パッド酸化膜としてのシリコン酸化膜５１０を除去する。このシリコン酸化膜５１０を除去した結果、図５（ｃ）に示すように、シリコン基板５００表面付近から深さ方向に向って粒径が小さくなるように分布する銀微粒子５２０が得られる。上記ッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。本実施形態では、濃度が０．５％の沸酸溶液によるウエットエッチングを行なった。
【０１０３】
その後、第４実施形態と同様に、熱酸化工程によって、シリコン基板５００の酸化、および、微粒子の絶縁化を行なう。この工程では、国際電気株式会社製のロードロック式酸化炉を用いた。この熱酸化工程によって、絶縁体５４０の表面に近い銀微粒子５３０ほど酸化銀が厚く形成されたが、上記絶縁体５４０表面に近い微粒子は、絶縁化前の粒径が上記表面に近いほど大きいので、上記絶縁化後において、銀微粒子５３０の粒径は、絶縁化前よりも粒径のばらつきが少なくなった。
【０１０４】
また、上記熱酸化工程によって、上記シリコン基板５００の表面に、約３０ｎｍの厚みの酸化膜５４０が形成された。
【０１０５】
（第６実施形態）
本実施形態では、第５実施形態に対して、パッド酸化膜をエッチングする工程と熱処理工程との順序が違う。
【０１０６】
すなわち、本実施形態では、パッド酸化膜を介して、微粒子を形成するための物質の注入を行ったのち、上記パッド酸化膜を除去し、その後、熱処理を実施して導電性微粒子を形成する。この後、酸化工程を実施して、半導体基板を酸化すると共に、導電性微粒子の表面部分を酸化して絶縁化を行なう。
【０１０７】
図６（ａ）乃至（ｄ）は、上記導電性微粒子として銀微粒子を形成する方法を示した図である。
【０１０８】
まず、半導体基板としてのシリコン基板６００の表面に、熱酸化によってパッド酸化膜としてのシリコン酸化膜６１０を形成する。本実施形態では、約２５ｎｍの厚みに形成した。
【０１０９】
次に、図６（ａ）に示すように、上記シリコン酸化膜６１０およびシリコン基板６００中に、イオン注入法によって銀を導入する。ここで、注入エネルギーは、最大の注入深さがシリコン酸化膜６１０とシリコン基板６００との界面付近になるように設定する。本実施の形態では、約５０ｎｍ程度の注入深さになるように設定した。
【０１１０】
本実施形態において、上記銀の注入濃度は、シリコン酸化膜６１０表面から約５０ｎｍの深さが最大濃度となるガウス分布に類似した分布となる。
【０１１１】
次に、図６（ｂ）に示すように、酸化膜エッチングによって、シリコン酸化膜６１０を除去し、上記銀の注入濃度が高い部分が表面付近になるように加工する。上記エッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。本実施の形態では、除去すべきパッド膜が酸化シリコンであるので、濃度が０．５％の沸酸溶液を用いたウエットエッチングを行なった。
【０１１２】
なお、条件に応じて、銀イオンを注入した時点で銀微粒子が形成される場合がある。
【０１１３】
その後、熱処理および酸化工程を行なう。
【０１１４】
まず、熱処理を行って、図６（ｃ）に示すように、シリコン基板６００の表面付近から深さ方向に向って粒径が小さくなるように分布した微粒子６２０を形成する。
【０１１５】
そして、熱酸化によって、絶縁化工程を行う。本実施形態では、国際電気株式会社製のロードロック式酸化炉を用いた。その結果、図６（ｄ）に示すように、シリコン基板６００上に、厚みが約３０ｎｍのシリコン酸化膜６４０が形成される。また、このシリコン酸化膜６４０の表面近傍の銀微粒子６３０は、比較的厚い酸化銀が表面に形成され、上記シリコン酸化膜６４０の深さ方向に向うにつれて、銀微粒子６３０の表面に形成される酸化銀は厚みが薄く形成された。その結果、上記絶縁化後の銀微粒子６３０は、絶縁前の銀微粒子６２０と比べて、上記シリコン酸化膜６４０の深さ方向において、粒径のばらつきが比較的少なく形成された。
【０１１６】
上記第１乃至第６実施形態では、導電性微粒子の材料として銀を用いたが、銀以外の例えば金、銅、アルミニウム、錫、ニッケル、白金、亜鉛、ハフニウム、マンガン、タンタル、チタン、タングステン、インジウムなど他の金属を用いることもできる。
【０１１７】
特に、アルミニウムなどのように表面に緻密な酸化被膜を形成する物質は、微粒子を欠陥の少ない絶縁体で囲むことができるため、このアルミニウム微粒子に電荷が保持された場合、効果的に電荷のリーク現象を抑制することができる。したがって、電荷の保持特性の優れたメモリ機能体が形成できる。
【０１１８】
また、上記導電性微粒子には、シリコン、ゲルマニウム等の半導体を用いることも可能であり、半導体以外の合金や化合物を用いることも可能である。
【０１１９】
特に、上記導電性微粒子としてシリコンを用い、このシリコン微粒子を、酸化または窒化によって絶縁化して、上記シリコン微粒子の表面にシリコン酸化膜またはシリコン窒化膜を形成した場合、上記シリコン微粒子に保持された電荷に対して、有効な障壁として機能することができる。すなわち、電荷のリークが殆ど無くて、良好な保持特性を有するメモリ機能体を形成することができる。
【０１２０】
（第７実施形態）
本実施形態では、上記実施形態において、導電性微粒子の材料をイオン注入によって絶縁体中に導入する工程において、上記注入を、上記絶縁体の表面に対して鋭角をなす方向から行なう。
【０１２１】
具体的には、シリコン基板上に形成したシリコン酸化膜に、このシリコン酸化膜表面の法線に対して約７０°程度の入射角をなして、銀負イオンを注入する。上記シリコン酸化膜厚は、約１００ｎｍである。上記銀負イオンの注入条件は、第６実施形態と略同様の条件である。
【０１２２】
この後、第６実施形態と同様に、熱処理工程を行なって銀微粒子を形成した結果、この銀微粒子は、上記シリコン酸化膜の深さ方向において、第６実施形態よりも狭い幅に分布して形成された。本実施形態では、第６実施形態に対して約半分程度の厚みの領域に銀微粒子を形成することができた。
【０１２３】
ここで、正イオンを用いた注入法では、注入を受けるシリコン酸化膜などの絶縁体が帯電してしまい、鋭角をなして銀イオンの注入を行っても、銀イオンの注入分布が広がる場合や、所望の注入深さが得られない場合が多い。これに対して、本実施形態では、負イオン注入法を用いるので、上記シリコン酸化膜が高電圧に帯電することがなく、注入した銀イオンを設定通りに分布させることができ、その結果、所望の深さに比較的狭い分布幅をなして微粒子を形成することができる。したがって、例えば、シリコン基板上に形成されて銀イオンの注入を受けるシリコン酸化膜を薄膜化しても、上記シリコン基板まで銀イオンを注入してしまうといった不都合を避けることが可能となる。
【０１２４】
同様の条件で、シリコン酸化膜厚を約５０ｎｍに薄膜化した試料に銀微粒子を形成した結果、厚みが１００ｎｍの上記シリコン酸化膜と同様に、所定の深さの領域に渡って正確に銀微粒子を形成することができた。また、注入エネルギーを低エネルギー化することや、上記シリコン酸化膜表面に対する注入角度を高角にすることによって、さらに、上記シリコン酸化膜を薄膜化することが可能となる。
【０１２５】
（参考例）
本参考例では、導電性微粒子を形成する母体に、上記導電性微粒子の材料の注入を行いながら、表面をエッチングする。例えば、シリコン基板上に形成されたシリコン酸化膜に銀イオンを注入しながら、上記シリコン酸化膜に対して異方性エッチングを行う。
【０１２６】
図７（ａ），（ｂ）は、導電性微粒子の材料を絶縁体に注入するための装置を示す概略図である。図７（ａ），（ｂ）に示すように、この装置は、ドライエッチング装置の反応室７１０に、イオン注入装置のビーム輸送部７２０の出口を設け、イオン注入装置の注入室を兼ねる構造を有する。このドライエッチング装置は、コイル７４０、マイクロ波導波管７５０、エッチングガス導入管７６０、真空排気口７７０を有する。また本装置では、ビーム輸送部７２０の周りに磁気シールド７８０を設けて、コイル７４０などからの外部磁場によってイオンビームが影響を受けるのを防いでいる。
【０１２７】
また、本参考例では、絶縁体への導電体イオンの斜め注入を実施すべく、図７（ｂ）に示すように、イオンの入射方向が、基板保持台７３０の法線に対して約７０°の角度を有する構造になっている。また、ビーム輸送部７２０の取り付け方向を変更することによって、あるいは、ビーム輸送部７２０にビーム径路の変更機構を備えることによって、上記導電体イオンの注入方向を所望の方向に設定することも可能である。
【０１２８】
あるいは、基板保持台７３０に可動機構を備えることにより、基板保持台７３０の傾きを変化することによって、基板上の絶縁体に対する注入方向を任意に設定することができる。図７（ｂ）は、図７（ａ）の状態から基板保持台７３０のみを約１５°傾けた状態を模式的に示した図である。したがって、図７（ｂ）の状態では、導電体イオンの注入角度は約５５°となる。
【０１２９】
ここで、シリコン基板上の膜厚が約４０ｎｍのシリコン酸化膜に対して、図７（ａ）の装置を用いて、銀負イオンを約３０ＫｅＶの注入エネルギーで１×１０１５／ｃｍ２程度注入した。これと共に、ドライエッチングによって、上記シリコン酸化膜を一定レートで約１０ｎｍエッチング行った。本実施形態では、ビームの平均電流密度は約１μＡ／ｃｍ２であり、エッチングレートはおよそ４ｎｍ／ｍｉｎ程度であった。
【０１３０】
その後、第１乃至第６実施形態と同様の方法で熱処理を行った。上記参考例では、シリコン酸化膜表面から所定の深さにおいて、最も大きい粒径の微粒子が形成され、この所定深さの上下に、上記粒径よりも小さい粒径の微粒子が形成された。また、微粒子の密度が、シリコン酸化膜の膜厚方向において、不均一になる傾向があった。しかしながら、本実施形態では、上記シリコン酸化膜の表面付近から約１０ｎｍ程度の深さまでの領域において、比較的均一な粒径の銀微粒子の分布が得られ、上記微粒子の大きさや密度のばらつきが少なくなった。
【０１３１】
また、本参考例では、上記絶縁体の表面に対して鋭角をなす方向から微粒子材料を注入する斜め注入を行なっているので、微粒子の形成される領域は、絶縁体の膜厚方向において狭い範囲に設定することが可能である。また、上記微粒子材料の注入角度を調節すれば、上記絶縁体における微粒子の形成範囲を調整することが可能である。さらに、本実施形態におけるように、負イオンを用いることによって、さらに微粒子形成範囲のばらつきを抑制することが可能になるので、微粒子の形成範囲を良好な精度で調整することができる。
【０１３２】
さらに、上記微粒子の絶縁化工程を行なうことによって、他の実施形態と同様に、導電性微粒子の粒径を縮小することができ、また、上記導電性微粒子の電荷保持特性を向上することができる。特に、本実施形態では、上記絶縁体の膜厚方向において、狭い範囲に導電性微粒子を形成することができるので、絶縁体の薄膜化を行なうことができる。また、上記導電性微粒子を、薄膜中の狭い厚み方向の範囲に形成できるので、短い時間で略全ての微粒子表面を絶縁化することができ、絶縁化工程の時間の短縮を行なうことができ、また、微粒子表面の絶縁化のばらつきを抑制できるので、信頼性と生産性を向上することができる。
【０１３３】
（第８実施形態）
本実施形態では、導電性基板上の絶縁体中に、本発明による微粒子の形成方法により作製したナノメートルサイズの導電性微粒子を形成し、さらに、上記絶縁体の上に、通常用いられる方法で電極を形成して、メモリ機能体を構成した。
【０１３４】
図８（ａ）は、本実施形態のメモリ機能体を示す模式図である。図８（ｂ）は、図８（ａ）の一部を拡大した図である。このメモリ機能体は、第１の導電体としての基板８００上にシリコン酸化膜８１０を備え、このシリコン酸化膜８１０中に、銀酸化膜８２５で覆われた銀微粒子８２０が形成されている。上記シリコン酸化膜８１０上に、第２の導電体としてのアルミニウムで形成した電極８３０を設けている。
【０１３５】
上記メモリ機能体のシリコン基板８００とアルミニウム電極８３０との間に電圧Ｖｇを印加したときの上記シリコン酸化膜８１０の容量Ｃを測定して実験を行なった結果、図９に示すような曲線が得られた。図９において、横軸が電圧Ｖｇ（Ｖ）であり、縦軸が容量Ｃ（ｐＦ）である。図９から分かるように、上記メモリ機能体は、ヒステリシス特性を示す。このように、本実施形態のナノメートルサイズの銀微粒子８２０を含むシリコン酸化膜８１０は、ヒステリシス特性を有するので、上記シリコン基板８００とアルミニウム電極８３０との間に同一電圧を印加したときの容量の大小を比較することによって、２値の判別を行うことができ、メモリ機能を奏することができる。
【０１３６】
また、本実施形態のメモリ機能体は、負イオン注入を用いて作製されているので、上記シリコン酸化膜８１０は、単一熱酸化膜と同等の品質を有している。したがって、このメモリ機能体は、信頼性が非常に高く、例えばＣＶＤ（Chemical Vapor Deposition）法によって絶縁膜および微粒子を形成する場合と較べて、製造にかかる時間が短いので、優れた生産性を有する。
【０１３７】
また、負イオン注入によって銀イオンを注入するので、帯電による銀微粒子の形成位置のばらつきを抑えることができ、上記銀微粒子を含むシリコン酸化膜８１０は、薄膜化と微細化が可能である。さらに、厚みが比較的厚い場合と比較して、電極間に同じ電圧を加えても、シリコン酸化膜８１０にかかる実効電場が強くなるので、メモリ機能体の低電圧化が可能となり、生産性および低消費電力性を向上することができる。
【０１３８】
また、上記銀イオンの注入の際に、シリコン酸化膜８１０の表面に対して鋭角をなして注入を行うので、シリコン酸化膜８１０の厚み方向における銀微粒子８２０の分布の広がりを抑制することができる。したがって、上記シリコン酸化膜８１０は薄膜化が可能となり、効果的に微細化を行なうことができる。
【０１３９】
なお、上記シリコン酸化膜８１０の厚みについて、第１実施形態のシリコン酸化膜１１０を用いて、シリコン酸化物のみを増やして７０ｎｍに厚みを増大した試料を形成し、この試料に電位差を与えて実験を行なった。その結果、上記試料の膜では、電位差を１０Ｖ近くまで上昇させなければメモリ機能体として動作しなかった。また、１０Ｖの電位差を与えると、絶縁破壊が生じてしまった。したがって、上記シリコン酸化膜８１０の厚みは、７０ｎｍ未満であることが好ましい。
【０１４０】
また、本実施形態のメモリ機能体を、従来のＤＲＡＭのキャパシタにもちいれば、リフレッシュが必要ないか、あるいは、少なくともリフレッシュ回数を大幅に削減できる低消費ＤＲＡＭが実現可能となる。また、強誘電体メモリの強誘電体のような特殊な材料を用いる必要が無いので、簡単な工程で成作でき、優れた生産性を有するＤＲＡＭが得られる。
【０１４１】
なお、上記銀微粒子８２０の大きさは、大きすぎると微細化が困難になる一方、小さすぎるとメモリ機能が低下するので、ナノメートルサイズ、すなわち、１μｍ未満の大きさが好ましく、特に、粒径が、０．１ｎｍより大きく４ｎｍより小さい範囲に含まれる銀微粒子８２０が多数となるのが好ましい。
【０１４２】
電極は導電性の物質であれば、金属あるいはポリシリコン等の電導性を有する物質を用いることができる。
【０１４３】
本実施形態において、媒体としてのシリコン酸化膜８１０中に、酸化銀８２５で覆われた導電性微粒子としての銀微粒子８２０を形成した場合を説明したが、上記導電性微粒子は、金、銅、シリコン、ゲルマニウム、アルミニウム、タングステン、ニオブ、ジルコニウム、チタン、クロム、スズ、コバルト、ニッケル、鉄、アンチモンおよび鉛などの他のもので形成してもよい。この導電性微粒子の材料に応じて、この導電性微粒子を酸化または窒化してなる絶縁体によって、上記導電性微粒子を覆うように形成すればよい。また、上記導電性微粒子および絶縁体が形成される媒体（絶縁体）は、上記シリコン酸化物に限らず、シリコン窒化物、ガラス基板および他の半導体などで形成してもよい。
【０１４４】
（第９実施形態）
本実施形態では、第８実施形態と異なる材料によってメモリ機能体を作製する。すなわち、シリコン熱酸化膜中に、銀に換えてシリコンを、１０〜１５ＫｅＶの注入エネルギーの下で、１×１０１５〜１×１０１６／ｃｍ２の注入量で注入する。そして、熱処理を窒化雰囲気で行って、シリコン微粒子の表面をＳｉＮで覆ってなるＳｉＮ／Ｓｉ微粒子を形成する。上記熱処理は、アンモニア雰囲気中で約９００℃の温度の下で、数時間行なう。
【０１４５】
本実施形態で作製したメモリ機能体は、従来のＣＶＤでシリコン微粒子を形成して作製したメモリ機能体に比べて、ヒステリシスが大きく（すなわちメモリウインドウが大きく）、また、電荷の保持特性にも優れていることが分かった。これは、微粒子を含む媒体となる絶縁体が、シリコン熱酸化膜であるため、ＣＶＤ膜や多結晶シリコンの酸化膜よりも良質であることによる。また、上記シリコン微粒子の表面に、ＣＶＤによるＳｉＮ膜ではなく、アニール処理によってＳｉＮ膜を形成するので、上記シリコン微粒子とＳｉＮ膜との間に形成される界面準位が少なくできて、保持電荷のリークが少ない優れた特性が得られることによる。
【０１４６】
（第１０実施形態）
本実施形態では、第８実施形態と異なる材料によってメモリ機能体を形成する。すなわち、銀に換えてアルミニウムによって、導電性微粒子を形成する。シリコン酸化膜に、アルミニウムを、５〜１５ＫｅＶの注入エネルギーで、約１×１０１４〜１×１０１６／ｃｍ２の注入量で注入し、第１０実施形態と同様に熱処理を行なう。この熱処理温度は、６００℃以下である。これによって、アルミニウム微粒子表面がアルミナで覆われてなるＡｌ２Ｏ３／Ａｌ微粒子が、離散的に存在するシリコン酸化膜を有するメモリ機能体が作製できた。
【０１４７】
本実施形態のメモリ機能体は、従来の方法で作製した微粒子を有するメモリ機能体よりもヒステリシスが大きく（すなわちメモリウインドウが大きく）、また、優れた電荷保持特性を有する。これは、導電性微粒子は、金属であるアルミニウムを用いたので電荷蓄積能力が優れていることと、この導電性微粒子を、良好な絶縁体であるアルミナで囲んでいるので電荷保持能力が優れていることによる。また、上記アルミナは、いわゆる不動態であり、上記アルミニウム微粒子の表面に酸化でアルミナが形成された後は、それ以上酸化が殆ど進まないため、電荷に関する特性が殆ど変化しない。その結果、安定的なメモリ動作と信頼性の高いメモリ機能体が実現できる。
【０１４８】
（第１１実施形態）
本実施形態では、第１０実施形態のメモリ機能体と、異なる方法で導電性微粒子を形成した。すなわち、媒体としての絶縁体に導電性微粒子を形成する材料を加える方法として、イオン注入法に換えて拡散法を用いた。例えば、第１０実施形態の形態と同様に、シリコン酸化膜にアルミニウム微粒子を形成する。まず、上記第１実施形態と同様に、シリコン酸化膜を形成する。このシリコン酸化膜上に、真空蒸着装置でアルミニウムを蒸着してアルミニウム膜を製膜する。蒸着法に換えてスパッタ法を用いても良く、アルミニウム膜が形成できればどのような方法を用いても良い。
【０１４９】
その後、およそ４００℃〜６００℃程度で熱処理を行い、上記シリコン酸化膜中にアルミニウムを拡散させた。その後、上記拡散した温度より低温で熱処理を行い、その後、更に酸化を行った。
【０１５０】
その後、第１０実施形態と同様に、電極を形成してメモリ機能体を形成した。このメモリ機能体は、第１０実施形態と同様に、優れたメモリ特性を有することが分かった。
【０１５１】
本実施形態によれば、拡散法を用いることによって、イオン注入によるよりも簡単に、優れた特性のメモリ機能体を作製できる。
【０１５２】
なお、アルミニウム膜に換えてＡｌＳｉ膜を用いた方が、媒体としての絶縁体の表面付近が非常に高濃度になることを防ぐことができるため、より好ましい。また、導電性微粒子として、アルミニウムに代表されるような、酸化物が不動態を形成する材質を用いれば、微粒子の周りを、酸化によって良質の絶縁膜で覆うことができるので、他の材質よりも有利である。
【０１５３】
（第１２実施形態）
本実施形態では、半導体基板上の絶縁体中に、本発明による微粒子形成方法によって作製したナノメートルサイズの導伝性微粒子を形成し、さらに、上記絶縁体の上に通常用いられる方法で電極を形成する。上記電極は導電性の物質であれば金属あるいはポリシリコン等の電導性を有する物質を用いることができる。そして、上記半導体基板に、フラッシュメモリ等通常のトランジスタで用いられる方法でソース・ドレイン領域を形成し、電界効果型トランジスタを構成して、本発明のメモリ素子を作製した。
【０１５４】
図１０は、本実施形態のメモリ素子を示す模式図である。例えばシリコン基板上１０００のシリコン酸化膜１０１０中に、銀酸化膜でくるまれた銀微粒子を形成する。このシリコン酸化膜１０１０上にアルミニウム膜を形成し、このアルミニウム膜から、フオトリソグラフイーおよびエッチングによってゲート電極１０２０を作製する。そして、通常のイオン注入法によって、上記シリコン基板１０００にソース／ドレイン領域１０３０を形成する。さらに、通常の方法によって配線工程を実施し、トランジスタを形成する。
【０１５５】
本実施形態で作製したメモリ素子は、第８実施形態で述べた容量の大小に対応して、閾値の大小が得られた。すなわち、書き込みおよび消去を行うには、フローテイングゲート型メモリと同様に、ゲート電極１０２０に十分大きな正または負の電圧を印加する。読み出しを行なうには、ソース／ドレイン１０３０間に流れる電流を検出すればよい。本実施形態のメモリ素子では、ゲート電極１０２０に＋１５Ｖを印加した直後と、−１５Ｖを印加した直後とで、閾値におよそ２Ｖの差が生じた。したがって、本実施の形態のメモリ素子は、フラッシュメモリなどと同様のメモリ動作を行なうことができる。
【０１５６】
また、本実施形態のメモリ素子は、本発明の微粒子形成方法によって微粒子が形成されたシリコン酸化膜１０１０を備え、このシリコン酸化膜１０１は薄膜化が可能であるので、微細化、低電圧化が可能である。さらに、フラッシュメモリのような複雑な工程を必要とせず、強誘電体メモリのように特殊な材料を用いていないので、優れた生産性を有する。
【０１５７】
なお、本実施形態では、ゲート絶縁膜（シリコン酸化膜１０１０）の厚さを約５０ｎｍとしたが、更に薄膜化が可能であるのはいうまでもなく、微粒子の大きさより薄くならない範囲で薄膜化を図ることができる。上記ゲート電極は５ｎｍ未満とすることが好ましく、これによって、メモリ素子の低電圧化が可能となって、１０Ｖ未満で駆動可能となる。
【０１５８】
（第１３実施形態）
本実施形態では、第９実施形態で作製したシリコン熱酸化膜について、約５〜１０ｎｍ程度の厚みに薄膜化したものをゲート絶縁膜として、電界効果型トランジスタを構成し、メモリ素子を作製した。このメモリ素子は、上記ゲート絶縁膜以外は、第１３実施形態と同様の構成を有する。
【０１５９】
上記ゲート絶縁膜は、第９実施形態と同様の方法で作製したが、イオン注入工程では、シリコン熱酸化膜の表面の法線に対して約６５〜８０°程度をなす入射角で、銀イオンの注入を行った。また、上記イオン注入時のシリコン熱酸化膜の厚みは約２５ｎｍであり、その後の工程で、上記シリコン熱酸化膜を約１０〜２０ｎｍ程度エッチングして、薄膜化した。
【０１６０】
本実施形態のメモリ素子について、第１０実施形態と同様に測定を行った結果、ゲートに＋３V印加した直後と−３V印加した直後とで、閾値にしておよそ２Ｖの差が生じた。
【０１６１】
このように、本実施形態のメモリ素子は、通常のフラッシュメモリでは動作が困難な低電圧でも、フラッシュメモリ等と同様のメモリ動作が可能であることがわかった。
【０１６２】
これは、上記ゲート絶縁膜として働くシリコン酸化膜において、このシリコン酸化膜中の導電性微粒子が、酸化物で覆われているので、量子効果を顕著に発現させることが可能になったため、低電圧で電子を微粒子に注入可能になったからであると考えられる。さらに、クーロンブロッケイド効果等により、電子のリークを抑制されるためと考えられる。
【０１６３】
本発明による微粒子形成方法によって形成された微粒子を有するゲート絶縁膜を備えたメモリ素子は、そのゲート絶縁膜の厚さを、このゲート絶縁膜に含まれる微粒子の大きさよりも薄くならない程度に薄くするのが好ましく、具体的には、５ｎｍ未満とすることが好ましい。これによって、メモリ素子の低電圧化が可能になり、１０Ｖ未満で駆動可能となる。
【０１６４】
また、本発明の微粒子形成方法を用いたメモリ素子は、製造が容易であり、従来のシリコンプロセスとの親和性を有するので、例えば携帯電話等のように集積回路を用いるあらゆる電子機器に組み込み可能である。これらの電子機器は、本発明のメモリ素子を備えることによって、効果的に小型化、低消費電力化を実現することができる。
【０１６５】
【発明の効果】
以上より明らかなように、本発明の微粒子形成方法によれば、導電体微粒子を形成するための物質を、イオン注入法を用いて絶縁体に導入するので、従来のＣＶＤ法による注入に比べて、上記絶縁体の厚み方向に微粒子を形成するのが容易であるから、上記微粒子の高密度化ができ、しかも、導電体微粒子を形成するための処理時間が短くでき、その結果、優れた生産性を奏することができ。また、負イオンを用いて上記物質を注入するので、従来の正イオン注入法と比べて基板が帯電することを抑制でき、その結果、注入エネルギーを正確に制御できて、微粒子の分布のばらつきを抑制できる。また、注入時の帯電によって絶縁体が破壊して欠陥を生じることを回避できるため、信頼性の高いメモリ機能体およびメモリ装置を製造することが可能となる。
【図面の簡単な説明】
【図１】 図１（ａ）乃至（ｄ）は、本発明の第１実施形態の微粒子形成方法を示す工程図であり、図１（ｅ）は、図１（ｄ）の一部の拡大図である。
【図２】 図２（ａ）乃至（ｄ）は、第２実施形態の微粒子形成方法を示す工程図である。
【図３】 図３（ａ）乃至（ｄ）は、第３実施形態の微粒子形成方法を示す工程図である。
【図４】 図４（ａ）乃至（ｄ）は、第４実施形態の微粒子形成方法を示す工程図である。
【図５】 図５（ａ）乃至（ｄ）は、第５実施形態の微粒子形成方法を示す工程図である。
【図６】 図６（ａ）乃至（ｄ）は、第６実施形態の微粒子形成方法を示す工程図である。
【図７】 図７（ａ），（ｂ）は、参考例の微粒子形成方法を行なうための装置を示す図である。
【図８】 図８（ａ）は、第８実施形態のメモリ機能体を示す模式図であり、図８（ｂ）は、図８（ａ）の一部の拡大図である。
【図９】 図９は、第８実施形態のメモリ機能体の電圧−容量特性を示す図である。
【図１０】 図１０は、第１２実施形態のメモリ素子を示す模式図である。
【符号の説明】
１００ シリコン基板
１１０ シリコン酸化膜
１２０，１３０ 銀微粒子
１４０ 酸化銀
【発明の属する技術分野】
本発明は、メモリ機能体およびこのメモリ機能体に用いられる例えばナノメートルサイズの微粒子の形成方法、並びに、メモリ素子、半導体装置および電子機器に関する。
【０００２】
【従来の技術】
近年、ナノメートルサイズの微粒子を用いた超微小な電子装置として、例えば、単電子トランジスタや、ナノドットおよびナノクリスタルとよばれる微粒子をゲート絶縁膜に含むメモリ等が提案されている。
【０００３】
このような電子装置の微粒子を形成する方法としては、例えばＳｉ（シリコン）微粒子では、シリコン熱酸化膜上にＬＰＣＶＤ（低圧化学的気相堆積）装置によってアモルフアスシリコンを堆積した後、アニール処理をしてＳｉ微結晶を形成し、このＳｉ微結晶を形成した上記シリコン熱酸化膜上に、さらに、ＣＶＤ（化学的気相堆積）法によってシリコン酸化膜を堆積する方法が提案されている（例えば、特許文献1参照）。
【０００４】
また、他の微粒子を形成する方法としては、ＣＶＤや蒸着、ＭＢＥなどを用いて基板上に薄膜を形成した後、この薄膜をフォトリソグラフィーおよびエッチングなどの微細加工技術を用いて微細化する方法が提案されている。このような方法では、上記微粒子を形成した後、その上に絶縁体層を積層している。
【０００５】
また、他の微粒子を形成する方法としては、イオン注入によって絶縁膜中に金属イオンを注入し、この注入したイオンを熱処理によって凝集して、金属微粒子を形成する方法が提案されている。
【０００６】
【特許文献１】
特開２０００−２２００５号公報（段落００１５，第１図）
【０００７】
【発明が解決しようとする課題】
しかしながら、上記シリコン熱酸化膜上にアニール処理でＳｉ微結晶を形成する方法は、上記シリコン熱酸化膜を堆積する工程を繰り返すので、製造に手間がかかるという問題がある。また、上記Ｓｉ微粒子は、1つの工程で一つの平面上にしか作成できないので、上記Ｓｉ微粒子の面密度をあげるには、上記シリコン熱酸化膜を堆積する工程からアニール処理を施す工程までを、何度も繰り返す必要があって、製造の手間が増大するという問題がある。
【０００８】
また、上記エッチング等の微細加工技術を用いる方法では、上記微粒子の大きさと微粒子間の距離とを同時にナノメートルオーダーまで縮小することは極めて困難であるという問題がある。
【０００９】
一方、上記イオン注入法によって絶縁体中に導電性微粒子を形成する方法では、ナノメートルサイズの微粒子を、比較的簡単に絶縁体中に孤立した状態で形成することが可能である。しかしながら、上記イオン注入法によって微粒子を形成した場合、上記微粒子と上記絶縁体との界面に、界面準位が多数形成される。したがって、上記微粒子が形成された絶縁体を用いてメモリ機能体を形成すると、上記微粒子が保持する電荷のリークが生じ易く、また、上記微粒子の電荷の保持特性のばらつきが生じる。したがって、良好な特性のメモリ機能体を安定して得難いという問題がある。
【００１０】
そこで、本発明の目的は、良好な特性が安定して得られるメモリ機能体と、良好な特性の微粒子が、比較的少ない手間で安定して得られる微粒子の形成方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の側面に係るメモリ機能体は、第１の導電体と第２の導電体との間に形成された第1の絶縁体と、上記第１の絶縁体中に形成され、第１の導電体と第２の導電体との間に形成された第1の絶縁体と、上記第１の絶縁体中に形成され、それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子とを備え、上記第２の絶縁体は、電荷の通り抜けに対する障壁として働く材料からなり、上記導電性微粒子は、電荷を保持する機能を有する材料からなるメモリ機能体において、
上記複数の微粒子は、上記第１の絶縁体の深さ方向に上記第２の導電体側から上記第１の導電体側に向かって粒径が小さくなるように分布し、
上記第２の導電体側の上記第１の絶縁体の表面付近に存する微粒子の粒径は、これらの微粒子よりも上記第１の導電体側に存する微粒子の粒径よりも大きく、かつ、上記第２の導電体側の上記第１の絶縁体の表面付近に存する微粒子の第２の絶縁体の膜厚は、これらの微粒子よりも上記第１の導電体側に存する微粒子の第２の絶縁体の膜厚よりも大きいことを特徴としている。
【００１２】
上記構成のメモリ機能体では、上記導電性微粒子は、上記第２の絶縁体に覆われているので、上記導電性微粒子と、上記第１の絶縁体からなる媒体との間で電荷が出入りすることが抑制される。したがって、上記導電性微粒子に保持された電荷の量は、長時間に亘って変動が少なくなるので、このメモリ機能体は、メモリ機能が長時間に亘って安定する。
【００１３】
なお、本明細書において、「導電体」または「導電性物質」とは、金属や半導体を含み、また、導電性を有する限り、有機物からなるものをも含む。また、「微粒子」とは、粒径（直径）が１μｍ未満の粒子をいう。
【００１４】
１実施形態のメモリ機能体は、上記第１の絶縁体と第２の絶縁体は、互いに異なる絶縁体である。
【００１５】
上記実施形態では、上記第１の絶縁体と第２の絶縁体は互いに異なる絶縁体であるので、上記導電性微粒子内への電荷の流入あるいは流出が、効果的に抑制される。また、上記導電性微粒子は、単位体積あたりに保持できる電荷量を多くすることができ、したがって、保持する電荷量に多少の変化があったとしても、全体の電荷量に対する変化の割合が少なくなる。したがって、メモリ機能体は、安定した特性が得られる。
【００１６】
１実施形態のメモリ機能体は、上記第２の絶縁体は、上記導電性微粒子の材料が絶縁化されてなる。
【００１７】
上記実施形態では、上記第２の絶縁体は、上記導電性微粒子の材料が絶縁化されてなるので、上記第２の絶縁体と第３の材料との界面は、例えば界面準位が比較的少なくて、良好な状態になる。したがって、上記導電性微粒子は、保持する電荷のリークが従来よりも少なくなって、従来よりも長時間に亘って電荷の保持が可能なメモリ機能体が実現できる。
【００１８】
なお、本明細書において、絶縁化とは、導電性を有する物質を、導電性が実質的に無い物質に変化させることをいう。
【００１９】
１実施形態のメモリ機能体は、上記第２の絶縁体は、上記導電性微粒子の材料が酸化または窒化されてなる。
【００２０】
上記実施形態では、上記第２の絶縁体は、上記導電性微粒子の材料を酸化または窒化して得られるので、このメモリ機能体は、半導体産業で広く用いられている既存の酸化炉などを使用して製造できる。したがって、メモリ機能体のための新たな製造装置が不要になり、設備投資が少額にできて、安価なメモリ機能体が得られる。
【００２１】
１実施形態のメモリ機能体は、上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物であり、
上記第２の絶縁体は、半導体酸化物または金属酸化物であり、
上記導電性微粒子の材料は、半導体または金属である。
【００２２】
上記実施形態では、上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物であり、上記第２の絶縁体の半導体酸化物または金属酸化物は、上記導電性微粒子の材料の半導体または金属を酸化してなるものであるから、いずれも、半導体産業で用いられている既存の装置を用いて作製可能である。したがって、信頼性の高いメモリ機能体が安価に形成できる。
【００２３】
１実施形態のメモリ機能体は、上記第２の絶縁体は、酸化アルミニウムであり、
上記導電性微粒子の材料は、アルミニウムである。
【００２４】
上記実施形態では、上記アルミニウムからなる導電性微粒子は、緻密で強固な絶縁体である上記酸化アルミニウムによって覆われている。したがって、上記導電性微粒子は、保持する電荷のリークが効果的に防止され、また、上記電荷の保持状態が安定して保たれるので、良好な信頼性を有するメモリ機能体が得られる。
【００２５】
１実施形態のメモリ機能体は、上記第１の導電体は、シリコン基板であり、
上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物である。
【００２６】
上記実施形態では、上記第１の導電体はシリコン基板であり、上記第１の絶縁体はシリコン酸化物またはシリコン窒化物であるので、既存の半導体製造装置によって容易かつ安価にメモリ機能体が製造できる。また、他の素子と容易に混載できて、高い汎用性および実用性が得られる。
【００２７】
本発明の第２の側面に係る微粒子形成方法は、第１の絶縁体中に、導電性微粒子を形成するための物質を、イオン注入法によって、予め設定した注入深さに注入する工程と、熱処理を行うことにより、上記第１の絶縁体中に注入された上記物質から導電性微粒子を形成する工程とを備えた微粒子形成方法において、
上記第１の絶縁体を、エッチングにより、表面から上記注入深さと同程度またはそれ以上まで除去するエッチング工程と、
上記エッチング工程よりも後に、酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴としている。
【００２８】
上記構成では、上記イオン注入法によって、上記第１の絶縁体中に一度に多量の上記物質が注入される。この物質が注入された上記絶縁体に、多数の導電性微粒子が形成される。そして、上記導電性微粒子の表面部分が絶縁化される。したがって、上記第１の絶縁体中に、少ない工程数で多数の導電性微粒子が形成できる。また、上記導電性微粒子の表面部分が絶縁化されるので、この導電性微粒子の表面が、例えば界面準位の形成等が少ない良好な状態になる。したがって、本実施形態の方法で形成された上記導電性微粒子は、例えば電荷を保持する場合、リークが少なく、長時間に亘って安定して上記電荷を保持することができる。
【００２９】
また、上記第１の絶縁体について、上記物質の注入密度が比較的低い上記表面から所定の深さまでの部分が、エッチングによって除去される。したがって、上記第１の絶縁体が薄膜化されると共に、この第１の絶縁体全体における導電性微粒子の密度を増大することができる。
また、上記導電性微粒子の表面部分が、既存の半導体製造装置を用いて酸化または窒化されて、絶縁化される。したがって、上記微粒子は安価に絶縁化できる。
【００３０】
１実施形態の微粒子形成方法は、上記第１の絶縁体に、この第１の絶縁体の表面に対して鋭角をなす方向から、上記導電性微粒子を形成するための物質を注入する。
【００３１】
上記実施形態では、上記第１の絶縁体の表面に対して鋭角をなす方向から上記物質が注入されるので、この第１の絶縁体の浅い位置に導電性微粒子が形成される。また、上記第１の絶縁体の深さの比較的小さい範囲に亘って、上記導電性微粒子が形成される。したがって、上記第１の絶縁体は、薄膜化が可能となる。
【００３２】
１実施形態の微粒子形成方法は、上記第１の絶縁体中に注入すべき上記導電性微粒子を形成するための物質を、負イオン化する工程を備える。
【００３３】
上記実施形態では、上記導電性微粒子を形成するための物質が負イオン化されているので、微粒子を形成するための物質が正イオン化されて注入される場合のように、注入を受ける絶縁体およびこの絶縁体に接する導電体等が高圧に帯電することが防止される。したがって、上記負イオン化された物質の注入深さのばらつきや、上記物質が注入される絶縁体等における欠陥の生成が、効果的に防止される。
【００３４】
本発明の第３の側面に係る微粒子形成方法は、半導体基板中に、導電性微粒子を形成するための物質を、予め設定した注入深さにイオン注入法によって注入する工程と、
酸化雰囲気中で熱処理を行うことにより、上記半導体基板の表面から上記注入深さと同程度またはそれ以上の深さまでの領域を酸化して酸化領域を形成するとともに、上記注入された上記物質から導電性微粒子を形成する工程と、
エッチングにより上記酸化領域を除去するエッチング工程と、
酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記酸化領域が除去された上記半導体基板の表面部分を絶縁化して第１の絶縁体を形成すると共に、この第１の絶縁体中の導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴とする。
この微粒子形成方法によっても、本発明の上記第２の側面に係る微粒子形成方法と同様の作用効果が得られる。
【００３５】
本発明に係るさらに別の微粒子形成方法は、パッド酸化膜が表面上に形成された半導体基板に、導電性微粒子を形成するための物質を、イオン注入法によって、上記半導体基板とパッド酸化膜との界面付近を注入深さとして設定して注入する工程と、
エッチングにより上記パッド酸化膜を除去するエッチング工程と、
上記エッチング工程の前または後に熱処理を行うことにより、上記注入された上記物質から導電性微粒子を形成する工程と、
酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記パッド酸化膜除去後の半導体基板の表面部分を絶縁化して第１の絶縁体を形成すると共に、この第１の絶縁体中の導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴としている。
この微粒子形成方法によっても、本発明の上記第２の側面に係る微粒子形成方法と同様の作用効果が得られる。
【００３６】
【００３７】
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
本発明のメモリ素子は、上記メモリ機能体を用いて形成された電界効果型トランジスタを備える。
【００４４】
上記構成によれば、高い量産性を有し、リーク耐性に優れ、さらに、微細化が可能な不揮発性のメモリ素子が得られる。
【００４５】
本発明の半導体装置は、上記メモリ素子が集積されたメモリ回路を備える。
【００４６】
上記構成によれば、上記メモリ素子は微細化が容易であるので、メモリ回路の占有面積を縮小して、半導体装置の小型化が有効に行なえる。
【００４７】
本発明の電子機器は、上記半導体装置を備える。
【００４８】
上記構成によれば、上記メモリ回路の占有面積が小さくて小型の半導体装置を備えるので、電子機器の小型化を図ることができる。
【００４９】
【発明の実施の形態】
以下、本発明を図示の実施の形態により詳細に説明する。
【００５０】
（第１実施形態）
図１（ａ）〜図１（ｅ）は、本発明の第１実施形態としての微粒子の製造方法を示す工程図である。本実施形態では、絶縁体としてのシリコン酸化膜に、導電性微粒子としての銀微粒子を形成する。
【００５１】
まず、図１（ａ）に示すように、半導体基板としてのシリコン基板１００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜１１０を形成する。本実施の形態では、およそ５０ｎｍの膜厚に形成する。
【００５２】
次に、図１（ｂ）に示すように、上記シリコン酸化膜１１０中に、導電性微粒子を形成するための物質としての銀を、イオン注入法により導入する。ここで、注入エネルギーはあまり高エネルギーであると、注入分布が広がり過ぎるので、比較的薄い上記シリコン酸化膜１１０への注入に相応しくなく、また、上記シリコン酸化膜１１０にダメージを与えて欠陥を生じてしまう。したがって、注入エネルギーは、１００ｋｅＶ未満が好ましく、特に、５０ｋｅＶ未満が好ましい。本実施形態では、上記シリコン酸化膜１１０の厚み方向の中央付近に微粒子を形成すべく、約３０ｋｅＶで注入を行った。
【００５３】
また、注入ドーズ量があまりに多いと微粒子の粒径が大きくなりすぎ、また、シリコン膜１１０へのダメージも多くなる一方、少な過ぎると、微粒子密度が小さくなり過ぎてしまう。したがって、注入ドーズ量は、１×１０１２／ｃｍ２より多く１×１０２０／ｃｍ２より少ないほうが良い。例えば、１×１０ｅ１３／ｃｍ２より多く１×１０ｅ１７／ｃｍ２より少ない注入ドーズ量が、より好ましい。本実施の形態では、およそ３０ｋｅＶのエネルギー、かつ、およそ１×１０１５／ｃｍ２の注入量で、銀を導入した。
【００５４】
いうまでもなく、イオン種によって、選択すべき注入エネルギー及び注入量は異なる。
【００５５】
また、上記銀を注入するイオン注入法としては、負イオン注入法であるのが好ましい。負イオンを用いて注入を行なった場合、注入を受ける絶縁体（本実施形態ではシリコン酸化膜１１０）の表面電位は、正イオンを用いた場合の正イオンの加速電圧近くまで上昇することが無く、数Ｖ程度の非常に低い値に抑えることができる。すなわち、正イオン注入法では、正の電荷のイオンが絶縁体の表面に入射した際、負の電荷の二次電子が放出されるので、上記絶縁体表面は正に帯電する一方であり、最終的に正イオンの加速電圧まで上昇する。一方、負イオン注入法の場合、負の電荷のイオンが入射して負の電荷の二次電子が放出し、表面電位は±数Ｖ程度に収まるのである。したがって、正イオン注入法と比べて、実効的な加速電圧の変動が少なくなるため、導電性微粒子を形成するための物質（銀）の注入深さのばらつきを抑制することが可能となる。また、上記絶縁体は、殆ど帯電しないので、絶縁破壊等による欠陥の発生を抑制することが可能となる。本実施形態では、日新電機株式会社製の負イオン注入装置を用いた。
【００５６】
続いて、上記銀が注入されたシリコン酸化膜１１０に、熱処理を加える。この熱処理によって、注入元素（銀）を凝集または拡散することにより、図１（ｃ）に示すように、所定の粒径の銀微粒子１２０が形成される。また、イオン注入時に発生した上記シリコン酸化膜１１０の欠陥を修復することも可能である。上記熱処理の温度は、あまりに低いと効果がなく、あまりに高温であると注入元素が拡散、溶融して微粒子が形成できない。したがって、上記熱処理の温度は、２００℃より高く、注入元素（銀）の融点未満であることが好ましい。また、同一温度であっても、処理時間を長くすればその温度での効果は増大するが、あまりに長時間であると、微粒子の粒径が過度に大きくなる場合や、あるいは、微粒子を形成すべき領域外まで注入元素が拡散する場合があるので、２４時間より短いほうが好ましい。
【００５７】
通常の熱処理は、アルゴン等の不活性雰囲気中で実行するが、本発明では、導電性微粒子の表面部分が絶縁化される雰囲気中で実施する。本実施の形態では、酸素を含む気相中で熱処理を実施し、銀微粒子を形成するとともに、シリコン酸化膜１１０中に酸素を拡散させて銀微粒子の表面に酸素を供給することによって、上記銀微粒子の表面部分を酸化して絶縁化を行なう。
【００５８】
上記熱処理における温度、時間、気相の流量等の条件は、用いる材料や所望の微粒子径およびその表面に形成する絶縁層の厚さによって異なる。
【００５９】
本実施の形態では、シリコン熱酸化条件よりもやや低い温度で、数時間程度、酸化雰囲気中で熱処理を実施する。これによって、図１（ｄ）に示すように、上記銀微粒子１２０の表面部分を絶縁化して、酸化銀１４０を形成する。
【００６０】
上記熱処理において、酸化による他に、窒化によって絶縁化を行なうこともできる。例えば導電性微粒子を形成する金属としてシリコンを注入した後、例えばアンモニア雰囲気中で熱処理を実行することにより、微粒子の表面に絶縁体としてのシリコン窒化物を形成できる。
【００６１】
また、当初はアルゴンや窒素等の不活性雰囲気中で熱処理を行って、ある程度微粒子が形成されてから、この形成された微粒子が絶縁化される雰囲気中での熱処理に切り替えることもできる。この方法では、上記微粒子の大きさを任意の大きさに調整してから絶縁化を行うことができるので、より多様な大きさの微粒子を正確に形成することができる。例えば、通常の熱処理炉であれば、アルゴンや窒素等の不活性雰囲気中、おおよそ３００℃〜９００℃程度で当初の熱処理を行なうのが好ましく、アサヒ理化製作所製のセラミクス電気管状炉を用いて、アルゴン雰囲気中で約１時間熱処理を行うことができる。もちろん、これは銀微粒子の場合であって、微粒子を形成する元素によって、最適な熱処理条件は異なる。
【００６２】
さらに、微粒子形成のための熱処理が比較的低温である場合、注入によって絶縁体に発生した欠陥を修復するために、５００〜１０００℃程度の熱処理を行うことが好ましい。この時、長時間熱処理を行うと、微粒子が融解したり拡散したりするので、ＲＴＡ（Rapid Thermal Annealing）、すなわち、短時間の熱処理を行うのが好ましい。
【００６３】
本実施形態の微粒子形成方法によって形成した微粒子の様子を、断面ＴＥＭ（透過型電子顕微鏡）観察によって調べた。その結果、図１（ｄ）に示すように、イオン注入された銀が凝集して、粒径（直径）がおよそ２〜３ｎｍ程度のいわゆるナノメートルサイズの銀微粒子１３０が形成された。そして、この銀微粒子１３０を覆うように、酸化銀１４０が形成された。上記銀微粒子１３０は、銀イオンの加速エネルギーから予想される深さに、正確に分布して形成された。図１（ｅ）は、図１（ｄ）の一部を拡大したものである。
【００６４】
このように、負イオン注入法によれば、注入を受ける絶縁体の帯電効果を抑制できるので、上記絶縁体において、狙い通りの深さおよび濃度の注入を行ない易いという利点を有する。また、注入によって、微粒子を形成するための物質を絶縁体に導入するので、上記絶縁体中の適切位置に散在するナノメートルサイズの微粒子を、一度の工程で形成できる。したがって、従来におけるように、薄膜形成工程とこの薄膜の微細加工工程とを、何度も繰り返す必要が無い。また、ナノスケールの微細加工技術を用いる必要がないので、生産性が良い。
【００６５】
なお、本実施形態では、微粒子として銀を用いたが、その他の金、銅などの金属や、シリコン、ゲルマニウムなどの半導体等の導伝体を用いることができる。ただし、金は酸化され難いので、微粒子の表面部分の絶縁化が多少困難である。一方、例えばアルミニウムなどのような、酸化によってその表面に強固な酸化被膜を形成する物質は、微粒子を覆う絶縁体が安定して形成される点で好ましく、アルミニウムの他に、タングステン、ニオブ、ジルコニウム、チタン、クロム、スズ、コバルト、ニッケル、鉄、アンチモン、鉛などが好ましい。
【００６６】
また、微粒子を形成する絶縁体として、シリコン基板上の熱酸化膜の例をあげたが、ガラス基板など、その他の絶縁体、あるいは半導体の基板等をも用いることができる。
【００６７】
（第２実施形態）
本実施形態の微粒子の形成方法では、第１実施形態の微粒子の形成方法に加えて、微粒子形成工程と絶縁化工程との間に、エッチング工程を設け、上記微粒子が形成された絶縁体の表面から所定深さまでの領域を除去する。
【００６８】
本実施形態では、第１実施形態と同様に、導電性微粒子として銀微粒子を形成する。
【００６９】
まず、図２（ａ）に示すように、半導体基板としてのシリコン基板２００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜２１０を形成する。本実施形態では、およそ１００ｎｍの膜厚に形成する。
【００７０】
次に、図２（ｂ）のように、上記シリコン酸化膜２１０中に、銀をイオン注入法によって導入する。ここで、注入エネルギーは注入深さが５０ｎｍ程度になるように設定する。
【００７１】
通常、上記イオン注入では注入分布が生じて、注入物質の濃度が、所定の深さを最大濃度として、深さ方向にガウス分布に類似した濃度分布となる。本実施形態では、表面からおよそ５０ｎｍの深さにおいて、注入された銀が最大濃度となる。したがって、第１実施形態と同様に導電性微粒子を形成すると、この導電性微粒子は、上記イオン濃度に依存した粒径の分布を形成する。すなわち、注入濃度が最大の深さに、粒径が比較的大きい微粒子が形成され、この粒径が比較的大きい微粒子が形成される位置の上下位置に、粒径が比較的小さい微粒子が形成される。
【００７２】
ここで、本実施形態では、エッチングによって、上記絶縁体（シリコン酸化膜２１０）表面から所定の深さまで除去する。これによって、図２（ｃ）に示すように、粒径が比較的大きい微粒子が絶縁体表面付近に位置すると共に、上記絶縁体表面付近から基板側に向って、微粒子の粒径が小さくなるようにする。上記絶縁体を除去するエッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。本実施形態では、上記絶縁体は酸化シリコンであるので、濃度が０．５％の沸酸溶液を用いてウエットエッチングを行なった。
【００７３】
上記エッチング工程で除去する絶縁体の厚みは、この絶縁体への微粒子を形成するための物質の注入深さと、同程度またはそれ以上とする。本実施の形態では、表面から約５０ｎｍの深さまでエッチングを行った。
【００７４】
その後、第１実施形態と同様に、例えば熱酸化によって、上記導電性微粒子の表面部分の絶縁化を行なう。これによって、図２（ｄ）に示すように、銀微粒子２３０の表面に酸化銀を形成する。この絶縁化の工程では、国際電気株式会社製のロードロック式酸化炉を用いた。上記銀微粒子は、シリコン酸化膜２１０の表面に近いものほど酸化される度合いが大きいが、上記銀微粒子は、表面に近いものほど粒径が大きい。したがって、絶縁化後の銀微粒子２３０の粒径は、深さ方向において、絶縁化前の銀微粒子２２０の粒径よりもばらつきが比較的少なくなる。
【００７５】
（第３実施形態）
本実施形態では、イオン注入工程と熱処理工程との間にエッチング工程を備え、導電性微粒子を形成するための物質が注入された絶縁体について、表面から所定深さまでの領域を除去する。
【００７６】
本実施形態では、絶縁体としてのシリコン酸化膜に、導電性微粒子としての銀微粒子を形成する。
【００７７】
まず、半導体基板としてのシリコン基板３００の表面に、熱酸化工程によって、絶縁体としてのシリコン酸化膜３１０を形成する。本実施形態では、およそ１００ｎｍの膜厚に形成する。
【００７８】
次に、図３（ａ）に示すように、上記シリコン酸化膜３１０中に、銀をイオン注入法によって導入する。ここで、注入エネルギーは、注入深さが５０ｎｍ程度になるように設定する。
【００７９】
ここで、上記銀の注入濃度は、上記シリコン酸化膜３１０表面からおよそ５０ｎｍの深さの領域を最大濃度として、深さ方向に、ガウス分布に類似した濃度分布が形成される。
【００８０】
続いて、図３（ｂ）に示すように、上記銀の注入濃度が高い部分が表面付近になるように、上記シリコン酸化膜３１０の表面部分をエッチングで除去する。すなわち、上記シリコン酸化膜２１０を、上記注入深さと同程度かもしくはそれ以上の深さに亘って、エッチング除去する。本実施形態では、表面から約５０ｎｍの深さまでエッチングを行った。エッチングの方法は、第２実施形態と同様、ウエットエッチングでもドライエッチングでもよい。本実施形態では、濃度が０．５％の沸酸溶液を用いてウエットエッチングを行なった。
【００８１】
その後、第２実施形態と同様に、上記シリコン酸化膜３１０の熱処理、および、銀微粒子の絶縁化を行なう。
【００８２】
まず、上記シリコン酸化膜３１０の熱処理を行うことにより、図３（ｃ）に示すように、銀微粒子３２０が、その粒径がシリコン酸化膜３１０の表面付近から基板３００側向って小さくなるように分布して形成される。
【００８３】
そして、上記銀微粒子の表面部分について、熱酸化によって絶縁化を行った。本実施形態では、国際電気株式会社製のロードロック式酸化炉を用いた。その結果、図３（ｄ）のように、銀微粒子３３０の表面に銀酸化膜が形成されて、上記シリコン酸化膜３１０の表面付近の微粒子は比較的厚い銀酸化膜が形成される一方、シリコン基板３００側、すなわち、シリコン酸化膜３１０表面から遠い位置の銀微粒子３３０は、比較的薄い銀酸化膜が形成された。これによって、絶縁化後の上記銀微粒子３３０は、上記シリコン酸化膜３１０の厚み方向において、粒径が略同じになった。その結果、形成当初の銀微粒子３２０の中心部分であって、絶縁化されずに残った銀微粒子３３０の粒径は、上記形成当初の銀微粒子３２０に比べて、ばらつきが比較的少ない粒径分布となった。
【００８４】
なお、第１乃至第３実施形態では、注入工程、熱処理工程、絶縁化工程を別々に行ったが、イオン注入直後であっても、注入条件によっては、熱処理工程を施すことなく微粒子を形成することができる。また、上記絶縁化工程は、例えば熱酸化のように熱を伴う工程であるので、実質的に熱処理工程を兼ねることも可能である。
【００８５】
しかしながら、所望の微粒子を得るための条件が厳しくなったり、工程が不安定になったりするので、夫々別工程とするほうが、大量生産を行なう上では好ましい。
【００８６】
（第４実施形態）
本実施形態では、半導体基板に、導電性微粒子を形成するための物質を注入し、その後に、上記半導体基板の酸化工程を行なう。この半導体基板の酸化工程は、上記物質の注入濃度が高い領域付近まで酸化するように行う。この半導体基板の酸化工程に続いて、例えば希弗酸によってエッチングを行い、上記酸化領域を除去する。この時点で、上記物質の注入濃度が高い部分が表面に現れる。そして、上記注入濃度が高い部分が表面に現れた半導体基板を熱処理して、上記注入した物質の金属を拡散または凝集させて、この時点で、所望の微粒子を形成する。続いて、再び酸化を行い、上記半導体基板の表面部分を酸化すると共に、導電性微粒子の表面部分を酸化して、絶縁化を行なう。
【００８７】
図４（ａ）乃至（ｄ）は、上記実施形態と同様に、シリコン酸化膜中に銀微粒子を形成する方法を説明する図である。
【００８８】
本実施形態では、第１乃至第３実施形態と異なり、シリコン基板中に、シリコン酸化膜が無い状態で、あるいは、薄いパッド膜越しに、銀イオン注入を行う。すなわち、図４（ａ）に示すように、シリコン基板４００中に銀をイオン注入法により導入する。ここで、注入エネルギーは、上記銀イオンの注入深さが５０ｎｍ程度になるように設定した。
【００８９】
ここにおいても、上記実施形態と同様に、上記銀イオンの注入濃度は、深さ方向において、シリコン基板４００の表面からおよそ５０ｎｍの深さの位置が最大濃度となるガウス分布に類似した濃度分布となる。
【００９０】
その後、酸化工程を実行する。すなわち、図４（ｂ）に示すように、上記シリコン基板４００を酸化してシリコン酸化膜４１０を形成する。このシリコン酸化膜４１０とシリコン基板４００との界面付近に、銀の注入濃度が高い部分が位置するように上記酸化を行なう。すなわち、上記シリコン基板４００の酸化深さは、およそ銀の注入深さと同程度またはそれ以上とする。本実施形態では、酸化前のシリコン基板表面から約５０ｎｍの深さまで酸化を行った。この酸化を行った時の熱によって、銀微粒子４２０が形成される。
【００９１】
次に、上記シリコン酸化膜４１０を除去する。本実施形態では、希弗酸によって上記シリコン酸化膜４１０を除去する。その結果、図４（ｃ）のように、シリコン基板４００の表面付近の銀微粒子４２０の粒径が最も大きく、このシリコン基板４００の表面から深さ方向に向って、粒径が小さくなるように分布する銀微粒子４２０が形成される。
【００９２】
その後、再び、上記シリコン基板４００について、酸化を行なう。この酸化は、熱酸化法によって行ない、これによって、上記シリコン基板４００の表面に、膜厚が約５０ｎｍ程度のシリコン酸化膜４４０を形成した。その結果、図４（ｄ）に示すように、銀微粒子４２０の表面部分もまた酸化されて、表面が酸化銀で覆われた銀微粒子４３０が形成された。この表面に酸化銀で覆われた銀微粒子４３０の粒径について、第３実施形態と同様に、酸化銀が形成される前の銀微粒子４２０の粒径よりも、ばらつきが比較的少ない分布となった。
【００９３】
（第５実施形態）
本実施形態では、導電性微粒子を形成するための物質の注入の前に、この物質の注入を行なう半導体基板上に、パッド酸化膜を形成しておく。
【００９４】
次に、上記パッド酸化膜越しに、上記物質を注入する。この時、上記パッド酸化膜と半導体基板との界面が、上記物質の注入濃度が高い部分になるように、予め上記パッド酸化膜の厚さと注入条件とを設定しておく。
【００９５】
上記物質の注入後、熱処理を施して、導電性微粒子を形成する。その後、例えば希弗酸によって、上記パッド酸化膜のエッチングを行う。
【００９６】
次に、再び酸化を行い、上記半導体基板の表面部分を酸化すると共に、上記導電体粒子の表面部分をも酸化して、絶縁化行なう。上記導電性微粒子は、上記半導体基板の表面付近にあるもの程酸化の程度が大きいが、上記半導体基板の表面付近の微粒子は径が比較的大きいので、絶縁化後の導電性微粒子の径は、上記半導体基板の深さ方向において、ばらつきが比較的少なくなる。
【００９７】
本実施形態の具体例を、図５（ａ）乃至（ｄ）を用いて説明する。
【００９８】
まず、半導体基板としてのシリコン基板５００の表面に、熱酸化工程によって、パッド酸化膜としてシリコン酸化膜５１０を形成する。このシリコン酸化膜５１０は、約２５ｎｍの厚みに形成する。
【００９９】
次に、図５（ａ）に示すように、上記シリコン酸化膜５１０およびシリコン基板５００中に、銀をイオン注入法によって導入する。ここで、注入エネルギーは、上記銀の注入深さが、シリコン酸化膜５１０とシリコン基板５００との界面付近になるように設定する。本実施の形態では、注入深さが約５０ｎｍ程度になるように注入を行なった。
【０１００】
本実施形態においても、上記銀の注入濃度は、シリコン酸化膜５１０の表面から約５０ｎｍの深さを最大濃度として、深さ方向にガウス分布に類似した濃度分布となる。
【０１０１】
次に、熱処理工程を行って、銀微粒子５２０を形成する。上記シリコン酸化膜５１０とシリコン基板５００では、母材の違いから、上記銀微粒子５２０の形成状態は異なるが、図５（ｂ）のように、それぞれの母材中ではイオン濃度に依存した粒径分布をなす。
【０１０２】
ここで、酸化膜エッチングによって、パッド酸化膜としてのシリコン酸化膜５１０を除去する。このシリコン酸化膜５１０を除去した結果、図５（ｃ）に示すように、シリコン基板５００表面付近から深さ方向に向って粒径が小さくなるように分布する銀微粒子５２０が得られる。上記ッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。本実施形態では、濃度が０．５％の沸酸溶液によるウエットエッチングを行なった。
【０１０３】
その後、第４実施形態と同様に、熱酸化工程によって、シリコン基板５００の酸化、および、微粒子の絶縁化を行なう。この工程では、国際電気株式会社製のロードロック式酸化炉を用いた。この熱酸化工程によって、絶縁体５４０の表面に近い銀微粒子５３０ほど酸化銀が厚く形成されたが、上記絶縁体５４０表面に近い微粒子は、絶縁化前の粒径が上記表面に近いほど大きいので、上記絶縁化後において、銀微粒子５３０の粒径は、絶縁化前よりも粒径のばらつきが少なくなった。
【０１０４】
また、上記熱酸化工程によって、上記シリコン基板５００の表面に、約３０ｎｍの厚みの酸化膜５４０が形成された。
【０１０５】
（第６実施形態）
本実施形態では、第５実施形態に対して、パッド酸化膜をエッチングする工程と熱処理工程との順序が違う。
【０１０６】
すなわち、本実施形態では、パッド酸化膜を介して、微粒子を形成するための物質の注入を行ったのち、上記パッド酸化膜を除去し、その後、熱処理を実施して導電性微粒子を形成する。この後、酸化工程を実施して、半導体基板を酸化すると共に、導電性微粒子の表面部分を酸化して絶縁化を行なう。
【０１０７】
図６（ａ）乃至（ｄ）は、上記導電性微粒子として銀微粒子を形成する方法を示した図である。
【０１０８】
まず、半導体基板としてのシリコン基板６００の表面に、熱酸化によってパッド酸化膜としてのシリコン酸化膜６１０を形成する。本実施形態では、約２５ｎｍの厚みに形成した。
【０１０９】
次に、図６（ａ）に示すように、上記シリコン酸化膜６１０およびシリコン基板６００中に、イオン注入法によって銀を導入する。ここで、注入エネルギーは、最大の注入深さがシリコン酸化膜６１０とシリコン基板６００との界面付近になるように設定する。本実施の形態では、約５０ｎｍ程度の注入深さになるように設定した。
【０１１０】
本実施形態において、上記銀の注入濃度は、シリコン酸化膜６１０表面から約５０ｎｍの深さが最大濃度となるガウス分布に類似した分布となる。
【０１１１】
次に、図６（ｂ）に示すように、酸化膜エッチングによって、シリコン酸化膜６１０を除去し、上記銀の注入濃度が高い部分が表面付近になるように加工する。上記エッチングは、ウエットエッチングとドライエッチングのいずれも用いることができる。本実施の形態では、除去すべきパッド膜が酸化シリコンであるので、濃度が０．５％の沸酸溶液を用いたウエットエッチングを行なった。
【０１１２】
なお、条件に応じて、銀イオンを注入した時点で銀微粒子が形成される場合がある。
【０１１３】
その後、熱処理および酸化工程を行なう。
【０１１４】
まず、熱処理を行って、図６（ｃ）に示すように、シリコン基板６００の表面付近から深さ方向に向って粒径が小さくなるように分布した微粒子６２０を形成する。
【０１１５】
そして、熱酸化によって、絶縁化工程を行う。本実施形態では、国際電気株式会社製のロードロック式酸化炉を用いた。その結果、図６（ｄ）に示すように、シリコン基板６００上に、厚みが約３０ｎｍのシリコン酸化膜６４０が形成される。また、このシリコン酸化膜６４０の表面近傍の銀微粒子６３０は、比較的厚い酸化銀が表面に形成され、上記シリコン酸化膜６４０の深さ方向に向うにつれて、銀微粒子６３０の表面に形成される酸化銀は厚みが薄く形成された。その結果、上記絶縁化後の銀微粒子６３０は、絶縁前の銀微粒子６２０と比べて、上記シリコン酸化膜６４０の深さ方向において、粒径のばらつきが比較的少なく形成された。
【０１１６】
上記第１乃至第６実施形態では、導電性微粒子の材料として銀を用いたが、銀以外の例えば金、銅、アルミニウム、錫、ニッケル、白金、亜鉛、ハフニウム、マンガン、タンタル、チタン、タングステン、インジウムなど他の金属を用いることもできる。
【０１１７】
特に、アルミニウムなどのように表面に緻密な酸化被膜を形成する物質は、微粒子を欠陥の少ない絶縁体で囲むことができるため、このアルミニウム微粒子に電荷が保持された場合、効果的に電荷のリーク現象を抑制することができる。したがって、電荷の保持特性の優れたメモリ機能体が形成できる。
【０１１８】
また、上記導電性微粒子には、シリコン、ゲルマニウム等の半導体を用いることも可能であり、半導体以外の合金や化合物を用いることも可能である。
【０１１９】
特に、上記導電性微粒子としてシリコンを用い、このシリコン微粒子を、酸化または窒化によって絶縁化して、上記シリコン微粒子の表面にシリコン酸化膜またはシリコン窒化膜を形成した場合、上記シリコン微粒子に保持された電荷に対して、有効な障壁として機能することができる。すなわち、電荷のリークが殆ど無くて、良好な保持特性を有するメモリ機能体を形成することができる。
【０１２０】
（第７実施形態）
本実施形態では、上記実施形態において、導電性微粒子の材料をイオン注入によって絶縁体中に導入する工程において、上記注入を、上記絶縁体の表面に対して鋭角をなす方向から行なう。
【０１２１】
具体的には、シリコン基板上に形成したシリコン酸化膜に、このシリコン酸化膜表面の法線に対して約７０°程度の入射角をなして、銀負イオンを注入する。上記シリコン酸化膜厚は、約１００ｎｍである。上記銀負イオンの注入条件は、第６実施形態と略同様の条件である。
【０１２２】
この後、第６実施形態と同様に、熱処理工程を行なって銀微粒子を形成した結果、この銀微粒子は、上記シリコン酸化膜の深さ方向において、第６実施形態よりも狭い幅に分布して形成された。本実施形態では、第６実施形態に対して約半分程度の厚みの領域に銀微粒子を形成することができた。
【０１２３】
ここで、正イオンを用いた注入法では、注入を受けるシリコン酸化膜などの絶縁体が帯電してしまい、鋭角をなして銀イオンの注入を行っても、銀イオンの注入分布が広がる場合や、所望の注入深さが得られない場合が多い。これに対して、本実施形態では、負イオン注入法を用いるので、上記シリコン酸化膜が高電圧に帯電することがなく、注入した銀イオンを設定通りに分布させることができ、その結果、所望の深さに比較的狭い分布幅をなして微粒子を形成することができる。したがって、例えば、シリコン基板上に形成されて銀イオンの注入を受けるシリコン酸化膜を薄膜化しても、上記シリコン基板まで銀イオンを注入してしまうといった不都合を避けることが可能となる。
【０１２４】
同様の条件で、シリコン酸化膜厚を約５０ｎｍに薄膜化した試料に銀微粒子を形成した結果、厚みが１００ｎｍの上記シリコン酸化膜と同様に、所定の深さの領域に渡って正確に銀微粒子を形成することができた。また、注入エネルギーを低エネルギー化することや、上記シリコン酸化膜表面に対する注入角度を高角にすることによって、さらに、上記シリコン酸化膜を薄膜化することが可能となる。
【０１２５】
（参考例）
本参考例では、導電性微粒子を形成する母体に、上記導電性微粒子の材料の注入を行いながら、表面をエッチングする。例えば、シリコン基板上に形成されたシリコン酸化膜に銀イオンを注入しながら、上記シリコン酸化膜に対して異方性エッチングを行う。
【０１２６】
図７（ａ），（ｂ）は、導電性微粒子の材料を絶縁体に注入するための装置を示す概略図である。図７（ａ），（ｂ）に示すように、この装置は、ドライエッチング装置の反応室７１０に、イオン注入装置のビーム輸送部７２０の出口を設け、イオン注入装置の注入室を兼ねる構造を有する。このドライエッチング装置は、コイル７４０、マイクロ波導波管７５０、エッチングガス導入管７６０、真空排気口７７０を有する。また本装置では、ビーム輸送部７２０の周りに磁気シールド７８０を設けて、コイル７４０などからの外部磁場によってイオンビームが影響を受けるのを防いでいる。
【０１２７】
また、本参考例では、絶縁体への導電体イオンの斜め注入を実施すべく、図７（ｂ）に示すように、イオンの入射方向が、基板保持台７３０の法線に対して約７０°の角度を有する構造になっている。また、ビーム輸送部７２０の取り付け方向を変更することによって、あるいは、ビーム輸送部７２０にビーム径路の変更機構を備えることによって、上記導電体イオンの注入方向を所望の方向に設定することも可能である。
【０１２８】
あるいは、基板保持台７３０に可動機構を備えることにより、基板保持台７３０の傾きを変化することによって、基板上の絶縁体に対する注入方向を任意に設定することができる。図７（ｂ）は、図７（ａ）の状態から基板保持台７３０のみを約１５°傾けた状態を模式的に示した図である。したがって、図７（ｂ）の状態では、導電体イオンの注入角度は約５５°となる。
【０１２９】
ここで、シリコン基板上の膜厚が約４０ｎｍのシリコン酸化膜に対して、図７（ａ）の装置を用いて、銀負イオンを約３０ＫｅＶの注入エネルギーで１×１０１５／ｃｍ２程度注入した。これと共に、ドライエッチングによって、上記シリコン酸化膜を一定レートで約１０ｎｍエッチング行った。本実施形態では、ビームの平均電流密度は約１μＡ／ｃｍ２であり、エッチングレートはおよそ４ｎｍ／ｍｉｎ程度であった。
【０１３０】
その後、第１乃至第６実施形態と同様の方法で熱処理を行った。上記参考例では、シリコン酸化膜表面から所定の深さにおいて、最も大きい粒径の微粒子が形成され、この所定深さの上下に、上記粒径よりも小さい粒径の微粒子が形成された。また、微粒子の密度が、シリコン酸化膜の膜厚方向において、不均一になる傾向があった。しかしながら、本実施形態では、上記シリコン酸化膜の表面付近から約１０ｎｍ程度の深さまでの領域において、比較的均一な粒径の銀微粒子の分布が得られ、上記微粒子の大きさや密度のばらつきが少なくなった。
【０１３１】
また、本参考例では、上記絶縁体の表面に対して鋭角をなす方向から微粒子材料を注入する斜め注入を行なっているので、微粒子の形成される領域は、絶縁体の膜厚方向において狭い範囲に設定することが可能である。また、上記微粒子材料の注入角度を調節すれば、上記絶縁体における微粒子の形成範囲を調整することが可能である。さらに、本実施形態におけるように、負イオンを用いることによって、さらに微粒子形成範囲のばらつきを抑制することが可能になるので、微粒子の形成範囲を良好な精度で調整することができる。
【０１３２】
さらに、上記微粒子の絶縁化工程を行なうことによって、他の実施形態と同様に、導電性微粒子の粒径を縮小することができ、また、上記導電性微粒子の電荷保持特性を向上することができる。特に、本実施形態では、上記絶縁体の膜厚方向において、狭い範囲に導電性微粒子を形成することができるので、絶縁体の薄膜化を行なうことができる。また、上記導電性微粒子を、薄膜中の狭い厚み方向の範囲に形成できるので、短い時間で略全ての微粒子表面を絶縁化することができ、絶縁化工程の時間の短縮を行なうことができ、また、微粒子表面の絶縁化のばらつきを抑制できるので、信頼性と生産性を向上することができる。
【０１３３】
（第８実施形態）
本実施形態では、導電性基板上の絶縁体中に、本発明による微粒子の形成方法により作製したナノメートルサイズの導電性微粒子を形成し、さらに、上記絶縁体の上に、通常用いられる方法で電極を形成して、メモリ機能体を構成した。
【０１３４】
図８（ａ）は、本実施形態のメモリ機能体を示す模式図である。図８（ｂ）は、図８（ａ）の一部を拡大した図である。このメモリ機能体は、第１の導電体としての基板８００上にシリコン酸化膜８１０を備え、このシリコン酸化膜８１０中に、銀酸化膜８２５で覆われた銀微粒子８２０が形成されている。上記シリコン酸化膜８１０上に、第２の導電体としてのアルミニウムで形成した電極８３０を設けている。
【０１３５】
上記メモリ機能体のシリコン基板８００とアルミニウム電極８３０との間に電圧Ｖｇを印加したときの上記シリコン酸化膜８１０の容量Ｃを測定して実験を行なった結果、図９に示すような曲線が得られた。図９において、横軸が電圧Ｖｇ（Ｖ）であり、縦軸が容量Ｃ（ｐＦ）である。図９から分かるように、上記メモリ機能体は、ヒステリシス特性を示す。このように、本実施形態のナノメートルサイズの銀微粒子８２０を含むシリコン酸化膜８１０は、ヒステリシス特性を有するので、上記シリコン基板８００とアルミニウム電極８３０との間に同一電圧を印加したときの容量の大小を比較することによって、２値の判別を行うことができ、メモリ機能を奏することができる。
【０１３６】
また、本実施形態のメモリ機能体は、負イオン注入を用いて作製されているので、上記シリコン酸化膜８１０は、単一熱酸化膜と同等の品質を有している。したがって、このメモリ機能体は、信頼性が非常に高く、例えばＣＶＤ（Chemical Vapor Deposition）法によって絶縁膜および微粒子を形成する場合と較べて、製造にかかる時間が短いので、優れた生産性を有する。
【０１３７】
また、負イオン注入によって銀イオンを注入するので、帯電による銀微粒子の形成位置のばらつきを抑えることができ、上記銀微粒子を含むシリコン酸化膜８１０は、薄膜化と微細化が可能である。さらに、厚みが比較的厚い場合と比較して、電極間に同じ電圧を加えても、シリコン酸化膜８１０にかかる実効電場が強くなるので、メモリ機能体の低電圧化が可能となり、生産性および低消費電力性を向上することができる。
【０１３８】
また、上記銀イオンの注入の際に、シリコン酸化膜８１０の表面に対して鋭角をなして注入を行うので、シリコン酸化膜８１０の厚み方向における銀微粒子８２０の分布の広がりを抑制することができる。したがって、上記シリコン酸化膜８１０は薄膜化が可能となり、効果的に微細化を行なうことができる。
【０１３９】
なお、上記シリコン酸化膜８１０の厚みについて、第１実施形態のシリコン酸化膜１１０を用いて、シリコン酸化物のみを増やして７０ｎｍに厚みを増大した試料を形成し、この試料に電位差を与えて実験を行なった。その結果、上記試料の膜では、電位差を１０Ｖ近くまで上昇させなければメモリ機能体として動作しなかった。また、１０Ｖの電位差を与えると、絶縁破壊が生じてしまった。したがって、上記シリコン酸化膜８１０の厚みは、７０ｎｍ未満であることが好ましい。
【０１４０】
また、本実施形態のメモリ機能体を、従来のＤＲＡＭのキャパシタにもちいれば、リフレッシュが必要ないか、あるいは、少なくともリフレッシュ回数を大幅に削減できる低消費ＤＲＡＭが実現可能となる。また、強誘電体メモリの強誘電体のような特殊な材料を用いる必要が無いので、簡単な工程で成作でき、優れた生産性を有するＤＲＡＭが得られる。
【０１４１】
なお、上記銀微粒子８２０の大きさは、大きすぎると微細化が困難になる一方、小さすぎるとメモリ機能が低下するので、ナノメートルサイズ、すなわち、１μｍ未満の大きさが好ましく、特に、粒径が、０．１ｎｍより大きく４ｎｍより小さい範囲に含まれる銀微粒子８２０が多数となるのが好ましい。
【０１４２】
電極は導電性の物質であれば、金属あるいはポリシリコン等の電導性を有する物質を用いることができる。
【０１４３】
本実施形態において、媒体としてのシリコン酸化膜８１０中に、酸化銀８２５で覆われた導電性微粒子としての銀微粒子８２０を形成した場合を説明したが、上記導電性微粒子は、金、銅、シリコン、ゲルマニウム、アルミニウム、タングステン、ニオブ、ジルコニウム、チタン、クロム、スズ、コバルト、ニッケル、鉄、アンチモンおよび鉛などの他のもので形成してもよい。この導電性微粒子の材料に応じて、この導電性微粒子を酸化または窒化してなる絶縁体によって、上記導電性微粒子を覆うように形成すればよい。また、上記導電性微粒子および絶縁体が形成される媒体（絶縁体）は、上記シリコン酸化物に限らず、シリコン窒化物、ガラス基板および他の半導体などで形成してもよい。
【０１４４】
（第９実施形態）
本実施形態では、第８実施形態と異なる材料によってメモリ機能体を作製する。すなわち、シリコン熱酸化膜中に、銀に換えてシリコンを、１０〜１５ＫｅＶの注入エネルギーの下で、１×１０１５〜１×１０１６／ｃｍ２の注入量で注入する。そして、熱処理を窒化雰囲気で行って、シリコン微粒子の表面をＳｉＮで覆ってなるＳｉＮ／Ｓｉ微粒子を形成する。上記熱処理は、アンモニア雰囲気中で約９００℃の温度の下で、数時間行なう。
【０１４５】
本実施形態で作製したメモリ機能体は、従来のＣＶＤでシリコン微粒子を形成して作製したメモリ機能体に比べて、ヒステリシスが大きく（すなわちメモリウインドウが大きく）、また、電荷の保持特性にも優れていることが分かった。これは、微粒子を含む媒体となる絶縁体が、シリコン熱酸化膜であるため、ＣＶＤ膜や多結晶シリコンの酸化膜よりも良質であることによる。また、上記シリコン微粒子の表面に、ＣＶＤによるＳｉＮ膜ではなく、アニール処理によってＳｉＮ膜を形成するので、上記シリコン微粒子とＳｉＮ膜との間に形成される界面準位が少なくできて、保持電荷のリークが少ない優れた特性が得られることによる。
【０１４６】
（第１０実施形態）
本実施形態では、第８実施形態と異なる材料によってメモリ機能体を形成する。すなわち、銀に換えてアルミニウムによって、導電性微粒子を形成する。シリコン酸化膜に、アルミニウムを、５〜１５ＫｅＶの注入エネルギーで、約１×１０１４〜１×１０１６／ｃｍ２の注入量で注入し、第１０実施形態と同様に熱処理を行なう。この熱処理温度は、６００℃以下である。これによって、アルミニウム微粒子表面がアルミナで覆われてなるＡｌ２Ｏ３／Ａｌ微粒子が、離散的に存在するシリコン酸化膜を有するメモリ機能体が作製できた。
【０１４７】
本実施形態のメモリ機能体は、従来の方法で作製した微粒子を有するメモリ機能体よりもヒステリシスが大きく（すなわちメモリウインドウが大きく）、また、優れた電荷保持特性を有する。これは、導電性微粒子は、金属であるアルミニウムを用いたので電荷蓄積能力が優れていることと、この導電性微粒子を、良好な絶縁体であるアルミナで囲んでいるので電荷保持能力が優れていることによる。また、上記アルミナは、いわゆる不動態であり、上記アルミニウム微粒子の表面に酸化でアルミナが形成された後は、それ以上酸化が殆ど進まないため、電荷に関する特性が殆ど変化しない。その結果、安定的なメモリ動作と信頼性の高いメモリ機能体が実現できる。
【０１４８】
（第１１実施形態）
本実施形態では、第１０実施形態のメモリ機能体と、異なる方法で導電性微粒子を形成した。すなわち、媒体としての絶縁体に導電性微粒子を形成する材料を加える方法として、イオン注入法に換えて拡散法を用いた。例えば、第１０実施形態の形態と同様に、シリコン酸化膜にアルミニウム微粒子を形成する。まず、上記第１実施形態と同様に、シリコン酸化膜を形成する。このシリコン酸化膜上に、真空蒸着装置でアルミニウムを蒸着してアルミニウム膜を製膜する。蒸着法に換えてスパッタ法を用いても良く、アルミニウム膜が形成できればどのような方法を用いても良い。
【０１４９】
その後、およそ４００℃〜６００℃程度で熱処理を行い、上記シリコン酸化膜中にアルミニウムを拡散させた。その後、上記拡散した温度より低温で熱処理を行い、その後、更に酸化を行った。
【０１５０】
その後、第１０実施形態と同様に、電極を形成してメモリ機能体を形成した。このメモリ機能体は、第１０実施形態と同様に、優れたメモリ特性を有することが分かった。
【０１５１】
本実施形態によれば、拡散法を用いることによって、イオン注入によるよりも簡単に、優れた特性のメモリ機能体を作製できる。
【０１５２】
なお、アルミニウム膜に換えてＡｌＳｉ膜を用いた方が、媒体としての絶縁体の表面付近が非常に高濃度になることを防ぐことができるため、より好ましい。また、導電性微粒子として、アルミニウムに代表されるような、酸化物が不動態を形成する材質を用いれば、微粒子の周りを、酸化によって良質の絶縁膜で覆うことができるので、他の材質よりも有利である。
【０１５３】
（第１２実施形態）
本実施形態では、半導体基板上の絶縁体中に、本発明による微粒子形成方法によって作製したナノメートルサイズの導伝性微粒子を形成し、さらに、上記絶縁体の上に通常用いられる方法で電極を形成する。上記電極は導電性の物質であれば金属あるいはポリシリコン等の電導性を有する物質を用いることができる。そして、上記半導体基板に、フラッシュメモリ等通常のトランジスタで用いられる方法でソース・ドレイン領域を形成し、電界効果型トランジスタを構成して、本発明のメモリ素子を作製した。
【０１５４】
図１０は、本実施形態のメモリ素子を示す模式図である。例えばシリコン基板上１０００のシリコン酸化膜１０１０中に、銀酸化膜でくるまれた銀微粒子を形成する。このシリコン酸化膜１０１０上にアルミニウム膜を形成し、このアルミニウム膜から、フオトリソグラフイーおよびエッチングによってゲート電極１０２０を作製する。そして、通常のイオン注入法によって、上記シリコン基板１０００にソース／ドレイン領域１０３０を形成する。さらに、通常の方法によって配線工程を実施し、トランジスタを形成する。
【０１５５】
本実施形態で作製したメモリ素子は、第８実施形態で述べた容量の大小に対応して、閾値の大小が得られた。すなわち、書き込みおよび消去を行うには、フローテイングゲート型メモリと同様に、ゲート電極１０２０に十分大きな正または負の電圧を印加する。読み出しを行なうには、ソース／ドレイン１０３０間に流れる電流を検出すればよい。本実施形態のメモリ素子では、ゲート電極１０２０に＋１５Ｖを印加した直後と、−１５Ｖを印加した直後とで、閾値におよそ２Ｖの差が生じた。したがって、本実施の形態のメモリ素子は、フラッシュメモリなどと同様のメモリ動作を行なうことができる。
【０１５６】
また、本実施形態のメモリ素子は、本発明の微粒子形成方法によって微粒子が形成されたシリコン酸化膜１０１０を備え、このシリコン酸化膜１０１は薄膜化が可能であるので、微細化、低電圧化が可能である。さらに、フラッシュメモリのような複雑な工程を必要とせず、強誘電体メモリのように特殊な材料を用いていないので、優れた生産性を有する。
【０１５７】
なお、本実施形態では、ゲート絶縁膜（シリコン酸化膜１０１０）の厚さを約５０ｎｍとしたが、更に薄膜化が可能であるのはいうまでもなく、微粒子の大きさより薄くならない範囲で薄膜化を図ることができる。上記ゲート電極は５ｎｍ未満とすることが好ましく、これによって、メモリ素子の低電圧化が可能となって、１０Ｖ未満で駆動可能となる。
【０１５８】
（第１３実施形態）
本実施形態では、第９実施形態で作製したシリコン熱酸化膜について、約５〜１０ｎｍ程度の厚みに薄膜化したものをゲート絶縁膜として、電界効果型トランジスタを構成し、メモリ素子を作製した。このメモリ素子は、上記ゲート絶縁膜以外は、第１３実施形態と同様の構成を有する。
【０１５９】
上記ゲート絶縁膜は、第９実施形態と同様の方法で作製したが、イオン注入工程では、シリコン熱酸化膜の表面の法線に対して約６５〜８０°程度をなす入射角で、銀イオンの注入を行った。また、上記イオン注入時のシリコン熱酸化膜の厚みは約２５ｎｍであり、その後の工程で、上記シリコン熱酸化膜を約１０〜２０ｎｍ程度エッチングして、薄膜化した。
【０１６０】
本実施形態のメモリ素子について、第１０実施形態と同様に測定を行った結果、ゲートに＋３V印加した直後と−３V印加した直後とで、閾値にしておよそ２Ｖの差が生じた。
【０１６１】
このように、本実施形態のメモリ素子は、通常のフラッシュメモリでは動作が困難な低電圧でも、フラッシュメモリ等と同様のメモリ動作が可能であることがわかった。
【０１６２】
これは、上記ゲート絶縁膜として働くシリコン酸化膜において、このシリコン酸化膜中の導電性微粒子が、酸化物で覆われているので、量子効果を顕著に発現させることが可能になったため、低電圧で電子を微粒子に注入可能になったからであると考えられる。さらに、クーロンブロッケイド効果等により、電子のリークを抑制されるためと考えられる。
【０１６３】
本発明による微粒子形成方法によって形成された微粒子を有するゲート絶縁膜を備えたメモリ素子は、そのゲート絶縁膜の厚さを、このゲート絶縁膜に含まれる微粒子の大きさよりも薄くならない程度に薄くするのが好ましく、具体的には、５ｎｍ未満とすることが好ましい。これによって、メモリ素子の低電圧化が可能になり、１０Ｖ未満で駆動可能となる。
【０１６４】
また、本発明の微粒子形成方法を用いたメモリ素子は、製造が容易であり、従来のシリコンプロセスとの親和性を有するので、例えば携帯電話等のように集積回路を用いるあらゆる電子機器に組み込み可能である。これらの電子機器は、本発明のメモリ素子を備えることによって、効果的に小型化、低消費電力化を実現することができる。
【０１６５】
【発明の効果】
以上より明らかなように、本発明の微粒子形成方法によれば、導電体微粒子を形成するための物質を、イオン注入法を用いて絶縁体に導入するので、従来のＣＶＤ法による注入に比べて、上記絶縁体の厚み方向に微粒子を形成するのが容易であるから、上記微粒子の高密度化ができ、しかも、導電体微粒子を形成するための処理時間が短くでき、その結果、優れた生産性を奏することができ。また、負イオンを用いて上記物質を注入するので、従来の正イオン注入法と比べて基板が帯電することを抑制でき、その結果、注入エネルギーを正確に制御できて、微粒子の分布のばらつきを抑制できる。また、注入時の帯電によって絶縁体が破壊して欠陥を生じることを回避できるため、信頼性の高いメモリ機能体およびメモリ装置を製造することが可能となる。
【図面の簡単な説明】
【図１】 図１（ａ）乃至（ｄ）は、本発明の第１実施形態の微粒子形成方法を示す工程図であり、図１（ｅ）は、図１（ｄ）の一部の拡大図である。
【図２】 図２（ａ）乃至（ｄ）は、第２実施形態の微粒子形成方法を示す工程図である。
【図３】 図３（ａ）乃至（ｄ）は、第３実施形態の微粒子形成方法を示す工程図である。
【図４】 図４（ａ）乃至（ｄ）は、第４実施形態の微粒子形成方法を示す工程図である。
【図５】 図５（ａ）乃至（ｄ）は、第５実施形態の微粒子形成方法を示す工程図である。
【図６】 図６（ａ）乃至（ｄ）は、第６実施形態の微粒子形成方法を示す工程図である。
【図７】 図７（ａ），（ｂ）は、参考例の微粒子形成方法を行なうための装置を示す図である。
【図８】 図８（ａ）は、第８実施形態のメモリ機能体を示す模式図であり、図８（ｂ）は、図８（ａ）の一部の拡大図である。
【図９】 図９は、第８実施形態のメモリ機能体の電圧−容量特性を示す図である。
【図１０】 図１０は、第１２実施形態のメモリ素子を示す模式図である。
【符号の説明】
１００ シリコン基板
１１０ シリコン酸化膜
１２０，１３０ 銀微粒子
１４０ 酸化銀
Claims (15)
- 第１の導電体と第２の導電体との間に形成された第1の絶縁体と、上記第１の絶縁体中に形成され、それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子とを備え、上記第２の絶縁体は、電荷の通り抜けに対する障壁として働く材料からなり、上記導電性微粒子は、電荷を保持する機能を有する材料からなるメモリ機能体において、
上記複数の微粒子は、上記第１の絶縁体の深さ方向に上記第２の導電体側から上記第１の導電体側に向かって粒径が小さくなるように分布し、
上記第２の導電体側の上記第１の絶縁体の表面付近に存する微粒子の粒径は、これらの微粒子よりも上記第１の導電体側に存する微粒子の粒径よりも大きく、かつ、上記第２の導電体側の上記第１の絶縁体の表面付近に存する微粒子の第２の絶縁体の膜厚は、これらの微粒子よりも上記第１の導電体側に存する微粒子の第２の絶縁体の膜厚よりも大きいことを特徴とするメモリ機能体。 - 請求項１に記載のメモリ機能体において、
上記第１の絶縁体と上記第２の絶縁体は、互いに異なる絶縁体であることを特徴とするメモリ機能体。 - 請求項１または２に記載のメモリ機能体において、
上記複数の微粒子は、上記第２の導電体側の上記第１の絶縁体の表面付近で最大の濃度となるように分布していることを特徴とするメモリ機能体。 - 請求項１乃至３のいずれか１つに記載のメモリ機能体において、
上記第２の絶縁体は、上記導電性微粒子の材料が酸化または窒化されてなることを特徴とするメモリ機能体。 - 請求項１乃至４のいずれか１つに記載のメモリ機能体において、
上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物であり、
上記第２の絶縁体は、半導体酸化物または金属酸化物であり、
上記導電性微粒子の材料は、半導体または金属であることを特徴とするメモリ機能体。 - 請求項４または５に記載のメモリ機能体において、
上記第２の絶縁体は、酸化アルミニウムであり、
上記導電性微粒子の材料は、アルミニウムであることを特徴とするメモリ機能体。 - 請求項１乃至６のいずれか１つに記載のメモリ機能体において、
上記第１の導電体は、シリコン基板であり、
上記第１の絶縁体は、シリコン酸化物またはシリコン窒化物であることを特徴とするメモリ機能体。 - 第１の絶縁体中に、導電性微粒子を形成するための物質を、イオン注入法によって、予め設定した注入深さに注入する工程と、熱処理を行うことにより、上記第１の絶縁体中に注入された上記物質から導電性微粒子を形成する工程とを備えた微粒子形成方法において、
上記第１の絶縁体を、エッチングにより、表面から上記注入深さと同程度またはそれ以上まで除去するエッチング工程と、
上記エッチング工程よりも後に、酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴とする微粒子形成方法。 - 半導体基板中に、導電性微粒子を形成するための物質を、予め設定した注入深さにイオン注入法によって注入する工程と、
酸化雰囲気中で熱処理を行うことにより、上記半導体基板の表面から上記注入深さと同程度またはそれ以上の深さまでの領域を酸化して酸化領域を形成するとともに、上記注入された上記物質から導電性微粒子を形成する工程と、
エッチングにより上記酸化領域を除去するエッチング工程と、
酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記酸化領域が除去された上記半導体基板の表面部分を絶縁化して第１の絶縁体を形成すると共に、この第１の絶縁体中の導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴とする微粒子形成方法。 - パッド酸化膜が表面上に形成された半導体基板に、導電性微粒子を形成するための物質を、イオン注入法によって、上記半導体基板とパッド酸化膜との界面付近を注入深さとして設定して注入する工程と、
エッチングにより上記パッド酸化膜を除去するエッチング工程と、
上記エッチング工程の前または後に熱処理を行うことにより、上記注入された上記物質から導電性微粒子を形成する工程と、
酸化雰囲気または窒化雰囲気中で熱処理を行うことにより、上記パッド酸化膜除去後の半導体基板の表面部分を絶縁化して第１の絶縁体を形成すると共に、この第１の絶縁体中の導電性微粒子の表面部分を絶縁化して第２の絶縁体を形成する絶縁化工程と
を備えて、
それぞれが導電性微粒子とこの導電性微粒子を覆う第２の絶縁体とからなる複数の微粒子を、上記第１の絶縁体の表面の付近に存する微粒子の粒径がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の粒径よりも大きく、第１絶縁体の上記表面の付近から深さ方向に向かって、粒径が小さくなるように分布し、かつ、上記第１の絶縁体の上記表面の付近に存する微粒子の第２の絶縁体の膜厚がこれらの微粒子よりも上記第１の絶縁体の上記表面から遠くに存する微粒子の第２の絶縁体の膜厚よりも大きくなるように形成することを特徴とする微粒子形成方法。 - 請求項８乃至１０のいずれか１つに記載の微粒子形成方法において、
上記導電性微粒子を形成するために注入すべき物質を、負イオン化する工程を備えることを特徴とする微粒子形成方法。 - 請求項８乃至１１のいずれか１つに記載の微粒子形成方法において、
上記注入する工程において、上記第１の絶縁体または上記半導体基板または上記パッド酸化膜の表面に対して鋭角をなす方向から、上記導電性微粒子を形成するための物質を注入することを特徴とする微粒子形成方法。 - 請求項１乃至７のいずれか１つに記載のメモリ機能体を用いて形成された電界効果型トランジスタを備えることを特徴とするメモリ素子。
- 請求項１３に記載のメモリ素子が集積されたメモリ回路を備えることを特徴とする半導体装置。
- 請求項１４に記載の半導体装置を備える電子機器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003067659A JP4563652B2 (ja) | 2003-03-13 | 2003-03-13 | メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 |
| US10/796,963 US7187043B2 (en) | 2003-03-13 | 2004-03-11 | Memory function body, particle forming method therefor and, memory device, semiconductor device, and electronic equipment having the memory function body |
| US11/674,529 US7879704B2 (en) | 2003-03-13 | 2007-02-13 | Memory function body, particle forming method therefor and, memory device, semiconductor device, and electronic equipment having the memory function body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003067659A JP4563652B2 (ja) | 2003-03-13 | 2003-03-13 | メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281498A JP2004281498A (ja) | 2004-10-07 |
| JP4563652B2 true JP4563652B2 (ja) | 2010-10-13 |
Family
ID=32959304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003067659A Expired - Fee Related JP4563652B2 (ja) | 2003-03-13 | 2003-03-13 | メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7187043B2 (ja) |
| JP (1) | JP4563652B2 (ja) |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358121B2 (en) * | 2002-08-23 | 2008-04-15 | Intel Corporation | Tri-gate devices and methods of fabrication |
| US6909151B2 (en) * | 2003-06-27 | 2005-06-21 | Intel Corporation | Nonplanar device with stress incorporation layer and method of fabrication |
| US7456476B2 (en) * | 2003-06-27 | 2008-11-25 | Intel Corporation | Nonplanar semiconductor device with partially or fully wrapped around gate electrode and methods of fabrication |
| JP4365646B2 (ja) * | 2003-08-28 | 2009-11-18 | シャープ株式会社 | 抵抗変化機能体およびその製造方法、並びに記憶装置 |
| US7624192B2 (en) * | 2003-12-30 | 2009-11-24 | Microsoft Corporation | Framework for user interaction with multiple network devices |
| US7105390B2 (en) * | 2003-12-30 | 2006-09-12 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US7595528B2 (en) * | 2004-03-10 | 2009-09-29 | Nanosys, Inc. | Nano-enabled memory devices and anisotropic charge carrying arrays |
| US7154118B2 (en) * | 2004-03-31 | 2006-12-26 | Intel Corporation | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication |
| US7579280B2 (en) * | 2004-06-01 | 2009-08-25 | Intel Corporation | Method of patterning a film |
| US7335556B2 (en) | 2004-06-14 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| JP4657016B2 (ja) * | 2004-06-14 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7042009B2 (en) * | 2004-06-30 | 2006-05-09 | Intel Corporation | High mobility tri-gate devices and methods of fabrication |
| US7348284B2 (en) * | 2004-08-10 | 2008-03-25 | Intel Corporation | Non-planar pMOS structure with a strained channel region and an integrated strained CMOS flow |
| JP4359207B2 (ja) | 2004-08-30 | 2009-11-04 | シャープ株式会社 | 微粒子含有体の製造方法 |
| US7071064B2 (en) * | 2004-09-23 | 2006-07-04 | Intel Corporation | U-gate transistors and methods of fabrication |
| US7332439B2 (en) * | 2004-09-29 | 2008-02-19 | Intel Corporation | Metal gate transistors with epitaxial source and drain regions |
| US7422946B2 (en) | 2004-09-29 | 2008-09-09 | Intel Corporation | Independently accessed double-gate and tri-gate transistors in same process flow |
| US7361958B2 (en) * | 2004-09-30 | 2008-04-22 | Intel Corporation | Nonplanar transistors with metal gate electrodes |
| US20060086977A1 (en) * | 2004-10-25 | 2006-04-27 | Uday Shah | Nonplanar device with thinned lower body portion and method of fabrication |
| US7193279B2 (en) * | 2005-01-18 | 2007-03-20 | Intel Corporation | Non-planar MOS structure with a strained channel region |
| US7518196B2 (en) | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US20060202266A1 (en) * | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
| US7378310B1 (en) * | 2005-04-27 | 2008-05-27 | Spansion Llc | Method for manufacturing a memory device having a nanocrystal charge storage region |
| US7858481B2 (en) | 2005-06-15 | 2010-12-28 | Intel Corporation | Method for fabricating transistor with thinned channel |
| US7547637B2 (en) * | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| US7279375B2 (en) * | 2005-06-30 | 2007-10-09 | Intel Corporation | Block contact architectures for nanoscale channel transistors |
| US7402875B2 (en) | 2005-08-17 | 2008-07-22 | Intel Corporation | Lateral undercut of metal gate in SOI device |
| US7479421B2 (en) * | 2005-09-28 | 2009-01-20 | Intel Corporation | Process for integrating planar and non-planar CMOS transistors on a bulk substrate and article made thereby |
| US20070090416A1 (en) | 2005-09-28 | 2007-04-26 | Doyle Brian S | CMOS devices with a single work function gate electrode and method of fabrication |
| US20070090408A1 (en) * | 2005-09-29 | 2007-04-26 | Amlan Majumdar | Narrow-body multiple-gate FET with dominant body transistor for high performance |
| JP4876520B2 (ja) * | 2005-10-07 | 2012-02-15 | ソニー株式会社 | 不揮発性半導体メモリ及びその製造方法 |
| KR100790861B1 (ko) * | 2005-10-21 | 2008-01-03 | 삼성전자주식회사 | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 |
| US7485503B2 (en) | 2005-11-30 | 2009-02-03 | Intel Corporation | Dielectric interface for group III-V semiconductor device |
| JP2007158176A (ja) * | 2005-12-07 | 2007-06-21 | Hitachi Ltd | 半導体記憶装置およびその製造方法 |
| US7396711B2 (en) * | 2005-12-27 | 2008-07-08 | Intel Corporation | Method of fabricating a multi-cornered film |
| US7449373B2 (en) * | 2006-03-31 | 2008-11-11 | Intel Corporation | Method of ion implanting for tri-gate devices |
| US8143646B2 (en) | 2006-08-02 | 2012-03-27 | Intel Corporation | Stacking fault and twin blocking barrier for integrating III-V on Si |
| KR20080031594A (ko) * | 2006-10-04 | 2008-04-10 | 삼성전자주식회사 | 전하 트랩형 메모리 소자 |
| KR100982424B1 (ko) * | 2006-11-28 | 2010-09-15 | 삼성전자주식회사 | 저항 메모리 소자의 제조 방법 |
| JPWO2008069325A1 (ja) * | 2006-12-07 | 2010-03-25 | 日本電気株式会社 | 半導体記憶装置および半導体装置 |
| US20080157225A1 (en) * | 2006-12-29 | 2008-07-03 | Suman Datta | SRAM and logic transistors with variable height multi-gate transistor architecture |
| KR100852894B1 (ko) * | 2007-01-18 | 2008-08-19 | 삼성전자주식회사 | 반도체 장치의 불순물 영역 형성 방법. |
| US8494195B2 (en) * | 2007-02-07 | 2013-07-23 | Starkey Laboratories, Inc. | Electrical contacts using conductive silicone in hearing assistance devices |
| US7659210B2 (en) * | 2007-05-14 | 2010-02-09 | Micron Technology, Inc. | Nano-crystal etch process |
| US8385573B2 (en) | 2007-09-19 | 2013-02-26 | Starkey Laboratories, Inc. | System for hearing assistance device including receiver in the canal |
| US20090246510A1 (en) * | 2008-03-25 | 2009-10-01 | Commissariat A L'energie Atomique | Metallic nanocrystal patterning |
| US20090243048A1 (en) * | 2008-03-25 | 2009-10-01 | Joel Dufourcq | Metallic nanocrystal encapsulation |
| US8129704B2 (en) * | 2008-05-01 | 2012-03-06 | Intermolecular, Inc. | Non-volatile resistive-switching memories |
| US8362566B2 (en) | 2008-06-23 | 2013-01-29 | Intel Corporation | Stress in trigate devices using complimentary gate fill materials |
| CA2639555A1 (en) | 2008-08-11 | 2008-12-15 | Hyman Ngo | High definition litho applique and emblems |
| US8781141B2 (en) | 2008-08-27 | 2014-07-15 | Starkey Laboratories, Inc. | Modular connection assembly for a hearing assistance device |
| US8798299B1 (en) | 2008-12-31 | 2014-08-05 | Starkey Laboratories, Inc. | Magnetic shielding for communication device applications |
| EP2244306B1 (en) | 2009-04-22 | 2014-05-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | A memory cell, an array, and a method for manufacturing a memory cell |
| EP2278828B1 (en) * | 2009-07-23 | 2017-09-06 | Starkey Laboratories, Inc. | Method and apparatus for an insulated electromagnetic shield for use in hearing assistance devices |
| WO2011097389A1 (en) * | 2010-02-04 | 2011-08-11 | Sandisk 3D Llc | Non-volatile memory cell containing nanodots and method of making thereof |
| US8638965B2 (en) | 2010-07-14 | 2014-01-28 | Starkey Laboratories, Inc. | Receiver-in-canal hearing device cable connections |
| US9049526B2 (en) | 2011-03-19 | 2015-06-02 | Starkey Laboratories, Inc. | Compact programming block connector for hearing assistance devices |
| US20130137232A1 (en) * | 2011-11-30 | 2013-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming oxide semiconductor film and method for manufacturing semiconductor device |
| GB201202128D0 (en) * | 2012-02-08 | 2012-03-21 | Univ Leeds | Novel material |
| US8822288B2 (en) | 2012-07-02 | 2014-09-02 | Sandisk Technologies Inc. | NAND memory device containing nanodots and method of making thereof |
| US8823075B2 (en) | 2012-11-30 | 2014-09-02 | Sandisk Technologies Inc. | Select gate formation for nanodot flat cell |
| US8987802B2 (en) | 2013-02-28 | 2015-03-24 | Sandisk Technologies Inc. | Method for using nanoparticles to make uniform discrete floating gate layer |
| US9331181B2 (en) | 2013-03-11 | 2016-05-03 | Sandisk Technologies Inc. | Nanodot enhanced hybrid floating gate for non-volatile memory devices |
| KR20140122585A (ko) * | 2013-04-10 | 2014-10-20 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9177808B2 (en) | 2013-05-21 | 2015-11-03 | Sandisk Technologies Inc. | Memory device with control gate oxygen diffusion control and method of making thereof |
| US8969153B2 (en) | 2013-07-01 | 2015-03-03 | Sandisk Technologies Inc. | NAND string containing self-aligned control gate sidewall cladding |
| US9913052B2 (en) | 2013-11-27 | 2018-03-06 | Starkey Laboratories, Inc. | Solderless hearing assistance device assembly and method |
| US9906879B2 (en) | 2013-11-27 | 2018-02-27 | Starkey Laboratories, Inc. | Solderless module connector for a hearing assistance device assembly |
| US10309432B2 (en) * | 2016-06-22 | 2019-06-04 | Fmc Technologies, Inc. | Flow conditioner |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022005A (ja) * | 1998-06-26 | 2000-01-21 | Toshiba Corp | 半導体装置 |
| JP2000340682A (ja) * | 1999-05-28 | 2000-12-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001313342A (ja) * | 1999-06-04 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2003068896A (ja) * | 2001-08-30 | 2003-03-07 | Sharp Corp | メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129630A (ja) * | 1991-10-31 | 1993-05-25 | Rohm Co Ltd | 不揮発性半導体記憶装置の製造方法 |
| JP3460242B2 (ja) * | 1993-03-12 | 2003-10-27 | 日新電機株式会社 | 負イオン注入装置 |
| US5731598A (en) * | 1995-06-23 | 1998-03-24 | Matsushita Electric Industrial Co. Ltd. | Single electron tunnel device and method for fabricating the same |
| JP3745015B2 (ja) * | 1995-09-21 | 2006-02-15 | 株式会社東芝 | 電子デバイス |
| JP4162280B2 (ja) * | 1996-11-15 | 2008-10-08 | 株式会社日立製作所 | メモリデバイスおよびメモリアレイ回路 |
| US6548825B1 (en) * | 1999-06-04 | 2003-04-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device including barrier layer having dispersed particles |
| US6297095B1 (en) * | 2000-06-16 | 2001-10-02 | Motorola, Inc. | Memory device that includes passivated nanoclusters and method for manufacture |
| US6498061B2 (en) * | 2000-12-06 | 2002-12-24 | International Business Machines Corporation | Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation |
| JP5016164B2 (ja) * | 2001-02-22 | 2012-09-05 | シャープ株式会社 | メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器 |
| US7352024B2 (en) * | 2001-02-22 | 2008-04-01 | Sharp Kabushiki Kaisha | Semiconductor storage device and semiconductor integrated circuit |
| AU2003264480A1 (en) * | 2002-09-19 | 2004-04-08 | Sharp Kabushiki Kaisha | Variable resistance functional body and its manufacturing method |
| JP4541651B2 (ja) * | 2003-03-13 | 2010-09-08 | シャープ株式会社 | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 |
| JP4365646B2 (ja) * | 2003-08-28 | 2009-11-18 | シャープ株式会社 | 抵抗変化機能体およびその製造方法、並びに記憶装置 |
| JP5419326B2 (ja) * | 2003-10-06 | 2014-02-19 | マサチューセッツ インスティテュート オブ テクノロジー | 不揮発性メモリデバイス |
-
2003
- 2003-03-13 JP JP2003067659A patent/JP4563652B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-11 US US10/796,963 patent/US7187043B2/en not_active Expired - Fee Related
-
2007
- 2007-02-13 US US11/674,529 patent/US7879704B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000022005A (ja) * | 1998-06-26 | 2000-01-21 | Toshiba Corp | 半導体装置 |
| JP2000340682A (ja) * | 1999-05-28 | 2000-12-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2001313342A (ja) * | 1999-06-04 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| JP2003068896A (ja) * | 2001-08-30 | 2003-03-07 | Sharp Corp | メモリ膜およびその製造方法、並びにメモリ素子、半導体記憶装置、半導体集積回路および携帯電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7187043B2 (en) | 2007-03-06 |
| JP2004281498A (ja) | 2004-10-07 |
| US7879704B2 (en) | 2011-02-01 |
| US20080003736A1 (en) | 2008-01-03 |
| US20040180491A1 (en) | 2004-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4563652B2 (ja) | メモリ機能体および微粒子形成方法並びにメモリ素子、半導体装置および電子機器 | |
| US20070178291A1 (en) | Fine particle-containing body, fine-particle-containing body manufacturing method, storage element, semiconductor device and electronic equipment | |
| US7462857B2 (en) | Memory device including resistance-changing function body | |
| TWI426598B (zh) | 用於電子裝置之電子阻隔層 | |
| JP4541651B2 (ja) | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 | |
| US20060231889A1 (en) | Two-terminal solid-state memory device and two-terminal flexible memory device based on nanocrystals or nanoparticles | |
| JP4532086B2 (ja) | 微粒子含有体の製造方法 | |
| US7332765B2 (en) | Variable resistance functional body and storage device | |
| Verrelli et al. | Nickel nanoparticle deposition at room temperature for memory applications | |
| KR101068725B1 (ko) | 나노 입자를 구비하는 비휘발성 메모리 소자 및 그의 제조방법 | |
| JP4619675B2 (ja) | 非単調電流電圧特性機能体およびその製造方法 | |
| JP4438275B2 (ja) | 抵抗変化機能体の動作方法 | |
| JP2004281913A (ja) | 抵抗変化機能体およびその製造方法 | |
| JP4424942B2 (ja) | 微粒子含有体製造方法 | |
| US11201284B2 (en) | Magnesium ion based synaptic device | |
| KR101071520B1 (ko) | 금속 실리사이드 입자를 구비하는 비휘발성 메모리 소자의 제조방법 | |
| JP4981307B2 (ja) | 電子装置、電子回路及び電子機器 | |
| KR100849992B1 (ko) | 플래시 기억 소자 및 그 제조 방법 | |
| JP4150200B2 (ja) | 微粒子形成方法 | |
| KR20100043342A (ko) | 금속 실리사이드 입자를 구비하는 비휘발성 메모리 소자의 제조방법 | |
| KR100779566B1 (ko) | 나노 부유 게이트형 비휘발성 반도체 메모리 소자 및 이의제조방법 | |
| KR100898752B1 (ko) | 고집적 반도체 메모리 소자 및 그 제조방법 | |
| KR20100086163A (ko) | 메모리 소자 및 그 제조 방법 | |
| Song et al. | A reliable nonvolatile memory using alloy nanodot layer with extremely high density |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080623 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |