JP4532086B2 - 微粒子含有体の製造方法 - Google Patents

Description

この発明は、絶縁体中に微粒子を含む微粒子含有体を製造する微粒子含有体製造方法に関する。なお、「微粒子」とはサイズが１μｍ未満の粒子を指す。

近年、ナノドットやナノクリスタルと呼ばれるナノメートルサイズの微粒子をゲート絶縁膜中に含有させたもの（これを「微粒子含有体」と呼ぶ。）が提案されている。この種の微粒子含有体は微粒子に電荷蓄積機能を持たせてメモリ素子を構成するのに適する。

例えば、特許文献１（特開２０００-２２００５号公報）に記載の方法では、そのような微粒子含有体を作製するために、まずシリコン基板上にシリコン熱酸化膜を形成し、そのシリコン熱酸化膜上にＬＰＣＶＤ（低圧化学的気相堆積）装置によってアモルファスシリコンを堆積する。その後、上記アモルファスシリコンにアニール処理を施して、上記シリコン熱酸化膜上にシリコン微結晶を形成する。さらに、上記シリコン微結晶上にＣＶＤ（化学的気相堆積）法によってシリコン酸化膜を堆積する。

しかしながら、上記方法では、上記シリコン基板上で場所によって微粒子の密度がばらつく。このため、例えば上記シリコン基板を分割して上記微粒子含有体を含む複数のメモリ素子を作製したとき、メモリ素子間で性能ばらつきが生じて、量産に適さないという問題がある。
特開２０００−２２００５号公報

そこで、この発明の課題は、絶縁体中に外部との界面に沿って均一な微粒子密度を有する微粒子含有体を簡単な工程で作製でき、量産性に優れた微粒子含有体製造方法を提供することにある。

上記課題を解決するため、この発明の微粒子含有体製造方法は、
互いに平行な二つの、外部との界面を有する絶縁体と、上記絶縁体中で上記界面に沿ってそれぞれ２次元的分布を形成する銀微粒子、金微粒子を備え、上記銀微粒子の２次元的分布と上記金微粒子の２次元的分布とが２層になっている微粒子含有体を製造する微粒子含有体製造方法であって、
上記絶縁体中に銀元素、金元素を、それぞれ注入エネルギを上記各元素毎に設定して負イオン注入し、
上記各元素の注入後に上記各元素のために共通の熱処理を１回行って、上記絶縁体中に注入された上記銀元素、上記金元素を拡散または凝集させて、上記絶縁体中で上記界面に沿って上記銀微粒子の２次元的分布と上記金微粒子の２次元的分布とを形成することを特徴とする。

「外部との界面」は、上記絶縁体とその外部（物質である場合や空間である場合を含む。）との界面を意味する。

この発明の微粒子含有体製造方法では、イオン注入法を用いているので、ＣＶＤ法に較べて微粒子の高密度化が容易で生産性に優れる。また、注入される銀元素、金元素は負イオン化されているので、正イオンを注入する場合のように絶縁体が高圧に帯電することがなく、上記絶縁体が破壊されたり欠陥が生じたり、あるいは注入深さがばらついたりすることが抑制される。

この微粒子含有体製造方法によれば、上記各元素の注入後に上記各元素のために共通の熱処理を１回行っているので、別々に熱処理を行う場合に比して、上記微粒子含有体を簡単な工程で製造でき、量産性に優れる。また、この微粒子含有体製造方法によって製造された微粒子含有体を用いれば、信頼性の高いメモリ機能体やメモリ素子を製造することが可能となる。

この微粒子含有体製造方法によって作製された微粒子含有体では、上記銀微粒子の２次元的分布と上記金微粒子の２次元的分布とが２層になっているので、上記絶縁体中で外部との界面に沿って上記微粒子の密度は、従来例のものに比してばらつきが少なく、均一になる。したがって、基板上の大面積に微粒子を形成した後に、細かい面積に分割しても、分割した部分によって違いは少ない。したがって、上記微粒子含有体を用いた機能素子を作製する場合、素子間の性能ばらつきを抑制でき、量産に適する。例えば微粒子に電荷蓄積機能を持たせたメモリ素子を作製する場合、メモリ素子間の性能ばらつきを抑制できる。したがって、量産に適する。

なお、各微粒子の形状は実質的に球形であるのが望ましい。「実質的に」球形であるとは、球形からの歪みが製造ばらつきの範囲内であることを意味する。

上記銀微粒子、上記金微粒子は、それぞれ電荷を蓄積する機能を有する。また、この微粒子含有体を構成する絶縁体は電荷の散逸を防止する機能を有する。したがって、この微粒子含有体はメモリ機能を有するメモリ機能体として働くことができ、メモリ素子を構成するのに適する。

また、上記基板は導電性物質からなり、上記絶縁体はその上記導電性物質を酸化した酸化物からなるのが望ましい。

上記基板は導電性物質からなり、上記絶縁体は酸化物からなる場合、両者は熱膨張係数が異なる。しかし、上記絶縁体はその上記導電性物質を酸化した酸化物からなる場合、上記基板と絶縁体とは密着性良く接合したものになっている。また、上記絶縁体は酸化により形成されるので、既存の半導体製造装置で形成が可能となり、特殊な設備を要しない。したがって、安価に製造が可能であり、さらに他の半導体装置と混載することも可能となり実用的である。

以下、この発明を図示の実施の形態により詳細に説明する。

（第１参考例）
図１（ａ）はこの発明の基礎となる第１参考例の微粒子含有体の断面構造を模式的に示している。この微粒子含有体は、Ｓｉ基板４０上に形成された絶縁体としてのＳｉＯ_２膜５０と、このＳｉＯ_２膜５０中で外部との界面５０ａ近傍に配置された複数の微粒子６０，６０，…を備えている。各微粒子６０は複数のＡｕ原子が実質的に球形に凝集したものである。各微粒子６０の直径はおよそ５ｎｍ〜７ｎｍ程度になっている。

この微粒子含有体では、微粒子６０，６０，…は、次のような大きさと配置の条件を満たす。すなわち、上記界面５０ａに平行な或る方向（例えば図中の左方向）から２つの微粒子６０，６０を正射投影した場合、どちらか一方の微粒子の投影面積を１００としたとき他方の微粒子の投影面積は５０以上２００以下であり、かつ上記２つの微粒子の投影は少なくとも一部が重なり合う。複数の微粒子６０，６０，…はこのような大きさと配置の条件を満たす。

図１（ｂ）の模式図を用いて、この微粒子の大きさと配置の条件を説明する。この例では、図１（ｂ）において左方向から界面５０ａに平行な仮想直線Ｌに沿って正射投影するものとする。或る微粒子６０Ａを基準とし、その投影面積を１００とする。このとき、微粒子６０Ｂの投影面積は５０以上２００以下であり、かつ微粒子６０Ａ，６０Ｂの投影は一部が重なり合うので、２つの微粒子６０Ａ，６０Ｂは上記条件を満たす。同様に、微粒子６０Ｄの投影面積は５０以上２００以下であり、かつ微粒子６０Ａ，６０Ｄの投影は一部が重なり合うので、２つの微粒子６０Ａ，６０Ｂは上記条件を満たす。一方、微粒子６０Ｃについては、微粒子６０Ａ，６０Ｃの投影は一部が重なり合うが、微粒子６０Ｃの投影面積は５０以下であるから、上記条件を満たさない。また、微粒子６０Ａ，６０Ｅの投影は全く重なり合っていないので、微粒子６０Ａは上記条件を満たさないし、同様に、微粒子６０Ａ，６０Ｆの投影は全く重なり合っていないので、微粒子６０Ｆは上記条件を満たさない。

図２（ａ）〜図２（ｃ）を用いて上記微粒子含有体の製造方法を説明する。

ｉ） まず図２（ａ）のように基板としてのＳｉ基板４０の表面に熱酸化工程により絶縁体としてＳｉＯ_２膜５０を形成する。この例では、ＳｉＯ_２膜５０の膜厚はおおよそ２５ｎｍであった。なお、熱酸化後のＳｉ基板４０とＳｉＯ_２膜５０との界面４１、また、ＳｉＯ_２膜５０の外部との界面（表面）５０ａは平坦になっている。

導電性物質であるＳｉ基板４０と絶縁体であるＳｉＯ_２膜５０とは熱膨張係数が異なる。しかし、上記ＳｉＯ_２膜５０はＳｉ基板４０を酸化した酸化物からなるので、Ｓｉ基板４０とＳｉＯ_２膜５０とは密着性良く接合したものになっている。また、上記ＳｉＯ_２膜５０は酸化により形成されるので、熱処理炉のような既存の半導体製造装置で形成が可能となり、特殊な設備を要しない。したがって、安価に製造が可能であり、さらに他の半導体装置と混載することも可能となり実用的である。

ii） 次に図２（ｂ）のように、外部との界面（表面）５０ａ側から上記ＳｉＯ_２膜５０中に微粒子を構成するためのＡｕ元素９０を負イオン注入法により導入する。

この例では、注入エネルギはおよそ１５ｋｅＶ、ドーズ量はおよそ５×１０^１５ｉｏｎｓ／ｃｍ^２の条件でＡｕを導入した。

この製造方法では、イオン注入法を用いているので、ＣＶＤ法に較べて微粒子の高密度化が容易で生産性に優れる。また、注入されるＡｕ元素９０は負イオン化されているので、正イオンを注入する場合のように注入を受ける材料（ＳｉＯ_２膜５０）の表面５０ａの電位が正イオンの加速電圧近くまで上昇することがなく、数ボルト程度の非常に低い値に収まる。すなわち、正イオン注入の場合には、正の電荷のイオンが材料表面５０ａに入射され、負の電荷の二次電子が放出されるために材料表面５０ａは正に帯電する一方である。したがって、最終的には正イオンの加速電圧まで上昇するのである。これに対して、負イオン注入の場合には、負の電荷のイオンが材料表面５０ａに入射され、負の電荷の二次電子が放出されるため材料表面５０ａには正の電荷が発生し、表面電位は±数ボルト程度に収まるのである。したがって、正イオン注入に比べて実効的な加速電圧の変動が少なくなり、そのために注入深さのばらつきを抑制することが可能になる。また、注入を受けるＳｉＯ_２膜５０やそれを支持するＳｉ基板４０が殆ど帯電しないので、絶縁破壊等による欠陥の発生を抑制することも可能になる。

注入エネルギは、あまり高エネルギであると、注入分布が広がりすぎて薄膜への注入に相応しくなく、また膜へダメージを与えて欠陥を生じてしまう。このため、注入エネルギは２５ｋｅＶ未満で行うのが好ましく、１５ｋｅＶ未満で行うのがより好ましい。注入エネルギを１５ｋｅＶ未満にすれば、注入元素が絶縁体の広範囲に注入されて微粒子がばらついて形成されることを抑制することができる。

一方、注入エネルギは小さすぎると、イオンが材料（ＳｉＯ_２膜５０）の表面５０ａ近傍にしか注入されず、後述する熱処理工程で、材料内へ拡散するＡｕ元素９０の量に比して材料外の空間へ蒸発して逃げる量が無視できなくなる。このため、注入エネルギは０．１ｋｅＶ以上で行うのが好ましく、０．５ｋｅＶ以上で行うのがより好ましい。

また、注入ドーズ量があまりに多いと、微粒子の粒径が大きくなりすぎ、微粒子間の間隔が狭すぎて融着を起こすし、また膜へのダメージも多くなる。このため、注入ドーズ量は１×１０^２０ｉｏｎｓ／ｃｍ^２より少ないのが好ましく、１×１０^１７ｉｏｎｓ／ｃｍ^２より少ないのがより好ましく、５×１０^１５ｉｏｎｓ／ｃｍ^２以下であるのがさらに好ましい。一方、注入ドーズ量が少なすぎると、微粒子の大きさや密度が小さくなりすぎて、電気的容量が小さ過ぎて電気的な素子として利用できなくなってしまう。このため、注入ドーズ量は１×１０^１３ｉｏｎｓ／ｃｍ^２より多いのが好ましく、５×１０^１３ｉｏｎｓ／ｃｍ^２より多いのがより好ましく、１×１０^１４ｉｏｎｓ／ｃｍ^２以上であるのがさらに好ましい。

なお、Ａｕ元素９０の注入エネルギを約３５ｋｅＶ、５０ｋｅＶ、ドーズ量をおおよそ５×１０^１５ｉｏｎｓ／ｃｍ^２の条件で注入した試料では、注入深さ分布が順に広くなる結果が得られた。既述の微粒子の大きさと配置の条件を満たすためには、Ａｕ元素９０の注入深さ分布の半値全幅を１０ｎｍ以下に設定するのが好ましく、８ｎｍ以下に設定するのがさらに好ましい。

iii） 次に、熱処理を行う。これにより、図２（ｃ）に示すように、上記ＳｉＯ_２膜５０中に注入されたＡｕ元素９０を拡散または凝集させて、ＳｉＯ_２膜５０中における外部との界面５０ａ近傍に上記界面５０ａに沿って分布するようにナノメートルサイズの微粒子を形成する。また、イオン注入時に発生した欠陥を修復する。

この例では、Ａｒ雰囲気中、９００℃で約１時間熱処理を行った。

熱処理の温度はあまり低いと効果がなく、あまりに高温であると注入元素は拡散、溶融して微粒子が形成できない。したがって、２００℃より高く注入元素の融点未満で行うことが好ましい。また同一温度であっても処理時間を長くすればその温度での効果は増大するがあまりに長いと粒径が大きくなりすぎたり、元素が微粒子を形成したい領域外まで拡散してしまうので、６時間より短いほうが好ましい。

例えば通常の熱処理炉であればＡｒやＮ_２等の不活性雰囲気中、おおよそ３００℃〜９００℃程度がより好ましい。

また、この例では微粒子材料として、銀などに比べて融点が高く拡散係数が低い性質を有する金を用いている。したがって、銀の融点を超えるような比較的高い温度９００℃で熱処理（アニール）を行っても、所望の微粒子を形成することができる。しかし、微粒子材料として比較的融点が低い物質や比較的拡散係数の高い物質を用いる場合は、より低温で熱処理を行うか、より短時間の処理とすることが好ましい。

図３に示すように、このようにして作製した微粒子含有体の断面をＴＥＭ（Transmission Electron Microscope; 透過型電子顕微鏡）によって観察した。これにより、ＳｉＯ_２膜５０中における外部との界面（表面）５０ａから深さ１２ｎｍ〜２６ｎｍ（深さ中心１８ｎｍ、分布幅１４ｎｍ）の位置に、イオン注入されたＡｕが凝集してなる直径およそ５ｎｍ〜７ｎｍ程度のナノメートルサイズの微粒子６０，６０，…が、上記界面５０ａに沿って、互いに離間して略均一に分布していることが分かる。この微粒子含有体の構成は、図１（ｂ）の模式図を用いて説明した微粒子の大きさと配置の条件を満たすものである。

この微粒子の大きさと配置の条件を満たすお蔭で、上記界面５０ａに沿って上記微粒子６０の密度は、従来例のものに比してばらつきが少なく、均一になる。したがって、上記Ｓｉ基板４０上の大面積に微粒子６０，６０，…を形成した後に、細かい面積に分割しても、分割した部分によって違いは少ない。したがって、上記微粒子含有体を用いた機能素子を作製する場合、素子間の性能ばらつきを抑制でき、量産に適する。例えば微粒子６０に電荷蓄積機能を持たせたメモリ素子を作製する場合、メモリ素子間の性能ばらつきを抑制できる。したがって、量産に適する。また、信頼性の高いメモリ機能体やメモリ素子を実現できる。

このように、この微粒子含有体製造方法によれば、所望の微粒子含有体を簡単な工程で製造できる。何度も工程を繰り返したり、ナノスケールの微細加工技術を用いることがないので、生産性が良い。量産性に優れる。

上の例では、絶縁体として厚さ２５ｎｍのシリコン酸化膜を用いたが、素子に応用する場合には小型の方が好ましいので、より薄膜化した母体により小さな微粒子を形成することが好ましい。微粒子の大きさは膜厚を超えないことが要請されるので、薄膜化に従い、微粒子も小径化する必要がある。例えば、シリコン酸化膜を約半分の１３ｎｍ程度に薄膜化した場合には、注入エネルギは約５ｋｅＶ、注入量はおおよそ１×１０^１５ｉｏｎｓ／ｃｍ^２〜３×１０^１５ｉｏｎｓ／ｃｍ^２程度とするのが好ましい。微粒子の大きさがあまりに小さいと容量が小さくすぎるので、注入量はおおよそ５×１０^１３ｉｏｎｓ／ｃｍ^２〜５×１０^１５ｉｏｎｓ／ｃｍ^２程度とするのが実用的である。

また、上の例では、微粒子を構成すべき元素としてＡｕを用いたが、Ａｕ、Ｃｕなどの他の金属や、Ｓｉ、Ｇｅなどの半導体等の導電体を用いることができる。また、微粒子を保持する母体としてＳｉ基板上の熱酸化膜の例をあげたが、アルミナや酸化ハフニウム、酸化ジルコニウム、酸化タンタル、酸化チタン等の酸化物はもとより、微粒子を形成する工程、つまりイオン注入工程と熱処理工程で比較的安定である物質であれば、好ましく用いることができる。

（第２参考例）
図４は、上記微粒子含有体を備え、微粒子６０が電荷を蓄積する機能を有する、この発明の基礎となる第２参考例のメモリ機能体の断面構造を模式的に示している。

このメモリ機能体は、図１（ａ）の構成に加えて、ＳｉＯ_２膜５０の表面５０ａに接してＡｌ電極７０を形成したものである。電極７０の材料は導電性の物質であればなんでも良い。

このメモリ機能体のＳｉ基板４０とＡｌ電極７０との間に電圧を印加し、容量Ｃ（Ｆ）−電圧Ｖｇ（Ｖ）測定を行ったところ、ヒステリシス特性を示す結果が得られた。したがって、このメモリ機能体のＳｉ基板４０とＡｌ電極７０との間に電圧を加えたときの容量の大小を比較することで、２値の判別を行うことができる。つまり、このメモリ機能体に２値の情報を記憶させることができる。

また、このメモリ機能体では、図１（ｂ）の模式図を用いて説明した微粒子の大きさと配置の条件を満たすお蔭で、上記界面（表面）５０ａに沿って微粒子６０の密度は、従来例のものに比してばらつきが少なく、均一になっている。したがって、上記Ｓｉ基板４０上の大面積にメモリ機能体を形成した後に、細かい面積に分割して複数のメモリ機能体を作製する場合、メモリ機能体間の性能ばらつきを抑制できる。したがって、量産に適する。

また、このメモリ機能体は、イオン注入法を用いて作製されるので、ＣＶＤ法などの他の方法を用いる場合に比して処理時間が短くなり、生産性に優れる。

また、負イオン注入法を用いて作製されるので、ＳｉＯ_２膜５０は単一熱酸化膜と同等の品質を維持しており非常に信頼性が高い。さらに、帯電による注入のばらつきが抑えられるため、微粒子６０の位置が膜厚方向にばらついて形成されることを抑制できるので、このメモリ機能体は容易に薄膜化される。したがって、メモリ素子を小型化することができる。

メモリ機能体を薄膜化した場合、電極間に同じ電圧を加えてもＳｉＯ_２膜５０にかかる実効電場が強くなる。したがって、低電圧化が可能となり、そのようなメモリ機能体は生産性および低消費電力性に優れる。

また、このようなメモリ機能体を一般的なＤＲＡＭ（ダイナミック・ランダム・アクセス・メモリ）のキャパシタとして用いれば、リフレッシュが必要ないか、少なくともリフレッシュ回数を大幅に削減できる低消費ＤＲＡＭが実現可能となる。詳しくは、上記メモリ機能体の微粒子６０は一般的なＤＲＡＭに用いられている平行平板型キャパシタと異なり離散的に電荷を蓄積することができるため、電荷リークを抑制することができる。したがって、リフレッシュ回数を抑制できる。また、上記メモリ機能体の微粒子６０は、電極７０とＳｉＯ_２膜５０との界面５０ａの近傍に、界面５０ａとの距離のばらつきを少ない状態に分布している。したがって、上記メモリ機能体を用いたキャパシタは容量のばらつきを少なくすることが可能である。

また、上の例では、Ｓｉ基板４０は平坦な表面を持ち、それに応じて熱酸化後のＳｉ基板４０とＳｉＯ_２膜５０との界面４１は平坦になっていたが、これに限られるものではない。例えば図６中に示すように、Ｓｉ基板４０とＳｉＯ_２膜５０との界面が斜面４１ａ，４１ｂになっていても良い。この場合も、上記熱処理によって、金微粒子６０は上記ＳｉＯ_２膜５０中で外部との界面５０ａに沿って形成される。この性質を利用して、様々な形態の素子を作製することができる。

また、上の例では、Ｓｉ基板４０とＳｉＯ_２膜５０とその膜中の微粒子６０の分布とは各１層であったが、これに限られるものではない。例えば図７に示すように、基板としてのシリコン層４０Ａ上に絶縁体層５０Ａが形成され、その絶縁体層５０Ａ上にシリコン層４０Ｂ、絶縁体層５０Ｂがこの順に積層され、各絶縁体層５０Ａ，５０Ｂ中にその表面から所定の深さにそれぞれ微粒子６０，６０，…が分布していても良い。この例では、絶縁体層５０Ｂ中には、各電極７０Ａ，７０Ｂ，７０Ｃ，７０Ｄの直下に相当する領域に微粒子６０，６０，…が配置されている。一方、絶縁体層５０Ａ中には、電極７０Ａ，７０Ｂ，７０Ｃ，７０Ｄ同士の隙間に相当する領域に微粒子６０，６０，…が配置されている。なお、シリコン層４０Ａの裏面にはＳｉＯ_２膜５１が設けられている。４１Ａはシリコン層４０Ａと絶縁体層５０Ａとの界面、４１Ｂはシリコン層４０Ｂと絶縁体層５０Ｂとの界面である。このように、上記メモリ機能体を用いて、様々な形態の素子を作製することができる。

また、上の例では、ＳｉＯ_２膜５０中の微粒子６０の分布は平坦なものであったが、これに限られるものではない。例えば図８（ａ）に示すように、Ｓｉ基板（図２中に示したのと同様に、ＳｉＯ_２膜５０の裏面５０ｂ下に存する。）の表面にＳｉＯ_２膜５０を形成した後、そのＳｉＯ_２膜５０の表面５０ａに例えば絶縁膜からなるスペーサ９０を形成する。スペーサ９０の表面９０ａには湾曲した凹凸を形成する。次に、図８（ｂ）に示すように、スペーサ９０の表面９０ａ側から上記ＳｉＯ_２膜５０中に微粒子を構成するためのＡｕ元素９０を負イオン注入法により導入する。このとき、Ａｕ元素９０の分布は、スペーサ９０の形状を反映して、湾曲した凹凸を有する。図８（ｃ）に示すように、熱処理を行って、上記ＳｉＯ_２膜５０中に注入されたＡｕ元素９０を拡散または凝集させて、ＳｉＯ_２膜５０中における表面５０ａ近傍にナノメートルサイズの微粒子６０，６０，…を形成する。微粒子６０，６０，…は、上記界面５０ａに沿って、湾曲した凹凸を有して分布する。この後、スペーサ９０をエッチングして除去する。なお、スペーサ９０の材料は、ＳｉＯ_２膜５０があまりエッチングされないように、ＳｉＯ_２に対して選択的にエッチング可能であるのが望ましい。このようにして、上記メモリ機能体を用いて、様々な形態の素子を作製することができる。

ＤＲＡＭなど誘電率の高い絶縁体を用いる方が好ましい場合には酸化タンタルや酸化ハフニウム、酸化ジルコニウム等の絶縁体中に微粒子を備えることは好ましい。

また、ＦｅＲＡＭの強誘電体のような特殊な材料を用いる必要もないので簡単な工程で作製でき生産性にも優れる。

なお微粒子の大きさは大きすぎると微細化できず小さすぎるとメモリ機能が低下するので、ナノメートルサイズ、すなわち１μｍ未満の微粒子、好ましくは０．１ｎｍより大きく１０ｎｍより小さい範囲の微粒子が多数となるように形成する。

（一実施形態）
図５は、この発明の一実施形態の微粒子含有体製造方法によって作製された微粒子含有体を備えた、メモリ素子としてのトランジスタの断面構造を模式的に示している。上記微粒子含有体は、ＳｉＯ_２膜５０中に２層の微粒子６０，６１を含み、微粒子６０，６１が電荷を蓄積する機能を有する。

このメモリ素子は、図４のメモリ機能体の構成に加えて、ゲート絶縁膜としてのＳｉＯ_２膜５０の両側に相当するＳｉ基板４０表面に、ソース領域８１、ドレイン領域８２を備えている。７０はゲート電極として働く。

このトランジスタを作製するためには、微粒子含有体の作製時に、微粒子を構成すべき元素として銀と金との２種類を用意し、注入エネルギを上記各元素毎に設定して負イオン注入を行い、その後、各元素のために共通の熱処理を１回行う。これにより、ＳｉＯ_２膜５０中におけるＳｉ基板４０との界面４１近傍に銀微粒子６１，６１，…の２次元的分布を形成すると共に、ＳｉＯ_２膜５０中における表面５０ａ近傍に金微粒子６０，６０，…の２次元的分布を形成する。次に、上記微粒子含有体上にゲート電極材料としてＡｌ膜を形成した後、フォトリソグラフィとエッチングによってゲート電極７０をパターン形成する。続いて、通常のソース、ドレイン注入を行って、ＳｉＯ_２膜５０の両側に相当するＳｉ基板４０表面にソース領域８１、ドレイン領域８２を設ける。さらに通常の方法によって配線工程を行う（トランジスタ作製完了）。

このようにして作製したトランジスタでは、第２参考例において述べたメモリ機能体の容量の大小に対応して閾値の大小が見られた。すなわち、書き込み消去を行う場合は、フローテイングゲート型メモリと同様にゲートに十分大きな正または負の電圧を印加する。読み出しを行う場合は、ソース、ドレイン間に流れる電流を検出する。このトランジスタでは、ゲートに＋１５Ｖ印加した直後と−１５Ｖ印加した直後との間で閾値にしておよそ２Ｖの差が生じた。したがって、このトランジスタはフラッシュメモリなどと同様のメモリ動作を行うことができる。

また、メモリ素子としてのこのトランジスタは、薄膜化が可能であるので、微細化、低電圧化が可能である。さらにフラッシュメモリのような複雑な工程を必要とせず、強誘電体メモリのように特殊な材料を用いていないため、生産性に優れる。

なお、ゲート絶縁膜５０の厚さが約２５ｎｍ程度の場合を示したが、更に薄膜化が可能であるのはいうまでもない。微粒子の大きさより薄くならない範囲で好ましくは１０ｎｍ未満とすることが好ましい。そのようにした場合、低電圧化が可能であり、１０Ｖ未満で駆動可能となる。

本発明の微粒子含有体は、その生産の容易性と従来のシリコンプロセスとの親和性から、メモリ機能体やメモリ素子をはじめとする様々な素子に好ましく適用することができる。また、そのようなメモリ機能体やメモリ素子は携帯電話をはじめ集積回路を用いるあらゆる電子機器およびシステムに組み込み可能である。そして、それらの電子機器およびシステムは小型化、低消費電力化が可能となる。

この発明の基礎となる第１参考例の微粒子含有体の断面構造を示す図である。 上記微粒子含有体を製造する製造方法を説明する工程図である。 作製した微粒子含有体の断面をＴＥＭ（Transmission Electron Microscope; 透過型電子顕微鏡）によって観察した写真を示す図である。 上記微粒子含有体を備えた、この発明の基礎となる第２参考例のメモリ機能体の断面構造を示す図である。 この発明の一実施形態の微粒子含有体製造方法によって作製された微粒子含有体を備えた、メモリ素子としてのトランジスタの断面構造を示す図である。 Ｓｉ基板とＳｉＯ_２膜との界面が斜面になっている微粒子含有体を示す図である。 上記微粒子含有体をキャパシタとして備えたＤＲＡＭの例であって、Ｓｉ基板の表面が凹凸を有するものを示す図である。 微粒子含有体の変形例を製造する製造方法を説明する工程図である。

４０ Ｓｉ基板
４１ 界面
５０ ＳｉＯ_２膜
６０ 金微粒子
６１ 銀微粒子

Claims (1)

1. 互いに平行な二つの、外部との界面を有する絶縁体と、上記絶縁体中で上記界面に沿ってそれぞれ２次元的分布を形成する銀微粒子、金微粒子を備え、上記銀微粒子の２次元的分布と上記金微粒子の２次元的分布とが２層になっている微粒子含有体を製造する微粒子含有体製造方法であって、
   上記絶縁体中に銀元素、金元素を、それぞれ注入エネルギを上記各元素毎に設定して負イオン注入し、
   上記各元素の注入後に上記各元素のために共通の熱処理を１回行って、上記絶縁体中に注入された上記銀元素、上記金元素を拡散または凝集させて、上記絶縁体中で上記界面に沿って上記銀微粒子の２次元的分布と上記金微粒子の２次元的分布とを形成することを特徴とする微粒子含有体製造方法。