JP2533135B2 - 微粒子トランジスタ - Google Patents

微粒子トランジスタ

Info

Publication number
JP2533135B2
JP2533135B2 JP23535487A JP23535487A JP2533135B2 JP 2533135 B2 JP2533135 B2 JP 2533135B2 JP 23535487 A JP23535487 A JP 23535487A JP 23535487 A JP23535487 A JP 23535487A JP 2533135 B2 JP2533135 B2 JP 2533135B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
fine particles
transistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23535487A
Other languages
English (en)
Other versions
JPS6477965A (en
Inventor
泰孝 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP23535487A priority Critical patent/JP2533135B2/ja
Publication of JPS6477965A publication Critical patent/JPS6477965A/ja
Application granted granted Critical
Publication of JP2533135B2 publication Critical patent/JP2533135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】 〔概 要〕 トンネル効果を利用したトランジスタの新規な構成に
関し、 スレーショルド電圧などのトランジスタ動作特性を安
定にすることを目的とし、 ソース電極とドレイン電極との間に島状の量子井戸箱
あるいは金属微粒子を備え、該量子井戸箱あるいは金属
微粒子を介して前記ソース電極とドレイン電極との間に
トンネル電流が流れ、該トンネル電流をゲート電極に加
える電圧によつて制御するトランジスタであつて、ヘテ
ロ接合した第1半導体層,第2半導体層,第3半導体層
からなり、第1半導体層をゲート電極とし、第2半導体
層をバリアとして機能させて、第3半導体層の側に前記
量子井戸箱あるいは金属微粒子を設け、該第3半導体層
をトンネル電流が流れるように構成されていることを特
徴とする。
〔産業上の利用分野〕 本発明は微粒子トランジスタ、即ち、トンネル効果を
利用したトランジスタの新規な構成に関する。
トランジスタは電子計算機その他の電子機器の基本素
子であつて、その高速化,低消費電力化は性能向上に不
可欠であり、現在汎用されているトランジスタの改善に
よる微細化,高速化,低消費電力化が図られているが、
それには限界があり、従つて、新規なトランジスタの出
現が望まれている。
〔従来の技術〕
例えば、MOSFETを微細化すればショートチャネル効果
が現れて短チャネル化に限界があり、それらの素子(ト
ランジスタ)を高集積化すれば配線容量やファンアウト
の増加による負荷容量のために高速動作が害されて、そ
のために大きなGm(伝達コンダクタンス)をもつた素子
が要求されるが、それにも限界がある。
従つて、発明者は高速・高Gm・低消費電力のトランジ
スタとしてトンネル効果を利用した新規な構造を提案し
た(特願昭62−054844号参照)。第5図はその原理図で
あり、同図(a)は構造模式図,同図(b)は等価回路
図で、図中の1は導電性の微粒子,2はソース電極,3はド
レイン電極,4はゲート電極,Cs,Cd,Cgは微粒子1と各ソ
ース,ドレイン,ゲート電極との間の容量,Gs,Gdは微粒
子と各ソース,ドレイン電極との間のトンネルコンダク
タンスを示している。このように、微粒子1と周囲とは
絶縁されて、微粒子1とゲート電極4とは静電容量Cgに
より結合し、微粒子とソース,ドレイン電極とはトンネ
ルコンダクタンスGs,Gdにより結合し、且つ、容量Cs,Cd
をもつている。そうして、微粒子1を微少にし、総合容
量C=Cs+Cd+Cgを極めて小さくする。
ここに、微粒子1を微少にし、総合容量Cを小さくす
る理由を説明すると、容量Cに電荷Qを加えるにはE=
Q2/2Cのエネルギーが必要で、従つて、上記の微粒子1
に電子(キャリア)が1個出入するためにはe2/2Cのエ
ネルギー(e;電子電荷の絶対値)を要する。しかし、容
量Cが大きく、Ec=e2/2Cが小さくなると、熱エネルギ
ーkTが働く(k;ボルツマン定数,T;絶対温度)から、容
量Cを小さく、Ecを大きくしてEc>kTとすると、熱的な
電子の交換が不可能になる。そのEc>kTなる条件の下
に、微粒子1に静電容量Cgでカップリングしているゲー
ト電極4に電圧を印加すると、微粒子1のポテンシャル
が変化して、ソース電極2から微粒子1,ドレイン電極3
から微粒子1へトンネル効果で電子を移動させ、トンネ
ル電流を流すことができる。そのようにして、ゲート電
極に印加する電圧を制御することによつて、FETと同様
のトランジスタ動作をさせるもので、このトランジスタ
動作を得るために微粒子を微細にして総合容量Cを小さ
くするわけである。
第6図はそのトランジスタのId−Vd特性図を示してお
り、Cs/Cg=Cd/Cg=0.1,Ec/kT=30として、ゲート電圧V
gを0.4×(e/Cg)から0.58×(e/Cg)まで変化させた計
算による特性値である。ここで、Ec=e2/2Cは数meVと云
う値をもつので、Tは4.2K程度の極低温になる。なお、
縦軸のドレイン電流Id,横軸のドレイン電流Vdは正規化
した値で示している。
第7図(a),(b)はこのトランジスタの従来の実
施例図を示しており、同図(a)は平面図,同図(b)
は同図(a)のAA′断面図である。半絶縁性InP基板5
の表面に白金(Pt;厚み50Å,直径50Å)からなる微粒
子1、その両側に白金(厚み200Å)からなるソース電
極2,ドレイン電極3を設けて、微粒子1と各電極2,3と
の距離は共に500Åとし、その上面を覆うSiO2膜(厚み3
00Å)からなる絶縁膜6を設け、同じく白金からなるゲ
ート電極4(厚み1000Å)はその絶縁膜上に設けてあ
る。実用上、微粒子1の最大寸法は概ね3000Å以下に限
定されるべきで、それは容量Cを小さくしてEc>kTとす
るためである。なお、微粒子1はソース電極,ドレイン
電極間に複数個設けてもよい。
また、同様の原理に基づく他のトランジスタ構造をも
提案している(特願昭62−104793号参照)。
〔発明が解決しようとする問題点〕
ところが、これらのトランジスタの構造においては、
絶縁膜を介したゲート電極によつて微粒子が制御される
ために、これらの界面で生じる接触電位差の変動によつ
てポテンシャルにバラツキが生じ、また、絶縁膜中の固
定電荷量によつて微粒子の電位が変わり、これらのバラ
ツキが影響してスレーショルド電圧が変化し、一定した
トランジスタ動作特性が得られないと云う問題がある。
これは金属と絶縁膜との異種物質間の界面が制御でき
ないために生じているもので、例えば、酸化シリコンか
らなる絶縁膜にはナトリウムが侵入して電荷量が変わり
易く、且つ、生成条件で接触電位差が変わつてくる。
本発明はこの欠点を減少させて、スレーショルド電圧
などのトランジスタ動作特性を安定にすることを目的と
したトランジスタを提案するものである。
〔問題点を解決するための手段〕
その目的は、ソース電極とドレイン電極との間に島状
の量子井戸箱あるいは金属微粒子を備え、該量子井戸箱
あるいは金属微粒子を介して前記ソース電極とドレイン
電極との間にトンネル電流が流れ、該トンネル電流をゲ
ート電極に加える電圧によつて制御するトランジスタで
あつて、ヘテロ接合した第1半導体層,第2半導体層,
第3半導体層からなり、第1半導体層をゲート電極と
し、第2半導体層をバリアとして機能させて、第3半導
体層の側に前記量子井戸箱あるいは金属微粒子を設け、
該第3半導体層をトンネル電流が流れるように構成され
ている微粒子トランジスタによつて達成される。
〔作 用〕
即ち、本発明にかかるトランジスタは、半導体ヘテロ
接合技術の進歩によつてヘテロ接合界面が安定している
ことに着目し、第1半導体層をゲート電極とし、第2半
導体層を誘電体に代わるバリア層として機能させ、第3
半導体層をトンネル層として、その第3半導体層側に前
記量子井戸箱あるいは金属微粒子を設けて、安定な電界
を形成させて、スレーショルド電圧などの動作特性は安
定化させるものである。
〔実施例〕
以下、図面を参照して実施例によつて詳細に説明す
る。
第1図(a),(b)は本発明にかかるトランジスタ
の実施例(I)図を示しており、同図(a)は斜視図,
同図(b)は同図(a)のBB′断面図である。図中、11
はn−GaAsからなる量子井戸箱(厚み100Å;面積500Å
×500Å),12はソース電極,13はドレイン電極,14はオー
ミックコンタクト電極,15は半絶縁性GaAs基板,16はn+
GaAs層(厚み500Å),17はアンドープAlAs層(厚み200
Å),18はAl0.2Ga0.8As層(厚み100Å),19はn−GaAs
層(厚み100Å)である。量子井戸箱11が第6図に示す
微粒子に相当しており、且つ、このn−GaAsからなる量
子井戸箱11およびn−GaAs層19はアンドープGaAs層(厚
み50Å)とn+−GaAs層(厚み50Å)との積層であり、Al
Ga As層18に接する側がアンドープとなつているが、
これらを包括してn−GaAs層と記載している。これはア
ンドープなAl Ga As層18から連続してエピタキシャル
成長するために自然に形成される不純物傾斜である。
かくして、ソースはn−GaAs層19とソース電極12で構
成され、ドレインはn−GaAs層19とドレイン電極13で構
成されて、Al0.2Ga0.8As層18がトンネル電流が流れるト
ンネル層として量子井戸箱11とソース電極,量子井戸箱
11とドレイ電極を結合している。なお、ここに、ソー
ス,ドレインとは広義のソース電極,ドレイン電極を意
味しており、特許請求の範囲に記載するソース電極,ド
レイン電極はこの広義を意味している。
且つ、n+−GaAs層16(第1の半導体層)を含むGaAs基
板15とAlAs層17(第2の半導体層)とAl0.2Ga0.8As層18
(第3の半導体層)をヘテロ接合して形成され、更に、
n−GaAs層11,19をもヘテロ接合して、n+−GaAs層16を
ゲート電極とし、AlAs層17を誘電体に代わるバリア層と
して機能させ、Al0.2Ga0.8As層18をトンネル層とした構
成である。そのため、ゲート電極が埋没された構造とな
り、このn+−GaAs層16からなるゲート電極はソース電極
12,量子井戸箱11,ドレイン電極13が近接して配置された
位置から離れた位置でAl Ga As層18,AlAs層17に穴あ
けしてオーミックコンタクト電極14に接続させてある。
尚、このn+−GaAs層16はGaAs基板15にSiをイオン注入
し、アニールして画定した領域である。
次に、第2図は実施例(I)に見られるエネルギーバ
ンド図を示しており、同図により説明すると、BFはフ
ェルミレベル,Ecは伝導帯である。n−GaAs層11,19とn+
−GaAs層16とは多数の不純物を含有して縮退しているた
めに伝導帯Ecが高いエネルギー位置を占めており、ま
た、AlAs層17は高いバリアをもち、Al0.2Ga0.8As層18は
比較的に低いバリアをもつている。そのため、AlAs層17
はn+−GaAs層16からなるゲート電極に対して誘電体とし
て機能し、且つ、Al0.2Ga0.8As層18がソース電極と量子
井戸箱,ドレイ電極と量子井戸箱を結合してトンネル電
流が流れる層として働く。なお、このAlx Ga1-xAs層17
のX値を.2としているが、このX値を0.05とすると一層
低いバリアが形成されて、トンネル電流が容易に流れる
ようになり、トンネル長を広げることができる。
このような構造にすれば、従来はゲート電極/絶縁膜
/微粒子の制御部分が半導体層/半導体層/半導体層の
ヘテロ構造となり、絶縁膜を介在しないために実効的な
電界のバラツキが減少して、動作特性の変動が少なくな
る。
なお、n−GaAsからなる量子井戸箱11の上に金属膜、
例えば金(Au;厚さ100Å)が積層されていてもよい。こ
の製作方法はイオン注入して設けたn+−GaAs層16を有す
るGaAs基板15の上にAlAs層17,Al0.2Ga0.8As層18,n−GaA
s層19を連続エピタキシャル成長し、その上に金膜を被
着し、これらをリソグラフィ技術を用いてn−GaAs層1
9,金を分離形成する。従つて、その場合はソース電極1
2,ドレイ電極13が金で作成される。
次に、第3図は本発明にかかるトランジスタの実施例
(II)図を示しており、本図は断面図であつて、第1図
(b)に対応する断面で、第1図(a)に対応する斜視
図は量子井戸箱11を金属微粒子21に置換するだけとな
る。図中の記号は第1図に示す実施例(I)と同一部位
に同一記号を付けてあるが、その他の21が金属微粒子、
例えば白金(Pt;厚み100Å,面積500Å×500Å)であ
る。即ち、本例は量子井戸箱11の代わりに金属微粒子21
を設けた構成で、このような構成にしても上記第1図に
示す実施例(I)と同様に絶縁膜を介在していないため
に電界のバラツキが減少して、同様の効果がある。
以上の実施例はGaAsを例として説明したが、本発明は
その他のInP,InGaAsなどの半導体にも適用できることは
云うまでもない。
〔発明の効果〕
上記の説明から明らかなように、本発明にかかる微粒
子トランジスタは絶縁膜を介在しないために、電界のバ
ラツキが減少して、トランジスタ動作特性の変動が小さ
くなり、トランジスタの品質向上に大きく役立つもので
ある。
【図面の簡単な説明】
第1図は本発明にかかる実施例(I)図、 第2図は実施例(I)のエネルギーバンド図、 第3図は本発明にかかる実施例(II)図、 第4図は本発明に関わりあるトランジスタの原理図、 第5図はそのId−Vd特性図、 第6図は従来の実施例図である。 図において、 1は微粒子、 2,12はソース電極、 3,13はドレイン電極、 4はゲート電極、 5は半絶縁性InP基板、 11はn−GaAs層からなる量子井戸箱、 14はオーミックコンタクト電極、 15は半絶縁性GaAs基板、 16はn+−GaAs層(第1の半導体層) 17はアンドープAlAs層(第2の半導体層)、 18はAl0.2Ga0.8As層(第3の半導体層)、 19はn−GaAs層、 21は金属微粒子 を示している。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】ソース電極とドレイン電極との間に島状の
    量子井戸箱あるいは金属微粒子を備え、該量子井戸箱あ
    るいは金属微粒子を介して前記ソース電極とドレイン電
    極との間にトンネル電流が流れ、該トンネル電流をゲー
    ト電極に加える電圧によつて制御するトランジスタであ
    つて、ヘテロ接合した第1半導体層,第2半導体層,第
    3半導体層からなり、第1半導体層をゲート電極とし、
    第2半導体層をバリアとして機能させて、第3半導体層
    の側に前記量子井戸箱あるいは金属微粒子を設け、該第
    3半導体層をトンネル電流が流れるように構成されてい
    ることを特徴とする微粒子トランジスタ。
JP23535487A 1987-09-18 1987-09-18 微粒子トランジスタ Expired - Fee Related JP2533135B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23535487A JP2533135B2 (ja) 1987-09-18 1987-09-18 微粒子トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23535487A JP2533135B2 (ja) 1987-09-18 1987-09-18 微粒子トランジスタ

Publications (2)

Publication Number Publication Date
JPS6477965A JPS6477965A (en) 1989-03-23
JP2533135B2 true JP2533135B2 (ja) 1996-09-11

Family

ID=16984846

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23535487A Expired - Fee Related JP2533135B2 (ja) 1987-09-18 1987-09-18 微粒子トランジスタ

Country Status (1)

Country Link
JP (1) JP2533135B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6023825B2 (ja) * 2015-01-14 2016-11-09 株式会社豊田中央研究所 半導体装置

Also Published As

Publication number Publication date
JPS6477965A (en) 1989-03-23

Similar Documents

Publication Publication Date Title
JP4717855B2 (ja) 静電的に制御されるトンネリング・トランジスタ
JP2994227B2 (ja) ひずみSi/SiGeヘテロ構造層を使用するCMOSトランジスタ用の層構造
JPS6327065A (ja) ヘテロ接合二重チャネル半導体装置、この半導体装置を応用した電界効果トランジスタ、ならびにこの半導体装置を応用した負のコンダクタンスをもつ装置
JPH0258773B2 (ja)
US5932889A (en) Semiconductor device with floating quantum box
KR102608554B1 (ko) 상보형 스위치 소자
JP2533135B2 (ja) 微粒子トランジスタ
JPH07211913A (ja) 半導体装置及びその製造方法
JPH08107216A (ja) 半導体装置
JP2533134B2 (ja) 微粒子トランジスタ
JPH0789584B2 (ja) 半導体装置
JP4528398B2 (ja) 負性抵抗電界効果トランジスタ
JPH06302806A (ja) シングルエレクトロントランジスタ
JP2991297B2 (ja) 電界効果トランジスタ及びその製造方法
JPH06163602A (ja) 高電子移動度トランジスタ及びその製造方法
JPS6354229B2 (ja)
JPS62209864A (ja) 半導体装置
JP3438347B2 (ja) 半導体装置
JPH0614535B2 (ja) 半導体集積回路
JPH0614551B2 (ja) 熱電子放射型静電誘導トランジスタ
JP2000150863A (ja) 高速素子
JPH01189968A (ja) 量子干渉型トランジスタ
JPH04368136A (ja) 超微粒子トランジスタ
JPH0766385A (ja) オーミックヘテロ接合構造
JPH07273355A (ja) 単一電子トンネリング効果素子およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees