JP2000150863A - 高速素子 - Google Patents
高速素子Info
- Publication number
- JP2000150863A JP2000150863A JP11373833A JP37383399A JP2000150863A JP 2000150863 A JP2000150863 A JP 2000150863A JP 11373833 A JP11373833 A JP 11373833A JP 37383399 A JP37383399 A JP 37383399A JP 2000150863 A JP2000150863 A JP 2000150863A
- Authority
- JP
- Japan
- Prior art keywords
- region
- quantum well
- thin films
- substrate
- quantum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5614—Multilevel memory cell comprising negative resistance, quantum tunneling or resonance tunneling elements
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 共鳴トンネル効果型の高速素子において、Ｓ
ｉ系等の使用を可能にし、微細化、高集積化を図る。 【解決手段】 量子井戸を構成する領域５２を挟んで両
側にポテンシャル障壁を構成する厚さが電子の波長程度
の絶縁薄膜５３及び５４を設け、この両絶縁薄膜５３及
び５４の外側に夫々端子部を設けて、共鳴トンネル効果
ダイオードを構成する。
ｉ系等の使用を可能にし、微細化、高集積化を図る。 【解決手段】 量子井戸を構成する領域５２を挟んで両
側にポテンシャル障壁を構成する厚さが電子の波長程度
の絶縁薄膜５３及び５４を設け、この両絶縁薄膜５３及
び５４の外側に夫々端子部を設けて、共鳴トンネル効果
ダイオードを構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、共鳴トンネル効果
トランジスタ等の高速素子に関する。
トランジスタ等の高速素子に関する。
【０００２】
【従来の技術】超高速素子として、超伝導体と半導体を
用いた超伝導トランジスタの研究、開発が進められてき
ている。図５は従来の超伝導トランジスタの例を示す。
この超伝導トランジスタ１は、単結晶シリコン基板２の
表面上に所定間隔Ｌを置いて超伝導体によるソース部３
及びドレイン部４を被着形成し、基板裏面に絶縁膜５を
介してゲート電極６を形成して構成される。７は絶縁膜
である。
用いた超伝導トランジスタの研究、開発が進められてき
ている。図５は従来の超伝導トランジスタの例を示す。
この超伝導トランジスタ１は、単結晶シリコン基板２の
表面上に所定間隔Ｌを置いて超伝導体によるソース部３
及びドレイン部４を被着形成し、基板裏面に絶縁膜５を
介してゲート電極６を形成して構成される。７は絶縁膜
である。
【０００３】この超伝導トランジスタ１では、図６Ａ及
びＢに示すように超伝導体のソース部３及びドレイン部
４からシリコン基板２へ超伝導電子対８（図５参照）が
染み出して形成される準超伝導部９Ｓ，９Ｄの広がりを
ゲート電圧によって制御して超伝導電流をオン、オフ制
御するようになされる。即ち、図６Ａのソース部３及び
ドレイン部４からの準超伝導部９Ｓ，９Ｄが交わる状態
において、ソース部３からの超伝導電子対８が準超伝導
部９Ｓ，９Ｄを通ってドレイン部４に流れ（所謂超伝導
電流が流れ）トランジスタはオン状態となる。図６Ｂの
準超伝導部９Ｓ，９Ｄが交わらない状態ではソース部３
からの超伝導電子対８が準超伝導部９Ｓ及び９Ｄの交わ
らない部分１０で電子対の結合が壊れ、その結果、超伝
導電流が流れずトランジスタはオフ状態となる。
びＢに示すように超伝導体のソース部３及びドレイン部
４からシリコン基板２へ超伝導電子対８（図５参照）が
染み出して形成される準超伝導部９Ｓ，９Ｄの広がりを
ゲート電圧によって制御して超伝導電流をオン、オフ制
御するようになされる。即ち、図６Ａのソース部３及び
ドレイン部４からの準超伝導部９Ｓ，９Ｄが交わる状態
において、ソース部３からの超伝導電子対８が準超伝導
部９Ｓ，９Ｄを通ってドレイン部４に流れ（所謂超伝導
電流が流れ）トランジスタはオン状態となる。図６Ｂの
準超伝導部９Ｓ，９Ｄが交わらない状態ではソース部３
からの超伝導電子対８が準超伝導部９Ｓ及び９Ｄの交わ
らない部分１０で電子対の結合が壊れ、その結果、超伝
導電流が流れずトランジスタはオフ状態となる。
【０００４】所謂超伝導トランジスタにおいて、そのソ
ース部３及びドレイン部４間のチャネル長Ｌは、０．２
μｍ以下の微小長さである必要がある。しかし、図５の
従来構造の場合、現行の微細加工技術を用いてソース部
３及びドレイン部４間の距離Ｌ（所謂チャネル長）を制
御するのは、極めて難しいとされている。また、この従
来構造では、ソース部３及びドレイン部４より染み出し
てくる準超伝導部９Ｓ及び９Ｄの交わりは横方向の一側
でしか構成されないため、超伝導電流を流すチャネル部
の動作が悪く、且つ素子自体小型化されにくい。
ース部３及びドレイン部４間のチャネル長Ｌは、０．２
μｍ以下の微小長さである必要がある。しかし、図５の
従来構造の場合、現行の微細加工技術を用いてソース部
３及びドレイン部４間の距離Ｌ（所謂チャネル長）を制
御するのは、極めて難しいとされている。また、この従
来構造では、ソース部３及びドレイン部４より染み出し
てくる準超伝導部９Ｓ及び９Ｄの交わりは横方向の一側
でしか構成されないため、超伝導電流を流すチャネル部
の動作が悪く、且つ素子自体小型化されにくい。
【０００５】一方、従来技術による半導体素子は、古典
的な物理動作の上に立脚したものが中心であった。しか
し、素子が微細化されてくるのに従ってポテンシャル障
壁の厚さが電子の波長程度の長さ（〜１００Å程度以
下）になってくると、量子論的トンネル効果が起こりは
じめ、従来と同様の原理での素子動作が難しくなってく
る。そこで、高速素子として量子論的トンネル効果、即
ちある特定の波長をもった電子だけが２重のポテンシャ
ル障壁を通り抜ける所謂共鳴トンネル効果を利用した素
子が種々提案されている。
的な物理動作の上に立脚したものが中心であった。しか
し、素子が微細化されてくるのに従ってポテンシャル障
壁の厚さが電子の波長程度の長さ（〜１００Å程度以
下）になってくると、量子論的トンネル効果が起こりは
じめ、従来と同様の原理での素子動作が難しくなってく
る。そこで、高速素子として量子論的トンネル効果、即
ちある特定の波長をもった電子だけが２重のポテンシャ
ル障壁を通り抜ける所謂共鳴トンネル効果を利用した素
子が種々提案されている。
【０００６】
【発明が解決しようとする課題】ところで、上述の量子
論的トンネル効果を利用した半導体素子は、化合物半導
体によるものが多く、Ｓｉ系のものはほとんど提案され
ていない。
論的トンネル効果を利用した半導体素子は、化合物半導
体によるものが多く、Ｓｉ系のものはほとんど提案され
ていない。
【０００７】本発明は、上述の点に鑑み、Ｓｉ系等の使
用をも可能にし、微細化、高集積化に適した共鳴トンネ
ル効果型の高速素子を提供するものである。
用をも可能にし、微細化、高集積化に適した共鳴トンネ
ル効果型の高速素子を提供するものである。
【０００８】
【課題を解決するための手段】本発明に係る高速素子即
ち共鳴トンネル効果ダイオードは、図１に示すように、
量子井戸を構成する領域を挟んで両側にポテンシャル障
壁を構成する厚さが電子の波長程度の絶縁薄膜を設け、
この両絶縁薄膜の外側に夫々端子部を設けて構成する。
ち共鳴トンネル効果ダイオードは、図１に示すように、
量子井戸を構成する領域を挟んで両側にポテンシャル障
壁を構成する厚さが電子の波長程度の絶縁薄膜を設け、
この両絶縁薄膜の外側に夫々端子部を設けて構成する。
【０００９】また、本発明に係る高速素子即ち共鳴トン
ネル効果トランジスタは、図４に示すように、量子井戸
を構成する領域を挟んで両側にポテンシャル障壁を構成
する厚さが電子の波長程度の絶縁薄膜を設け、この両絶
縁薄膜の外側にソース部及びドレイン部を設けると共
に、領域上に絶縁膜を介してゲート電極を設けて構成す
る。
ネル効果トランジスタは、図４に示すように、量子井戸
を構成する領域を挟んで両側にポテンシャル障壁を構成
する厚さが電子の波長程度の絶縁薄膜を設け、この両絶
縁薄膜の外側にソース部及びドレイン部を設けると共
に、領域上に絶縁膜を介してゲート電極を設けて構成す
る。
【００１０】第１の発明においては、量子井戸を構成す
る領域の両側に電子の波長程度の厚さの絶縁膜を介して
端子を形成することにより、両端子間の印加電圧によっ
て共鳴トンネル電流が流れ、ダイオード動作が行われ
る。そして、ここでは電子波として動作するので、高速
動作が可能となる。また、本構成では、量子井戸を構成
する領域及び端子を、化合物半導体以外の例えばＳｉ系
半導体或は金属等によっても構成することが可能とな
り、微細化、高集積化と共に、製造の容易さを図ること
ができる。
る領域の両側に電子の波長程度の厚さの絶縁膜を介して
端子を形成することにより、両端子間の印加電圧によっ
て共鳴トンネル電流が流れ、ダイオード動作が行われ
る。そして、ここでは電子波として動作するので、高速
動作が可能となる。また、本構成では、量子井戸を構成
する領域及び端子を、化合物半導体以外の例えばＳｉ系
半導体或は金属等によっても構成することが可能とな
り、微細化、高集積化と共に、製造の容易さを図ること
ができる。
【００１１】第２の発明においては、量子井戸を構成す
る領域の両側に電子の波長程度の厚さの絶縁膜を介して
ソース部及びドレイン部を形成すると共に、領域の上面
に絶縁膜を介してゲート電極を形成することにより、ゲ
ート電極の印加電圧によって量子井戸内の量子準位が制
御され、ソース部及びドレイン部間に共鳴トンネル電流
が流れ、トランジスタ動作が行われる。そして、この場
合も、電子波として動作するので高速動作が可能とな
る。また、本構成も、量子井戸を構成する領域、ソース
部、ドレイン部及びゲート電極等を化合物半導体以外の
例えばＳｉ系半導体、或は金属等によって構成すること
が可能となり、微細化、高集積化と共に、製造の容易さ
を図ることができる。
る領域の両側に電子の波長程度の厚さの絶縁膜を介して
ソース部及びドレイン部を形成すると共に、領域の上面
に絶縁膜を介してゲート電極を形成することにより、ゲ
ート電極の印加電圧によって量子井戸内の量子準位が制
御され、ソース部及びドレイン部間に共鳴トンネル電流
が流れ、トランジスタ動作が行われる。そして、この場
合も、電子波として動作するので高速動作が可能とな
る。また、本構成も、量子井戸を構成する領域、ソース
部、ドレイン部及びゲート電極等を化合物半導体以外の
例えばＳｉ系半導体、或は金属等によって構成すること
が可能となり、微細化、高集積化と共に、製造の容易さ
を図ることができる。
【００１２】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
施の形態を説明する。
【００１３】図１は本発明に係る高速素子、即ち共鳴ト
ンネル効果を利用したダイオードに適用した一実施の形
態を示す。本実施の形態においては、基板５１上に量子
井戸を構成する例えばシリコン半導体領域５２を形成
し、この領域５２を挟んで両側に２重のポテンシャル障
壁を構成する絶縁薄膜、例えばＳｉＯ2 薄膜５３，５４
を形成し、さらに、このＳｉＯ2 薄膜５３，５４の外側
に端子５５及び５６を形成して成る。量子井戸を構成す
るシリコン半導体領域５２は、高不純物濃度を有する第
１導電形（ｎ+ 又はｐ + ）領域からなり、その幅ｌは電
子の量子力学的波長程度例えば５０Åとなす。この量子
井戸を挟むＳｉＯ2 薄膜５３及び５４の膜厚Ｔ1 及びＴ
2 は電子の量子力学的波長程度例えば２０Åとする。端
子５５及び５６は、高不純物濃度の例えばｎ+ 又はｐ+
シリコン領域で形成することができる。また、基板５１
は例えばシリコン基板で構成することができ、このとき
は、基板５１と量子井戸を構成するシリコン半導体領域
５２とは一体的に構成される。基板５１と端子５５，５
６との間はＳｉＯ2 等の絶縁層５７によって電気的に分
離する。
ンネル効果を利用したダイオードに適用した一実施の形
態を示す。本実施の形態においては、基板５１上に量子
井戸を構成する例えばシリコン半導体領域５２を形成
し、この領域５２を挟んで両側に２重のポテンシャル障
壁を構成する絶縁薄膜、例えばＳｉＯ2 薄膜５３，５４
を形成し、さらに、このＳｉＯ2 薄膜５３，５４の外側
に端子５５及び５６を形成して成る。量子井戸を構成す
るシリコン半導体領域５２は、高不純物濃度を有する第
１導電形（ｎ+ 又はｐ + ）領域からなり、その幅ｌは電
子の量子力学的波長程度例えば５０Åとなす。この量子
井戸を挟むＳｉＯ2 薄膜５３及び５４の膜厚Ｔ1 及びＴ
2 は電子の量子力学的波長程度例えば２０Åとする。端
子５５及び５６は、高不純物濃度の例えばｎ+ 又はｐ+
シリコン領域で形成することができる。また、基板５１
は例えばシリコン基板で構成することができ、このとき
は、基板５１と量子井戸を構成するシリコン半導体領域
５２とは一体的に構成される。基板５１と端子５５，５
６との間はＳｉＯ2 等の絶縁層５７によって電気的に分
離する。
【００１４】尚、量子井戸を構成する領域５２、端子５
５，５６はシリコン系半導体以外にも、金属、或は他の
半導体（化合物半導体を含む）で構成することも可能で
ある。
５，５６はシリコン系半導体以外にも、金属、或は他の
半導体（化合物半導体を含む）で構成することも可能で
ある。
【００１５】かかる構成の共鳴トンネル効果ダイオード
５８においては、図２の電圧印加状態でのエネルギーバ
ンド図で示すように、端子５５及び５６間が零電圧で端
子５５側の伝導帯６１より量子井戸５２内の量子準位６
２の方が高い場合（図２Ａ参照）、或は印加電圧が高く
（所謂谷電圧）端子５５側の伝導帯６１が量子井戸５２
内の量子準位６２間に対応したような場合（図２Ｃ参
照）には共鳴トンネル効果が起こらず、電流は流れな
い。端子５５及び５６間に適度の電圧（所謂共鳴電圧）
が印加されて端子５５側の伝導帯６１に量子井戸５２の
量子準位６２が対応した場合（図２Ｂ参照）には端子５
５側の電子が共鳴トンネル効果によって２重のポテンシ
ャル障壁６３，６４を通り抜けて端子５６側に流れる。
このときの電流−電圧特性を図３に示す。従って、上述
の共鳴トンネル効果ダイオード５８によれば、わずかに
異なる２つのゲート電圧により全く違った応答を引き起
こすので、半導体素子のスイッチングを精密に制御する
ことができる。そして、電子波として動作するので高速
化を達成することができる。また、今後の素子の微細化
に対応出来高集積化に通ずるものであり、また微細素子
であるため、低電圧化、低消費電力化を可能にする。ま
た、量子井戸はシリコン系半導体、金属、又は化合物半
導体等を用い得るので、製造を容易にするものである。
５８においては、図２の電圧印加状態でのエネルギーバ
ンド図で示すように、端子５５及び５６間が零電圧で端
子５５側の伝導帯６１より量子井戸５２内の量子準位６
２の方が高い場合（図２Ａ参照）、或は印加電圧が高く
（所謂谷電圧）端子５５側の伝導帯６１が量子井戸５２
内の量子準位６２間に対応したような場合（図２Ｃ参
照）には共鳴トンネル効果が起こらず、電流は流れな
い。端子５５及び５６間に適度の電圧（所謂共鳴電圧）
が印加されて端子５５側の伝導帯６１に量子井戸５２の
量子準位６２が対応した場合（図２Ｂ参照）には端子５
５側の電子が共鳴トンネル効果によって２重のポテンシ
ャル障壁６３，６４を通り抜けて端子５６側に流れる。
このときの電流−電圧特性を図３に示す。従って、上述
の共鳴トンネル効果ダイオード５８によれば、わずかに
異なる２つのゲート電圧により全く違った応答を引き起
こすので、半導体素子のスイッチングを精密に制御する
ことができる。そして、電子波として動作するので高速
化を達成することができる。また、今後の素子の微細化
に対応出来高集積化に通ずるものであり、また微細素子
であるため、低電圧化、低消費電力化を可能にする。ま
た、量子井戸はシリコン系半導体、金属、又は化合物半
導体等を用い得るので、製造を容易にするものである。
【００１６】図４は本発明に係る高速素子、即ち共鳴ト
ンネル効果を利用したトランジスタに適用した他の実施
の形態を示す。本実施の形態においては、基板７１上に
量子井戸を構成する例えばシリコン半導体領域７２を形
成し、この領域７２を挟んで両側に２重のポテンシャル
障壁を構成する絶縁膜例えばＳｉＯ2 薄膜７３，７４を
形成し、このＳｉＯ2 薄膜７３，７４の外側に例えば高
不純物濃度のシリコン半導体（ｎ+ 又はｐ+ ）よりなる
ソース部７５及びドレイン部７６を形成すると共に、領
域７２の上面にＳｉＯ2等の絶縁膜７７を介して例えば
高不純物濃度のシリコン半導体（ｎ+ 又はｐ+ ）よりな
るゲート電極７８を形成して成る。ここでも、上例と同
様に量子井戸を構成するシリコン半導体領域７２は高不
純物濃度を有する第１導電形（ｎ+ 又はｐ + ）領域から
なり、その幅ｌは電子の量子力学的波長程度、例えば５
０Å程度となす。また、このシリコン半導体領域７２を
挟むＳｉＯ2 膜７３及び７４の膜厚Ｔ1 及びＴ2 も電子
の電子力学的波長程度、例えば２０Å程度とする。
ンネル効果を利用したトランジスタに適用した他の実施
の形態を示す。本実施の形態においては、基板７１上に
量子井戸を構成する例えばシリコン半導体領域７２を形
成し、この領域７２を挟んで両側に２重のポテンシャル
障壁を構成する絶縁膜例えばＳｉＯ2 薄膜７３，７４を
形成し、このＳｉＯ2 薄膜７３，７４の外側に例えば高
不純物濃度のシリコン半導体（ｎ+ 又はｐ+ ）よりなる
ソース部７５及びドレイン部７６を形成すると共に、領
域７２の上面にＳｉＯ2等の絶縁膜７７を介して例えば
高不純物濃度のシリコン半導体（ｎ+ 又はｐ+ ）よりな
るゲート電極７８を形成して成る。ここでも、上例と同
様に量子井戸を構成するシリコン半導体領域７２は高不
純物濃度を有する第１導電形（ｎ+ 又はｐ + ）領域から
なり、その幅ｌは電子の量子力学的波長程度、例えば５
０Å程度となす。また、このシリコン半導体領域７２を
挟むＳｉＯ2 膜７３及び７４の膜厚Ｔ1 及びＴ2 も電子
の電子力学的波長程度、例えば２０Å程度とする。
【００１７】基板７１は例えばシリコン基板で構成する
ことができ、このときは基板７１を量子井戸を構成する
シリコン半導体領域５２と一体的に構成される。基板５
１とソース部７５及びドレイン部７６との間にはＳｉＯ
2 等の絶縁膜７９によって電気的に分離する。尚、量子
井戸を構成する領域７２、ソース部７５、ドレイン部７
４、ゲート電極７８は、シリコン系半導体以外にも金
属、或は他の半導体（化合物半導体を含む）で構成する
ことも可能である。
ことができ、このときは基板７１を量子井戸を構成する
シリコン半導体領域５２と一体的に構成される。基板５
１とソース部７５及びドレイン部７６との間にはＳｉＯ
2 等の絶縁膜７９によって電気的に分離する。尚、量子
井戸を構成する領域７２、ソース部７５、ドレイン部７
４、ゲート電極７８は、シリコン系半導体以外にも金
属、或は他の半導体（化合物半導体を含む）で構成する
ことも可能である。
【００１８】かかる構成の共鳴トンネル効果トランジス
タ８０においては、量子井戸７２の上面に配したゲート
電極７８のゲート電圧によって量子井戸７２での量子準
位が制御され、トランジスタ動作する。
タ８０においては、量子井戸７２の上面に配したゲート
電極７８のゲート電圧によって量子井戸７２での量子準
位が制御され、トランジスタ動作する。
【００１９】従って、このトランジスタ８０によれば、
わずかに異なる２つのゲート電圧により、全く違った応
答を引き起こすので、半導体素子のスイッチングを精密
に制御することができ、且つ電子波として動作するので
高速化を達成することができる。また、３端子素子であ
るために、効率的に使い易い。さらに、今後の素子の微
細化に対応でき、高集積化に適すると共に、微細素子で
あるため、低電圧化、低消費電力化を可能にするもので
ある。また、量子井戸はシリコン系半導体、金属又は化
合物半導体等を用いるので、製造を容易にするものであ
る。
わずかに異なる２つのゲート電圧により、全く違った応
答を引き起こすので、半導体素子のスイッチングを精密
に制御することができ、且つ電子波として動作するので
高速化を達成することができる。また、３端子素子であ
るために、効率的に使い易い。さらに、今後の素子の微
細化に対応でき、高集積化に適すると共に、微細素子で
あるため、低電圧化、低消費電力化を可能にするもので
ある。また、量子井戸はシリコン系半導体、金属又は化
合物半導体等を用いるので、製造を容易にするものであ
る。
【００２０】
【発明の効果】本発明の共鳴トンネル効果を利用した高
速素子によれば、高速動作に優れ、且つ製造が容易で、
素子の微細化、高集積化に適するものである。
速素子によれば、高速動作に優れ、且つ製造が容易で、
素子の微細化、高集積化に適するものである。
【図１】本発明に係る高速素子の一実施の形態（共鳴ト
ンネル効果ダイオード）を示す断面図である。
ンネル効果ダイオード）を示す断面図である。
【図２】Ａ〜Ｃ 動作説明に供する電圧印加状態でのエ
ネルギーバンド図である。
ネルギーバンド図である。
【図３】電流−電圧特性図である。
【図４】本発明に係る高速素子の他の実施の形態（共鳴
トンネル効果トランジスタ）の断面図である。
トンネル効果トランジスタ）の断面図である。
【図５】従来の超伝導トランジスタの例を示す断面図で
ある。
ある。
【図６】Ａ その動作説明に供する断面図である。 Ｂ その動作説明に供する断面図である。
５１，７１‥‥基板、５２，７２‥‥量子井戸を構成す
る領域、５３，５４，７３，７４‥‥ポテンシャル障壁
を構成する絶縁薄膜、５５，５６‥‥端子、５８‥‥共
鳴トンネル効果ダイオード、７５‥‥ソース部、７６‥
‥ドレイン部、７８‥‥ゲート電極、８０‥‥共鳴トン
ネル効果トランジスタ
る領域、５３，５４，７３，７４‥‥ポテンシャル障壁
を構成する絶縁薄膜、５５，５６‥‥端子、５８‥‥共
鳴トンネル効果ダイオード、７５‥‥ソース部、７６‥
‥ドレイン部、７８‥‥ゲート電極、８０‥‥共鳴トン
ネル効果トランジスタ
Claims (2)
- 【請求項１】 量子井戸を構成する領域を挟んで両側に
ポテンシャル障壁を構成する厚さが電子の波長程度の絶
縁薄膜を設け、 該両絶縁薄膜の外側に夫々端子部を設けて成る高速素
子。 - 【請求項２】 量子井戸を構成する領域を挟んで両側に
ポテンシャル障壁を構成する厚さが電子の波長程度の絶
縁薄膜を設け、 該両絶縁薄膜の外側にソース部及びドレイン部を設ける
と共に、 上記領域上に絶縁膜を介してゲート電極を設けて成る高
速素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11373833A JP2000150863A (ja) | 1999-01-01 | 1999-12-28 | 高速素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11373833A JP2000150863A (ja) | 1999-01-01 | 1999-12-28 | 高速素子 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02338350A Division JP3092160B2 (ja) | 1990-11-30 | 1990-11-30 | 高速素子及び高速メモリ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000150863A true JP2000150863A (ja) | 2000-05-30 |
Family
ID=18502838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11373833A Pending JP2000150863A (ja) | 1999-01-01 | 1999-12-28 | 高速素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000150863A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110121347A1 (en) * | 2009-11-24 | 2011-05-26 | Luminus Devices, Inc. | Systems and methods for managing heat from an led |
-
1999
- 1999-12-28 JP JP11373833A patent/JP2000150863A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110121347A1 (en) * | 2009-11-24 | 2011-05-26 | Luminus Devices, Inc. | Systems and methods for managing heat from an led |
| US10290788B2 (en) * | 2009-11-24 | 2019-05-14 | Luminus Devices, Inc. | Systems and methods for managing heat from an LED |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102120805B1 (ko) | 하이브리드 상 전계 효과 트랜지스터 | |
| US5834793A (en) | Semiconductor devices | |
| US7838875B1 (en) | Metal transistor device | |
| JP4109830B2 (ja) | 静電的に制御されるトンネリング・トランジスタ | |
| US5972744A (en) | Quantum effect device, method of manufacturing the same | |
| JP3402905B2 (ja) | 半導体素子 | |
| JPH0595117A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JPH0562474B2 (ja) | ||
| JP2000150863A (ja) | 高速素子 | |
| JPH023540B2 (ja) | ||
| Maegawa et al. | A 0.4 µm Gate-All-Around TFT (GAT) Using a Dummy Nitride Pattern for High-Density Memories | |
| JPS5833872A (ja) | 薄膜電界効果トランジスタの製造方法 | |
| JP3361442B2 (ja) | 量子効果素子の製造方法、半導体装置及び半導体装置の製造方法 | |
| JP4704802B2 (ja) | 単電子トランジスタ | |
| JP3248791B2 (ja) | 半導体装置 | |
| JPH0560266B2 (ja) | ||
| KR100468818B1 (ko) | 단일전자트랜지스터 | |
| KR100434813B1 (ko) | 실리사이드막을 이용한 단전자 트랜지스터의 구조 및 그제조 방법 | |
| JPH04206975A (ja) | 高速素子及び高速メモリ素子 | |
| JP2533135B2 (ja) | 微粒子トランジスタ | |
| JP2723098B2 (ja) | 電界効果トランジスタ | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JP2852046B2 (ja) | 半導体装置 | |
| JPS59201463A (ja) | 半導体装置 |