JPH06302806A - シングルエレクトロントランジスタ - Google Patents
シングルエレクトロントランジスタInfo
- Publication number
- JPH06302806A JPH06302806A JP8710493A JP8710493A JPH06302806A JP H06302806 A JPH06302806 A JP H06302806A JP 8710493 A JP8710493 A JP 8710493A JP 8710493 A JP8710493 A JP 8710493A JP H06302806 A JPH06302806 A JP H06302806A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- quantum dot
- electron transistor
- tunnel
- single electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002096 quantum dot Substances 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 101100063942 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) dot-1 gene Proteins 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 37
- 238000000034 method Methods 0.000 description 16
- 239000012212 insulator Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 238000002347 injection Methods 0.000 description 7
- 239000007924 injection Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】 (修正有)
【目的】 動作温度を高くするために必要な量子ドット
寸法の縮小と、安定動作を実現するために必要なゲート
容量とトンネル容量の比の増大を同時に満足させる高性
能シングルエレクトロントランジスタの提供。 【構成】 少なくとも一つの量子ドット1と、該量子ド
ットに接して形成された少なくとも二つのトンネル接合
2と、該量子ドットに隣接して形成されたゲート5から
なる構造であり、該ゲート5が少なくとも該量子ドット
1を実質的に囲んだ構造となっているとともに、さらに
基板と基板上に形成された下部ゲートと、該下部ゲート
上に形成された量子ドットと、該量子ドット上に、該下
部ゲートと電気的に接続されて形成された上部ゲートを
備えている。
寸法の縮小と、安定動作を実現するために必要なゲート
容量とトンネル容量の比の増大を同時に満足させる高性
能シングルエレクトロントランジスタの提供。 【構成】 少なくとも一つの量子ドット1と、該量子ド
ットに接して形成された少なくとも二つのトンネル接合
2と、該量子ドットに隣接して形成されたゲート5から
なる構造であり、該ゲート5が少なくとも該量子ドット
1を実質的に囲んだ構造となっているとともに、さらに
基板と基板上に形成された下部ゲートと、該下部ゲート
上に形成された量子ドットと、該量子ドット上に、該下
部ゲートと電気的に接続されて形成された上部ゲートを
備えている。
Description
【0001】
【産業上の利用分野】本発明は電子一つをスイッチング
の単位として用いる、いわゆるシングルエレクトロント
ランジスタの新規な構造に関するものである。
の単位として用いる、いわゆるシングルエレクトロント
ランジスタの新規な構造に関するものである。
【0002】
【従来の技術】シングルエレクトロントランジスタは、
従来の半導体トランジスタに代わる極微小構造デバイス
として注目されている。動作原理は例えば、ジェー タ
ッカージャーナル オブ アプライド フィジックス
72巻 4399頁 1992年(J. R. Tucker, J. A
ppl. Phys., 72, 4399 (1992).)に記載されている。基
本構造は図2に示したように、量子ドットと呼ばれる電
子を一つ一つ出し入れする部分11と、トンネル接合1
2により隔てられた注入電極13及び排出電極14、量
子ドットのポテンシャルを制御するゲート15からな
る。
従来の半導体トランジスタに代わる極微小構造デバイス
として注目されている。動作原理は例えば、ジェー タ
ッカージャーナル オブ アプライド フィジックス
72巻 4399頁 1992年(J. R. Tucker, J. A
ppl. Phys., 72, 4399 (1992).)に記載されている。基
本構造は図2に示したように、量子ドットと呼ばれる電
子を一つ一つ出し入れする部分11と、トンネル接合1
2により隔てられた注入電極13及び排出電極14、量
子ドットのポテンシャルを制御するゲート15からな
る。
【0003】トンネル接合の容量をCt、ゲートの容量
をCgとすると、シングルエレクトロントランジスタの
利得(ゲイン)Gは、 G=Cg/Ct (1) で表せる。Gは適切な回路動作を保証するために、10
以上であることが望ましい。ゲート15と量子ドット1
1間の距離をrg、対向する面積をAg、トンネル接合の
距離をrt、対向する面積をAtとすると、式(1)は近
似的に次式で表せる。
をCgとすると、シングルエレクトロントランジスタの
利得(ゲイン)Gは、 G=Cg/Ct (1) で表せる。Gは適切な回路動作を保証するために、10
以上であることが望ましい。ゲート15と量子ドット1
1間の距離をrg、対向する面積をAg、トンネル接合の
距離をrt、対向する面積をAtとすると、式(1)は近
似的に次式で表せる。
【0004】 G=Ag・rt/At・rg (2) しかしながら、rtはトンネル電流が流れる必要がある
ため、4nm以下である必要があり、一方rgはゲート
として正常に動作するため5nm以上であることが必要
である。実際に製造する場合の膜厚ばらつきを考慮する
と、rt/rgの値は1/2程度以下にしておくのが望ま
しい。従って、シングルエレクトロントランジスタが適
切な動作条件を持つためには、面積比は少なくとも、 Ag/At>20 (3) とする必要がある。
ため、4nm以下である必要があり、一方rgはゲート
として正常に動作するため5nm以上であることが必要
である。実際に製造する場合の膜厚ばらつきを考慮する
と、rt/rgの値は1/2程度以下にしておくのが望ま
しい。従って、シングルエレクトロントランジスタが適
切な動作条件を持つためには、面積比は少なくとも、 Ag/At>20 (3) とする必要がある。
【0005】動作温度について考察する。量子ドット1
1の自己容量をCdとすると、全容量Cは、 C=Cd+Cg+Ct (4) となる。実際にはこの値に浮遊容量が加わるため、不要
な容量は増加する方向であり、不要容量は出来るかぎり
排除する必要がある。量子ドット11に電子が一つ注入
された時の量子ドット11のエネルギの増加分△Eは電
子の素電荷をeとすると、 △E=e2/2C (5) 温度Tで安定に動作するためには、ボルツマン定数をk
とすると △E>10〜100kT (6) 室温動作のためには、式(6)より、△E>250me
Vが必要である。この時式(5)から全容量Cは、0.
1aF程度となるため、量子ドット11の寸法は約1n
mとすることが必要である。安定な動作を保証するため
には式(3)を満足することが必要であるから、結局平
面構造においては、トンネル接合の寸法は約1/20n
m(0.05nm)であることが要求される。
1の自己容量をCdとすると、全容量Cは、 C=Cd+Cg+Ct (4) となる。実際にはこの値に浮遊容量が加わるため、不要
な容量は増加する方向であり、不要容量は出来るかぎり
排除する必要がある。量子ドット11に電子が一つ注入
された時の量子ドット11のエネルギの増加分△Eは電
子の素電荷をeとすると、 △E=e2/2C (5) 温度Tで安定に動作するためには、ボルツマン定数をk
とすると △E>10〜100kT (6) 室温動作のためには、式(6)より、△E>250me
Vが必要である。この時式(5)から全容量Cは、0.
1aF程度となるため、量子ドット11の寸法は約1n
mとすることが必要である。安定な動作を保証するため
には式(3)を満足することが必要であるから、結局平
面構造においては、トンネル接合の寸法は約1/20n
m(0.05nm)であることが要求される。
【0006】しかし現実にデバイスを構成する原子の寸
法は0.2nm程度であるから、この値は従来提案され
ている平面構造では原子寸法より小さくなるため、原理
的に達成不可能である。
法は0.2nm程度であるから、この値は従来提案され
ている平面構造では原子寸法より小さくなるため、原理
的に達成不可能である。
【0007】
【発明が解決しようとする課題】本発明の目的は動作温
度を高くするために必要な量子ドット寸法の縮小と、安
定動作を実現するために必要なゲート容量とトンネル容
量の比の増大を同時に満足させる高性能シングルエレク
トロントランジスタ構造を開示するものである。
度を高くするために必要な量子ドット寸法の縮小と、安
定動作を実現するために必要なゲート容量とトンネル容
量の比の増大を同時に満足させる高性能シングルエレク
トロントランジスタ構造を開示するものである。
【0008】さらに、本発明は従来のシングルエレクト
ロントランジスタ構造における動作温度の限界を超え、
室温動作も可能にする等、新規な機能を実現可能な構造
を提案するものである。
ロントランジスタ構造における動作温度の限界を超え、
室温動作も可能にする等、新規な機能を実現可能な構造
を提案するものである。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明で開示するシングルエレクトロントランジス
タの基本的な構造を図1に示す。量子ドット1、トンネ
ル接合2、注入電極3、排出電極4、ゲート電極5から
なる構造である。従来の構造との最大の相違点は、同一
寸法でゲート容量を最大にする構造とするため、ゲート
電極5が量子ドット1を実質的に覆っている点である。
に、本発明で開示するシングルエレクトロントランジス
タの基本的な構造を図1に示す。量子ドット1、トンネ
ル接合2、注入電極3、排出電極4、ゲート電極5から
なる構造である。従来の構造との最大の相違点は、同一
寸法でゲート容量を最大にする構造とするため、ゲート
電極5が量子ドット1を実質的に覆っている点である。
【0010】
【作用】ゲートが量子ドットを実質的に覆っている構造
とすることにより、(i)同一素子寸法でゲート容量を
最大にすることが可能になる、(ii)外部からの電界の
影響を排除でき、浮遊容量による不要な容量の増大を防
げることが可能になる。
とすることにより、(i)同一素子寸法でゲート容量を
最大にすることが可能になる、(ii)外部からの電界の
影響を排除でき、浮遊容量による不要な容量の増大を防
げることが可能になる。
【0011】このため式(3)、(4)に示したよう
に、従来構造で問題となっていたゲート容量のトンネル
容量との比を最大にすることが可能になり、従って安定
な動作を確保できるばかりでなく、室温動作が可能なシ
ングルエレクトロントランジスタを実現可能である。
に、従来構造で問題となっていたゲート容量のトンネル
容量との比を最大にすることが可能になり、従って安定
な動作を確保できるばかりでなく、室温動作が可能なシ
ングルエレクトロントランジスタを実現可能である。
【0012】
【実施例】以下本発明を実施例に基づき詳細に説明す
る。
る。
【0013】(実施例1)本実施例では新構造シングル
エレクトロントランジスタの構造を開示する。図3
(a)に横断面構造を、図3(b)に平面構造を、図3
(c)に縦断面構造をそれぞれ示したものである。図3
(a)、図3(c)はそれぞれ図3(b)のA−A’、
B−B’の位置で矢印方向に見た断面構造である。絶縁
体基板21上に、ゲートとなるべき導電体22を形成
し、該導電体上にゲート絶縁体となるべき絶縁体23を
形成する。量子ドット24を絶縁体23上に形成し、こ
の量子ドット24の両端にトンネル絶縁膜25を成長さ
せ、更に注入電極26、排出電極27を形成し、量子ド
ット24の上に再びゲート絶縁膜28を形成する。最後
に再び絶縁体28の上にゲート導電体29を形成する。
図3(b)は平面構造を示したものである。絶縁体基板
21上にゲート導電体29、注入電極26、排出電極2
7を配置した構造が得られる。図3(c)は縦断面構造
を示す図である。前記ゲート導電体22と29は電気的
に接続されており、絶縁膜23、25および28を介し
て、量子ドット24を取り囲む構成となっている。
エレクトロントランジスタの構造を開示する。図3
(a)に横断面構造を、図3(b)に平面構造を、図3
(c)に縦断面構造をそれぞれ示したものである。図3
(a)、図3(c)はそれぞれ図3(b)のA−A’、
B−B’の位置で矢印方向に見た断面構造である。絶縁
体基板21上に、ゲートとなるべき導電体22を形成
し、該導電体上にゲート絶縁体となるべき絶縁体23を
形成する。量子ドット24を絶縁体23上に形成し、こ
の量子ドット24の両端にトンネル絶縁膜25を成長さ
せ、更に注入電極26、排出電極27を形成し、量子ド
ット24の上に再びゲート絶縁膜28を形成する。最後
に再び絶縁体28の上にゲート導電体29を形成する。
図3(b)は平面構造を示したものである。絶縁体基板
21上にゲート導電体29、注入電極26、排出電極2
7を配置した構造が得られる。図3(c)は縦断面構造
を示す図である。前記ゲート導電体22と29は電気的
に接続されており、絶縁膜23、25および28を介し
て、量子ドット24を取り囲む構成となっている。
【0014】このような構造とすることにより、室温動
作を可能にするためには、該量子ドット24の寸法(図
3(a)の横方向の長さ)を1nmとする必要がある。
この時に、注入電極26、排出電極27と量子ドット2
4との間のトンネル絶縁膜25の厚さをを原子1個分の
大きさである0.2nmとすれば、ゲート容量とトンネ
ル接合容量の比を20程度の値にすることが可能である
ため、室温での安定動作が実現できる。
作を可能にするためには、該量子ドット24の寸法(図
3(a)の横方向の長さ)を1nmとする必要がある。
この時に、注入電極26、排出電極27と量子ドット2
4との間のトンネル絶縁膜25の厚さをを原子1個分の
大きさである0.2nmとすれば、ゲート容量とトンネ
ル接合容量の比を20程度の値にすることが可能である
ため、室温での安定動作が実現できる。
【0015】(実施例2)本実施例では、シリコンプレ
ーナ技術による新構造シングルエレクトロントランジス
タの実現方法を断面図を用いて開示する。
ーナ技術による新構造シングルエレクトロントランジス
タの実現方法を断面図を用いて開示する。
【0016】図4(a)はp型(100)面10Ωcm
のシリコン基板31上に熱酸化法により、1000℃で
シリコン酸化膜32を1μmの厚さに成長させ、その上
に化学蒸着法(CVD;Chemical Vapor Deposition)により
モノシラン(SiH4)とフォスフィン(PH3)を原料ガスとし
てリンを3×1020/cm3含む多結晶シリコンを堆積し、リ
ソグラフィとドライエッチング技術によって必要な形3
3に加工し、さらに900℃で酸素を窒素で1/10に希釈し
た雰囲気中で酸化し、該多結晶シリコン33上に厚さ6n
mの酸化膜34を成長させた状態を示す。
のシリコン基板31上に熱酸化法により、1000℃で
シリコン酸化膜32を1μmの厚さに成長させ、その上
に化学蒸着法(CVD;Chemical Vapor Deposition)により
モノシラン(SiH4)とフォスフィン(PH3)を原料ガスとし
てリンを3×1020/cm3含む多結晶シリコンを堆積し、リ
ソグラフィとドライエッチング技術によって必要な形3
3に加工し、さらに900℃で酸素を窒素で1/10に希釈し
た雰囲気中で酸化し、該多結晶シリコン33上に厚さ6n
mの酸化膜34を成長させた状態を示す。
【0017】図4(b)は酸化膜34の上にさらにリン
をドープした多結晶シリコン膜を堆積し、量子ドット3
5に加工後、1000℃希釈酸素雰囲気中で酸化し、該
量子ドット35となるべき領域の両端に厚さ3nmのト
ンネル酸化膜36を成長させ、更に注入電極37及び排
出電極38となるべき電極を形成した状態を示す。
をドープした多結晶シリコン膜を堆積し、量子ドット3
5に加工後、1000℃希釈酸素雰囲気中で酸化し、該
量子ドット35となるべき領域の両端に厚さ3nmのト
ンネル酸化膜36を成長させ、更に注入電極37及び排
出電極38となるべき電極を形成した状態を示す。
【0018】図4(c)は再び同様な条件で酸化を行
い、該量子ドット35及び該電極37、38上に厚さ6n
mの酸化膜39を成長させ、更にリンをドープした多結
晶シリコン膜を堆積して加工し、ゲート40を形成した
状態を示す。図には直接示されていないが、前述した図
3(c)のように、ゲート33、40は、電気的に接続
されている。
い、該量子ドット35及び該電極37、38上に厚さ6n
mの酸化膜39を成長させ、更にリンをドープした多結
晶シリコン膜を堆積して加工し、ゲート40を形成した
状態を示す。図には直接示されていないが、前述した図
3(c)のように、ゲート33、40は、電気的に接続
されている。
【0019】他の構造として、ゲート33、40は絶縁
されたものとして構成し、これに各々異なるバイアスを
与え、量子ドットのポテンシャルを制御する方法も可能
である。
されたものとして構成し、これに各々異なるバイアスを
与え、量子ドットのポテンシャルを制御する方法も可能
である。
【0020】前記酸化膜39は、前記酸化膜34と共に
該ゲート33、40のゲート酸化膜として機能する。こ
のような構造とすることにより、量子ドット35の寸法
を最小限にしつつ、該ゲート容量と該トンネル接合容量
の比を最大にすることが可能になり、従来構造に比較し
てはるかに安定かつ、高温動作が可能なシングルエレク
トロントランジスタを実現可能である。
該ゲート33、40のゲート酸化膜として機能する。こ
のような構造とすることにより、量子ドット35の寸法
を最小限にしつつ、該ゲート容量と該トンネル接合容量
の比を最大にすることが可能になり、従来構造に比較し
てはるかに安定かつ、高温動作が可能なシングルエレク
トロントランジスタを実現可能である。
【0021】図4(b)に示したトンネル酸化膜の成長
方法としては、図5(a)に示したように、シリコン基
板31上にシリコン酸化膜32を成長後、ゲート電極3
3を形成し、さらに酸化膜34を成長させた後、導電膜
を堆積しこれを電極37、38及び量子ドット35とな
るべき構造に加工後、部分的に酸化して酸化膜42を形
成する方法も有効である。この時、該導電膜は該ゲート
電極33の肩の部分で膜厚が薄くなり、かつ酸化速度が
早くなるため、酸化によりこの肩の部分が完全に酸化さ
れトンネルトンネル接合が形成できる。このような手法
により、量子ドット35及び電極37、38を自己整合
的に形成可能である。該導電膜の材質は、一般に制御さ
れた酸化が可能な材料であれば良いが、特にシリコン、
アルミニウム、二オブ等が適当であった。
方法としては、図5(a)に示したように、シリコン基
板31上にシリコン酸化膜32を成長後、ゲート電極3
3を形成し、さらに酸化膜34を成長させた後、導電膜
を堆積しこれを電極37、38及び量子ドット35とな
るべき構造に加工後、部分的に酸化して酸化膜42を形
成する方法も有効である。この時、該導電膜は該ゲート
電極33の肩の部分で膜厚が薄くなり、かつ酸化速度が
早くなるため、酸化によりこの肩の部分が完全に酸化さ
れトンネルトンネル接合が形成できる。このような手法
により、量子ドット35及び電極37、38を自己整合
的に形成可能である。該導電膜の材質は、一般に制御さ
れた酸化が可能な材料であれば良いが、特にシリコン、
アルミニウム、二オブ等が適当であった。
【0022】他のトンネル酸化膜の成長方法としては、
エッチバック法が用いられる。即ち図5(b)に示した
ように量子ドット35、トンネル酸化膜36を形成後、
導電体43を堆積し、更に平坦化膜を形成して、高さ4
4の部分までエッチバックし平坦化する。この構造に形
成した後再び該量子ドット35の表面を含む構造を酸化
すれば、良好なトンネル電導特性を確保することが可能
である。
エッチバック法が用いられる。即ち図5(b)に示した
ように量子ドット35、トンネル酸化膜36を形成後、
導電体43を堆積し、更に平坦化膜を形成して、高さ4
4の部分までエッチバックし平坦化する。この構造に形
成した後再び該量子ドット35の表面を含む構造を酸化
すれば、良好なトンネル電導特性を確保することが可能
である。
【0023】他の方法としては、導電膜上に窒化シリコ
ン膜を形成後、微細加工技術によって量子ドット35を
形成し、酸化により該量子ドット35の端部にトンネル
酸化膜36を形成することもできる。この時該窒化シリ
コン膜はそのままゲート酸化膜として利用することも可
能である。以上のような手法を用いることにより、自己
整合的なトンネル酸化膜を形成可能であるが、必ずしも
これらの方法だけに限られることはないことは言うまで
もない。
ン膜を形成後、微細加工技術によって量子ドット35を
形成し、酸化により該量子ドット35の端部にトンネル
酸化膜36を形成することもできる。この時該窒化シリ
コン膜はそのままゲート酸化膜として利用することも可
能である。以上のような手法を用いることにより、自己
整合的なトンネル酸化膜を形成可能であるが、必ずしも
これらの方法だけに限られることはないことは言うまで
もない。
【0024】(実施例3)本実施例では、室温動作のシ
ングルエレクトロントランジスタ実現方法について開示
する。前述のようにトンネル接合の面積を原子レベルに
すれば、室温動作が可能になる。図6はこの構造を実現
するときの基本構造を開示したものである。即ち基板5
1にゲートとなるべき導電層52を形成後、ゲート絶縁
膜53を成長させる。このように準備した構造に、走査
トンネル顕微鏡(STM;ScanningTuneling Microscop
e)によって量子ドットとなるべき原子を所定の大きさ
に集積し、更にこの量子ドットとトンネル接合を形成す
るだけ離れた位置に電極55及び56を同様にSTMに
よって集積する。この原子操作技術については、ジェー
ストロシオ 他 ネイチャー 1991年11月29
日号1319頁(J.A.Stroscio, et al.,Nature 1319 (N
ov.29 1991).)に詳述されている。この時該電極は、少
なくとも原子1個以上からなる原子細線構造としておく
ことが必要である。この原子細線の先端部に原子を一個
置くことにより、トンネル接合の注入部とすれば、トン
ネル接合の面積を原子の大きさレベルである0.2nm
〜0.6nmとすることが出来、従って容量を室温動作
に必要な値とできる。
ングルエレクトロントランジスタ実現方法について開示
する。前述のようにトンネル接合の面積を原子レベルに
すれば、室温動作が可能になる。図6はこの構造を実現
するときの基本構造を開示したものである。即ち基板5
1にゲートとなるべき導電層52を形成後、ゲート絶縁
膜53を成長させる。このように準備した構造に、走査
トンネル顕微鏡(STM;ScanningTuneling Microscop
e)によって量子ドットとなるべき原子を所定の大きさ
に集積し、更にこの量子ドットとトンネル接合を形成す
るだけ離れた位置に電極55及び56を同様にSTMに
よって集積する。この原子操作技術については、ジェー
ストロシオ 他 ネイチャー 1991年11月29
日号1319頁(J.A.Stroscio, et al.,Nature 1319 (N
ov.29 1991).)に詳述されている。この時該電極は、少
なくとも原子1個以上からなる原子細線構造としておく
ことが必要である。この原子細線の先端部に原子を一個
置くことにより、トンネル接合の注入部とすれば、トン
ネル接合の面積を原子の大きさレベルである0.2nm
〜0.6nmとすることが出来、従って容量を室温動作
に必要な値とできる。
【0025】量子ドットの構成元素としては、アルミニ
ウム、金、銅、等の金属元素、不純物をドープしたシリ
コン等の半導体を用いることが可能である。またゲート
絶縁膜を形成する材料としては、誘電率の高いタンタル
酸化物を始めとする絶縁体を用いることが可能である
が、上記金属元素からなる導電体あるいは半導体の酸化
物、例えば酸化アルミニウム、酸化シリコン等を用いる
ことも可能である。量子ドット表面を酸化雰囲気に曝
す、あるいはCVD法で絶縁膜を単原子膜レベルづつ堆
積することにより、所定の絶縁膜を得られる。トンネル
接合を形成する絶縁体としては、単なる空気あるいは真
空ギャップを用いることが最も有効であるが、上記ゲー
ト絶縁膜と同一の材料を用いることも可能である。
ウム、金、銅、等の金属元素、不純物をドープしたシリ
コン等の半導体を用いることが可能である。またゲート
絶縁膜を形成する材料としては、誘電率の高いタンタル
酸化物を始めとする絶縁体を用いることが可能である
が、上記金属元素からなる導電体あるいは半導体の酸化
物、例えば酸化アルミニウム、酸化シリコン等を用いる
ことも可能である。量子ドット表面を酸化雰囲気に曝
す、あるいはCVD法で絶縁膜を単原子膜レベルづつ堆
積することにより、所定の絶縁膜を得られる。トンネル
接合を形成する絶縁体としては、単なる空気あるいは真
空ギャップを用いることが最も有効であるが、上記ゲー
ト絶縁膜と同一の材料を用いることも可能である。
【0026】この理由は本デバイスの高性能動作のため
には、ゲート容量とトンネル接合容量の比を大きくする
事が有効であるためで、真空は最も誘電率が低く、トン
ネル接合容量を小さくできるからである。
には、ゲート容量とトンネル接合容量の比を大きくする
事が有効であるためで、真空は最も誘電率が低く、トン
ネル接合容量を小さくできるからである。
【0027】更に良好な特性を得るためには、原子操作
技術によって絶縁体を積層し、図3と同様な構造を実現
することが最も有効である。
技術によって絶縁体を積層し、図3と同様な構造を実現
することが最も有効である。
【0028】
【発明の効果】以上の実施例からも明らかなように、本
発明によれば高性能シングルエレクトロントランジスタ
を実現可能であり、量子ドットの寸法を原子レベルにす
れば、室温動作可能なシングルエレクトロントランジス
タも実現できるため、工学的なインパクトは非常に大き
い。
発明によれば高性能シングルエレクトロントランジスタ
を実現可能であり、量子ドットの寸法を原子レベルにす
れば、室温動作可能なシングルエレクトロントランジス
タも実現できるため、工学的なインパクトは非常に大き
い。
【図1】本発明によるシングルエレクトロントランジス
タの概略構造を示した図。
タの概略構造を示した図。
【図2】従来構造のシングルエレクトロントランジスタ
の概略図。
の概略図。
【図3】本発明によるシングルエレクトロントランジス
タの実施例の一つを示す図であり、図3(a)に横断面
構造を、図3(b)に平面構造を、図3(c)に縦断面
構造をそれぞれ示す。
タの実施例の一つを示す図であり、図3(a)に横断面
構造を、図3(b)に平面構造を、図3(c)に縦断面
構造をそれぞれ示す。
【図4】本発明によるシングルエレクトロントランジス
タの他の実施例の一つを示す図であり、図4(a)、
(b)、(c)にその構成の手順を示す。
タの他の実施例の一つを示す図であり、図4(a)、
(b)、(c)にその構成の手順を示す。
【図5】図4のシングルエレクトロントランジスタの構
成の手順を一部変更した例を示す。
成の手順を一部変更した例を示す。
【図6】図4のシングルエレクトロントランジスタの構
成の手順を一部変更した他の例を示す。
成の手順を一部変更した他の例を示す。
1,11,28,35,54;量子ドット、 2,12,25,36;トンネル接合、 3,4,13,14,26,27,37,38,55,
56;電極、 5,15,22,29,33,40,52;ゲート、 23,28,32,34,39,53;絶縁膜。
56;電極、 5,15,22,29,33,40,52;ゲート、 23,28,32,34,39,53;絶縁膜。
Claims (2)
- 【請求項1】少なくとも一つの量子ドットと、該量子ド
ットに接して形成された少なくとも二つのトンネル接合
と、該量子ドットに隣接して形成されたゲートからなる
構造において、該ゲートが少なくとも該量子ドットを実
質的に囲んだ構造となっていることを特徴とするシング
ルエレクトロントランジスタ。 - 【請求項2】基板と、基板上に形成された下部ゲート
と、該下部ゲート上に形成された量子ドットと、該量子
ドット上に、該下部ゲートと電気的に接続されて形成さ
れた上部ゲートを具備したことを特徴とする特許請求項
1記載のシングルエレクトロントランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8710493A JPH06302806A (ja) | 1993-04-14 | 1993-04-14 | シングルエレクトロントランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8710493A JPH06302806A (ja) | 1993-04-14 | 1993-04-14 | シングルエレクトロントランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH06302806A true JPH06302806A (ja) | 1994-10-28 |
Family
ID=13905644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8710493A Pending JPH06302806A (ja) | 1993-04-14 | 1993-04-14 | シングルエレクトロントランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH06302806A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100434534B1 (ko) * | 1998-10-13 | 2004-07-16 | 삼성전자주식회사 | 쇼트키 터널 장벽을 이용한 단일 전자 트랜지스터 및 그 제조방법 |
KR100446598B1 (ko) * | 1997-09-04 | 2005-05-16 | 삼성전자주식회사 | 단일전자터널링소자및그제조방법 |
KR100486696B1 (ko) * | 1998-02-04 | 2006-04-21 | 삼성전자주식회사 | 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 |
US9859409B2 (en) | 2016-04-28 | 2018-01-02 | International Business Machines Corporation | Single-electron transistor with wrap-around gate |
-
1993
- 1993-04-14 JP JP8710493A patent/JPH06302806A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100446598B1 (ko) * | 1997-09-04 | 2005-05-16 | 삼성전자주식회사 | 단일전자터널링소자및그제조방법 |
KR100486696B1 (ko) * | 1998-02-04 | 2006-04-21 | 삼성전자주식회사 | 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 |
KR100434534B1 (ko) * | 1998-10-13 | 2004-07-16 | 삼성전자주식회사 | 쇼트키 터널 장벽을 이용한 단일 전자 트랜지스터 및 그 제조방법 |
US9859409B2 (en) | 2016-04-28 | 2018-01-02 | International Business Machines Corporation | Single-electron transistor with wrap-around gate |
US10374073B2 (en) | 2016-04-28 | 2019-08-06 | International Business Machines Corporation | Single electron transistor with wrap-around gate |
US10886391B2 (en) | 2016-04-28 | 2021-01-05 | International Business Machines Corporation | Single-electron transistor with wrap-around gate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1420414B1 (en) | Nonvolatile memory device utilising vertical nanotube | |
US7087946B2 (en) | Electric device having nanoscale wires and gaps | |
JPH0834311B2 (ja) | 半導体装置の製造方法 | |
US7981799B2 (en) | Room temperature-operating single-electron device and the fabrication method thereof | |
EP0718894B1 (en) | Coulomb-blockade element and method of manufacturing the same | |
US5693977A (en) | N-channel field effect transistor including a thin-film fullerene | |
KR20110011692A (ko) | 다이오드, 및 다이오드 형성 방법 | |
CN113644110A (zh) | 晶体管及其制备方法 | |
TW550797B (en) | Single electron transistor structure with self-aligned polysilicon spacer gate and its manufacturing method | |
JP3117563B2 (ja) | ダイヤモンド薄膜電界効果トランジスタ | |
KR100602084B1 (ko) | 실리콘 양자점의 형성 방법 및 이를 이용한 반도체 메모리소자의 제조 방법 | |
JPH06302806A (ja) | シングルエレクトロントランジスタ | |
TW202303992A (zh) | 薄膜半導體切換設備 | |
KR100966007B1 (ko) | 탄소나노튜브를 이용한 상온동작 단전자 소자 및 그 제조방법 | |
JPH09246536A (ja) | 半導体素子 | |
EP0892440A1 (en) | Controllable conduction device | |
US5317168A (en) | Superconducting field effect transistor | |
KR20090028115A (ko) | 상온에서 동작하는 단전자 논리 소자 및 그 제조방법 | |
JP3789179B2 (ja) | 量子化機能素子とそれを用いた量子化機能装置、ならびにそれらの製造方法 | |
EP0487922B1 (en) | High speed switching electron device | |
JP3164300B2 (ja) | 単一電子素子およびその製造方法 | |
JP3014609B2 (ja) | 電界効果トランジスタの製造方法 | |
JP3329627B2 (ja) | 半導体素子 | |
TW202220101A (zh) | 半導體裝置的形成方法 | |
JP3166704B2 (ja) | 単一電子素子及びその製造方法 |