KR100486696B1 - 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 - Google Patents
금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 Download PDFInfo
- Publication number
- KR100486696B1 KR100486696B1 KR1019980003151A KR19980003151A KR100486696B1 KR 100486696 B1 KR100486696 B1 KR 100486696B1 KR 1019980003151 A KR1019980003151 A KR 1019980003151A KR 19980003151 A KR19980003151 A KR 19980003151A KR 100486696 B1 KR100486696 B1 KR 100486696B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- single electron
- electron transistor
- nisi
- conductive layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 27
- 229910052814 silicon oxide Inorganic materials 0.000 title abstract description 3
- 239000010409 thin film Substances 0.000 claims abstract description 46
- 229910005881 NiSi 2 Inorganic materials 0.000 claims abstract description 22
- 229910019001 CoSi Inorganic materials 0.000 claims abstract description 20
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000001459 lithography Methods 0.000 claims description 9
- 230000001590 oxidative effect Effects 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 3
- 238000000407 epitaxy Methods 0.000 abstract description 2
- 239000010936 titanium Substances 0.000 description 9
- 238000004621 scanning probe microscopy Methods 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 229910020630 Co Ni Inorganic materials 0.000 description 1
- 229910001111 Fine metal Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000006056 electrooxidation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
- H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7613—Single electron transistors; Coulomb blockade devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 금속-실리콘 산화물(metal-siliside)을 이용한 단일 전자 트랜지스터(single electron transistor) 및 그 제조 방법에 관한 것이다. 본 발명에 따른 메탈 실리사이드를 이용한 단일 전자 트랜지스터는 메탈-실리사이드 박막 재료로 CoSi2 나 NiSi2를 이용함으로써, 감광막의 제거가 용이하고, 에피택시 성장에 의한 안정된 박막 특성의 장점이 있다.
Description
본 발명은 금속-실리콘 산화물(metal-siliside)을 이용한 단일 전자 트랜지스터(single electron transistor) 및 그 제조 방법에 관한 것이다.
도 1은 일반적인 단일 전자 트랜지스터의 구조를 보여주는 평면도이고, 도 2는 상기 도 1의 단일 전자 트랜지스터를 A-A'라인을 따라 절개한 부분의 모습을 보여주는 수직 단면도이다. 도시된 바와 같이, 단일 전자 트랜지스터는 일반적으로 Ti 등의 금속 패턴 혹은 반도체 패턴을 이용하여 제조된다. 즉, SiO2/Si 기판(10) 상에 Ti 등의 금속을 증착하여 패터닝한 금속 박막 패턴(1, 2, 4)의 일정 영역을 산화시켜 형성된 에너지 장벽 영역(5)을 형성하여 소스(1), 드레인(2), 게이트(3) 및 아일런드(4)를 형성함을써 단일 전자 트랜지스터의 기본 구조를 형성한다. 여기에, 각각 Au/Ti 전극들(1',2',3')을 각각 형성하면 단일 전자 트랜지스터가 완성된다. 이와 같이, 단일 전자 트랜지스터의 메탈 실리사이드 패턴의 국소 영역을 스캐닝 프루브 마이크로스코피 리소그래피(Scanning Probe Microscopy(SPM) lithography)를 이용하여 산화시켜 터널 장벽을 형성한다. 또한, 종래의 단일 전자 트랜지스터의 박막 재료로 주로 티타늄 박막이 사용되었다. 그러나 티타늄(Ti)은 다른 물질과의 반응성이 좋아 표면에 산화막이 형성되기 쉽고, 리소그래피 공정 도중에 티타늄 박막 상에 도포되는 감광막의 제거가 어려운 공정상의 문제점을 가진다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 금속 박막 재료대신에 다른 비저항이 낮은 도전성 재료를 사용하여 감광막의 제거가 용이한 금속 실리사이드를 이용한 단일 전자 트랜지스터 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 메탈-실리사이드를 이용한 단일 전자 트랜지스터는, 단일 전자 트랜지스터의 도전층으로 CoSi2 혹은 NiSi2를 이용한 것을 특징으로 한다.
본 발명에 있어서, 상기 CoSi2 혹은 NiSi2 도전층은 SOI 기판 상에 50Å의 두께로 형성된 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 메탈-실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법은, (가) SOI 기판 위에 소정 두께의 Co 혹은 Ni 박막을 형성하는 단계; (나) 상기 Co 혹은 Ni 박막을 소정의 온도에서 어닐링하여 50Å 두께의 CoSi2 혹은 NiSi2 박막을 형성하는 단계; (다) 상기 CoSi2 혹은 NiSi2 박막을 이용하여 단일 전자 트랜지스터용 패턴을 형성하는 단계; 및 (라) 상기 CoSi2 혹은 NiSi2 박막 패턴 위에 SPM 리소그래피법을 사용하여 국소 영역을 CoSiOx 혹은 NiSiOx로 산화시켜 터널 장벽을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계는 PVD 나 CVD 공정에 의해 이루어지고, 상기 (나) 단계에서 상기 Co 혹은 Ni 박막은 450~500℃ 에서 어닐링하여 CoSi2 혹은 NiSi2 박막을 형성하며, 상기 CoSi2 혹은 NiSi2 박막은 10-30μΩ cm 의 비저항 값을 가지며, 상기 (다) 단계는 사진 식각공정을 사용하여 이루어지는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 메탈-실리사이드를 이용한 단일 전자 트랜지스터 및 그 제조 방법을 상세하게 설명한다.
본 발명은 실리사이드 단결정 박막 위에 스캐닝 프로브 마이크로스코피 리소그래피(Scanning Probe Microscopy lithography)를 이용하여 터널장벽과 아일런드(island)를 만듦으로써 상온 작동 가능한 단일 전자 트랜지스터를 제조함에 있어서, 앞서 제기한 바 있는 문제점을 해결하고자 티타늄 박막 대신에 메탈 실리사이드(metal silicide) 중 가장 작은 비저항값과 에피택시 특성(epitaxial quality)을 갖는 CoSi2나 NiSi2를 박막으로 사용하여 금속 단일 전자 트랜지스터를 제작하는 점에 특징이 있다. 이러한 특징을 상세하게 설명하면 다음과 같다.
도 3은 본 발명에 따른 단일 전자 트랜지스터의 구조를 보여주는 평면도이고, 도 4는 도 3의 단일 전자 트랜지스터를 A-A' 라인을 따라 절개한 부분의 모습을 보여주는 단면도이다. 도시된 바와 같이, 본 발명에 따른 단일 전자 트랜지스터는 메탈 실리사이드로 CoSi2 혹은 NiSi2 를 사용한다. 또한, 여기에 SPM 리소그래피로 CoSiOx 혹은 NiSiOx 를 형성하여 터널 장벽(15)을 이룸으로써, 소스(11), 드레인(12), 게이트(13) 및 아일런드(14) 형성된다.
이와 같은 구성의 금속 단일 전자 트랜지스터의 제조는 패턴으로 형성된 도전성 물질의 박막 위에 스캐닝 프로브 마이크로스코프(scanning probe microscope)를 이용하여 전기 화학적 산화반응을 통한 미세 금속 산화물(CoSiOx 혹은 NiSiOx)을 형성시켜 터널 장벽(tunnel barrior; 15)으로 이용함으로써 이루어진다. 이러한 제조 공정을 도 5a 내지 도 5c를 참조하여 상세하게 설명하면 다음과 같다.
단일 전자 트랜지스터 제조를 위하여 50Å정도 두께의 CoSi2 나 NiSi2의 박막 형성이 필요하다. 이를 위하여 도 5a에 도시된 바와 같이, SOI(silicon on insulator) 기판(100) 위에 PVD 나 CVD 공정을 이용하여 20Å 두께의 Ni 이나 Co 박막(142')을 증착시킨다.
다음에, 도 5b에 도시된 바와 같이, 상기 Co 혹은 Ni 증착막(142')을 450~500℃에서 어닐링(annealing)하여, 거의 완벽한 에피택시 결정질(near-perfect epitaxial quality)을 가진 50Å정도 두께의 CoSi2 혹은 NiSi2 박막(142) 즉 메탈실리사이드 박막(142)을 형성한다. 이렇게 성장된 메탈-실리사이드 박막은 10-30μΩ cm 정도의 낮은 비저항 값을 가지며, 단결정 박막이므로 전기적 안정성을 가지며 가공성이 좋다.
다음에, 성장된 박막위에 사진공정과 식각공정을 사용하여 단일 전자 트랜지스터의 패턴을 만들고, 그 위에 도 5c에 도시된 바와 같이, SPM 리소그래피(lithography)법을 사용하여 국소 영역을 CoSiOx 혹은 NiSiOx 로 산화시켜 터널 장벽(15)을 구성함으로써 아일런드(Island)(14)가 구획되고 따라서 소스(11), 드레인(12) 및 게이트(13)가 형성되어 단일 전자 트랜지스터가 제작된다.
이상 설명한 바와 같이, 본 발명에 따른 메탈 실리사이드를 이용한 단일 전자 트랜지스터는 메탈-실리사이드 박막 재료로 CoSi2 나 NiSi2를 이용함으로써, 감광막의 제거가 용이하며 에피택시 성장에 의한 안정된 박막 특성의 장점이 있다. 이는 Co 나 Ni은 Ti 만큼 감광제와의 반응성이 높지 않기 때문이다.
도 1은 일반적인 단일 전자 트랜지스터의 구조를 보여주는 평면도,
도 2는 도 1의 단일 전자 트랜지스터를 A-A'라인을 따라 절개한 부분의 모습을 보여주는 수직 단면도,
도 3은 본 발명에 따른 단일 전자 트랜지스터의 구조를 보여주는 평면도(Au 전극 부분 제외),
도 4는 도 3의 단일 전자 트랜지스터를 a-a' 라인을 따라 절개한 부분의 모습을 보여주는 단면도,
그리고 도 5a 내지 도 5c는 본 발명에 따른 단일 전자 트랜지스터의 제조 단계별 공정 후의 모습을 보여주는 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
1. 소스 2. 드레인
3. 게이트 4. 아일런드
5. 터널 장벽 1', 2',3'. Au 전극
10. SOI 기판
11. 소스 12. 드레인
13. 게이트 14. 아일런드
15. 터널 장벽 100. SOI 기판
Claims (12)
- 기판, 상기 기판에 마련되는 것으로 국소적인 터널장벽에 의해 분리되는 소스 및 드레인을 갖는 도전층 및 도전층에 대응하는 게이트를 구비하는 단일전자 트랜지스터에 있어서,상기 도전층으로 CoSi2를 이용하며, 상기 CoSi2 도전층은 SOI 기판 상에 50Å의 두께로 형성된 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터.
- 기판, 상기 기판에 마련되는 것으로 국소적인 터널장벽에 의해 분리되는 소스 및 드레인을 갖는 도전층 및 도전층에 대응하는 게이트를 구비하는 단일전자 트랜지스터에 있어서,상기 도전층으로 NiSi2를 이용하며, 상기 NiSi2 도전층은 SOI 기판 상에 50Å의 두께로 형성된 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터.
- 기판, 상기 기판에 마련되는 것으로 국소적인 터널장벽에 의해 분리되는 소스 및 드레인을 갖는 도전층 및 도전층에 대응하는 게이트를 구비하는 단일전자 트랜지스터를 제조하는 방법에 있어서,(가) SOI 기판 위에 PVD, CVD 공정 중 어느 하나의 공정에 의해 20Å 두께의 Co 박막을 형성하는 단계;(나) 상기 Co 박막을 소정의 온도에서 어닐링하여 50Å 두께의 CoSi2 박막을 형성하는 단계;(다) 상기 CoSi2 박막을 이용하여 단일 전자 트랜지스터용 패턴을 형성하는 단계; 및(라) 상기 CoSi2 박막 패턴 위에 SPM 리소그래피법을 사용하여 국소 영역을 CoSiOx 로 산화시켜 터널 장벽을 형성하는 단계;를 포함하는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 기판, 상기 기판에 마련되는 것으로 국소적인 터널장벽에 의해 분리되는 소스 및 드레인을 갖는 도전층 및 도전층에 대응하는 게이트를 구비하는 단일전자 트랜지스터를 제조하는 방법에 있어서,(가) SOI 기판 위에 PVD, CVD 공정 중 어느 하나의 공정에 의해 20Å 두께의 Ni 박막을 형성하는 단계;(나) 상기 Ni 박막을 소정의 온도에서 어닐링하여 50Å 두께의 NiSi2 박막을 형성하는 단계;(다) 상기 NiSi2 박막을 이용하여 단일 전자 트랜지스터용 패턴을 형성하는 단계; 및(라) 상기 NiSi2 박막 패턴 위에 SPM 리소그래피법을 사용하여 국소 영역을 NiSiOx 로 산화시켜 터널 장벽을 형성하는 단계;를 포함하는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제4항에 있어서,상기 (가) 단계는 PVD 나 CVD 공정에 의해 이루어지는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제3항에 있어서,상기 (나) 단계에서 상기 Co 박막은 450~500℃ 에서 어닐링하여 CoSi2 박막을 형성하는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제6항에 있어서,상기 CoSi2 박막은 10-30μΩ cm 의 비저항 값을 가지는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제4항에 있어서,상기 (나) 단계에서 상기 Ni 박막은 450~500℃에서 어닐링하여 NiSi2 박막을 형성하는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제8항에 있어서,상기 NiSi2 박막은 10-30μΩ cm 의 비저항 값을 가지는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제3항에 있어서,상기 (다) 단계는 사진 식각공정을 사용하여 이루어지는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제4항에 있어서,상기 (다) 단계에서 사진 식각공정을 사용하여 상기 단일 전자 트랜지스터용 NiSi2 박막 패턴을 형성하는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
- 제4항에 있어서,상기 (라) 단계는 상기 NiSi2 박막 패턴을 SPM 리소그래피법을 이용하여 국소영역을 NiSiOx로 산화시켜 터널 장벽을 형성하는 것을 특징으로 하는 메탈 실리사이드를 이용한 단일 전자 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980003151A KR100486696B1 (ko) | 1998-02-04 | 1998-02-04 | 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980003151A KR100486696B1 (ko) | 1998-02-04 | 1998-02-04 | 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990069115A KR19990069115A (ko) | 1999-09-06 |
| KR100486696B1 true KR100486696B1 (ko) | 2006-04-21 |
Family
ID=37180682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980003151A KR100486696B1 (ko) | 1998-02-04 | 1998-02-04 | 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100486696B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939767B1 (ko) | 2003-06-25 | 2010-01-29 | 주식회사 하이닉스반도체 | 단일전자소자의 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020031909A1 (en) * | 2000-05-11 | 2002-03-14 | Cyril Cabral | Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145062A (ja) * | 1991-11-18 | 1993-06-11 | Nec Corp | 単一電子トランジスタの作製法 |
| JPH06196720A (ja) * | 1992-12-25 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 単一電子トランジスタ |
| JPH06302806A (ja) * | 1993-04-14 | 1994-10-28 | Hitachi Ltd | シングルエレクトロントランジスタ |
| US5612233A (en) * | 1994-03-22 | 1997-03-18 | Siemens Aktiengesellschaft | Method for manufacturing a single electron component |
| KR0170472B1 (ko) * | 1995-12-21 | 1999-02-01 | 정선종 | 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법 |
-
1998
- 1998-02-04 KR KR1019980003151A patent/KR100486696B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05145062A (ja) * | 1991-11-18 | 1993-06-11 | Nec Corp | 単一電子トランジスタの作製法 |
| JPH06196720A (ja) * | 1992-12-25 | 1994-07-15 | Nippon Telegr & Teleph Corp <Ntt> | 単一電子トランジスタ |
| JPH06302806A (ja) * | 1993-04-14 | 1994-10-28 | Hitachi Ltd | シングルエレクトロントランジスタ |
| US5612233A (en) * | 1994-03-22 | 1997-03-18 | Siemens Aktiengesellschaft | Method for manufacturing a single electron component |
| KR0170472B1 (ko) * | 1995-12-21 | 1999-02-01 | 정선종 | 주사관통현미경의 저전압진공증착을 이용한 상온작동 단일전자트랜지스터의 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100939767B1 (ko) | 2003-06-25 | 2010-01-29 | 주식회사 하이닉스반도체 | 단일전자소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990069115A (ko) | 1999-09-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100387122B1 (ko) | 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법 | |
| JP2009545187A (ja) | 常温動作単電子素子及びその製作方法 | |
| KR100327496B1 (ko) | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 | |
| US5422287A (en) | Thin film transistor and process for producing the same | |
| JPH03151645A (ja) | 化合物半導体装置の製造方法 | |
| TWI227362B (en) | Liquid crystal display manufacturing process and polysilicon layer forming process | |
| KR100966008B1 (ko) | 상온동작 단전자 소자 및 그 제조방법 | |
| KR100486696B1 (ko) | 금속-실리콘산화물을이용한단일전자트랜지스터및그제조방법 | |
| KR20020010918A (ko) | 이중 게이트 모스펫 트랜지스터 및 그 제조 방법 | |
| CN103915321A (zh) | 半导体结构及其制造方法 | |
| JP2002217129A (ja) | シリコンカーバイド半導体装置の製造方法 | |
| JP3175666B2 (ja) | 半導体装置の製造方法 | |
| JPS62194673A (ja) | 半導体装置の製造方法 | |
| JP3138841B2 (ja) | Ｍｉｓ電界効果半導体装置の製造方法 | |
| KR100450786B1 (ko) | 광강화티타늄계전계효과트랜지스터및그제조방법 | |
| TWI355085B (en) | Thin film transistor and fabricating method thereo | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| KR101012265B1 (ko) | 상온동작 단전자 소자의 제작방법 | |
| KR100274893B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| US7449402B2 (en) | Method of fabricating semiconductor device | |
| JP2912714B2 (ja) | Ｓｏｉ型薄膜トランジスタ | |
| KR100336566B1 (ko) | 반도체소자의제조방법 | |
| JP2001168058A (ja) | シリサイドによる機能部を製造する方法 | |
| KR101333797B1 (ko) | 실리사이드 씨드 유도 측면 결정화를 이용한 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의 제조방법 | |
| KR20090114919A (ko) | 센터오프셋 구조를 구비한 역 스테거드형 다결정 실리콘박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |