KR100939767B1 - 단일전자소자의 제조방법 - Google Patents

Abstract

본 발명은 단일전자소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 실리콘 기판 상에 터널산화막으로서 실리콘산화막을 형성하는 단계와, 상기 실리콘산화막 상에 산화방지용 제1실리콘질화막을 증착하는 단계와, 상기 제1실리콘질화막 상에 금속막과 실리콘막을 차례로 형성하는 단계와, 상기 실리콘막 상에 제2실리콘질화막을 형성하는 단계와, 상기 제2실리콘질화막 상에 산화막을 증착함과 동시에 상기 금속막과 실리콘막을 상호 반응시켜 실리사이드를 형성하는 단계와, 상기 기판 결과물을 열처리하여 실리사이드의 응집을 통해 상기 실리사이드 내에 양자점을 형성하는 단계를 포함한다. 본 발명에 따르면, 이미 신뢰성이 확보되어진 실리사이드 형성 공정을 이용해서 양자점을 형성하기 때문에 상기 양자점 형성 공정의 신뢰성을 확보할 수 있음은 물론 상기 양자점의 형성이 용이하여 그 양산성 또한 확보할 수 있다.

Description

단일전자소자의 제조방법{Method of manufacturing single electron transistor}

도 1a 내지 도 1d는 본 발명의 실시예에 따른 단일전자소자의 제조방법을 설명하기 위한 공정별 단면도.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 실리콘 기판 2 : 실리콘산화막

3 : 제1실리콘질화막 4 : 내화성 금속막

5 : 실리콘막 6 : 제2실리콘질화막

7 : 층간절연막 10 : 실리사이드

11 : 양자점(Quantum dot)

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 터널링(tunneling) 현상을 이용하는 단일전자소자(Sigle eletron transistor) 제조시의 양자점 형성방법에 관한 것이다.

단일전자소자(Sigle eletron transistor)는 터널링(tunneling) 현상을 이용 하는 소자로서, 전형적인 반도체 소자의 구조와는 달리 게이트 산화막에 해당하는 산화물층 위에 수 ㎚ 크기의 미세한 전도성 물질의 점(dot)을 갖는다.

이와 같은 단일전자소자에 대해 기발표면 문헌1[L. Guo, E. Leobandung, S. Y. Chou, Science 275, 649 (1997)] 및 문헌2[S. Tiwari, F. Rana, H. Hanafi, A. Hartstein, E. F. Crabbe, K. Chan, Appl. Phys. Lett. 68, 1337 (1996)]에 따르면, 동일한 연산을 실행하는데 있어, 전형적인 반도체 소자는 1000∼20000개의 전자를 필요로 하는 반면, 단일전자소자는 1∼수개 로도 연산 실행이 가능하며, 그래서, 상기 단일전자소자는 전형적인 반도체 소자와 비교해서 소비전력을 1000분의 1 정도로 낮출 수 있고, 또한, 전력 감소 이외에 고집적화가 가능한 잇점이 있다.

특히, 반도체 소자의 미세화가 진행됨에 따라 패턴 크기(feature size)가 0.1㎛ 이하인 소자에서는 점차 재료의 물리적 한계에 도달하는 공정이 많아지고 있는 바, 이러한 측면에서 단일전자소자는 폭넓게 이용될 수 있을 것으로 예상되고 있다.

한편, 이러한 단일전자소자를 구현함에 있어서, 5㎚ 정도의 게이트 산화막에 해당하는 산화물 위에 수 ㎚ 크기의 미세한 전도성 물질의 점(dot)을 균일하게 형성시키는 것이 매우 중요하다.

이와 관련해서, Yoo 등에 의해 제안된 상기한 문헌1[S. Tiwari, F. Rana, H. Hanafi, A. Hartstein, E. F. Crabbe, K. Chan, Appl. Phys. Lett. 68, 1337 (1996)]에 따르면, 폴리실리콘의 그레인 바운더리(grain boundary)와 그레인 내부의 식각속도 차이에 의해 양자점(Quantum dot)을 형성시키는 기술이 보고되었다.

또한, 다른 연구에 따르면, 산화물층 사이에 Si-Ge이나 금속의 얇은 층을 증착한 후에 다시 산화막층을 형성하고, 이를 열처리해서 응집(agglomeration) 현상을 이용하여 양자점을 형성하는 방법, 기존의 리소그라피(lithography)를 이용하여 몇 개의 양자점을 직접 형성하는 방법, 그리고, 에너지 밴드갭(energy bana gap) 내에 전계적으로 양자점을 형성시키는 방법 등이 보고되었다.

그러나, 전술한 바와 같은 종래의 양자점 형성방법들은 현재로서는 그 신뢰성과 양산성을 동시에 만족시키지 못하고 있는 실정이며, 그래서, 단일전자소자의 제조에 어려움을 겪고 있다.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 신뢰성 및 양산성 모두를 만족시킬 수 있는 단일전자소자의 제조방법을 제공함에 그 목적이 있다.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 상에 터널산화막으로서 실리콘산화막을 형성하는 단계; 상기 실리콘산화막 상에 산화방지용 제1실리콘질화막을 증착하는 단계; 상기 제1실리콘질화막 상에 금속막과 실리콘막을 차례로 형성하는 단계; 상기 실리콘막 상에 제2실리콘질화막을 형성하는 단계; 상기 제2실리콘질화막 상에 산화막을 증착함과 동시에 상기 금속막과 실리콘막을 상호 반응시켜 실리사이드를 형성하는 단계; 상기 기판 결과물을 열처리하여 실리사이드의 응집을 통해 상기 실리사이드 내에 양자점을 형성하는 단계를 포함하는 단일전자소자의 제조방법을 제공한다.

여기서, 상기 금속막은 Ti, Co, Ni, Mo, W, Pt 또는 Pd 중에서 어느 하나로 이루어지며, 5∼50Å의 두께로 형성한다. 상기 실리콘막은 5∼200Å의 두께로 형성한다. 상기 양자점 형성을 위한 열처리는 600∼1000℃의 온도 및 진공 상태에서 질소, 산소 및 수소 분위기로 수행한다.

또한, 본 발명은, 실리콘 기판 상에 실리콘산화막, 제1실리콘질화막, 금속막 및 실리콘막을 차례로 형성하는 단계; 상기 실리콘막의 표면을 질화시켜 그 표면에 제2실리콘질화막을 형성함과 동시에 상기 금속막과 실리콘막을 상호 반응시켜 실리사이드 및 상기 실리사이드의 응집에 의한 양자점을 일부 형성하는 단계; 상기 제2실리콘질화막 상에 산화막을 증착하는 단계; 및 상기 기판 결과물을 열처리하여 실리사이드 내에 양자점을 형성하는 단계를 포함하는 단일전자소자의 제조방법을 제공하며, 여기서, 상기 실리콘막 표면의 질화는 질소 분위기의 열처리로 수행한다.

본 발명에 따르면, 이미 신뢰성이 확보되어진 실리사이드 형성 공정을 이용해서 양자점을 형성하기 때문에 상기 양자점 형성 공정의 신뢰성을 확보할 수 있음은 물론 상기 양자점의 형성이 용이하여 그 양산성 또한 확보할 수 있다.

(실시예)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

우선, 양자점을 형성하기 위한 본 발명의 기술적 원리는 다음과 같다.

기존의 반도체 소자 제조 공정중, 콘택저항을 낮추기 위해 금속과 실리콘을 반응시켜 콘택 계면에 실리사이드(silicide)라는 물질을 만드는 공정이 널리 알려져 있다. 이러한 실리사이드는 박막으로 제조할 경우 열에너지가 가해지면 계면에너지가 커지므로 이를 줄이기 위하여 응집되는 현상이 나타난다. 예를들어, Ti-실리사이드는 750∼800℃ 정도의 온도, 그리고, Co-실리사이드는 800℃ 이상의 온도에서 응집 현상이 나타나는 것으로 알려져 있다.

따라서, 본 발명은 상기와 같은 원리를 응용하여 터널 산화막 상에 얇은 실리사이드층을 증착한 후, 열처리 공정을 행하여 응집된 도트 구조를 만들고, 이를 양자점으로서 역할하도록 만든다.

한편, 실리사이드의 형성후에 산화막을 형성시키고, 이 상태로 열처리를 수행하면, 실리사이드가 산화되는 현상이 나타날 수 있다. 이에, 본 발명에서는 실리사이드의 형성후에 질화막으로 캡핑(capping)하고, 이후, 산화막 형성 및 후속 열처리를 수행함으로써, 상기 실리사이드의 산화를 방지한다.

이와 같이 하면, 양자점을 이미 그 신뢰성이 확보되어 있는 기존이 반도체 공정, 즉, 실리사이드 형성 공정을 이용하여 형성하므로, 상기 양자점을 기존 여타의 방법보다 재현성있게 형성할 수 있다.

보다 자세하게, 도 1a 내지 도 1d는 본 발명의 실시예에 따른 단일전자소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.

도 1a를 참조하면, 실리콘 기판(1) 상에 산화공정 또는 증착공정을 통해 터널링산화막으로 이용될 박막의 실리콘산화막(2)을 증착한다. 그런다음, 상기 실리콘산화막(2) 상에 실리사이드의 산화방지를 위한 제1실리콘질화막(3)을 증착한다.

도 1b를 참조하면, 산화방지용 실리콘질화막(3) 상에 실리사이드 형성 물질로서 Ti, Co, Ni, Mo, W, Pt 또는 Pd로 이루어진 내화성 금속막(4)을 5∼50Å의 두께로 증착한다. 그런다음, 상기 내화성 금속막(4) 상에 실리사이드 형성을 위해 실리콘막(5)을 증착한다. 이때, 상기 실리콘막(5)은 실리사이드의 두께 및 조성을 조절하기 위해 5∼200Å의 두께로 증착함이 바람직하다.

도 1c를 참조하면, 실리콘막(5) 상에 실리사이드의 산화방지를 위한 제2실리콘질화막(6)을 형성한다. 그런다음, 상기 제2실리콘질화막(6) 상에 두껍게 실리콘산화막으로 이루어진 층간절연막(7)을 증착한다. 이때, 상기 층간절연막(7)의 증착 동안, 내화성 금속막과 그 위의 실리콘막이 상호 반응함으로써 실리사이드(10)가 형성된다.

도 1d를 참조하면, 기판 결과물을 600∼1000℃ 정도의 온도 및 진공 상태에서 질소, 산소 및 수소 분위기로 열처리하고, 이를 통해, 실리사이드(10)를 응집시킴으로써, 상기 실리사이드(10) 내에 양자점(11)을 형성시킨다.

이때, 상기 열처리가 진행되는 동안, 실리사이드(10) 내에 양자점(11)이 형성됨은 물론, 상기 실리사이드(10)가 산화될 수 있지만, 전술한 바와 같이, 본 발명은 상기 실리사이드(10)의 하부 및 상부 각각에 제1실리콘질화막(3) 및 제2실리콘질화막(6)을 형성하였으므로, 이러한 제1 및 제2실리콘질화막(3, 6)에 의해 상기 실리사이드(10)의 산화는 방지된다.

여기서, 단일전자소자에 있어서 양자점의 형성은 매우 중요하며, 이러한 양자점을 형성함에 있어 종래에는 신뢰성 및 양산성 모두를 만족시킬 수 없었는데, 본 발명은 현 반도체 제조 공정에서 신뢰성이 확보되어진 실리사이드 형성 공정을 통해 상기 양자점을 형성하므로, 그 신뢰성을 확보할 수 있음은 물론 그 양산성 또한 확보할 수 있다.

한편, 전술한 본 발명의 실시예에 있어서, 터널산화막으로서는 산화 또는 증착 공정에 따라 박막의 실리콘산화막을 형성하였지만, 그 대신에 CVD 또는 ALDCVD 공정에 따라 HfO2막 또는 Al2O3막 등을 증착하는 것도 가능하다.

또한, 전술한 본 발명의 실시예에 있어서, 실리사이드 산화방지용 제2실리콘질화막은 개별 증착하였으나, 질소 분위기의 열처리를 통한 실리콘막의 표면 질화를 통해 형성하는 것도 가능하다. 이 경우, 상기 질화 처리가 수행되는 동안, 실리사이드의 형성이 이루어지며, 아울러, 실리사이드의 응집에 의한 양자점의 형성도 일부 이루어지게 되고, 후속하는 층간절연막 형성 후의 열처리시에는 상기 양자점의 안정화 및 완전한 형성이 이루어지게 된다.

이상에서와 같이, 본 발명은 기존의 실리사이드 형성 기술을 이용하여 양자점을 형성하므로, 그 형성이 용이할 뿐만 아니라, 이미 신뢰성이 확보되어진 실리사이드 형성방법으로부터 상기 양자점 형성을 형성하게 되는 바, 그 신뢰성을 확보할 수 있고, 아울러, 여타의 양자점 형성방법 보다 양산에 쉽게 적용할 수 있어 양산성 또한 확보할 수 있다.

기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

1. 실리콘 기판 상에 터널산화막으로서 실리콘산화막을 형성하는 단계;

   상기 실리콘산화막 상에 산화방지용 제1실리콘질화막을 증착하는 단계;

   상기 제1실리콘질화막 상에 금속막과 실리콘막을 차례로 형성하는 단계;

   상기 실리콘막 상에 제2실리콘질화막을 형성하는 단계;

   상기 제2실리콘질화막 상에 산화막을 증착함과 동시에 상기 금속막과 실리콘막을 상호 반응시켜 실리사이드를 형성하는 단계;

   상기 기판 결과물을 열처리하여 실리사이드의 응집을 통해 상기 실리사이드 내에 양자점을 형성하는 단계를 포함하는 것을 특징으로 하는 단일전자소자의 제조방법.
2. 제 1 항에 있어서, 상기 금속막은 Ti, Co, Ni, Mo, W, Pt 및 Pd로 구성된 그룹으로부터 선택되는 어느 하나의 금속으로 이루어진 것을 특징으로 하는 단일전자소자의 제조방법.
3. 제 1 항에 있어서, 상기 금속막은 5∼50Å의 두께로 형성하는 것을 특징으로 하는 단일전자소자의 제조방법.
4. 제 1 항에 있어서, 상기 실리콘막은 5∼200Å의 두께로 형성하는 것을 특징 으로 하는 단일전자소자의 제조방법.
5. 제 1 항에 있어서, 상기 양자점 형성을 위한 열처리는 600∼1000℃의 온도 및 진공 상태에서 질소, 산소 및 수소 분위기로 수행하는 것을 특징으로 하는 단일전자소자의 제조방법.
6. 실리콘 기판 상에 실리콘산화막, 제1실리콘질화막, 금속막 및 실리콘막을 차례로 형성하는 단계;

   상기 실리콘막의 표면을 질화시켜 그 표면에 제2실리콘질화막을 형성함과 동시에 상기 금속막과 실리콘막을 상호 반응시켜 실리사이드 및 상기 실리사이드의 응집에 의한 양자점을 일부 형성하는 단계;

   상기 제2실리콘질화막 상에 산화막을 증착하는 단계; 및

   상기 기판 결과물을 열처리하여 실리사이드 내에 양자점을 형성하는 단계를 포함하는 것을 특징으로 하는 단일전자소자의 제조방법.
7. 제 6 항에 있어서, 상기 실리콘막 표면의 질화는 질소 분위기의 열처리로 수행하는 것을 특징으로 하는 단일전자소자의 제조방법.

Images