KR102603515B1 - 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법 - Google Patents

고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법 Download PDF

Info

Publication number
KR102603515B1
KR102603515B1 KR1020220144905A KR20220144905A KR102603515B1 KR 102603515 B1 KR102603515 B1 KR 102603515B1 KR 1020220144905 A KR1020220144905 A KR 1020220144905A KR 20220144905 A KR20220144905 A KR 20220144905A KR 102603515 B1 KR102603515 B1 KR 102603515B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
forming
radicals
sio
Prior art date
Application number
KR1020220144905A
Other languages
English (en)
Inventor
신동화
김용원
Original Assignee
(주)이큐테크플러스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이큐테크플러스 filed Critical (주)이큐테크플러스
Priority to KR1020220144905A priority Critical patent/KR102603515B1/ko
Application granted granted Critical
Publication of KR102603515B1 publication Critical patent/KR102603515B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Abstract

본 발명의 일 실시예에 따라, 증착장치를 이용하여 산화막을 형성하는 방법에 있어서, (a) 실리콘 기판 상에 절연막을 증착하는 단계; (b) 증착장치를 이용하여 절연막 상에 OH라디컬에 의한 어닐링으로 실리콘 기판과 절연막 사이에 SiO2 형성하는 단계를 포함한다.

Description

고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법{METHOD FOR FORMING IMPROVED INTERFACES AND THIN FILMS USING HIGH-DENSITY RADICALS}
본 발명은 고밀도 라디컬을 이용하여 계면과 박막의 특성을 개선하는 방법에 관한 것이다.
기술의 발전에 따라 인공지능, 빅데이터, 5G, 자율주행차 등의 4차 산업혁명의 핵심 기술의 근간인 반도체는 비메모리(System LSI) 디바이스의 속도 향상 및 메모리(DRAM, 3D_VNAND)의 용량 증가를 위해 다층 구조 및 복잡한 형상의 회로패턴을 요구하고 있다.
그에 따라, 현재 EUV(Extreme Ultraviolet) 등의 도입을 통해 선폭 5nm 이하인 반도체 패터닝 기술을 확보하고 있으나, 기존의 박막 증착기술의 한계점으로 대두되는 박막 두께의 불균일성, High Aspect Ratio Contact Hole의 증착불량, 낮은 단차 피복성 등의 문제를 해결해야 하는 상황이다.
또한, 반도체 소자 제조 시 하지막과 증착막의 경계면에는 결함 밀도가 높아 전기적 특성이 열화됨에 따라, 디바이스의 수율 저하의 원인이 되고 있다.
그뿐만 아니라, 증착 과정에서 막 내부에는 불순물이 발생하여, 이를 제거하기 위해 막을 치밀화하기 위한 후속 열처리 공정이 더 도입되어야 한다는 문제가 있다.
도 1은 종래의 계면 및 박막의 특성을 개선하는 과정을 나타낸 예시 도면이다.
먼저, 제1실시예는 도1의 (a)에 도시된 바와 같이 기판(100) 상에 SiO2 또는 High-k 를 CVD 혹은 ALD 등의 기술을 통해 증착을 수행하게 된다. 하지만, 이러한 종래의 기술은 기판(100)과 증착면 사이에 계면이 높은 계면 결함 밀도를 갖게 된다. 이러한 경우 기판(100)과 절연막 사이에 물리적 결합(Physical bonding)만 존재하는 상태이기에 기판(100)과 절연막 사이에 상당히 많은 양의 결함이 발생하게 된다. 즉, 기판(100)과 절연막이 강하게 결합되어 있는 상태가 아니다.
상기의 제1실시예가 갖는 문제를 해결하기 위한 제2실시예는 도1의 (b)와 같이 기판 상에 SiO2를 먼저 얇게 산화시키고, 추가로 SiO2또는 High-k를 CVD 혹은 ALD 등의 기술을 통해 증착을 수행하게 된다. 이때, 최초로 수행되는 SiO2의 증착은 산화 방식(Oxidation)을 통해 증착되어 기판(100) 낮은 계면 결함 밀도를 갖게 된다. 그에 따라 기판(100)과 절연막 사이의 결합력이 높아지게 되나, 제2실시예의 경우에도 SiO2와 절연막 사이에 발생하는 물리적 결함 또한 존재한다는 한계가 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일 실시예에 따라, PDA(Post Deposition Anneal) 기법을 적용 시 낮은 반응에너지로 인한 막의 표면 반응 및 불균일한 확산에 의한 결함 문제를 해결하기 위해 고밀도 라디컬에 의해 후속 열처리 시 반응 가스를 계면까지 침투시키는 것을 목적으로 한다.
또한, 고밀도 라디컬을 이용하여 침투, 치환 반응을 유도하여 막내 불순물 제거 및 계면과 균일한(Homogeneous) 화학적 결합(Chemical Bonding)을 수행함으로써, 결함 밀도가 낮고 치밀도가 높은 막 형성을 또 다른 목적으로 한다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 증착장치를 이용하여 산화막을 형성하는 방법에 있어서, (a) 실리콘 기판 상에 절연막을 증착하는 단계; (b) 증착장치를 이용하여 절연막 상에 OH라디컬에 의한 어닐링으로 실리콘 기판과 절연막 사이에 SiO2를 형성하는 단계를 포함할 수 있다.
또한, (a) 단계는 CVD 또는 ALD 중 어느 하나의 기법을 기초로 절연막을 증착할 수 있다.
또한, 절연막은 실리콘 산화막 또는 High-k 중 어느 하나로 구성될 수 있다.
또한, (c) 단계는 OH라디컬이 절연막 내로 침투하여 실리콘 기판에 포함된 실리콘과 반응함에 따라 SiO2의 박막이 형성할 수 있다.
또한, (c) 단계는 어닐링 온도 및 시간을 조절함에 따라, 실리콘 기판과 절연막 사이의 SiO2의 두께를 조절할 수 있다.
또한, (b) 단계의 OH라디컬이 분사되는 공정은 480 ~ 730도 사이의 공정 온도로 진행될 수 있다.
또한, (a) 단계 내지 (c) 단계는 반도체 소자를 형성하는 과정 중 게이트 산화막을 형성하는 과정에 포함될 수 있다.
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일 실시예에 따라, PDA(Post Deposition Anneal) 기법을 적용 시 낮은 반응에너지로 인한 막의 표면 반응 및 불균일한 확산에 의한 결함 문제를 해결하기 위해 고밀도 라디컬에 의해 후속 열처리 시 반응 가스를 계면까지 침투시킬 수 있다.
또한, 고밀도 라디컬을 이용하여 침투, 치환 반응을 유도하여 막내 불순물 제거 및 계면과 균일한(Homogeneous) 화학적 결합(Chemical Bonding)을 수행함으로써, 결함 밀도가 낮고 치밀도가 높은 막 형성할 수 있다.
도 1은 종래의 계면 및 박막의 특성을 개선하는 과정을 나타낸 예시 도면이다.
도 2는 본 발명의 일 실시예에 따라, 고밀도 라디컬을 이용하여 계면 및 박막의 특성을 개선한 증착 과정에 관한 동작 흐름도이다.
도 3은 본 발명의 일 실시예에 따라, 고밀도 라디컬을 이용하여 계면 및 박막의 특성을 개선한 증착 과정을 그림으로 도시한 도면이다.
도 4a는 본 발명의 일 실시예에 따라, 고밀도 라디컬과 다른 기체를 이용하여 어닐링 생성시 증착면의 두께를 나타낸 예시 도면이다.
도 4b는 본 발명의 일 실시예에 따라, 어닐링 시간에 따른 증착면의 두께를 나타낸 예시 도면이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하의 실시예는 본 발명의 이해를 돕기 위한 상세한 설명이며, 본 발명의 권리 범위를 제한하는 것이 아니다. 따라서 본 발명과 동일한 기능을 수행하는 동일 범위의 발명 역시 본 발명의 권리 범위에 속할 것이다.
이하의 본 발명의 명세서에서 정의하고 있는 박막 또는 증착이란 반도체 제조 공정에서 웨이퍼(기판) 표면에 분자의 흡착과 치환을 번갈아 진행함으로써, 산화물이나 금속을 얇게 코팅하는 과정을 뜻할 수 있다. 그에 따라, 이하의 명세서에서 설명하는 각각의 과정은 라디컬 유닛(radical unit) 또는 증착 장치 등에 의해 수행될 수 있고, 원자층 증착(ALD)이나 화학기상증착(CVD) 등의 기술을 통해 박막 증착이 구현될 수 있다.
도 2는 본 발명의 일실시예에 따라, 고밀도 라디컬을 이용하여 계면 및 박막의 특성을 개선한 증착 과정에 관한 동작 흐름도이다.
이때, 하기에 서술된 단계(S110) 내지 단계(S130)는 반도체 소자를 형성하는 과정 중 게이트 산화막을 형성하는 과정에 포함될 수 있다.
도 2를 참조하면, 증착장치는 실리콘 기판(100) 상에 절연막(110)을 증착할 수 있다(S110).
단계(S110)의 과정은 도3의 (a)와 (b)에 도시된 바와 같이 실리콘으로 이루어진 기판(100) 상에 절연막(110)을 증착하되, 절연막(110)의 증착은 CVD 또는 ALD 중 어느 하나의 기법을 기초로 절연막(110)의 증착을 수행될 수 있다.
또한, 단계(S110)을 통해 생성되는 절연막(110)은 실리콘 산화막 또는 High-k중 어느 하나로 구성될 수 있다.
다음으로 증착장치를 이용하여 절연막(110) 상에 OH라디컬에 의한 어닐링으로 실리콘 기판(100)과 절연막(110) 사이에 SiO2박막(120)를 형성할 수 있다(S120).
단계(S120) 내지 단계(S130)는 도3의 (c)와 (d) 도시된 바와 같이 절연막(110) 상에 OH라디컬을 분사함으로써 OH라디컬에 의한 어닐링을 수행할 수 있다. 이때, OH라디컬은 절연막(110) 내로 침투하여, 실리콘 기판(100)에 포함된 실리콘과 반응함에 따라 도3의 (d)에 도시된 바와 같이 계면에 SiO2박막(120)이 형성될 수 있다.
이는, OH라디컬이 절연막(110)을 침투하여 절연막(110)과 실리콘 기판(100) 사이를 산화시킴에 따라, 절연막(110)과 실리콘 기판(100) 사이의 계면에는 SiOx(SiO나 SiO2를 의미함.)가 형성될 수 있다.
이때, SiO2박막(120)과 절연막(110)이 맞닿는 제1계면(121)과 실리콘 기판(110)과 SiO2박막(120)이 맞닿는 제2계면(122)은 모두 낮은 계면결합 밀도(chemical bonding)를 가지기에, 막 내 불순물을 감소시키고 높은 결합력을 갖게 된다.
종래의 어닐링 공정은 절연막(110) 상부면에 대한 계면특성의 개선을 목적으로 하며, 종래에는 어닐링 과정에서N2, H2, O2 등의 다양한 기체를 이용하고 있다. 이러한 종래의 공정은 N2 등의 기체가 절연막(110) 내에 깊숙이 침투하지 못하는 한계가 있다.
그러나, 단계(S130)에서 수행되는 어닐링 공정의 목적은 OH라디컬을 절연막(110) 내부로 깊숙하게 침투시키는 것을 목적으로 한다. 그에 따라, 본 발명에서 제시하는 공정에 의해 절연막(110)을 침투한 OH라디컬은 실리콘 기판(100)과 절연막(110) 사이에 산화막(130)을 형성함으로써 실리콘 기판(100)과 절연막(110) 사이의 강하게 결합시킬 수 있다. 즉, OH라디컬에 의해 절연막(110) 내의 불순물이 감소하고, 절연막(110)의 Densificaiton이 진행되고, 기판(100)과 절연막(110) 사이에 결합이 강한 SiO2가 형성될 수 있다.
또한, 단계(S110) 내지 단계(S130)의 공정을 통해 생성되는 SiO2층은 순차적으로 형성되는 것이 아닌, 절연막(110)을 형성한 이후 역순으로 형성되는 점에서 종래에 기술과 공정의 차이가 있다.
또한, 일반적으로 기판의 상부에 처음 형성되는 박막은 High-k(예를 들어, Al2O3 등, 다만 이 외의 다양한 High-k물질을 포함함.)인 것이 바람직하나, 경우에 따라 SiO2로 구성될 수 있다. 이때, 본 발명에서 제시하는 공정에서 SiO2박막(120)은 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition)로 증착되어야 하고, 열산화(Thermal Oxidation)를 통해 형성된 SiO2박막(120)은 본 발명에서 제시하는 기술에 포함되지 않는다. 이는 본 발명에서 제시하는 기술을 통해 계면에서 형성되는 계면층이 실리콘 기판(100)과 반응하여 SiO2가 형성되기 때문이다.
또한, 도 4a를 통해, High-k를 이용한 본 발명의 공정과 종래의 기체들을 통해 어닐링 수행 시 생성되는 절연막의 두께를 비교하기 위한 도면이다.
도 4a의 (a)는 High-k의 절연막만을 증착할 때의 단면의 예시일 수 있다. 이때, High-k인 Al2O3(210)가 소정의 두께로 형성되되, 기판과 High-k 사이에 SiO2층(220)이 얇은 두께로 형성된 것을 확인할 수 있다.
도 4a의 (b)는 본 발명의 기술이 적용되어 형성된 최적의 실시예일 수 있다. 즉, High-k성분이 Al2O3와 OH라디컬을 이용하여 박막을 형성한 실시예이다.
상기의 단계(S110) 내지 단계(S120)을 수행하는 경우 형성되는 단면으로, High-k 아래에 소정의 두께를 갖는 SiO2층(220)이 형성될 수 있다. 박막의 단면 사진 아래의 그래프는 y축이 농도(intensity)를 나타내며, x축이 박막의 깊이(depth)를 의미하는 박막의 깊이에 따르는 각 성분의 농도를 나타내는 그래프이다. 다른 그래프들과 달리 도4a의 (b)의 경우, 깊이 변화에 따라, N농도가 항상 균일하게 형성되어 있는 것을 확인할 수 있다. 또한, 본 발명에서 제시한 공정을 통해 생성되는 SiO2층(220)의 두께가 가장 두껍게 형성된 것을 확인할 수 있다.
도4a의 (c)는 High-k를 증착한 이후 기체 O2로 어닐링을 수행할 경우 증착면의 단면 예시이고, 도4a의 (d)는 High-k를 증착한 이후 기체 N2로 어닐링을 수행할 경우의 증착면의 단면 예시이다.
이때, 도4a의 (c) 및 (d)는 모두 920℃라는 고온의 공정에서 어닐링이 수행되고, 도4a의 (a) 및 (b)와 비교하여 High-k(Al2O3층(210))의 두께가 얇아진 것을 확인할 수 있다. 즉, 도4a의 (c) 및 (d)에 도시된 종래의 공정은 공정이 수행된 이후 High-k(Al2O3층(210))가 처음 증착된 두께보다 얇아지는 문제가 있다. 그에 따라, 본 발명에서 제시하는 공정을 통해 형성된 High-k(Al2O3층(210))의 두께가 얇아지지 않으면서도 소정의 두께로 SiO2층(220)이 증착되어 계면 결함 밀도를 낮출 수 있게 되어, 기술적으로 월등함을 확인할 수 있다.
한편, 본 발명에서 제시하는 공정은 어닐링 온도 및 시간을 조절함에 따라, 실리콘 기판(100)과 절연막(110) 사이의 SiO2박막(120)의 두께를 조절할 수 있고, OH라디컬이 분사되는 공정은 480~730℃ 사이의 공정온도로 진행될 수 있다.
예를 들어, 도4b의 (a) 내지 (d)는 OH라디컬에 대한 각각 5분, 30분, 45분 및 60분의 시간동안 어닐링을 수행하여 생성된 증착면의 두께를 나타낸 예시 도면이다.
이때, 5분간 어닐링을 수행한 도4b의 (a)를 살펴보면 High-k에 해당되는 Al2O3층(210)과 SiO2층(220)이 각각 109.7Å 및 40.5Å의 두께를 가진 것을 확인할 수 있고, 도4b의 (b)는 Al2O3층(210)과 SiO2층(220)은 각각 106.9Å 및 79.1Å의 두께를 가짐을 확인할 수 있다. 또한, 도4b의 (c)와 (d)에서 Al2O3층(210)과 SiO2층(220)이 각각 93.5Å, 119.0Å과 96.8Å, 205.8Å의 두께를 확인할 수 있다. 따라서, 어닐링 시간이 길어짐에 따라 Al2O3층(210)의 두께 변화를 최소화하면서 SiO2층(220)이 두꺼워짐을 확인할 수 있으며, 사용자는 자신이 원하는 SiO2층(220)두께에 맞는 어닐링 시간을 선택하여 박막생성작업을 수행할 수 있다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 실리콘 기판 110: 절연막
120: SiO2박막 121: 제1계면
122: 제2계면
210: Al2O3층 220: SiO2층

Claims (7)

  1. 증착장치를 이용하여 산화막을 형성하는 방법에 있어서,
    (a) 실리콘 기판 상에 절연막을 증착하는 단계; 및
    (b) 상기 증착장치를 이용하여 상기 절연막 상에 OH라디컬에 의한 어닐링으로 상기 실리콘 기판과 절연막 사이에 SiO2를 형성하는 단계를 포함하고,
    상기 (b) 단계는
    상기 OH라디컬이 상기 절연막 내로 침투하여 상기 실리콘 기판에 포함된 실리콘과 반응함에 따라 SiO2의 박막을 형성하고,
    상기 어닐링 시간을 조절함에 따라, 상기 실리콘 기판과 절연막 사이의 SiO2의 두께를 조절하는 것인, 증착장치를 이용하여 산화막을 형성하는 방법.
  2. 제 1 항에 있어서,
    상기 (a) 단계는
    CVD 또는 ALD 중 어느 하나의 기법을 기초로 상기 절연막을 증착하는 것인, 증착장치를 이용하여 산화막을 형성하는 방법.
  3. 제 1 항에 있어서,
    상기 절연막은 실리콘 산화막 또는 High-k 중 어느 하나로 구성되는 것인, 증착장치를 이용하여 산화막을 형성하는 방법.
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서,
    상기 (b) 단계의 상기 OH라디컬이 분사되는 공정은 480 ~ 730도 사이의 공정 온도로 진행되는 것인, 증착장치를 이용하여 산화막을 형성하는 방법.
  7. 제 1 항에 있어서,
    상기 (a) 단계 내지 (b) 단계는 반도체 소자를 형성하는 과정 중 게이트 산화막을 형성하는 과정에 포함되는 것인, 증착장치를 이용하여 산화막을 형성하는 방법.
KR1020220144905A 2022-11-03 2022-11-03 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법 KR102603515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220144905A KR102603515B1 (ko) 2022-11-03 2022-11-03 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220144905A KR102603515B1 (ko) 2022-11-03 2022-11-03 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법

Publications (1)

Publication Number Publication Date
KR102603515B1 true KR102603515B1 (ko) 2023-11-20

Family

ID=88974054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220144905A KR102603515B1 (ko) 2022-11-03 2022-11-03 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법

Country Status (1)

Country Link
KR (1) KR102603515B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090116476A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 반도체 소자의 소자분리막 형성 방법
KR20100136406A (ko) * 2009-06-18 2010-12-28 인터내셔널 비지네스 머신즈 코포레이션 하이-케이 게이트 유전체를 위한 금속 스택 소기
KR20200060678A (ko) * 2018-11-21 2020-06-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 내산화성을 위한 실리콘 산화물 층 및 그 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090116476A (ko) * 2008-05-07 2009-11-11 삼성전자주식회사 반도체 소자의 소자분리막 형성 방법
KR20100136406A (ko) * 2009-06-18 2010-12-28 인터내셔널 비지네스 머신즈 코포레이션 하이-케이 게이트 유전체를 위한 금속 스택 소기
KR20200060678A (ko) * 2018-11-21 2020-06-01 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 내산화성을 위한 실리콘 산화물 층 및 그 형성 방법

Similar Documents

Publication Publication Date Title
US6025280A (en) Use of SiD4 for deposition of ultra thin and controllable oxides
US5940736A (en) Method for forming a high quality ultrathin gate oxide layer
TWI737612B (zh) 用於均勻且共形之混成氧化鈦薄膜的沉積方法
JP2020522130A (ja) ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法
JPH08181276A (ja) 半導体装置の製造方法
JP4003846B2 (ja) 半導体装置のキャパシタ製造方法
KR100522547B1 (ko) 반도체 장치의 절연막 형성 방법
JPH08203887A (ja) 半導体装置の製造方法
KR102603515B1 (ko) 고밀도 라디컬을 이용하여 개선된 계면 및 박막을 형성하는 방법
JP2006339371A (ja) 半導体装置の製造方法
CN115295407A (zh) 一种SiC功率器件的栅氧结构制备方法和栅氧结构
JP4616492B2 (ja) 半導体素子の絶縁膜形成方法
KR20240044860A (ko) 고밀도 라디컬을 이용하여 계면을 질화하는 기법이 적용된 박막 생성 방법
JPH0562967A (ja) 半導体装置の製造方法
KR100745370B1 (ko) 반도체 디바이스의 절연막 제조방법
KR100538805B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100939767B1 (ko) 단일전자소자의 제조방법
US11791153B2 (en) Deposition of hafnium oxide within a high aspect ratio hole
KR102600517B1 (ko) 인히비터 패턴을 포함하는 박막 구조체 및 그 제조 방법
KR100639886B1 (ko) 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법
KR20010045429A (ko) 반도체 소자의 층간절연막 형성 방법
TWI305025B (en) Manufacturing method of ultra-thin gate dielectric layer
KR100384832B1 (ko) 반도체 소자의 층간 절연막 형성방법
KR100445058B1 (ko) 반도체장치의게이트산화막형성방법
KR100447979B1 (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant