KR100745370B1 - 반도체 디바이스의 절연막 제조방법 - Google Patents

반도체 디바이스의 절연막 제조방법 Download PDF

Info

Publication number
KR100745370B1
KR100745370B1 KR1020060006082A KR20060006082A KR100745370B1 KR 100745370 B1 KR100745370 B1 KR 100745370B1 KR 1020060006082 A KR1020060006082 A KR 1020060006082A KR 20060006082 A KR20060006082 A KR 20060006082A KR 100745370 B1 KR100745370 B1 KR 100745370B1
Authority
KR
South Korea
Prior art keywords
silicon
film
nitride film
silicon nitride
oxide film
Prior art date
Application number
KR1020060006082A
Other languages
English (en)
Other versions
KR20070076785A (ko
Inventor
김준석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060006082A priority Critical patent/KR100745370B1/ko
Priority to US11/516,751 priority patent/US20070173069A1/en
Priority to CNA200710004249XA priority patent/CN101005022A/zh
Publication of KR20070076785A publication Critical patent/KR20070076785A/ko
Application granted granted Critical
Publication of KR100745370B1 publication Critical patent/KR100745370B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/34—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases more than one element being applied in more than one step
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/22—Subject matter not provided for in other groups of this subclass including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 반도체 디바이스의 절연막 제조방법에 관한 것이다. 본 발명에서는 ONO구조의 절연막을 제조함에 있어서, 플라즈마화된 질소 가스를 이용하여 실리콘 기판 상부에 실리콘 질화막을 형성한다. 그리고 나서, 상기 실리콘 질화막이 형성되어 있는 실리콘 기판에 열산화 공정을 실시하여 상기 실리콘 질화막의 하부 및 상부에 실리콘 산화막을 형성한다. 본 발명에 의한 상기 실리콘 산화막은 실리콘 원자와의 반응성이 우수한 산소 라디칼에 의해 성장된 라디칼 산화막으로서, 산화막 자체의 퀄리티가 우수하다. 또한, 실리콘 산화막이 성장되는 과정에서 산소 라디칼에 의해 실리콘 질화막과 실리콘막과의 계면에 존재하는 디펙이 치유 또는 최소화됨으로써, 산화막-질화막-산화막으로 이루어진 ONO 구조의 절연막 특성이 한층 더 우수해진다.
마이크로 웨이브, 플라즈마, 산소 라디칼, ONO, 유전율

Description

반도체 디바이스의 절연막 제조방법{method of manufacturing a oxide film of semiconductor device}
도 1a 내지 도 1c는 종래 기술에 따른 ONO 구조의 절연막 제조과정을 나타낸다.
도 2는 본 발명의 실시예에 따른 절연막 제조공정에 적용되는 열산화 장치를 나타낸다.
도 3은 실리콘 기판에 대한 실리콘 산화막의 형성 양태를 도식적으로 나타낸다.
도 4는 본 발명의 실시예에 따른 절연막 제조공정에 적용되는 플라즈마 장치를 나타낸다.
도 5a 내지 도 5c는 본 발명의 바람직한 실시예에 따른 절연막 제조공정을 나타낸다.
도 6은 본 발명의 실시예에 따라 제조된 절연막 구조가 적용된 모오스 트랜지스터의 단면구조를 나타낸다.
< 도면의 주요 부분에 대한 부호의 설명 >
300: 실리콘 기판 302: 실리콘 질화막
302-1: 응축된 실리콘 질화막 304, 306: 실리콘 산화막
본 발명은 반도체 디바이스 제조방법에 관한 것으로서, 보다 상세하게는 반도체 디바이스의 절연막 제조방법에 관한 것이다.
정보 통신 분야의 급속한 발달과 컴퓨터와 같은 정보 매체의 급속한 대중화에 따라 반도체 디바이스도 비약적으로 발전하고 있다. 이로 인해 그 기능적인 면에 있어서, 고속으로 동작함과 아울러 대용량의 저장 능력을 가질 것이 요구되어 반도체 디바이스의 집적도는 점차 증가되고 있다. 그러나, 반도체 디바이스의 집적도가 증가함에 따라 포토리소그라피 공정시 해상도(resolution)가 저하되어 정확한 프로파일을 얻을 수 없으며, 디자인룰 감소에 따른 마진 부족으로 인하여 미스얼라인(mis-align)이 유발되어 반도체 디바이스의 신뢰성 및 생산성이 저하되는 문제점이 있다.
따라서, 본 분야에서는 반도체 디바이스의 대용량화 및 고집적화 추세로 인한 디자인룰 감소를 극복하기 위한 방안으로서, 제한된 면적내에 다층구조를 형성할 수 있는 고집적화 기술이 제안되고 있다. 이러한 다층구조를 위한 고집적화 기술로서는, 예컨대 다수의 메탈층을 금속의 비아 콘택(via contact)으로 서로 연결하는 더블 레이어 공정을 비롯하여 반도체 기판의 동일 수직선상 위에 두 개 이상의 트랜지스터를 수직 구조로 형성하는 적층 트랜지스터 공정이 상용되고 있다. 특히, 에스램(SRAM)의 경우 타 메모리와 비교할 때 소비 전력은 적으면서도 데이터의 입/출력 속도가 매우 빨라 대용량, 고성능 컴퓨터의 캐쉬(cache) 메모리등에 적합하다는 장점이 있다. 그러나, 6개의 트랜지스터가 하나의 셀 구조를 이루고 있어 집적도면에서는 타 메모리에 비해 다소 취약하다는 단점을 가지고 있다. 따라서, 상기한 더블레이어 공정 및 트랜지스터를 적어도 두 층 이상 수직으로 적층시켜 구현하는 적층 트랜지스터 구조가 에스램 소자의 단점 극복을 위하여 적극적으로 이용되고 있다.
그러나, 상기와 같은 고집적화 기술을 실현하기 위해서는 무엇보다도 패턴과 패턴 사이에 구비되는 절연막의 절연 기능이 충분히 뒷받침되어야 한다. 왜냐하면, 반도체 디바이스의 고집적화로 디자인룰이 감소됨에 따라 패턴간 이격 거리가 점차 좁아지게 된다. 따라서, 인접 패턴간 전기적 단락을 방지하는 절연막의 절연 기능에 의해 전체 반도체 디바이스의 전기적 특성이 좌우된다 해도 과언이 아니기 때문이다. 이처럼 인접 패턴간 전기적 단락을 방지하기 위한 절연막으로서는, 액티브 영역과 필드 영역을 정의하는 소자분리막이나 게이트 산화막을 비롯하여 다양한 종류의 절연물질로 구성되는 층간절연막을 예로 들수 있다.
특히, 휘발성 메모리 소자인 모오스 트랜지스터(MOSFET) 구조에 있어서 반도체 기판과 게이트 전극 사이에 구비되는 게이트 산화막은 소오스 및 드레인 영역 사이의 전도 채널이 형성되도록 하는 매우 중요한 역할을 담당한다. 따라서, 본 분야에서는 게이트 산화막을 형성함에 있어서, 단일층의 산화막에 비해 유전율을 보다 높일 수 있는 산화막-질화막-질화막의 적층 구조로 이루어진, 소위 ONO막을 적용하고 있다. 또한, 이러한 모오스 트랜지스터 소자 이외에도 비휘발성 메모리 소자인 플래쉬 메모리 소자의 플로팅 게이트와 콘트롤 게이트 사이에 이러한 ONO막이 층간유전막으로서 적용되고 있다.
그러면, 하기 도 1a 내지 도 1c를 참조하여 종래 기술에 따른 ONO 구조의 절연막 제조방법을 살펴보기로 하자.
도 1a를 참조하면, 실리콘으로 이루어진 반도체 기판(10)에 산화막 증착을 위한 통상의 CVD 공정을 실시하여 제1산화막(12)을 증착한다.
도 1b를 참조하면, 상기 제1산화막(12)이 형성되어 있는 반도체 기판(10)에 질화막 증착을 위한 통상의 CVD 공정을 실시한다. 그 결과, 상기 제1산화막(12) 상부에 질화막(14)이 형성된다.
도 1c를 참조하면, 상기 질화막(14)이 형성되어 있는 반도체 기판(10)에 산화막 증착을 위한 통상의 CVD 공정을 실시한다. 그 결과, 상기 질화막(14) 상부에 제2산화막(16)이 형성되어, ONO 구조의 절연막이 완성된다.
그러나, 상기 도 1a 내지 도 1c에 도시된 바와 같이, 반도체 기판 상부에 통상의 CVD 공정을 실시하여 산화막 및 질화막을 형성할 경우, 반도체 기판(10)과 제1산화막(12)간의 계면(참조부호 A)에 다량의 디펙이 발생한다.
통상적으로, 실리콘 상부에 형성되는 실리콘 산화막은 1개의 실리콘 원자와 2개의 산소 원자간의 공유 결합(한 쌍의 전자를 두 원자가 함께 공유하여 이루어지는 화학 결합)에 의해 의해 실리콘 산화막이 형성된다. 그러나, 이러한 실리콘 산 화막 형성과정시, 산소 원자와 실리콘 원자간에 이루어지는 정상적인 공유 결합에 참여하지 못한 산소 원자나 실리콘 원자들이 존재하게 된다. 예컨대, 실리콘 원자들간의 약한 결합(weak Si-Si bonding), 실리콘 원자와 산소 원자간의 부자연스러운 결합(strained Si-O bonding), 실리콘 원자의 비결합손(Si dangling bonding)과 같은 여러 가지 디펙이 존재하게 되는데, 이러한 디펙들은 특히 실리콘 기판과 실리콘 산화막간의 계면에 다량 존재하게 된다.
모오스 트랜지스터 소자의 동작 특성은 게이트 산화막 내부에 존재하는 전하와 실리콘 기판과 게이트 산화막간의 계면에 존재하는 계면 트랩에 영향을 받는다. 상기 게이트 산화막 내부, 그리고 실리콘 기판과 게이트 산화막간의 계면에 존재하는 전하는, 계면에 포획된 전하(interface trapped charge:Qit), 고정된 산화막 전하(fixed oxide charge:Qf), 산화막에 포획된 전하(oxide trapped charge:Qot) 및 움직이는 이온 전하(mobile ionic charge:Qm)로 나뉘어진다.
먼저, 상기 계면에 포획된 전하(Qit)는 실리콘 기판과 실리콘 산화막 계면 특성에 기인한다. 상기 고정된 전하(Qf)는 실리콘 기판과 실리콘 산화막의 계면으로부터 약 3nm 안쪽에 위치한다. 그리고, 상기 고정된 전하(Qf)는 불완전한 실리콘 결합(Si-Si 또는 Si-O)에 의해 계면 전하로 변형될 수 있다. 그리고, 산화물 포획 전하(Qot)는 실리콘 산화막 내부의 결함과 관련된 것으로서, 저온 열처리에 의해 제거될 수 있다. 그리고, 이동 이온 전하(Qm)는 나트륨이나 기타 알칼리 이온의 오염으로부터 생성되는데, 높은 온도(약 100℃ 이상)와 높은 전기장 동작 조건 아래의 산화물 내에서 움직일 수 있다. 이러한 이동 이온 전하의 움직임으로 인해 모스 소자의 문턱 전압이 변화되는등 안정성 문제를 일으키는 원인이 될 수 있다. 따라서, 실리콘 기판과 실리콘 산화막간의 계면에 상기한 것과 같은 디펙(Si-Si bonding, strained Si-O bonding, Si dangling bonding)이 존재할 경우, 이러한 계면 트랩으로 인한 실리콘 산화막의 유전율 저하는 더욱 심화된다. 그 결과, 반도체 디바이스의 전기적 동작 특성이 저하되고 생산성에도 악영향을 미치게 된다. 그러므로, 본 분야에서는 단순히 디자인룰을 증가시키지 않도록 하는 것에 그치지 않고, 보다 우수한 절연 특성을 가지는 절연막이 절실히 요구되고 있다.
상기와 같은 종래의 문제점을 해결하기 위한 본 발명의 목적은, 실리콘막과 절연막간의 계면에 발생되는 디펙을 최소화할 수 있는 반도체 디바이스의 절연막 제조방법을 제공함에 있다.
본 발명의 다른 목적은, 절연 특성을 보다 향상시킬 수 있는 반도체 디바이스의 절연막 제조방법을 제공함에 있다.
본 발명의 다른 목적은, 반도체 디바이스의 동작 특성 및 생산성을 보다 향상시킬 수 있는 반도체 디바이스의 절연막 제조방법을 제공함에 있다.
상기한 목적들을 달성하기 위한 본 발명에 따른 반도체 디바이스의 절연막 제조방법은, 플라즈마화된 질화 공정 가스를 이용하여 실리콘막 상부에 실리콘 질화막을 형성하는 단계와; 상기 실리콘 질화막이 형성되어 있는 실리콘막에 열산화 공정을 실시함으로써, 상기 실리콘 질화막과 실리콘막 사이에, 산소 라디칼과 상기 실리콘막을 구성하는 실리콘 원자간의 화학반응에 의한 실리콘 산화막을 형성하는 단계를 포함함을 특징으로 한다.
또한, 상기한 목적들을 달성하기 위한 본 발명에 따른 반도체 디바이스의 절연막 제조방법은, 실리콘막에 질소 가스를 이용한 플라즈마 공정을 실시하여, 상기 실리콘막 상부에 상기 실리콘막을 구성하는 실리콘 원자와 질소 원자간 결합에 의한 실리콘 질화막을 형성하는 단계와; 상기 실리콘 질화막이 형성되어 있는 실리콘막에 열산화 공정을 실시함으로써, 상기 실리콘막과 실리콘 질화막 사이, 그리고 상기 실리콘 질화막의 상부에 산소 라디칼과 실리콘 원자간의 화학반응 및 실리콘 원자와 이미 결합하고 있는 질소 원자에 대한 산소 라디칼의 치환반응에 의한 실리콘 산화막을 형성하는 단계를 포함함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다. 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 본 발명의 카테고리를 벗어나지 않는 범위내에서 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
삭제
삭제
삭제
본 발명은 반도체 디바이스를 구성하는 여러 물질막중, 절연막 제조방법에 관한 것이다. 보다 구체적으로, 모오스 트랜지스터 소자 또는 플래쉬 메모리 소자 의 게이트 영역에 구비되는 ONO막 제조방법에 관한 것이다.
통상적으로, 반도체 디바이스는 웨이퍼 표면 상부에 여러 가지 기능을 수행하는 박막을 증착하고 이를 패터닝하여 다양한 회로 기하구조를 형성함으로써 제조하게 된다. 이러한 반도체 디바이스를 제조하기 위한 공정은 크게 반도체 기판 내부로 3B족(예컨대, B) 또는 5B족(예컨대, P 또는 As)의 불순물 이온을 주입하는 불순물 이온주입 공정, 반도체 기판 상에 물질막을 형성하는 박막증착(deposition)공정, 상기 박막증착 공정으로 형성된 물질막을 원하는 형상으로 패터닝하는 식각 공정, 웨이퍼 표면에 층간절연막등을 증착한 후에 일괄적으로 웨이퍼 표면을 폴리싱하여 단차를 없애는 연마 공정을 비롯하여 불순물 제거를 위한 웨이퍼 세정 공정등과 같은 여러 단위 공정들로 이루어져 있다.
한편, 반도체 디바이스의 전기적 특성을 결정짓는 주요 구성요소중의 하나인 절연막은 상기한 박막증착 공정을 비롯하여 열산화 공정 또는 전기 화학적 양극 처리 공정등으로 형성할 수 있다.
먼저, 박막증착 공정은 크게 물리적 기상증착(PVD:Physical Vapor Deposition) 공정과 화학적 기상증착(CVD:Chemical Vapor Deposition) 방식으로 구분할 수 있다. 그러나, 현재의 반도체 디바이스에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행하고 있다. 따라서, 우수한 스텝 커버리지 특성을 가지며 웨이퍼 상부에 물질막을 보다 정확하게 증착시킬 수 있는 CVD 방식이 PVD 방식에 비해 보다 널리 이용되고 있다.
그리고, 상기 CVD 공정은 물질막을 형성시키기 위한 화학 반응 조건, 보다 구체적으로 프로세스 챔버 내부의 압력, 온도 및 인가되는 에너지에 따라 대기압 분위기하에서 이루어지는 APCVD(Atmospheric Pressure Chemical Vapor Deposition), 저압 분위기하에서 이루어지는 LPCVD(Low Pressure CVD), 광여기 CVD 또는 플라즈마 분위기하에서 이루어지는 PECVD(Plasma Enhanced CVD)등으로 구분할 수 있다. 일반적으로, 플라즈마라 함은 물질의 제4상태로서, 고체, 액체, 기체중 그 어느것도 아니고 태양과 같이 극히 높은 에너지를 가지며 밀도가 높은 가스가 이온화되어 있는 상태를 의미한다. 즉, 기체에 열을 충분히 가하면 원자들간의 충돌로 인해 많은 수의 전자들이 원자핵의 구속에서 벗어나게 되는데, 이것이 소위 물질의 제4상태라 불리우는 플라즈마이다. 이러한 플라즈마 속에는 전기적으로 중성인 원자들로만 이루어진 고온 기체와는 달리 서로 반대의 전하를 띤 입자들, 즉 전자와 원자핵이 뒤섞여 존재한다. 따라서, 전체적으로는 중성이지만 국부적으로 이온과 전자 사이의 전하 분리에 의한 전기장과, 전하의 흐름에 의한 전류와 자기장이 존재하고 있다. 그리고 이러한 전기장과 자기장은 보다 넓은 영역에 효력을 미치게 되어 매우 복잡하지만 활용성 또한 높은 물리적 특성을 가지고 있다. 이러한 플라즈마 특성은 반도체 디바이스 제조공정시 최상의 정밀성을 만족시켜 공정 마진을 증가시키면서도 웨이퍼 손상은 최소화할 수 있는 장점이 있다. 따라서, 본 분야에서는 반도체 디바이스 제조를 위한 주요 공정에 이러한 플라즈마를 적극적으로 이용하고 있다. 특히, 플라즈마 화학기상증착 공정 중에서도 고밀도 플라즈마(HDP)를 이용한 화학기상증착 공정은 통상의 PECVD 공정에 비해 캐미컬 소오스의 이온화 효율을 향상시키기 위해 보다 낮은 압력분위기하에서 진행되며, 챔버 내부에 전기장과 자기장을 함께 인가시킨다. 그러면, 상기 전기장 및 자기장으로부터 높은 에너지를 얻은 전자가 중성 상태의 가스 분자와 충돌하여 가스 분자를 분해하고, 분해된 가스 원자가 웨이퍼 상부에 증착되는 원리를 이용하여 박막을 형성하게 된다. 이처럼, HDP 공정은 통상의 PECVD 공정에 비해 보다 높은 가속 에너지를 얻을 수 있으며, 높은 이온화 밀도에 기인하여 보다 많은 반응 라디칼을 생성시킬 수 있는 바, 산화막이나 질화막과 같은 절연막을 비롯하여 고집적 반도체 디바이스에 적용되는 다양한 도전막 제조에 적극적으로 이용되고 있다.
한편, 반도체 디바이스의 전기적 특성을 결정짓는 주요 구성요소인 절연막을 형성하기 위한 또 다른 공정으로서, 열산화 공정이 있다. 이러한 열산화 공정은 절연막중에서도 특히 실리콘 산화막(SiO2) 형성에 적용되는 매우 중요한 공정이라 할 수 있다. 실리콘 산화막은 실리콘 기판 상부에 열적으로 성장될 수 있는 고품질의 절연막이다. 이러한 실리콘 산화막은 불순물 확산이나 이온주입 과정동안 보호막으로서 작용할 수 있고, 모오스 트랜지스터 소자 또는 플래쉬 메모리 소자에 있어서 핵심이 되는 구성 요소로서, 실리콘이 오늘날 가장 광범위하게 사용되는 반도체 재료로서 성장할 수 있도록 하는데 매우 중요한 역할을 하였다. 따라서, 본 발명에서는 이러한 실리콘 산화막을 이용한 ONO 구조의 절연막을 형성함에 있어서, 실리콘 산화막의 퀄리티는 물론 실리콘 질화막의 퀄리티 또한 한층 더 업그레이드시킬 수 있는 절연막 제조방법을 제시하고자 한다.
그러면, 하기에서는 본 발명의 실시예에 따른 절연막을 제조하는데 이용되는 플라즈마 장치 및 열산화 장치를 우선 설명한다. 그리고, 이러한 플라즈마 장치 및 열산화 장치를 통해 수행되는 본 발명의 실시예에 따른 ONO 구조의 절연막 제조공정을 구체적으로 살펴보기로 하자.
먼저, 도 2는 본 발명의 실시예에 따른 절연막중 실리콘 산화막 제조공정에 적용되는 열산화 장치를 나타낸다.
도 2를 참조하면, 상기 열산화 장치는 열산화 공정이 수행되어질 예컨대, 실리콘 기판(W)이 안착되는 기판 로딩부(100), 상기 기판 로딩부(100)를 외부로부터 차단하는 프로세스 챔버(102), 상기 프로세스 챔버(102)의 상부 및 하부에 각각 구비된 가열부(104), 상기 가열부(104)로부터 발생되는 열을 기판 로딩부(100)측으로 반사시키는 열 반사부(106) 및 상기 열 반사부(106)의 반사판 각도를 조절하는 반사각 조절부(108)로 구성되어 있다.
상기 기판 로딩부(100)는 통상적으로 서셉터라고도 하며, 프로세스 챔버(102)의 중앙에 구비된다. 상기 프로세스 챔버(102)는 예컨대, 쿼르츠로 이루어진 상부 챔버(102a) 및 하부 챔버(102b)로 구성되며, 열산화 공정이 진행되는 과정에서는 그 내부가 진공상태로 유지된다. 그리고, 도면상 상기 프로세스 챔버(102)의 도면상 좌측에는 열산화 공정을 위한 공정 가스가 주입되는 가스 주입부(110)가 구비되어 있으며, 우측에는 가스 배기부(112)가 구비되어 있다.
상기 가열부(104)는 기판 로딩부(100)에 안착되는 실리콘 기판을 가열하기 위한 열 공급원으로서, 프로세스 챔버(102)의 상부 및 하부에 구비되어 있다. 보다 구체적으로, 상기 가열부(104)는 상부 챔버(102a)의 상부 및 하부 챔버(102b)의 하 부에 각각 구비되어 프로세스 챔버(102) 내부에 열을 공급함으로써, 실리콘 기판을 가열하게 된다.
상기와 같은 열산화 장치를 이용하여 열산화 공정을 실시하고자 할 경우에 공정 가스로서 산소 및 수소 가스가 이용되는데, 상기 프로세스 챔버(102) 내부에서 이루어지는 열산화 공정은 하기의 화학반응식 ① 과 같이 나타낼 수 있다.
Si + O2 + H2 → Si + O* + O + H2 → SiO2 + H2O ..... ①
즉, 상기 열산화 장치에서 이루어지는 산화 공정은 산소 라디칼(O*)에 의해 이루어지는 라디칼 산화 공정으로서, 이러한 라디칼 산화 공정은 다음과 같이 진행된다.
먼저, 열산화 공정을 위한 프로세스 챔버(102)에 실리콘 기판을 로딩한 상태에서 가스주입부(110)를 통해 산소 가스(O2) 및 수소 가스(H2)를 주입한다. 그리고 나서, 상기 가열부(104)를 이용하여 프로세스 챔버(102) 내부의 온도를 약 800~1050℃ 로 유지시킨다. 그리고, 산소 라디칼(O*)은 상압에 비해 저압에서 보다 많이 생성되므로, 상기 프로세스 챔버(102) 내부의 압력은 약 0.65 torr의 저압으로 유지한다.
상기 조건과 같이 프로세스 챔버(102) 내부의 분위기를 조성하게 되면, 프로세스 챔버(102) 내부로 주입된 산소 가스가 고온에 의해 열분해되어 산소 라디칼(O*)이 형성된다. 이러한 산소 라디칼은 산화제(oxidant)로서, 실리콘 원자와 결합하여 실리콘 산화막을 형성하게 된다. 이때, 상기 산소 라디칼은 실리콘 원자와의 반응성이 우수하여, 실리콘 기판과 실리콘 산화막간의 계면에 "weak Si-Si bonding, strained Si-O bonding 또는 Si dangling bonding"과 같은 디펙을 유발하지 않음으로써, 우수한 퀄리티의 산화막이 형성될 수 있도록 한다. 한편, 실리콘 원자와 결합하지 못한 산소 원자(즉, 라디칼화 되지 못한 산소 원자)는 수소와 결합하여 H2O를 형성하게 되고, 이는 가스 배기부(112)를 통해 프로세스 챔버(102) 외부로 배출된다.
한편, 하기 도 3에는 실리콘 기판(Si) 상부에 실리콘 산화막(SiO2)이 형성되어 있는 상태가 도식적으로 표현되어 있다.
도 3을 통해 알 수 있는 바와 같이, 실리콘 산화막 형성시 실리콘 기판과 실리콘 산화막간의 계면(C)은 최초 실리콘 기판 표면(참조부호 B)으로부터 보다 안쪽으로 이동하게 된다. 이는 상기 도 2에 도시된 열산화 장치를 이용하여 성장시킨 라디칼 산화막을 비롯하여 그 밖의 다양한 방법으로 성장시킨 실리콘 산화막에서도 확인할 수 있는 현상으로서, 두께 x를 가지는 실리콘 산화막 형성시, 0.44x 두께의 실리콘층을 소비됨으로 인하여 빚어지는 결과이다. 따라서, 최초 실리콘 기판 표면(참조부호 B)을 기준으로 실리콘 산화막은 약 56:44의 두께 비율로 그 상부 및 하부로 성장된다.
그리고, 상기 도 2에 도시된 열산화 장치를 비롯하여 그 밖의 다양한 방법으로 실리콘 산화막(SiO2)을 형성함에 있어서, 실리콘 산화막의 두께가 증가함에 따라 산소가 산화막을 통과하는데 걸리는 시간이 길어져 산화막 성장율이 저하된다. 따라서, 실리콘 산화막의 성장률은 하기의 수학식 ② 를 통해 알 수 있는 것과 같이, 선형이 아닌 포물선 형태를 나타낸다.
R=X/
Figure 112006004275525-pat00001
......... ②
여기서, R= 성장률(또는 성장반응 상수), X=산화막 두께, t=산화시간을 의미한다.
그리고, 상기와 같은 실리콘 산화막의 성장 특성은 상기 반응식 ①에 도시된 라디칼 산화공정(Si + O2 + H2 → SiO2 + H2O) 뿐 아니라 " Si + O2 → SiO2 " 또는 " Si + 2H2O → SiO2 + 2H2 " 로 표현되는 통상의 건식 산화공정(dry oxidation) 또는 습식 산화공정(wet oxidation)에도 적용된다.
한편, 도 4는 본 발명의 실시예에 따른 절연막중 실리콘 질화막 제조공정에 적용되는 평면 안테나 타입의 플라즈마 장치(Slot Plane Antena:SPA)를 나타낸다.
도 4를 참조하면, 예컨대 알루미늄 재질로 이루어져 있으며, 실리콘 기판(W)에 대한 플라즈마 질화 공정이 이루어지는 프로세스 챔버(200)가 제공된다. 그리고, 상기 프로세스 챔버(200)에는 실리콘 기판(W)이 안착되는 기판 로딩부(202), 상기 기판 로딩부(202)에 안착된 실리콘 기판을 상승/하강시키는 리프팅부(204), 실리콘 질화막 형성을 위한 공정 가스가 주입되는 가스주입부(206), 상기 프로세스 챔버(200) 내부를 펌핑하기 위한 진공펌프(210) 및 상기 프로세스 챔버(200)와 진공펌프(210)를 분리시키는 게이트 밸브(208)가 구비되어 있다.
그리고, 상기 프로세스 챔버(200) 상부에는 도파부(216) 및 마이크로 웨이브 발생부(218)가 구비되어 있다. 상기 마이크로 웨이브 발생부(218)는 플라즈마 형성을 위한 전력 공급을 위한 전력 소오스원이며, 상기 도파부(216)는 상기 마이크로 웨이브 발생부(218)에서 형성된 에너지를 프로세스 챔버(200) 내부로 이송하기 위한 에너지 이동 경로이다. 보다 구체적으로, 상기 도파부(216)는 평면 안테나(214)에 접속된 평판형 도파로(216a), 상기 평판형 도파로(216a)와 접속된 원통형 도파로(216b), 상기 원통형 도파로(216b)에 접속된 동축 도파 변환기(216c), 그리고 상기 동축 도파 변환기(216c)와 마이크로 웨이브 발생부(218) 사이에 접속된 도파로(216d)로 이루어져 있다.
상기와 같은 구성을 가지는 플라즈마 장치에서 이루어지는 질화 공정을 간략히 설명하면, 먼저 실리콘 기판(W)을 밀폐된 프로세스 챔버(200) 내부의 기판 로딩부(202)에 안착시킨다. 그리고 나서, 상기 프로세스 챔버(200) 내부에 아르곤(Ar) 가스를 주입하고 약 1600 watt의 마이크로 웨이브 전력을 인가하여 플라즈마를 발생시킨다. 그리고, 이처럼 플라즈마가 형성된 프로세스 챔버(200) 내부로 질소(N2) 가스를 주입하게 되면, 상기 플라즈마의 이온 충격(ion bombardment) 작용으로 인해 에너지를 얻은 질소 입자들이 실리콘 원자와 결합하여 실리콘 질화막(SiN)을 형성하게 되는 것이다.
그러면, 상기 도 2 및 도 4를 통해 설명되어진 열산화 장치 및 플라즈마 장치가 적용되는 본 발명의 실시예에 따른 절연막 제조방법을 설명하고자 한다. 도 5a 내지 도 5c에는 본 발명의 실시예에 따른 ONO 구조의 절연막 제조 방법이 순차 적으로 도시되어 있다.
먼저, 도 5a를 참조하면, 상기 도 4에 도시되어 있는 플라즈마 장치의 프로세스 챔버 내부로 반도체 기판으로서, 예컨대 실리콘 기판(300)을 투입한다. 그리고, 상기 프로세스 챔버 내부에 아르곤 가스를 약 200cc 주입한 뒤, 약 1000~2000 watt의 마이크로 웨이브를 인가하여 상기 아르곤 가스를 플라즈마화시킨다. 보다 바람직하게는, 상기 프로세스 챔버에 1600watt의 마이크로 웨이브를 인가한다. 그리고, 상기 프로세스 챔버 내부의 압력은 0.3~0.7 torr, 보다 바람직하게는 0.5 torr 로 유지하고, 온도는 약 400~600℃, 보다 바람직하게는 500℃로 유지한다. 그리고 나서, 플라즈마가 발생된 프로세스 챔버 내부에 질소 가스를 약 150cc 주입한 뒤, 실리콘 기판(300)에 대한 질화 공정을 실시한다. 여기서, 여기서, 플라즈마 형성시 마이크로 웨이브를 인가하는 이유는, 실리콘 기판과 실리콘 질화막간의 계면 데미지를 최소화하기 위해서이다.
상기와 같은 질화 공정 결과, 프로세스 챔버 내부의 플라즈마로부터 에너지를 얻은 질소 원자들이 실리콘 기판(300)을 구성하고 있는 실리콘 원자들과 화학 반응하여, 실리콘 기판 상부에 실리콘 질화막을 형성하게 된다.
도 5b를 참조하면, 상기 질화 공정의 결과로서, 실리콘 기판(300) 상부에 실리콘 질화막(SiN:302)이 형성되어 있다. 이때, 상기 도 5a와 도 5b를 비교해 보면, 최초 실리콘 기판의 두께(참조부호 D)에 비해 실리콘 질화막(302)이 형성된 후의 실리콘 기판의 두께(참조부호 E)가 보다 얇아졌음을 알 수 있다. 이는 플라즈마 장치를 이용한 질화 공정시, 질소 원자가 실리콘 기판(300)을 구성하고 있는 실리콘 원자간 결합을 끊고 Si-N 결합을 이루어 실리콘 질화막을 형성하기 때문이다. 즉, 실리콘 질화막(302) 형성을 위하여 실리콘 기판(300)의 상부 실리콘층이 일부 소비되기 때문인 것으로 설명될 수 있다.
그리고, 실리콘 기판(300) 상부에 실리콘 질화막(302)을 형성함에 있어서, 아르곤 가스를 플라즈마화시키기 위한 에너지로서, 마이크로 웨이브가 이용되었다. 이처럼 마이크로 웨이브를 이용하여 플라즈마를 발생시킬 경우, 통상의 CVD 공정등을 통해 형성된 실리콘 질화막에 비해 실리콘 기판과 실리콘 질화막간의 계면 데미지를 최소화할 수 있는 장점이 있다. 그러나, 통상의 CVD 공정을 통해 형성된 실리콘 질화막에 비해 실리콘 원자와 질소 원자간 결합 에너지 및 밀도는 낮은 상태이다. 따라서, 상기 실리콘 기판(300) 상부에 형성되어 있는 실리콘 질화막(302) 자체로는 절연막으로서의 절연 기능을 충분히 발휘할 수 없다. 그러나, 상기 실리콘 질화막(302)을 구성하고 있는 실리콘 원자(Si)와 질소 원자(N)간의 낮은 결합력 및 밀도는 도 5c를 참조하여 설명되어질 후속의 열산화 공정시 매우 중요한 기능을 수행하게 된다. 즉, 후속의 열산화 공정은 산소 라디칼을 이용한 라디칼 산화공정이다. 따라서, 상기 실리콘 질화막(302)이 형성되어 있는 실리콘 기판(300)에 대하여 열산화 공정을 실시하게 되면, 열에 의해 에너지를 얻은 산소 라디칼(O*)들이 상기 실리콘 질화막(302)을 관통하여 하부의 실리콘 기판(300)에 도달함으로써, 실리콘 산화막(302)과 실리콘 기판(300) 사이에 실리콘 산화막을 형성하게 된다. 이때, 상기 산소 라디칼들이 실리콘 질화막(302)을 관통하여 실리콘 기판(300)에 이르기 위해서는 실리콘 질화막(302)을 구성하고 있는 실리콘 원자와 질소 원자간 결합력이 약해야 하는 것이다. 그러나, 한편으로는 실리콘 질화막(302)을 구성하고 있는 실리콘 원자와 질소 원자간의 낮은 결합력 및 밀도로 인해 절연 기능은 충분하지 못하다는 취약점이 있다. 그러나, 이러한 취약점은 실리콘 산화막을 형성하기 위해 수행되는 후속의 열산화 공정을 통해 충분히 보완될 수 있다. 즉, 열산화 공정을 위해 인가된 열에 의해 실리콘 질화막(302)에는 일종의 어닐링 효과가 발생되며, 이로 인해 실리콘 질화막(302)을 구성하고 있는 실리콘 원자와 질소 원자간 결합력 보다 증가되어 절연 특성이 향상되는 것이다.
그러면, 도 5c를 참조하여 실리콘 산화막 형성을 위한 열산화 공정을 살펴보기로 하자.
도 5c를 참조하면, 상기 플라즈마 장치를 이용하여 실리콘 기판(300) 상부에 실리콘 질화막(302)을 형성한 후, 상기 실리콘 기판(300)을 상기 도 2에 도시되어 있는 열산화 장치 내부로 투입한다. 그리고 나서, 상기 열산화 장치의 프로세스 챔버(102) 내부의 온도는 약 800~1050℃, 압력은 6~7 torr로 유지한다. 보다 바람직하게는, 상기 프로세스 챔버(102) 내부의 온도는 950℃로 유지하고, 압력은 6.5 torr로 유지한다. 그리고, 상기 프로세스 챔버(102) 내부에 실리콘 질화막 형성을 위한 공정 가스로서, 상기 가스주입부(110)를 통해 약 9리터의 산소 가스와 1리터의 수소 가스를 주입한다. 그러면, 상기 프로세스 챔버(102) 내부에 가해진 열에 의해 산소 분자가 산소 라디칼(O*)과 산소 원자(O)로 분해된다. 그리고, 상기 산소 라디칼은 실리콘 질화막(302)을 하부로 관통하여 실리콘 질화막(302)과 실리콘 기판(300) 사이에 산소 라디칼에 의한 하부 실리콘 산화막(304)을 형성하게 된다.
여기서, 상기 하부 실리콘 산화막(304)은 두가지 화학 작용에 의해 형성된다.
첫째, 상기 실리콘 기판(300) 표면에 존재하는 실리콘 원자와 산소 라디칼간의 화학결합에 의해 하부 실리콘 산화막(304)이 형성된다.
둘째, 실리콘과의 반응성이 우수한 산소 라디칼이 상기 실리콘 질화막(302)을 구성하고 있는 실리콘 원자와 질소 원자간 결합을 끊고, 자신이 질소 자리를 차지함(즉, 치환)으로써 하부 실리콘 산화막(304)을 형성하게 된다.
한편, 실리콘 질화막(302) 상부에도 산소 라디칼에 의한 실리콘 산화막(306)이 형성된다. 이처럼 실리콘 질화막(302)이 형성되어 있는 실리콘 기판(300)에 열산화 공정을 실시할 경우, 상기 실리콘 질화막(302)을 중심으로 그 하부 및 상부에 산소 라디칼에 의한 실리콘 산화막(304,306)이 형성되는데, 이러한 실리콘 산화막(304,306) 형성 과정을 구체적으로 설명하면 다음과 같다.
먼저, 실리콘 질화막(302) 하부에 실리콘 산화막(304)이 형성되는 과정을 살펴보면 다음과 같다.
상기 도 5b에 도시된 것과 같이, 실리콘 질화막(302)이 형성되어 있는 실리콘 기판(300)을 열산화 장치 내부로 투입한다. 그러면, 상기 열산화 장치로부터 발생된 산소 라디칼들이 실리콘 질화막(302)을 하부로 관통하게 된다. 이때, 상기 실리콘 질화막(302)은 마이크로 웨이브를 인가하여 발생시킨 플라즈마에 의해 형성된 질화막으로서, 실리콘 원자와 질소 원자간 결합력이 약하고 그 밀도 또한 낮은 상태이다. 따라서, 에너지를 가진 산소 라디칼들이 용이하게 실리콘 질화막을 관통하여 그 하부에 존재하는 실리콘 기판(300)에 도달할 수 있게 된다. 그리고, 이처럼 실리콘 질화막(302)을 관통한 산소 라디칼들은 실리콘 기판(300)을 구성하고 있는 실리콘 원자와 화학 결합함으로써, 실리콘 질화막(302)과 실리콘 기판(300) 사이에 하부 실리콘 산화막(304)을 형성하게 된다. 그리고, 상기 하부 실리콘 산화막(304)은 상기와 같이 산소 라디칼과 실리콘 기판(300) 표면에 존재하는 실리콘 원자간의 화학 결합에 의해서 뿐만 아니라, 실리콘 원자와 결합하고 있는 질소 원자가 산소 라디칼에 의해 산소로 치환됨으로써, 그 일부가 형성되어진다. 이처럼, 상기 하부 실리콘 산화막(304)은 두가지 화학적 메카니즘, 즉 ① 산소 라디칼과 실리콘 기판 표면의 실리콘 원자간 결합, ② 실리콘 원자와 결합하고 있는 질소 원자에 대한 산소 라디칼에 의해 치환작용에 의해 형성된다고 볼 수 있다.
한편, 상기 하부 실리콘 산화막(304) 형성시, 실리콘 질화막(302)은 일정 수준 이상의 에너지를 가지는 산소 라디칼만을 필터링하기 위한 버퍼막으로서 기능한다고 볼 수 있다. 즉, 열산화 장치에서 발생된 산소 라디칼들은 각기 다른 에너지 준위를 가지고 있는데, 이처럼 다양한 에너지 준위의 산소 라디칼들 중에서 일정 수준 이상의 에너지를 가지는 산소 라디칼들만이 실리콘 질화막(302)을 관통하게 된다. 그 결과, 실리콘 질화막(302)을 관통할 정도의 에너지 준위를 가지는 산소 라디칼들에 의해서만 실리콘 질화막(302)의 하부에 실리콘 산화막(304)이 성장되는 것으로 볼 수 있다. 이처럼 실리콘 질화막(302)을 관통할 정도의 일정 수준 이상의 에너지를 가지는 산소 라디칼에 의해 산화작용이 일어나므로, 실리콘 기판(300)과 직접 접촉하고 있는 실리콘 산화막(302)의 퀄리티가 한층 더 우수해지는 것으로 파악되고 있다.
그리고, 산소 라디칼 형성을 위해 열산화 장치에 가해지는 열에 의해 실리콘 질화막(302)에는 일종의 어닐링 효과가 가해지게 된다. 따라서, 실리콘 질화막(302)을 구성하고 있는 실리콘 원자와 질소 원자간의 결합력 및 밀도가 증가된다. 이처럼, 실리콘 원자와 질소 원자간 결합력 및 밀도가 증가됨에 따라 산소 라디칼들이 실리콘 질화막을 관통하지 못하게 되고, 그로 인해 되어 실리콘 질화막의 하부 영역의 실리콘 산화막 성장은 소정 시간이 경과함에 따라 점차 멈추게 된다. 즉, 응축된 실리콘 질화막(302-1)에 의해 산소 라디칼의 투과가 차단되어 실리콘 원자와 결합할 산소 라디칼이 존재하지 않게 됨으로써, 실리콘 질화막의 하부에서의 실리콘 산화막의 성장은 멈추게 되는 것이다. 그리고, 상기 응축되지 전의 실리콘 질화막(302)에 대해 거론되었던 문제점, 즉 실리콘 원자와 질소 원자간 결합 에너지 및 밀도가 낮아 절연막으로서의 특성이 불량하다는 문제점은 이러한 어닐링 효과를 통해 말끔히 해소될 수 있다.
한편, 실리콘 질화막(302) 상부에 실리콘 산화막(306)이 형성되는 과정을 살펴보면 다음과 같다.
상기 도 5b에 도시된 것과 같이, 실리콘 질화막(302)이 형성되어 있는 실리콘 기판을(300) 열산화 장치 내부로 투입한다. 그러면, 상기 열산화 장치로부터 발생된 산소 라디칼들이 실리콘 질화막(302) 하부로 관통하여 상기 실리콘 질화막(302)과 실리콘 기판(300) 사이에 실리콘 산화막(304)을 형성하게 된다. 이때, 상기 실리콘 산화막(304)이 형성됨과 동시에 실리콘 질화막(302)의 상부로도 산소 라디칼에 의한 실리콘 산화막(306)이 성장된다. 즉, 상기 실리콘 질화막(302)을 관통할 정도의 에너지를 가지지 못한 일부 산소 라디칼들에 의해 실리콘 질화막(302) 상부에 실리콘 산화막(306)이 형성되는 것이다. 그러나, 실리콘 질화막(302)의 상부에 형성되는 실리콘 산화막(306)은 실리콘 질화막(302)의 하부에 형성되는 실리콘 산화막(304)에 비해 보다 느린 성장 속도 특성을 나타내는 것으로 파악된다. 왜냐하면, 열산화 장치를 이용한 열산화 공정 초기에는 상기 실리콘 질화막(302)을 관통할 수 있을 정도의 에너지를 가지는 산소 라디칼들이 다량 존재하게 된다. 따라서, 높은 에너지를 가지는 다량의 산소 라디칼들이 우선적으로 실리콘 질화막(302)을 관통하여 실리콘 기판(300)에 도달하게 된다. 그 결과, 열산화 공정 초기에는 실리콘 질화막(302) 하부에 산소 라디칼들에 의한 실리콘 산화막(304)이 주로 성장된다. 그리고, 상기에서 설명한 바와 같이, 열산화 공정이 진행됨에 따라 실리콘 질화막(302)을 구성하고 있는 실리콘 원자와 질소 원자간의 결합력 및 밀도가 증가(열에 의한 일종의 어닐링 효과)되어 실리콘 질화막이 응축되는 현상을 보이게 된다. 따라서, 실리콘 원자 및 질소 원자들이 콤팩트하게 결합되어 있는 응축된 실리콘 질화막(302-1)을 산소 라디칼들이 관통하지 못함에 따라 응축된 실리콘 질화막(302-1)의 하부 영역에서의 실리콘 산화막 성장은 서서히 멈추게 된다. 그리고, 이처럼 응축된 실리콘 질화막(302-1)을 관통하지 못하고 되돌아나온 산소 라디칼들이 응축된 실리콘 질화막(302-1) 표면에 다량 존재하는 비결합 실리콘 원자들과 결합하여 상부 실리콘 산화막(306)을 형성하게 된다. 그리고, 마이크로 웨이브가 적용된 플라즈마 장치를 통해 형성된 실리콘 질화막은 통상의 CVD 공정을 통해 형성된 실리콘 질화막에 비해 상부 표면에 비결합 실리콘 원자들이 다량 존재하는 특징이 있다. 따라서, 실리콘 질화막(302-1) 상부에 존재하는 다량의 비결합 실리콘 원자들과 산소 라디칼의 화학반응에 의한 실리콘 산화막 성장이 순조롭게 이루어진다. 또한, 실리콘과의 반응성이 우수한 산소 라디칼에 의해 이미 실리콘 원자와 결합하고 있는 질소 원자가 산소로 치환됨으로써, 실리콘 질화막(302-1) 상부에 원하는 두께의 실리콘 산화막(306)을 성장시킬 수 있게 된다. 이처럼, 상기 실리콘 산화막(306)은 세가지 화학적 메카니즘, 즉 ① 실리콘 질화막(302-1)을 관통할 정도의 에너지를 가지지 못한 일부 산소 라디칼과 실리콘 기판 표면의 실리콘 원자간 결합, ② 응축된 실리콘 질화막(302-1)을 관통하지 못하고 되돌아나온 일부 산소 라디칼과 실리콘 기판 표면의 실리콘 원자간 결합 및 ③ 실리콘 원자와 이미 결합하고 있는 질소 원자에 대한 산소 라디칼의 치환작용에 의해 형성되어진다고 볼 수 있다.
이와 같이, 실리콘 질화막(302)의 영향으로 인해 열산화 공정 초기에는 실리콘 질화막(302) 하부에 집중적으로 실리콘 산화막(304)이 성장되는 양상을 보이나, 열산화 공정 후반에는 실리콘 질화막(302)의 상부에 실리콘 산화막(306)의 성장이 두드러지는 현상을 나타낸다.
그리고, 상기 실리콘 질화막(302), 그리고 상기 실리콘 질화막(302)의 하부 및 상부에 실리콘 산화막(304,306)이 성장되는 과정에서 실리콘 기판(300)이 소모된다. 따라서, 도 5a 내지 도 5c에 도시된 것과 같이, 실리콘 기판(300)의 최초 두께(D)는 실리콘 질화막(302) 및 실리콘 산화막(304,306)을 형성하는 과정에서 점차 줄어들게 된다(참조부호 E→ G).
또한, 상기 실리콘 질화막(302)은 실리콘 원자와 질소 원자의 결합력 증대로 인한 자체 응축 및 실리콘 원자와 결합하고 있는 질소 원자가 산소 라디칼에 의해 치환됨에 따라 그 두께가 줄어들게 된다. 따라서, 도 5b 및 도 5c에 도시된 것과 같이, 최초 실리콘 기판(300) 상부에 형성된 실리콘 질화막(302)의 두께(F)에 비해 실리콘 산화막(304,306) 형성을 완료한 후의 실리콘 질화막(302-1)의 두께(H)가 두께가 보다 얇아지게 된다.
상기 도 5a 내지 도 5c를 참조하여 설명한 바와 같이, 본 발명에서는 실리콘 기판 상부에 마이크로 웨이브를 인가하여 발생시킨 플라즈마를 이용하여 실리콘 질화막을 형성한다. 그리고 나서, 상기 실리콘 질화막의 하부 및 상부에 열산화 공정을 통해 발생되는 산소 라디칼을 이용하여 실리콘 산화막을 형성한다. 통상적으로, 산소 라디칼은 실리콘 원자와의 반응성이 매우 우수하다. 따라서, 실리콘과의 반응성이 우수한 산소 라디칼에 의해 형성된 실리콘 산화막은 실리콘 기판과의 접촉 계면에서의 디펙(weak Si-Si bonding, strained Si-O bonding, Si dangling bonding)을 유발시키지 않고, 계면 트랩 발생율 또한 낮아 절연막으로서의 퀄리티가 매우 우수하다. 또한, 산소 라디칼을 이용한 라디칼 산화공정시, 산소 라디칼이 가지고 있는 실리콘과의 우수한 반응성에 의해 실리콘 기판과 실리콘 질화막간의 계면에 존재하는 디펙((실리콘 원자들간의 약한 결합(weak Si-Si bonding), 실리콘 원자와 질소 원자간의 부자연스러운 결합(strained Si-N bonding), 실리콘 원자의 비결합손(Si dangling bonding))을 함께 치유할 수 있는 장점을 가지고 있다. 즉, 불안정하게 결합된 실리콘 원자와 질소 원자간 결합을 끊고 자신이 실리콘 원자와 결합하는 등의 실리콘 친화 작용을 통해, 실리콘 질화막과 실리콘 기판간의 계면에 발생된 상기와 같은 다양한 디펙을 치유 또는 최소화할 수 있는 장점을 가지고 있다. 뿐만 아니라, 실리콘 질화막(302) 내부에 절연 특성을 저하시키는 질화막 포획 전하(nitride trapped charge:Qnt)가 존재한다 하더라도, 실리콘 산화막 형성을 위한 열산화 공정을 통해 말끔히 제거될 수 있다.
한편, 하기 도 6에는 본 발명의 실시예에 따른 절연막 구조가 적용된 모오스 트랜지스터의 단면구조가 도시되어 있다.
도 6을 참조하면, 얕은 트렌치 소자분리막(Shallow Trench Isolation: 402)을 형성하여 예컨대, 실리콘으로 이루어진 반도체 기판(400)을 액티브 영역(active area)과 필드 영역(field area)으로 정의한다. 그리고, 상기 반도체 기판(400)의 액티브 영역에 게이트 절연막(404), 게이트 전극(406) 및 스페이서(408)로 이루어진 게이트 영역(410)을 형성한다.
여기서, 상기 게이트 절연막(404) 제조공정은 본 발명의 핵심공정으로서, 상기 도 5a 내지 도 5c를 통해 설명되어진 ONO 구조 절연막 제조방법에 따른다. 즉, 상기 반도체 기판(400)을 플라즈마 장치의 프로세스 챔버 내부에 투입한다. 상기 프로세스 챔버 내부의 압력은 약 0.5 torr, 온도는 약 500℃로 유지하고, 아르곤 가스를 약 200cc 주입한다. 그리고, 마이크로 웨이브를 인가하여 상기 아르곤 가스를 플라즈마화시킨 뒤, 질소 가스를 약 150cc 주입하여 약 120~140초동안 질화 공정을 실시한다. 그 결과, 반도체 기판(400) 상부에 약 15~20Å(보다 구체적으로는 19Å)의 실리콘 질화막이 형성된다.
이어서, 상기 실리콘 질화막이 형성되어 있는 반도체 기판(400)에 대하여 열산화 공정을 실시한다. 이때, 열산화 공정이 진행되는 프로세스 챔버 내부의 온도는 약 950℃로 유지하고, 압력은 약 6.5 torr로 유지한다. 그리고, 상기 프로세스 챔버 내부에 실리콘 질화막 형성을 위한 약 9리터의 산소 가스와 1리터의 수소 가 스를 주입하여 약 80~90초간 열산화 공정을 실시한다. 그 결과, 상기 실리콘 질화막의 하부 및 상부에 산소 라디칼에 의한 실리콘 산화막이 형성되어, 전체 60~70Å(보다 구체적으로는 67Å) 두께를 갖는 ONO 구조의 게이트 절연막(404)이 구현된다.
계속해서, 상기 게이트 전극(210)이 형성되어 있는 반도체 기판(400)에 3족(예컨대, B) 또는 5족(P, As)의 불순물을 이온주입하여 소오스 및 드레인 영역(도시되지 않음)을 형성한다. 그리고, 상기 드레인 영역에 도전물질로 이루어진 비트라인(412)을 형성하고, 소오스 영역에는 하부전극(414), 고유전막(416) 및 상부전극(418)으로 이루어진 캐패시터(420)를 형성한다. 그리고, 통상의 메탈 공정을 실시하여 상기 캐패시터(420)의 상부전극(418), 그리고 주변 영역상의 액티브 영역에 각각 메탈 라인(422)을 형성하여 모오스 트랜지스터를 완성한다.
이와 같이, 본 발명에서는 ONO 구조의 절연막을 제조함에 있어서, 실리콘과의 반응성이 좋은 산소 라디칼을 이용하여 실리콘 질화막의 하부 및 상부에 실리콘 산화막을 형성한다. 따라서, 실리콘 산화막 자체의 퀄리티는 물론 실리콘 질화막을 형성하는 과정에서 발생된 디펙을 치유 또는 최소화하여 실리콘 질화막의 퀄리티 또한 향상시킨다. 그 결과, ONO구조로 이루어진 전체 절연막의 절연 특성(유전율)을 한층 더 업그레이드시킴으로써, 휘발성 또는 비휘발성 메모리 소자의 동작 특성을 보다 향상시킬 수 있게 된다.
또한, 본 발명에 따른 절연막 제조방법에 의하면, 실리콘 질화막이 형성되어 있는 실리콘 기판에 한번의 열산화 공정을 실시하여 실리콘 질화막의 하부 및 상부 에 실리콘 산화막을 형성하게 된다. 따라서, 산화막, 질화막 및 산화막을 차례로 증착하는 종래의 ONO 제조 방법에 비해 공정 시간을 보다 단축시킴으로써, 생산성 증대에도 기여할 수 있게 된다.
상기한 바와 같이 본 발명에 의하면, 마이크로 웨이브를 통해 발생시킨 플라즈마를 이용하여 실리콘 기판 상부에 실리콘 질화막을 형성한 뒤, 열산화 공정을 실시하여 상기 실리콘 질화막 하부 및 상부에 산소 라디칼에 의한 실리콘 산화막을 형성한다. 그 결과, 실리콘에 대한 상기 산소 라디칼의 우수한 반응력으로 인하여 실리콘 산화막 및 실리콘 질화막의 퀄리티가 향상되어 ONO 구조로 이루어진 전체 절연막의 유전율이 한층 더 향상되되어 반도체 디바이스의 전기적 특성이 개선된다.
또한, 상기 실리콘 질화막이 형성되어 있는 실리콘 기판에 한번의 열산화 공정을 실시하여 실리콘 질화막의 하부 및 상부에 실리콘 산화막을 형성함으로써, 전체적인 ONO 구조의 절연막 제조 공정 시간을 단축시켜 생산성 증대에도 기여할 수 있게 된다.

Claims (20)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 반도체 디바이스의 절연막 제조방법에 있어서:
    플라즈마화된 질화 공정 가스를 이용하여 실리콘막 상부에 실리콘 질화막을 형성하는 단계와;
    상기 실리콘 질화막이 형성되어 있는 실리콘막에 열산화 공정을 실시함으로써, 상기 실리콘 질화막과 실리콘막 사이에, 산소 라디칼과 상기 실리콘막을 구성하는 실리콘 원자간의 화학반응에 의한 실리콘 산화막을 형성하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  9. 삭제
  10. 제 8항에 있어서, 상기 질화 공정에 사용되는 가스는 아르곤 가스와 질소 가스임을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  11. 제 10항에 있어서, 상기 질화 공정 가스를 플라즈마화하기 위해 인가되는 전력은 마이크로 웨이브임을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  12. 제 11항에 있어서, 상기 실리콘 질화막 형성을 위한 질화 공정 챔버 내부의 마이크로 웨이브는 1000~2000 Watt, 압력은 0.3~0.7 torr, 온도는 400~600 ℃ 로 유지시킴을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  13. 제 12항에 있어서, 상기 실리콘 질화막 형성을 위한 질화 공정 챔버 내부의 마이크로 웨이브는 1600 Watt, 압력은 0.5 torr, 온도는 500 ℃ 로 유지시킴을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  14. 제 13항에 있어서, 상기 열산화 공정에 사용되는 가스는 산소 가스 및 수소 가스임을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  15. 제 14항에 있어서, 상기 실리콘 산화막 형성을 위한 열산화 공정 챔버 내부의 압력은 6~7 torr, 온도는 800~1050 ℃ 로 유지시킴을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  16. 제 15항에 있어서, 상기 실리콘 산화막 형성을 위한 열산화 공정 챔버 내부의 압력은 6.5 torr, 온도는 950 ℃ 로 유지시킴을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  17. 제 16항에 있어서, 상기 열산화 공정시, 상기 실리콘 질화막 상부에도 산소 라디칼과 실리콘막을 구성하는 실리콘 원자간의 화학반응에 의한 실리콘 산화막이 형성됨을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  18. 제 17항에 있어서, 상기 실리콘 질화막 및 상기 실리콘 질화막의 하부와 상부에 각각 형성되어 있는 실리콘 산화막의 적층구조로 이루어진 ONO 구조의 절연막은 휘발성 메모리 소자 또는 비휘발성 메모리 소자의 게이트 영역에 적용됨을 특징으로 하는 반도체 디바이스의 산화막 제조방법.
  19. 반도체 디바이스의 절연막 제조방법에 있어서:
    실리콘막에 질소 가스를 이용한 플라즈마 공정을 실시하여, 상기 실리콘막 상부에 상기 실리콘막을 구성하는 실리콘 원자와 질소 원자간 결합에 의한 실리콘 질화막을 형성하는 단계와;
    상기 실리콘 질화막이 형성되어 있는 실리콘막에 열산화 공정을 실시함으로써, 상기 실리콘막과 실리콘 질화막 사이, 그리고 상기 실리콘 질화막의 상부에 산소 라디칼과 실리콘 원자간의 화학반응 및 실리콘 원자와 이미 결합하고 있는 질소 원자에 대한 산소 라디칼의 치환반응에 의한 실리콘 산화막을 형성하는 단계를 포함함을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
  20. 제 19항에 있어서, 상기 플라즈마 공정을 위해 인가되는 전력은 마이크로 웨 이브임을 특징으로 하는 반도체 디바이스의 절연막 제조방법.
KR1020060006082A 2006-01-20 2006-01-20 반도체 디바이스의 절연막 제조방법 KR100745370B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020060006082A KR100745370B1 (ko) 2006-01-20 2006-01-20 반도체 디바이스의 절연막 제조방법
US11/516,751 US20070173069A1 (en) 2006-01-20 2006-09-07 Method of forming insulating layer of semiconductor device
CNA200710004249XA CN101005022A (zh) 2006-01-20 2007-01-19 形成半导体设备的绝缘层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060006082A KR100745370B1 (ko) 2006-01-20 2006-01-20 반도체 디바이스의 절연막 제조방법

Publications (2)

Publication Number Publication Date
KR20070076785A KR20070076785A (ko) 2007-07-25
KR100745370B1 true KR100745370B1 (ko) 2007-08-02

Family

ID=38286098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060006082A KR100745370B1 (ko) 2006-01-20 2006-01-20 반도체 디바이스의 절연막 제조방법

Country Status (3)

Country Link
US (1) US20070173069A1 (ko)
KR (1) KR100745370B1 (ko)
CN (1) CN101005022A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8455268B2 (en) * 2007-08-31 2013-06-04 Spansion Llc Gate replacement with top oxide regrowth for the top oxide improvement
US8435906B2 (en) * 2009-01-28 2013-05-07 Applied Materials, Inc. Methods for forming conformal oxide layers on semiconductor devices

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058231A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체 제조 공정에서의 질소 플라즈마 소스를 이용한실리콘 질화막 증착 방법
KR20040019986A (ko) * 2002-08-30 2004-03-06 후지쯔 에이엠디 세미컨덕터 리미티드 반도체 기억 장치 및 반도체 장치의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313114A (ja) * 1997-05-14 1998-11-24 Nec Corp 半導体装置の製造方法
US6087229A (en) * 1998-03-09 2000-07-11 Lsi Logic Corporation Composite semiconductor gate dielectrics
US6228779B1 (en) * 1998-11-06 2001-05-08 Novellus Systems, Inc. Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치
US6323143B1 (en) * 2000-03-24 2001-11-27 Taiwan Semiconductor Manufacturing Company Method for making silicon nitride-oxide ultra-thin gate insulating layers for submicrometer field effect transistors
KR100557943B1 (ko) * 2000-06-30 2006-03-10 주식회사 하이닉스반도체 플라즈마공정에 의한 에스티아이 공정의 특성개선방법
KR100994387B1 (ko) * 2001-01-22 2010-11-16 도쿄엘렉트론가부시키가이샤 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법
US6893979B2 (en) * 2001-03-15 2005-05-17 International Business Machines Corporation Method for improved plasma nitridation of ultra thin gate dielectrics
US6479402B1 (en) * 2001-12-03 2002-11-12 Taiwan Semiconductor Manufacturing Company Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP2005150637A (ja) * 2003-11-19 2005-06-09 Canon Inc 処理方法及び装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030058231A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체 제조 공정에서의 질소 플라즈마 소스를 이용한실리콘 질화막 증착 방법
KR20040019986A (ko) * 2002-08-30 2004-03-06 후지쯔 에이엠디 세미컨덕터 리미티드 반도체 기억 장치 및 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN101005022A (zh) 2007-07-25
US20070173069A1 (en) 2007-07-26
KR20070076785A (ko) 2007-07-25

Similar Documents

Publication Publication Date Title
US7396721B2 (en) Method of fabricating a semiconductor device
JP4334225B2 (ja) 電子デバイス材料の製造方法
JP5387586B2 (ja) シリコン酸化膜の成膜方法、ライナー膜の形成方法、および半導体装置の製造方法
US20110159680A1 (en) Method of forming a dielectric layer and method of manufacturing a semiconductor device using the same
KR100949231B1 (ko) 불휘발성 반도체 메모리 장치 및 그 제조 방법
JPH0969562A (ja) 半導体装置の製造方法および半導体装置
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
KR100745370B1 (ko) 반도체 디바이스의 절연막 제조방법
JP4445403B2 (ja) 半導体装置の製造方法
US8163626B2 (en) Enhancing NAND flash floating gate performance
US8241982B2 (en) Semiconductor device manufacturing method
JP4358504B2 (ja) 不揮発性半導体記憶装置の製造方法
US20060134846A1 (en) Method of fabricating a semiconductor structure
US20090053881A1 (en) Method of forming dielectric layer of semiconductor memory device
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
KR100814418B1 (ko) 불휘발성 메모리 장치의 제조 방법
US7023046B2 (en) Undoped oxide liner/BPSG for improved data retention
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
KR100573482B1 (ko) 반도체 소자의 폴리 실리콘막 형성방법
US20030003656A1 (en) Method of manufacturing flash memory device
KR101327500B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
CN118571842A (zh) 半导体器件及其制作方法
KR20120024199A (ko) 반도체 소자의 제조 방법
KR19990059062A (ko) 반도체 소자의 캐패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee