JPH10313114A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10313114A JPH10313114A JP9123981A JP12398197A JPH10313114A JP H10313114 A JPH10313114 A JP H10313114A JP 9123981 A JP9123981 A JP 9123981A JP 12398197 A JP12398197 A JP 12398197A JP H10313114 A JPH10313114 A JP H10313114A
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- semiconductor device
- manufacturing
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 24
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 12
- 239000012298 atmosphere Substances 0.000 claims abstract description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 6
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 239000001257 hydrogen Substances 0.000 claims abstract description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 35
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 32
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- 238000010438 heat treatment Methods 0.000 claims description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 8
- 229910001882 dioxygen Inorganic materials 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 abstract description 42
- 229910052796 boron Inorganic materials 0.000 abstract description 14
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 13
- 238000002955 isolation Methods 0.000 abstract description 11
- 238000000151 deposition Methods 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 229920005591 polysilicon Polymers 0.000 abstract description 6
- 150000002500 ions Chemical class 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000004080 punching Methods 0.000 abstract 2
- 230000003213 activating effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 118
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 10
- 230000004913 activation Effects 0.000 description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 229910052785 arsenic Inorganic materials 0.000 description 6
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 6
- 238000005121 nitriding Methods 0.000 description 5
- 229910052757 nitrogen Inorganic materials 0.000 description 5
- 230000035515 penetration Effects 0.000 description 4
- 238000009271 trench method Methods 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 150000001638 boron Chemical class 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- -1 oxygen ions Chemical class 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
- H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 ゲート電極からシリコン基板へのボロン突き
抜けを効果的に防止し、トランジスタのしきい値電圧変
動を大幅に低減する。これによりゲート絶縁膜の薄膜化
を可能とし、優れた特性の半導体装置を提供する。 【解決手段】 半導体基板１上にシリコン窒化膜３を形
成した後、該シリコン窒化膜３を酸素含有ガスの雰囲気
下で熱酸化することによりシリコン酸窒化膜４を形成す
る。加熱処理は７００℃以上１１００℃以下とする。
抜けを効果的に防止し、トランジスタのしきい値電圧変
動を大幅に低減する。これによりゲート絶縁膜の薄膜化
を可能とし、優れた特性の半導体装置を提供する。 【解決手段】 半導体基板１上にシリコン窒化膜３を形
成した後、該シリコン窒化膜３を酸素含有ガスの雰囲気
下で熱酸化することによりシリコン酸窒化膜４を形成す
る。加熱処理は７００℃以上１１００℃以下とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特にＭＩＳ型電界効果トランジスタの製造
方法に関する。
方法に関し、特にＭＩＳ型電界効果トランジスタの製造
方法に関する。
【０００２】
【従来の技術】従来、ＭＩＳＦＥＴのゲート絶縁膜とし
て、絶縁性と信頼性に優れ、界面準位が少ないシリコン
酸化膜（ＳｉＯ2）が用いられ、最近では窒素を混入さ
せた窒化酸化膜（ＳｉＮＯ）の利用が報告されている。
その製造方法を図８に示す。まず、素子分離領域２を形
成したシリコン半導体基板１上に、ゲート絶縁膜として
酸化膜８を形成し（図８（ａ））、次にゲート電極５を
堆積した後、その側面に絶縁膜によりゲート側壁６を形
成する（図８（ｂ））。その後、ゲート電極とソースお
よびドレイン領域７にヒ素あるいはボロン等をイオン注
入し、活性化熱処理を行いＭＩＳＦＥＴを完成する（図
８（ｃ））。
て、絶縁性と信頼性に優れ、界面準位が少ないシリコン
酸化膜（ＳｉＯ2）が用いられ、最近では窒素を混入さ
せた窒化酸化膜（ＳｉＮＯ）の利用が報告されている。
その製造方法を図８に示す。まず、素子分離領域２を形
成したシリコン半導体基板１上に、ゲート絶縁膜として
酸化膜８を形成し（図８（ａ））、次にゲート電極５を
堆積した後、その側面に絶縁膜によりゲート側壁６を形
成する（図８（ｂ））。その後、ゲート電極とソースお
よびドレイン領域７にヒ素あるいはボロン等をイオン注
入し、活性化熱処理を行いＭＩＳＦＥＴを完成する（図
８（ｃ））。
【０００３】
【発明が解決しようとする課題】しかしながら、近年、
ＭＩＳＦＥＴの微細化、高性能化に伴いゲート絶縁膜の
薄膜化がますます重要な課題となってきており、ゲート
長の微細化に伴うデバイス高性能化のため、ＰＭＯＳで
はｐ型ポリシリコンがゲート電極として利用されるよう
になってきた。しかし、この場合、ｐ型ゲート電極中の
ボロンがソース／ドレイン活性化の熱処理工程におい
て、ゲート絶縁膜であるシリコン酸化膜中を突き抜けて
チャネル領域に拡散し、トランジスタのしきい値電圧が
変動してしまう問題を生じる。
ＭＩＳＦＥＴの微細化、高性能化に伴いゲート絶縁膜の
薄膜化がますます重要な課題となってきており、ゲート
長の微細化に伴うデバイス高性能化のため、ＰＭＯＳで
はｐ型ポリシリコンがゲート電極として利用されるよう
になってきた。しかし、この場合、ｐ型ゲート電極中の
ボロンがソース／ドレイン活性化の熱処理工程におい
て、ゲート絶縁膜であるシリコン酸化膜中を突き抜けて
チャネル領域に拡散し、トランジスタのしきい値電圧が
変動してしまう問題を生じる。
【０００４】このボロン突き抜け現象を防止するため、
シリコン酸化膜に窒素を添加してゲート絶縁膜とする方
法が、例えば、１９９６・インターナショナル・エレク
トロン・デバイスセス・コンファレンスのテクニカル・
ダイジェストの３３１頁に報告されている。しかし、こ
の方法ではチャネル領域の移動度が減少し、トランジス
タ性能が劣化するという問題があった。また、ゲート絶
縁膜を薄膜化した場合、ボロン突き抜けを防止するには
窒素添加量を増加させなければならないが、シリコン酸
化膜をベースとして窒素を添加する方法では１０％以上
の窒素を添加することは困難であった。したがって、例
えばゲート絶縁膜を３ｎｍ以下の薄膜とした場合には、
この方法ではボロン突き抜けを十分に防止することは困
難であった。
シリコン酸化膜に窒素を添加してゲート絶縁膜とする方
法が、例えば、１９９６・インターナショナル・エレク
トロン・デバイスセス・コンファレンスのテクニカル・
ダイジェストの３３１頁に報告されている。しかし、こ
の方法ではチャネル領域の移動度が減少し、トランジス
タ性能が劣化するという問題があった。また、ゲート絶
縁膜を薄膜化した場合、ボロン突き抜けを防止するには
窒素添加量を増加させなければならないが、シリコン酸
化膜をベースとして窒素を添加する方法では１０％以上
の窒素を添加することは困難であった。したがって、例
えばゲート絶縁膜を３ｎｍ以下の薄膜とした場合には、
この方法ではボロン突き抜けを十分に防止することは困
難であった。
【０００５】また、ゲート絶縁膜として従来のシリコン
酸化膜に代えてシリコン窒化膜を用いる方法が特開昭５
９−１７２７２９号公報に報告されている。しかしこの
方法では界面準位が多く発生し、サブスレッショルド特
性が劣化するという問題があった。
酸化膜に代えてシリコン窒化膜を用いる方法が特開昭５
９−１７２７２９号公報に報告されている。しかしこの
方法では界面準位が多く発生し、サブスレッショルド特
性が劣化するという問題があった。
【０００６】以上の課題を踏まえ、本発明は、ゲート電
極からシリコン基板へのボロン突き抜けを効果的に防止
し、トランジスタのしきい値電圧変動を大幅に低減する
ことを目的とする。また、これによりゲート絶縁膜の薄
膜化を可能とし、優れた特性の半導体装置を提供するこ
とを目的とする。
極からシリコン基板へのボロン突き抜けを効果的に防止
し、トランジスタのしきい値電圧変動を大幅に低減する
ことを目的とする。また、これによりゲート絶縁膜の薄
膜化を可能とし、優れた特性の半導体装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】上記課題を解決する本発
明の半導体装置の製造方法は、半導体基板上に形成され
たシリコン酸窒化膜をゲート絶縁膜として用い、該ゲー
ト絶縁膜上にゲート電極を形成する半導体装置の製造方
法であって、前記半導体基板上にシリコン窒化膜を形成
した後、該シリコン窒化膜を酸素含有ガスの雰囲気下で
熱酸化することにより前記シリコン酸窒化膜を形成する
ことを特徴とする。
明の半導体装置の製造方法は、半導体基板上に形成され
たシリコン酸窒化膜をゲート絶縁膜として用い、該ゲー
ト絶縁膜上にゲート電極を形成する半導体装置の製造方
法であって、前記半導体基板上にシリコン窒化膜を形成
した後、該シリコン窒化膜を酸素含有ガスの雰囲気下で
熱酸化することにより前記シリコン酸窒化膜を形成する
ことを特徴とする。
【０００８】また、本発明の半導体装置の製造方法は、
半導体基板上に形成されたシリコン酸窒化膜をゲート絶
縁膜として用い、該ゲート絶縁膜上にゲート電極を形成
する半導体装置の製造方法であって、前記半導体基板上
にシリコン窒化膜を形成し、該シリコン窒化膜に酸素を
イオン注入した後、該シリコン窒化膜を加熱処理するこ
とにより前記シリコン酸窒化膜を形成することを特徴と
する。
半導体基板上に形成されたシリコン酸窒化膜をゲート絶
縁膜として用い、該ゲート絶縁膜上にゲート電極を形成
する半導体装置の製造方法であって、前記半導体基板上
にシリコン窒化膜を形成し、該シリコン窒化膜に酸素を
イオン注入した後、該シリコン窒化膜を加熱処理するこ
とにより前記シリコン酸窒化膜を形成することを特徴と
する。
【０００９】また、本発明の半導体装置の製造方法は、
半導体基板上に形成されたシリコン酸窒化膜をゲート絶
縁膜として用い、該ゲート絶縁膜上にゲート電極を形成
する半導体装置の製造方法であって、前記半導体基板上
にシリコン窒化膜を形成し、該シリコン窒化膜にプラズ
マドーピング法により酸素を導入した後、該シリコン窒
化膜を加熱処理することにより前記シリコン酸窒化膜を
形成することを特徴とする。
半導体基板上に形成されたシリコン酸窒化膜をゲート絶
縁膜として用い、該ゲート絶縁膜上にゲート電極を形成
する半導体装置の製造方法であって、前記半導体基板上
にシリコン窒化膜を形成し、該シリコン窒化膜にプラズ
マドーピング法により酸素を導入した後、該シリコン窒
化膜を加熱処理することにより前記シリコン酸窒化膜を
形成することを特徴とする。
【００１０】本発明によれば、ゲート絶縁膜として窒化
膜をベースとした酸窒化膜を用いているため、ゲート電
極からシリコン基板へのボロン突き抜けを効果的に防止
しトランジスタのしきい値電圧変動を大幅に低減でき
る。また、本発明ではシリコン窒化膜を酸化し、シリコ
ンと絶縁膜の界面にシリコン酸化膜を形成しているた
め、シリコン窒化膜を用いた場合と異なりサブスレッシ
ョルド特性を損なうことはない。
膜をベースとした酸窒化膜を用いているため、ゲート電
極からシリコン基板へのボロン突き抜けを効果的に防止
しトランジスタのしきい値電圧変動を大幅に低減でき
る。また、本発明ではシリコン窒化膜を酸化し、シリコ
ンと絶縁膜の界面にシリコン酸化膜を形成しているた
め、シリコン窒化膜を用いた場合と異なりサブスレッシ
ョルド特性を損なうことはない。
【００１１】
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。
を参照して説明する。
【００１２】図１は、本発明半導体装置の製造方法の第
一の実施の形態を示すＭＩＳＦＥＴの工程断面図であ
る。まず素子分離領域２を形成したシリコン半導体基板
１上に、ゲート絶縁膜として窒化膜３を形成する（図１
（ａ））。次に図１（ｂ）に示すように、窒化膜を熱酸
化し、窒化膜を酸窒化膜４に変える。熱酸化は、酸素含
有ガスの雰囲気下で熱処理することにより行う。酸素含
有ガスとしては、酸素と水素の混合ガスまたは酸素ガス
を用いることができる。ガス中の酸素含有率は特に制限
されないが、通常２０％〜１００％とする。つづいて、
図１（ｃ）に示すように、ゲート電極を堆積した後、ゲ
ート電極５とソースおよびドレイン領域７にヒ素あるい
はボロン等をイオン注入し、活性化熱処理をしてＭＩＳ
ＦＥＴを完成する。以上のようにして作製したＭＩＳＦ
ＥＴのしきい値電圧変動量と熱処理温度、ゲート絶縁膜
厚との関係を図６、７に示す。図から明らかなように、
本発明のトランジスタは、従来の酸化膜、窒化酸化膜を
用いたものと比較してしきい値電圧変動量が低く、その
差異は熱処理温度を高くした場合やゲート絶縁膜の厚み
を薄くした場合に特に顕著となる。
一の実施の形態を示すＭＩＳＦＥＴの工程断面図であ
る。まず素子分離領域２を形成したシリコン半導体基板
１上に、ゲート絶縁膜として窒化膜３を形成する（図１
（ａ））。次に図１（ｂ）に示すように、窒化膜を熱酸
化し、窒化膜を酸窒化膜４に変える。熱酸化は、酸素含
有ガスの雰囲気下で熱処理することにより行う。酸素含
有ガスとしては、酸素と水素の混合ガスまたは酸素ガス
を用いることができる。ガス中の酸素含有率は特に制限
されないが、通常２０％〜１００％とする。つづいて、
図１（ｃ）に示すように、ゲート電極を堆積した後、ゲ
ート電極５とソースおよびドレイン領域７にヒ素あるい
はボロン等をイオン注入し、活性化熱処理をしてＭＩＳ
ＦＥＴを完成する。以上のようにして作製したＭＩＳＦ
ＥＴのしきい値電圧変動量と熱処理温度、ゲート絶縁膜
厚との関係を図６、７に示す。図から明らかなように、
本発明のトランジスタは、従来の酸化膜、窒化酸化膜を
用いたものと比較してしきい値電圧変動量が低く、その
差異は熱処理温度を高くした場合やゲート絶縁膜の厚み
を薄くした場合に特に顕著となる。
【００１３】次に、図２を用いて、本発明半導体装置の
製造方法の第二の実施の形態を説明する。まず素子分離
領域２を形成したシリコン半導体基板１上に、ゲート絶
縁膜として窒化膜３を形成する（図２（ａ））。次に図
２（ｂ）に示すように、酸素をイオン注入し、窒化膜と
シリコン基板に酸素を導入する。Ｏ+のドーズ量は、好
ましくは５×１０13ｃｍ-2〜５×１０15ｃｍ-2、より好
ましくは５×１０14ｃｍ-2〜５×１０15ｃｍ-2とする。
このようなドーズ量とすることにより、良好な酸窒化膜
を得ることができる。次に図２（ｃ）に示すように、窒
化膜を熱酸化し、窒化膜を酸窒化膜４に変える。さら
に、図２（ｄ）に示すように、ゲート電極を堆積した
後、ゲート電極５とソースおよびドレイン領域７にヒ素
あるいはボロン等をイオン注入し、活性化熱処理をして
ＭＩＳＦＥＴを完成する。
製造方法の第二の実施の形態を説明する。まず素子分離
領域２を形成したシリコン半導体基板１上に、ゲート絶
縁膜として窒化膜３を形成する（図２（ａ））。次に図
２（ｂ）に示すように、酸素をイオン注入し、窒化膜と
シリコン基板に酸素を導入する。Ｏ+のドーズ量は、好
ましくは５×１０13ｃｍ-2〜５×１０15ｃｍ-2、より好
ましくは５×１０14ｃｍ-2〜５×１０15ｃｍ-2とする。
このようなドーズ量とすることにより、良好な酸窒化膜
を得ることができる。次に図２（ｃ）に示すように、窒
化膜を熱酸化し、窒化膜を酸窒化膜４に変える。さら
に、図２（ｄ）に示すように、ゲート電極を堆積した
後、ゲート電極５とソースおよびドレイン領域７にヒ素
あるいはボロン等をイオン注入し、活性化熱処理をして
ＭＩＳＦＥＴを完成する。
【００１４】次に、図３を用いて、本発明半導体装置の
製造方法の第三の実施の形態を説明する。まず素子分離
領域２を形成したシリコン半導体基板１上に、ゲート絶
縁膜として窒化膜３を形成する（図３（ａ））。次に図
３（ｂ）に示すように、酸素をプラズマドーピング法に
より、窒化膜とシリコン基板に導入する。次に図３
（ｃ）に示しように、窒化膜を熱酸化し、窒化膜を酸窒
化膜４に変える。さらに、図３（ｄ）に示すように、ゲ
ート電極を堆積した後、ゲート電極５とソースおよびド
レイン領域７にヒ素あるいはボロン等をイオン注入し、
活性化熱処理をしてＭＩＳＦＥＴを完成する。
製造方法の第三の実施の形態を説明する。まず素子分離
領域２を形成したシリコン半導体基板１上に、ゲート絶
縁膜として窒化膜３を形成する（図３（ａ））。次に図
３（ｂ）に示すように、酸素をプラズマドーピング法に
より、窒化膜とシリコン基板に導入する。次に図３
（ｃ）に示しように、窒化膜を熱酸化し、窒化膜を酸窒
化膜４に変える。さらに、図３（ｄ）に示すように、ゲ
ート電極を堆積した後、ゲート電極５とソースおよびド
レイン領域７にヒ素あるいはボロン等をイオン注入し、
活性化熱処理をしてＭＩＳＦＥＴを完成する。
【００１５】本発明において、窒化膜３は、例えば、窒
素含有ガス雰囲気下で熱処理を行うことにより形成する
ことができる。窒素含有ガスとしては、アンモニア、Ｎ
Ｏ、ＮＯ2等を用いることができる。このときの熱処理
温度は、８００〜１０００℃とすることが好ましい。ま
た、窒化膜の厚みは好ましくは１〜５ｎｍ、さらに好ま
しくは１．５〜３ｎｍとする。
素含有ガス雰囲気下で熱処理を行うことにより形成する
ことができる。窒素含有ガスとしては、アンモニア、Ｎ
Ｏ、ＮＯ2等を用いることができる。このときの熱処理
温度は、８００〜１０００℃とすることが好ましい。ま
た、窒化膜の厚みは好ましくは１〜５ｎｍ、さらに好ま
しくは１．５〜３ｎｍとする。
【００１６】本発明において、窒化膜を熱酸化する際の
熱処理温度および窒化膜に酸素を導入した後の熱処理温
度は、７００〜１１００℃とすることが好ましい。７０
０℃未満では窒化膜の熱ストレスを緩和することが困難
な場合があり、１１００℃を越えると窒化膜の熱ストレ
スにより膜質が劣化することがある。また熱処理時間
は、熱処理温度、窒化膜の厚み等により適宜設定される
が、通常６０分以内とする。
熱処理温度および窒化膜に酸素を導入した後の熱処理温
度は、７００〜１１００℃とすることが好ましい。７０
０℃未満では窒化膜の熱ストレスを緩和することが困難
な場合があり、１１００℃を越えると窒化膜の熱ストレ
スにより膜質が劣化することがある。また熱処理時間
は、熱処理温度、窒化膜の厚み等により適宜設定される
が、通常６０分以内とする。
【００１７】また本発明において、酸窒化膜４の厚み
は、好ましくは１〜５ｎｍ、さらに好ましくは１．５〜
４ｎｍとする。１ｎｍ未満では、直接トンネル電流によ
り、ゲートリーク電流が大幅に増加することがある。ま
た５ｎｍを越えると良質の酸窒化膜を得ることが困難な
場合がある。
は、好ましくは１〜５ｎｍ、さらに好ましくは１．５〜
４ｎｍとする。１ｎｍ未満では、直接トンネル電流によ
り、ゲートリーク電流が大幅に増加することがある。ま
た５ｎｍを越えると良質の酸窒化膜を得ることが困難な
場合がある。
【００１８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。 （実施例１）図１を用いて、本発明半導体装置の製造方
法の第一の実施例を説明する。まず素子分離領域２をＬ
ＯＣＯＳ法により形成したシリコン半導体基板１上に、
アンモニアガスを用いた９００℃の窒化により、ゲート
絶縁膜として３ｎｍの窒化膜３を形成する（図１
（ａ））。次に図１（ｂ）に示すように、窒化膜を酸素
ガスと水素ガスの混合ガス雰囲気下で熱酸化し、窒化膜
を３．５ｎｍの酸窒化膜４とする。酸素ガスと水素ガス
の混合比は、流量比で酸素／水素＝１／２、熱処理条件
は８００℃、１０分間とする。さらに、図１（ｃ）に示
すように、ゲート電極としてポリシリコン膜を堆積した
後、ゲート長０．１５μｍのゲート電極５とソースおよ
びドレイン領域７にＢＦ2を１０ｋｅＶ、３×１０15ｃ
ｍ-2の条件でイオン注入し、１０００℃で活性化熱処理
してＭＩＳＦＥＴを完成する。
する。 （実施例１）図１を用いて、本発明半導体装置の製造方
法の第一の実施例を説明する。まず素子分離領域２をＬ
ＯＣＯＳ法により形成したシリコン半導体基板１上に、
アンモニアガスを用いた９００℃の窒化により、ゲート
絶縁膜として３ｎｍの窒化膜３を形成する（図１
（ａ））。次に図１（ｂ）に示すように、窒化膜を酸素
ガスと水素ガスの混合ガス雰囲気下で熱酸化し、窒化膜
を３．５ｎｍの酸窒化膜４とする。酸素ガスと水素ガス
の混合比は、流量比で酸素／水素＝１／２、熱処理条件
は８００℃、１０分間とする。さらに、図１（ｃ）に示
すように、ゲート電極としてポリシリコン膜を堆積した
後、ゲート長０．１５μｍのゲート電極５とソースおよ
びドレイン領域７にＢＦ2を１０ｋｅＶ、３×１０15ｃ
ｍ-2の条件でイオン注入し、１０００℃で活性化熱処理
してＭＩＳＦＥＴを完成する。
【００１９】（実施例２）図２を用いて、本発明半導体
装置の製造方法の他の実施例を説明する。まず素子分離
領域２をトレンチ法により形成したシリコン半導体基板
１上に、アンモニアガスを用いた８００℃の窒化により
ゲート絶縁膜として２．５ｎｍの窒化膜３を形成する
（図２（ａ））。次に図２（ｂ）に示すように、酸素を
２０ｋｅＶ、１×１０15ｃｍ-2の条件でイオン注入し、
窒化膜とシリコン基板に酸素を導入する。次に図２
（ｃ）に示すように、窒化膜を酸素ガスを用いた９００
℃の酸化条件にて熱酸化し、窒化膜を３ｎｍの酸窒化膜
４に変える。さらに図２（ｄ）に示すように、ゲート電
極としてポリシリコン膜を堆積した後、ゲート長０．１
μｍのゲート電極５とソースおよびドレイン領域７にボ
ロンを５ｋｅＶ、３×１０15ｃｍ-2の条件でイオン注入
し、１０５０℃で活性化熱処理をしてＭＩＳＦＥＴを完
成する。
装置の製造方法の他の実施例を説明する。まず素子分離
領域２をトレンチ法により形成したシリコン半導体基板
１上に、アンモニアガスを用いた８００℃の窒化により
ゲート絶縁膜として２．５ｎｍの窒化膜３を形成する
（図２（ａ））。次に図２（ｂ）に示すように、酸素を
２０ｋｅＶ、１×１０15ｃｍ-2の条件でイオン注入し、
窒化膜とシリコン基板に酸素を導入する。次に図２
（ｃ）に示すように、窒化膜を酸素ガスを用いた９００
℃の酸化条件にて熱酸化し、窒化膜を３ｎｍの酸窒化膜
４に変える。さらに図２（ｄ）に示すように、ゲート電
極としてポリシリコン膜を堆積した後、ゲート長０．１
μｍのゲート電極５とソースおよびドレイン領域７にボ
ロンを５ｋｅＶ、３×１０15ｃｍ-2の条件でイオン注入
し、１０５０℃で活性化熱処理をしてＭＩＳＦＥＴを完
成する。
【００２０】（実施例３）図３を用いて本発明半導体装
置の製造方法の他の実施例を説明する。まず素子分離領
域２をトレンチ法により形成したシリコン半導体基板１
上に、アンモニアを用いた９００℃の窒化によりゲート
絶縁膜として３ｎｍの窒化膜３を形成する（図３
（ａ））。次に図３（ｂ）に示すように、酸素ガスを用
いたプラズマドーピング法により、バイアス電圧−１ｋ
ｅＶの条件にて酸素を窒化膜とシリコン基板に導入す
る。次に図３（ｃ）に示すように、窒化膜を酸素ガスを
用いた８００℃の酸化条件にて熱酸化し、窒化膜を３．
２ｎｍの酸窒化膜４に変える。さらに図３（ｄ）に示す
ように、ゲート電極としてポリシリコン膜を堆積した
後、ゲート長０．１３μｍのゲート電極５とソースおよ
びドレイン領域７にＢＦ2１０ｋｅＶ、３×１０15ｃｍ
-2の条件でイオン注入し、９５０℃で活性化熱処理をし
てＭＩＳＦＥＴを完成する。
置の製造方法の他の実施例を説明する。まず素子分離領
域２をトレンチ法により形成したシリコン半導体基板１
上に、アンモニアを用いた９００℃の窒化によりゲート
絶縁膜として３ｎｍの窒化膜３を形成する（図３
（ａ））。次に図３（ｂ）に示すように、酸素ガスを用
いたプラズマドーピング法により、バイアス電圧−１ｋ
ｅＶの条件にて酸素を窒化膜とシリコン基板に導入す
る。次に図３（ｃ）に示すように、窒化膜を酸素ガスを
用いた８００℃の酸化条件にて熱酸化し、窒化膜を３．
２ｎｍの酸窒化膜４に変える。さらに図３（ｄ）に示す
ように、ゲート電極としてポリシリコン膜を堆積した
後、ゲート長０．１３μｍのゲート電極５とソースおよ
びドレイン領域７にＢＦ2１０ｋｅＶ、３×１０15ｃｍ
-2の条件でイオン注入し、９５０℃で活性化熱処理をし
てＭＩＳＦＥＴを完成する。
【００２１】（実施例４）図４を用いて、本発明半導体
装置の製造方法の他の実施例を説明する。まず素子分離
領域２をトレンチ法により形成したシリコン半導体基板
１上に、アンモニアガスを用いた８５０℃の窒化により
ゲート絶縁膜として２ｎｍの窒化膜３を形成する（図４
（ａ））。次に図４（ｂ）に示すように、酸素を１５ｋ
ｅＶ、５×１０14ｃｍ-2の条件でイオン注入し、窒化膜
とシリコン基板に酸素を導入する。次に図４（ｃ）に示
すように、窒化膜を窒素雰囲気で１０００℃で熱処理
し、窒化膜を２．８ｎｍの酸窒化膜４に変える。さらに
図４（ｄ）に示すように、ゲート電極としてポリシリコ
ン膜を堆積した後、ゲート長０．１μｍのゲート電極５
とソースおよびドレイン領域７にヒ素を２０ｋｅＶ、２
×１０15ｃｍ-2の条件でイオン注入し、１０５０℃で活
性化熱処理をしてＭＩＳＦＥＴを完成する。
装置の製造方法の他の実施例を説明する。まず素子分離
領域２をトレンチ法により形成したシリコン半導体基板
１上に、アンモニアガスを用いた８５０℃の窒化により
ゲート絶縁膜として２ｎｍの窒化膜３を形成する（図４
（ａ））。次に図４（ｂ）に示すように、酸素を１５ｋ
ｅＶ、５×１０14ｃｍ-2の条件でイオン注入し、窒化膜
とシリコン基板に酸素を導入する。次に図４（ｃ）に示
すように、窒化膜を窒素雰囲気で１０００℃で熱処理
し、窒化膜を２．８ｎｍの酸窒化膜４に変える。さらに
図４（ｄ）に示すように、ゲート電極としてポリシリコ
ン膜を堆積した後、ゲート長０．１μｍのゲート電極５
とソースおよびドレイン領域７にヒ素を２０ｋｅＶ、２
×１０15ｃｍ-2の条件でイオン注入し、１０５０℃で活
性化熱処理をしてＭＩＳＦＥＴを完成する。
【００２２】（実施例５）図５を用いて、本発明半導体
装置の製造方法の他の実施例を説明する。まず素子分離
領域２をトレンチ法により形成したシリコン半導体基板
１上に、アンモニアガスを用いた８００℃の窒化により
ゲート絶縁膜として１．５ｎｍの窒化膜３を形成する
（図５（ａ））。次に図５（ｂ）に示すように、酸素ガ
スを用いたプラズマドーピング法により、バイアス電圧
−０．５ｋｅＶの条件にて酸素を窒化膜とシリコン基板
に導入する。次に図５（ｃ）に示すように、窒化膜を窒
素雰囲気にて９５０℃で熱処理し、窒化膜を２ｎｍの酸
窒化膜４に変える。さらに図５（ｄ）に示すように、ゲ
ート電極としてポリシリコン膜を堆積した後、ゲート長
０．１μｍのゲート電極５とソースおよびドレイン領域
７にヒ素を１５ｋｅＶ、２×１０15ｃｍ-2の条件でイオ
ン注入し、１０００℃で活性化熱処理をしてＭＩＳＦＥ
Ｔを完成する。
装置の製造方法の他の実施例を説明する。まず素子分離
領域２をトレンチ法により形成したシリコン半導体基板
１上に、アンモニアガスを用いた８００℃の窒化により
ゲート絶縁膜として１．５ｎｍの窒化膜３を形成する
（図５（ａ））。次に図５（ｂ）に示すように、酸素ガ
スを用いたプラズマドーピング法により、バイアス電圧
−０．５ｋｅＶの条件にて酸素を窒化膜とシリコン基板
に導入する。次に図５（ｃ）に示すように、窒化膜を窒
素雰囲気にて９５０℃で熱処理し、窒化膜を２ｎｍの酸
窒化膜４に変える。さらに図５（ｄ）に示すように、ゲ
ート電極としてポリシリコン膜を堆積した後、ゲート長
０．１μｍのゲート電極５とソースおよびドレイン領域
７にヒ素を１５ｋｅＶ、２×１０15ｃｍ-2の条件でイオ
ン注入し、１０００℃で活性化熱処理をしてＭＩＳＦＥ
Ｔを完成する。
【００２３】
【発明の効果】以上説明したように本発明によれば、ゲ
ート絶縁膜として窒化膜をベースとした酸窒化膜を用い
ているため、ゲート電極からシリコン基板へのボロン突
き抜けを効果的に防止しトランジスタのしきい値電圧変
動を大幅に低減できる。したがってゲート絶縁膜の薄膜
化が可能となり、優れた特性の半導体装置が提供され
る。
ート絶縁膜として窒化膜をベースとした酸窒化膜を用い
ているため、ゲート電極からシリコン基板へのボロン突
き抜けを効果的に防止しトランジスタのしきい値電圧変
動を大幅に低減できる。したがってゲート絶縁膜の薄膜
化が可能となり、優れた特性の半導体装置が提供され
る。
【図１】本発明の半導体装置の製造方法を示す模式的断
面図である。
面図である。
【図２】本発明の半導体装置の製造方法を示す模式的断
面図である。
面図である。
【図３】本発明の半導体装置の製造方法を示す模式的断
面図である。
面図である。
【図４】本発明の半導体装置の製造方法を示す模式的断
面図である。
面図である。
【図５】本発明の半導体装置の製造方法を示す模式的断
面図である。
面図である。
【図６】活性化熱処理温度としきい値電圧の関係を示す
図である。
図である。
【図７】ゲート絶縁膜の厚みとしきい値電圧変動の関係
を示す図である。
を示す図である。
【図８】従来の半導体装置の製造方法を示す模式的断面
図である。
図である。
１ 半導体基板 ２ 素子分離領域 ３ シリコン窒化膜 ４ シリコン酸窒化膜 ５ ゲート電極 ６ ゲート側壁 ７ ソース・ドレイン領域 ８ シリコン酸化膜
Claims (8)
- 【請求項１】 半導体基板上に形成されたシリコン酸窒
化膜をゲート絶縁膜として用い、該ゲート絶縁膜上にゲ
ート電極を形成する半導体装置の製造方法であって、前
記半導体基板上にシリコン窒化膜を形成した後、該シリ
コン窒化膜を酸素含有ガスの雰囲気下で熱酸化すること
により前記シリコン酸窒化膜を形成することを特徴とす
る半導体装置の製造方法。 - 【請求項２】前記熱酸化を７００℃以上９００℃以下の
温度で行う請求項１に記載の半導体装置の製造方法。 - 【請求項３】 半導体基板上に形成されたシリコン酸窒
化膜をゲート絶縁膜として用い、該ゲート絶縁膜上にゲ
ート電極を形成する半導体装置の製造方法であって、前
記半導体基板上にシリコン窒化膜を形成し、該シリコン
窒化膜に酸素をイオン注入した後、該シリコン窒化膜を
加熱処理することにより前記シリコン酸窒化膜を形成す
ることを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板上に形成されたシリコン酸窒
化膜をゲート絶縁膜として用い、該ゲート絶縁膜上にゲ
ート電極を形成する半導体装置の製造方法であって、前
記半導体基板上にシリコン窒化膜を形成し、該シリコン
窒化膜にプラズマドーピング法により酸素を導入した
後、該シリコン窒化膜を加熱処理することにより前記シ
リコン酸窒化膜を形成することを特徴とする半導体装置
の製造方法。 - 【請求項５】 前記加熱処理を酸素含有ガスの雰囲気下
で行うことを特徴とする請求項３または４に記載の半導
体装置の製造方法。 - 【請求項６】 前記酸素含有ガスが、酸素と水素の混合
ガスまたは酸素ガスである請求項１、２、５のいずれか
に記載の半導体装置の製造方法。 - 【請求項７】 前記加熱処理を７００℃以上１１００℃
以下の温度で行う請求項３乃至６いずれかに記載の半導
体装置の製造方法。 - 【請求項８】 前記シリコン窒化膜を、ＮＨ3、ＮＯま
たはＮＯ2を含む雰囲気下で加熱処理することにより形
成する請求項１乃至７いずれかに記載の半導体装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9123981A JPH10313114A (ja) | 1997-05-14 | 1997-05-14 | 半導体装置の製造方法 |
| GB9810238A GB2325344A (en) | 1997-05-14 | 1998-05-13 | method of fabricating a gate insulator |
| KR1019980017304A KR100304083B1 (ko) | 1997-05-14 | 1998-05-14 | Mis구조를가진반도체장치의제조방법 |
| US09/078,811 US6027977A (en) | 1997-05-14 | 1998-05-14 | Method of fabricating semiconductor device with MIS structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9123981A JPH10313114A (ja) | 1997-05-14 | 1997-05-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10313114A true JPH10313114A (ja) | 1998-11-24 |
Family
ID=14874098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9123981A Pending JPH10313114A (ja) | 1997-05-14 | 1997-05-14 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6027977A (ja) |
| JP (1) | JPH10313114A (ja) |
| KR (1) | KR100304083B1 (ja) |
| GB (1) | GB2325344A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6614081B2 (en) | 2000-04-05 | 2003-09-02 | Nec Electronics Corporation | High-performance MOS transistor of LDD structure having a gate insulating film with a nitride central portion and oxide end portions |
| US6699776B2 (en) | 1998-12-22 | 2004-03-02 | Kabushiki Kaisha Toshiba | MOSFET gate insulating film and method of manufacturing the same |
| US6964905B2 (en) * | 2001-07-11 | 2005-11-15 | Renesas Technology Corp. | Semiconductor device and method of manufacturing therefor |
| KR100747486B1 (ko) * | 2000-06-30 | 2007-08-08 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US7368226B2 (en) * | 2004-02-06 | 2008-05-06 | Hynix Semiconductor Inc. | Method for forming fine patterns of semiconductor device |
| JP2016105476A (ja) * | 2010-04-23 | 2016-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6753229B1 (en) | 1998-12-04 | 2004-06-22 | The Regents Of The University Of California | Multiple-thickness gate oxide formed by oxygen implantation |
| US6358819B1 (en) * | 1998-12-15 | 2002-03-19 | Lsi Logic Corporation | Dual gate oxide process for deep submicron ICS |
| US6656822B2 (en) * | 1999-06-28 | 2003-12-02 | Intel Corporation | Method for reduced capacitance interconnect system using gaseous implants into the ILD |
| US6103567A (en) * | 1999-08-10 | 2000-08-15 | Vanguard International Semiconductor Corp. | Method of fabricating dielectric layer |
| JP2001250944A (ja) * | 2000-03-07 | 2001-09-14 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| TW525263B (en) * | 2000-09-28 | 2003-03-21 | Chartered Semiconductor Mfg | Formation of interfacial oxide layer at the Si3N4/Si interface by H2/O2 annealing |
| US6495422B1 (en) | 2001-11-09 | 2002-12-17 | Taiwan Semiconductor Manfacturing Company | Methods of forming high-k gate dielectrics and I/O gate oxides for advanced logic application |
| JP2003318124A (ja) * | 2002-04-23 | 2003-11-07 | Nec Electronics Corp | トランジスタ特性の補正方法およびトランジスタの製造方法 |
| US6864753B2 (en) * | 2002-06-11 | 2005-03-08 | The Regents Of The University Of California | Stabilization technique for phase-locked frequency synthesizers |
| US7022625B2 (en) * | 2002-07-25 | 2006-04-04 | Chartered Semiconductor Manufacturing Ltd. | Method of fabricating a gate dielectric layer with reduced gate tunnelling current and reduced boron penetration |
| US6846751B2 (en) * | 2002-12-13 | 2005-01-25 | Integrated Device Technology, Inc. | Nitrogen implementation to minimize device variation |
| US6878583B2 (en) | 2003-02-05 | 2005-04-12 | Taiwan Semiconductor Manufacturing Company | Integration method to enhance p+ gate activation |
| US7291568B2 (en) * | 2003-08-26 | 2007-11-06 | International Business Machines Corporation | Method for fabricating a nitrided silicon-oxide gate dielectric |
| KR100677766B1 (ko) * | 2003-11-28 | 2007-02-05 | 주식회사 하이닉스반도체 | 트렌치형 소자분리막을 갖는 반도체 소자 및 그의 제조 방법 |
| KR100745370B1 (ko) * | 2006-01-20 | 2007-08-02 | 삼성전자주식회사 | 반도체 디바이스의 절연막 제조방법 |
| KR101748404B1 (ko) | 2010-04-23 | 2017-06-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR20180054919A (ko) | 2010-04-23 | 2018-05-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| KR101754380B1 (ko) | 2010-04-23 | 2017-07-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치의 제작 방법 |
| WO2011132591A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP6305294B2 (ja) * | 2014-09-19 | 2018-04-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955062A (ja) * | 1982-09-24 | 1984-03-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPS59172729A (ja) * | 1983-03-22 | 1984-09-29 | Nec Corp | 半導体装置の製造方法 |
| JPH0492423A (ja) * | 1990-08-08 | 1992-03-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH04157766A (ja) * | 1990-10-20 | 1992-05-29 | Sony Corp | シリコンゲートｐチャンネルＭＯＳ半導体装置の製造方法 |
| JP3068270B2 (ja) * | 1991-09-24 | 2000-07-24 | 日本電気株式会社 | Ｍｏｓ型電界効果トランジスタ及びその製造方法 |
| JPH05102482A (ja) * | 1991-10-08 | 1993-04-23 | Oki Electric Ind Co Ltd | Ｐｍｏｓｆｅｔの構造およびその製造方法 |
| US5258333A (en) * | 1992-08-18 | 1993-11-02 | Intel Corporation | Composite dielectric for a semiconductor device and method of fabrication |
| JPH06151829A (ja) * | 1992-11-02 | 1994-05-31 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| JPH06267835A (ja) * | 1993-03-12 | 1994-09-22 | Seiko Instr Inc | 薄膜のパターニング方法 |
| DE69405438T2 (de) * | 1993-03-24 | 1998-04-02 | At & T Corp | Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen |
| JPH07221092A (ja) * | 1994-02-09 | 1995-08-18 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0823095A (ja) * | 1994-07-07 | 1996-01-23 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| JP3402881B2 (ja) * | 1995-11-24 | 2003-05-06 | 株式会社東芝 | 半導体装置の製造方法 |
-
1997
- 1997-05-14 JP JP9123981A patent/JPH10313114A/ja active Pending
-
1998
- 1998-05-13 GB GB9810238A patent/GB2325344A/en not_active Withdrawn
- 1998-05-14 KR KR1019980017304A patent/KR100304083B1/ko not_active IP Right Cessation
- 1998-05-14 US US09/078,811 patent/US6027977A/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6699776B2 (en) | 1998-12-22 | 2004-03-02 | Kabushiki Kaisha Toshiba | MOSFET gate insulating film and method of manufacturing the same |
| US6614081B2 (en) | 2000-04-05 | 2003-09-02 | Nec Electronics Corporation | High-performance MOS transistor of LDD structure having a gate insulating film with a nitride central portion and oxide end portions |
| US6794258B2 (en) | 2000-04-05 | 2004-09-21 | Nec Electronics Corporation | High-performance MOS transistor of LDD structure having a gate insulating film with a nitride central portion and oxide end portions |
| KR100747486B1 (ko) * | 2000-06-30 | 2007-08-08 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| US6964905B2 (en) * | 2001-07-11 | 2005-11-15 | Renesas Technology Corp. | Semiconductor device and method of manufacturing therefor |
| US7683455B2 (en) | 2001-07-11 | 2010-03-23 | Renesas Technology Corp. | Semiconductor device and method of manufacturing thereof |
| US7368226B2 (en) * | 2004-02-06 | 2008-05-06 | Hynix Semiconductor Inc. | Method for forming fine patterns of semiconductor device |
| JP2016105476A (ja) * | 2010-04-23 | 2016-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9978878B2 (en) | 2010-04-23 | 2018-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980087030A (ko) | 1998-12-05 |
| GB2325344A (en) | 1998-11-18 |
| GB9810238D0 (en) | 1998-07-08 |
| KR100304083B1 (ko) | 2001-12-17 |
| US6027977A (en) | 2000-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10313114A (ja) | 半導体装置の製造方法 | |
| KR100440263B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000269492A (ja) | 半導体装置の製造方法 | |
| KR19980047199A (ko) | 씨모스펫(cmosfet) 제조방법 | |
| JP2001085680A (ja) | 半導体装置の製造方法 | |
| US6451676B2 (en) | Method for setting the threshold voltage of a MOS transistor | |
| JP2002151684A (ja) | 半導体装置及びその製造方法 | |
| US20020168828A1 (en) | Method of reducing threshold voltage shifting of a gate | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2889295B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04116869A (ja) | 半導体素子およびその製造方法 | |
| KR100281135B1 (ko) | 반도체 소자의 게이트 산화막 형성 방법 | |
| JP4615755B2 (ja) | 半導体装置の製造方法 | |
| JPH05226593A (ja) | 半導体装置の製造方法 | |
| JP2586000B2 (ja) | 半導体装置の製造方法 | |
| US7081419B2 (en) | Gate dielectric structure for reducing boron penetration and current leakage | |
| JP3090089B2 (ja) | 半導体装置の製造方法 | |
| KR100298460B1 (ko) | 씨모스(ｃｍｏｓ)소자의 제조방법 | |
| JP3376305B2 (ja) | 半導体装置の製造方法 | |
| JP3044892B2 (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JP2001250945A (ja) | 半導体装置及びその製造方法 | |
| JPH10242461A (ja) | 半導体装置およびその製造方法 | |
| KR100557631B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| JPH1126766A (ja) | Ｍｏｓ型電界効果トランジスタおよびその製造方法 |