JPS59172729A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59172729A JPS59172729A JP58047431A JP4743183A JPS59172729A JP S59172729 A JPS59172729 A JP S59172729A JP 58047431 A JP58047431 A JP 58047431A JP 4743183 A JP4743183 A JP 4743183A JP S59172729 A JPS59172729 A JP S59172729A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- nitride film
- light irradiation
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 title claims 2
- 238000010438 heat treatment Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 5
- 230000007547 defect Effects 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 9
- 230000005669 field effect Effects 0.000 abstract description 7
- 229910052796 boron Inorganic materials 0.000 abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052782 aluminium Inorganic materials 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- -1 boron ions Chemical class 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- 238000000137 annealing Methods 0.000 abstract description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 abstract description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005121 nitriding Methods 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 235000013379 molasses Nutrition 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は、半導体基板上VC窒化膜全形成する方法、特
に該半導体基体全直接窒化して窒化gを形成する方法に
関する。
に該半導体基体全直接窒化して窒化gを形成する方法に
関する。
半導体装置、特VC電界効果型素子では、薄くてしかも
欠陥の少ない良質なゲート絶縁膜が必要とされる。通常
、ゲート絶縁膜としては、シリコン酸化j攬が使用され
ているが、シリコン酸化膜は200A以下の膜厚の薄い
領域で急激VC欠陥密度が増加する現象があり、100
A程度の薄い膜を実用的に実現するには極めて大きな困
難がある。このため、シリコン基板をアンモニア雰囲気
で直接輩化した熱窒化膜が薄いゲート絶縁膜として有望
である。
欠陥の少ない良質なゲート絶縁膜が必要とされる。通常
、ゲート絶縁膜としては、シリコン酸化j攬が使用され
ているが、シリコン酸化膜は200A以下の膜厚の薄い
領域で急激VC欠陥密度が増加する現象があり、100
A程度の薄い膜を実用的に実現するには極めて大きな困
難がある。このため、シリコン基板をアンモニア雰囲気
で直接輩化した熱窒化膜が薄いゲート絶縁膜として有望
である。
熱電化膜は薄い膜・でも緻密であt)、欠陥密度が少な
く、また銹電率が高いので、同じ膜厚でも、酸化膜會ケ
ート絶縁膜として用いた場合と比較して熱窒化膜をゲー
ト絶縁膜とし用いた場合VCは、2倍近いゲート容量値
あるいは電流利得を得ることができる。
く、また銹電率が高いので、同じ膜厚でも、酸化膜會ケ
ート絶縁膜として用いた場合と比較して熱窒化膜をゲー
ト絶縁膜とし用いた場合VCは、2倍近いゲート容量値
あるいは電流利得を得ることができる。
ところが、黒蜜化膜全形成するには、極めて高い温度が
必要であるという大きな欠点を有する。
必要であるという大きな欠点を有する。
1000°0で窒化した場合、4時問窒化を行なっても
尚々50A程度の膜厚しか成長しない。酸化膜の成長と
異なり、菫化膜の成長は時間と共に飽和する傾向Vζあ
ハ成長時間全長くしても膜厚の顕′著な増大は期待でき
ないからである。実用的な動作電圧である5vの電圧p
c耐える為VCは、熱窒化膜は100A以上の膜厚が必
要であるが、100A以上の膜厚を得るには温度全局く
する必要がある。
尚々50A程度の膜厚しか成長しない。酸化膜の成長と
異なり、菫化膜の成長は時間と共に飽和する傾向Vζあ
ハ成長時間全長くしても膜厚の顕′著な増大は期待でき
ないからである。実用的な動作電圧である5vの電圧p
c耐える為VCは、熱窒化膜は100A以上の膜厚が必
要であるが、100A以上の膜厚を得るには温度全局く
する必要がある。
注意して作られたアンモニア雰囲気中で、光照射加熱方
式を用いて1250°013分窒化することVこより1
10λの熱望化膜が形成された。しかし、通常の抵抗加
熱方界ヲ用いた場合VCは、炉への出し入れに極めて長
い時間全翼する。急激な炉への出し入れはウエノ・−ス
に非常VC大きなストレスを発生させることVCな9基
板内に致命的な欠陥ケ誘起し、製品の良品率を著るしく
低下させることりこなる。また、欠陥全誘起しないよう
に除々vC炉へ出し入れすると、基板の受ける熱処理工
程時間が長くなる。炉への出し入れに各々10分必要で
あるテバイスの場合には、わずか3分の窒化の為(IC
23分の熱処理?受けることVCなる。このように長い
熱処理時間はチャネルストッパーシてフィールド部分V
C拡散されたボロンなどの不純物の異常VC大きな再分
布全部き、薄いゲート絶縁膜の会費な微細化素子の要請
とは根本的に相界れないものとなる。従って、熱望化膜
1通常の抵抗加熱炉で形成することは、実用上極めて困
難であると言わざる會得ない。
式を用いて1250°013分窒化することVこより1
10λの熱望化膜が形成された。しかし、通常の抵抗加
熱方界ヲ用いた場合VCは、炉への出し入れに極めて長
い時間全翼する。急激な炉への出し入れはウエノ・−ス
に非常VC大きなストレスを発生させることVCな9基
板内に致命的な欠陥ケ誘起し、製品の良品率を著るしく
低下させることりこなる。また、欠陥全誘起しないよう
に除々vC炉へ出し入れすると、基板の受ける熱処理工
程時間が長くなる。炉への出し入れに各々10分必要で
あるテバイスの場合には、わずか3分の窒化の為(IC
23分の熱処理?受けることVCなる。このように長い
熱処理時間はチャネルストッパーシてフィールド部分V
C拡散されたボロンなどの不純物の異常VC大きな再分
布全部き、薄いゲート絶縁膜の会費な微細化素子の要請
とは根本的に相界れないものとなる。従って、熱望化膜
1通常の抵抗加熱炉で形成することは、実用上極めて困
難であると言わざる會得ない。
不発明の目的は、熱窒化膜全最少の熱処理時間で、しか
も均一性、再現性及び信頼性良く形成することVこある
。
も均一性、再現性及び信頼性良く形成することVこある
。
光照射加熱方式音用いると、1ooo″C以上の高温で
あっても、秒単位の短時間で加熱、冷却、制御できる。
あっても、秒単位の短時間で加熱、冷却、制御できる。
1200°0kidえる高温であっては、抵抗加熱炉を
用いて急速力ロ熱、冷却する場合VCは不iJ避的に氷
、大欠陥が基板vcsH人されるが、光照射加熱を用い
て基板の表裏両面を均一に加熱することにより、基板V
C欠陥が導入されることがなく良質な璧化膜を成長する
ことができる。しかも、高温熱処理時間は短かいので、
添加不純物の再分布は最小すこ抑えることが可能である
。不発明は、以上述べた如く、熱窒化膜は元照射加熱奮
用いて初めて実用的VC形成が可能であるとの知見VC
基づく。
用いて急速力ロ熱、冷却する場合VCは不iJ避的に氷
、大欠陥が基板vcsH人されるが、光照射加熱を用い
て基板の表裏両面を均一に加熱することにより、基板V
C欠陥が導入されることがなく良質な璧化膜を成長する
ことができる。しかも、高温熱処理時間は短かいので、
添加不純物の再分布は最小すこ抑えることが可能である
。不発明は、以上述べた如く、熱窒化膜は元照射加熱奮
用いて初めて実用的VC形成が可能であるとの知見VC
基づく。
本発明音用いると、チャネルストッパー用のボロンなど
の不純物回分が少ないので、微細化電界効果トランジス
タであっても、狭チャネル効果の少ない熱窒化膜ゲート
電界効果素子が、信頼性良く、また再現性良く実現出来
、従って酸化膜全周いては実現できないような実効的ゲ
ート絶縁膜厚が極めて薄い電界効果素子あるいは集積回
路が容易に実現できるという大きな効果全准する。
の不純物回分が少ないので、微細化電界効果トランジス
タであっても、狭チャネル効果の少ない熱窒化膜ゲート
電界効果素子が、信頼性良く、また再現性良く実現出来
、従って酸化膜全周いては実現できないような実効的ゲ
ート絶縁膜厚が極めて薄い電界効果素子あるいは集積回
路が容易に実現できるという大きな効果全准する。
次に、不発明を実施例に基づいて説明する。第1図は不
発明に用いられた光照射加熱炉の概略図である。11は
半導体基板であり、石英製のホルダー12上Vこ設置さ
れている。13は光照射用710ゲンランプであり、1
4は反射鏡、15は冷却用パイプ、16はキョウ体、1
7はガス導入口。
発明に用いられた光照射加熱炉の概略図である。11は
半導体基板であり、石英製のホルダー12上Vこ設置さ
れている。13は光照射用710ゲンランプであり、1
4は反射鏡、15は冷却用パイプ、16はキョウ体、1
7はガス導入口。
18は排ガス排出口であり、19は石英製チャンバーで
あ、、る。ウェハース温度は、ランプ13中?流れる電
流を外部制御器音用いて制御することにエフ所定の値全
得た。
あ、、る。ウェハース温度は、ランプ13中?流れる電
流を外部制御器音用いて制御することにエフ所定の値全
得た。
第2図は、不発明を用いて製作された電界効果トランジ
スタの断面図である。P型半導体基体21上にチャネル
ストッパーとしてボロンtイオン注入した後に、該ボロ
ンイオン注入領域を選択的に酸化し、厚いフィールド酸
化膜22を 1μmの膜厚に形成した。次に、熱窒化す
るべき領域上の絶縁膜を除去し、シリコン基板表面全露
出させた後に前記光照射炉中VCて熱窒化を行なった。
スタの断面図である。P型半導体基体21上にチャネル
ストッパーとしてボロンtイオン注入した後に、該ボロ
ンイオン注入領域を選択的に酸化し、厚いフィールド酸
化膜22を 1μmの膜厚に形成した。次に、熱窒化す
るべき領域上の絶縁膜を除去し、シリコン基板表面全露
出させた後に前記光照射炉中VCて熱窒化を行なった。
本実施例の場合、アンモニアは濃度100%のものを3
00 Cc/分流した。温度は1250°Cに約30秒
間保持するよう、ハロゲンランプの電流全制御し、た。
00 Cc/分流した。温度は1250°Cに約30秒
間保持するよう、ハロゲンランプの電流全制御し、た。
熱望化膜厚は110Aのものを得ることができた。光照
射加熱を行なった場合、昇温・降温速度が極めて早く、
昇温−降温途中の熱履歴′に1250’0の保持時間V
C導入したとしても、全熱処理時間は1250℃、50
秒相当程度の熱処理時間でこの工程全終了することがで
きる。
射加熱を行なった場合、昇温・降温速度が極めて早く、
昇温−降温途中の熱履歴′に1250’0の保持時間V
C導入したとしても、全熱処理時間は1250℃、50
秒相当程度の熱処理時間でこの工程全終了することがで
きる。
次に、ポリシリコンゲート24全形成した後VCヒ素全
全イオン注入びアニールを行なってソース・ドレイン領
域25全形成した0次に、ポリシリコン表面を薄くに化
した後VCP S G (リンケイ醒ガラス)膜26を
気相成長し、コンタクトホール27全開孔した後にアル
ミ電極28を形成し、フォーミングガス中でアルミをア
ニールした。次に表面保護用酸化膜29゛を気相成長法
VCより形成した後に、パッド部分の酸化膜29全除去
した。
全イオン注入びアニールを行なってソース・ドレイン領
域25全形成した0次に、ポリシリコン表面を薄くに化
した後VCP S G (リンケイ醒ガラス)膜26を
気相成長し、コンタクトホール27全開孔した後にアル
ミ電極28を形成し、フォーミングガス中でアルミをア
ニールした。次に表面保護用酸化膜29゛を気相成長法
VCより形成した後に、パッド部分の酸化膜29全除去
した。
本発明を用いて製造された電界効果トランジスタ、ある
いは集積回路では、ゲート絶縁膜に光照射熱望化膜を用
いている為に、’ll0A前後と膜厚が薄いにも〃・か
わらず、膜が緻密なために、欠陥密度の低い膜が形成で
きる。膜の欠陥密度が低いことは、膜厚が薄い領域では
特に重要である。また、誘電率が高いので、酸化膜換算
で70A程度の極めて薄いゲート絶縁膜が、再現性よく
、シかも製品の良品率良く実現出来る。
いは集積回路では、ゲート絶縁膜に光照射熱望化膜を用
いている為に、’ll0A前後と膜厚が薄いにも〃・か
わらず、膜が緻密なために、欠陥密度の低い膜が形成で
きる。膜の欠陥密度が低いことは、膜厚が薄い領域では
特に重要である。また、誘電率が高いので、酸化膜換算
で70A程度の極めて薄いゲート絶縁膜が、再現性よく
、シかも製品の良品率良く実現出来る。
前述した如く、不発明の絶縁膜形成ヲ行なっても基板中
に欠陥などを誘起しない。従って1本発明は微小欠陥に
起因するような漏れ電流がないので、ダイナミック型記
憶回路素子に適当である。
に欠陥などを誘起しない。従って1本発明は微小欠陥に
起因するような漏れ電流がないので、ダイナミック型記
憶回路素子に適当である。
特に、信号電荷蓄積用の容量素子のゲート絶縁膜VC最
適である。
適である。
第1図は本発明VC用いられた元照射加熱炉葡示す図で
あり、同図VCおいて11は半導体基体、12H石英製
ウェハースホルダー% 13はノ飄ロゲンランプ、14
は反射鏡、15は冷却用パイプ、16はきよう体、17
はガス導入口、18は排ガス排出口、19は石英チャン
バーである。 第2図は不発明の実施例を示す断面図であり、同図にお
いて21は半導体基体、22はフィールド改化膜%23
は熱望化膜、24はポリシリ、25はソース・ドレイン
領域、26はPSG膜、27はコンタクト孔、28はア
ルミ電極、29はPSG膜である。
あり、同図VCおいて11は半導体基体、12H石英製
ウェハースホルダー% 13はノ飄ロゲンランプ、14
は反射鏡、15は冷却用パイプ、16はきよう体、17
はガス導入口、18は排ガス排出口、19は石英チャン
バーである。 第2図は不発明の実施例を示す断面図であり、同図にお
いて21は半導体基体、22はフィールド改化膜%23
は熱望化膜、24はポリシリ、25はソース・ドレイン
領域、26はPSG膜、27はコンタクト孔、28はア
ルミ電極、29はPSG膜である。
Claims (1)
- 半導体基板の一生面上に窒化Mk影形成る工程VCおい
て、該窒化膜はアンモニア全含有する雰囲気中で、しか
も元照射全主とした加熱Vこより形成されたこと全特徴
と1−る半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58047431A JPS59172729A (ja) | 1983-03-22 | 1983-03-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58047431A JPS59172729A (ja) | 1983-03-22 | 1983-03-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS59172729A true JPS59172729A (ja) | 1984-09-29 |
Family
ID=12774957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58047431A Pending JPS59172729A (ja) | 1983-03-22 | 1983-03-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS59172729A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027977A (en) * | 1997-05-14 | 2000-02-22 | Nec Corporation | Method of fabricating semiconductor device with MIS structure |
-
1983
- 1983-03-22 JP JP58047431A patent/JPS59172729A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6027977A (en) * | 1997-05-14 | 2000-02-22 | Nec Corporation | Method of fabricating semiconductor device with MIS structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920007786B1 (ko) | 전계효과형 트랜지스터의 제조방법 | |
JPH0620896A (ja) | 半導体ウェーハの製造方法 | |
US5707746A (en) | Thin film transistor device with advanced characteristics by improved matching between a glass substrate and a silicon nitride layer | |
US5015593A (en) | Method of manufacturing semiconductor device | |
JPH0377329A (ja) | 半導体装置の製造方法 | |
JPS618931A (ja) | 半導体装置の製造方法 | |
JPH08102448A (ja) | 半導体基板の製造方法 | |
JPS63166220A (ja) | 半導体装置の製造方法 | |
US4857480A (en) | Method for diffusing P-type material using boron disks | |
JPS59172729A (ja) | 半導体装置の製造方法 | |
JP4421150B2 (ja) | 絶縁膜の形成方法 | |
JPS62104021A (ja) | シリコン半導体層の形成方法 | |
JPH11260750A (ja) | 半導体装置の製造方法 | |
JPS62285470A (ja) | 半導体装置の製造方法 | |
US4010290A (en) | Method of fabricating an ensulated gate field-effect device | |
JP2558643B2 (ja) | 半導体装置の製造方法 | |
JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
JP2917303B2 (ja) | 半導体装置の製造方法 | |
JPH01147869A (ja) | 半導体装置の製造方法 | |
JP2573137B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
JP2845008B2 (ja) | 半導体装置の製造方法 | |
JPH0691076B2 (ja) | 半導体装置の製造方法 | |
JPH0786291A (ja) | 半導体装置及びその製造方法 | |
JPH0494120A (ja) | 半導体装置の製造方法 | |
JP2550561B2 (ja) | 絶縁物薄膜の製造方法 |