JPH08102448A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH08102448A JPH08102448A JP6237896A JP23789694A JPH08102448A JP H08102448 A JPH08102448 A JP H08102448A JP 6237896 A JP6237896 A JP 6237896A JP 23789694 A JP23789694 A JP 23789694A JP H08102448 A JPH08102448 A JP H08102448A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- oxygen
- partial pressure
- atmosphere
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims description 113
- 239000001301 oxygen Substances 0.000 claims abstract description 138
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 138
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 118
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 110
- 238000010438 heat treatment Methods 0.000 claims abstract description 106
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 106
- 239000010703 silicon Substances 0.000 claims abstract description 106
- 238000000034 method Methods 0.000 claims abstract description 44
- -1 oxygen ions Chemical class 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 64
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 32
- 150000002500 ions Chemical class 0.000 claims description 22
- 238000005468 ion implantation Methods 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910052786 argon Inorganic materials 0.000 claims description 16
- 239000001307 helium Substances 0.000 claims description 6
- 229910052734 helium Inorganic materials 0.000 claims description 6
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 3
- 229940038504 oxygen 100 % Drugs 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 24
- 229910052814 silicon oxide Inorganic materials 0.000 description 24
- 239000007789 gas Substances 0.000 description 23
- 125000004430 oxygen atom Chemical group O* 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 11
- 229910001882 dioxygen Inorganic materials 0.000 description 11
- 238000002513 implantation Methods 0.000 description 10
- 238000007796 conventional method Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 9
- 230000007812 deficiency Effects 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 4
- 229910001873 dinitrogen Inorganic materials 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910000831 Steel Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229940068107 nitrogen 100 % Drugs 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000036284 oxygen consumption Effects 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000010959 steel Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- MYWUZJCMWCOHBA-VIFPVBQESA-N methamphetamine Chemical compound CN[C@@H](C)CC1=CC=CC=C1 MYWUZJCMWCOHBA-VIFPVBQESA-N 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000010583 slow cooling Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Element Separation (AREA)
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 本発明は、シリコン基板に酸素イオンを注入
し、熱処理することにより絶縁特性が良くかつシリコン
膜との界面が平坦な埋め込み酸化膜を有する高品質なＳ
ＯＩ基板を製造する方法を提供する。 【構成】 酸素イオン注入後に行う埋め込み酸化膜形成
のための熱処理工程において、少なくとも雰囲気の酸素
分圧が５×１０3 Ｐａ以上で、温度が１１００℃以上、
好ましくは１３３０℃以上、１４１０℃以下の熱処理を
行うことにより高品質なＳＯＩ基板が製造できる。
し、熱処理することにより絶縁特性が良くかつシリコン
膜との界面が平坦な埋め込み酸化膜を有する高品質なＳ
ＯＩ基板を製造する方法を提供する。 【構成】 酸素イオン注入後に行う埋め込み酸化膜形成
のための熱処理工程において、少なくとも雰囲気の酸素
分圧が５×１０3 Ｐａ以上で、温度が１１００℃以上、
好ましくは１３３０℃以上、１４１０℃以下の熱処理を
行うことにより高品質なＳＯＩ基板が製造できる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板の製造方法
に係り、特に、半導体シリコン基板に酸素をイオン注入
し、引き続き熱処理を行うことによって、半導体シリコ
ン基板の内部に二酸化シリコン膜（以下、埋め込み酸化
膜と称する）を形成したシリコンオンインシュレータ基
板（以下、ＳＯＩ基板と称する）の製造方法に関する。
に係り、特に、半導体シリコン基板に酸素をイオン注入
し、引き続き熱処理を行うことによって、半導体シリコ
ン基板の内部に二酸化シリコン膜（以下、埋め込み酸化
膜と称する）を形成したシリコンオンインシュレータ基
板（以下、ＳＯＩ基板と称する）の製造方法に関する。
【０００２】
【従来の技術】半導体シリコン基板に酸素をイオン注入
し、引き続き熱処理を行うことによって、埋め込み酸化
膜を半導体シリコン基板内に形成する方法は、特開昭６
２−１８８，２３９号公報、特開平３−２４０，２３０
号公報、特開平４−２６４，７２４号公報、米国特許
４，６７６，８４１、ならびにＪ．Ｍａｔｅｒ．Ｒｅ
ｓ．，Ｖｏｌ．８（１９９３），ｐｐ５２３〜５３４に
開示されている。また、１９９０ ＩＥＥＥ ＳＯＳ／
ＳＯＩ ＴＥＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮＣＥ
ＰＲＯＣＥＥＤＩＮＧＳ，ｐ．４５，ｐ．４７，ｐ．
４８、さらにはＭａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ
ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｂ１２（１９９
２），ｐｐ．２７〜３６，ｐｐ．４１〜４５に熱処理の
温度、時間、雰囲気が開示されている。これらに開示さ
れた熱処理の雰囲気は、常圧の窒素ガスのみ、あるいは
アルゴンガスのみ、あるいは窒素ガスに０．５％乃至１
％の酸素ガスを混合したガス、あるいはアルゴンガスに
０．５％乃至１％の酸素ガスを混合したガスである。
し、引き続き熱処理を行うことによって、埋め込み酸化
膜を半導体シリコン基板内に形成する方法は、特開昭６
２−１８８，２３９号公報、特開平３−２４０，２３０
号公報、特開平４−２６４，７２４号公報、米国特許
４，６７６，８４１、ならびにＪ．Ｍａｔｅｒ．Ｒｅ
ｓ．，Ｖｏｌ．８（１９９３），ｐｐ５２３〜５３４に
開示されている。また、１９９０ ＩＥＥＥ ＳＯＳ／
ＳＯＩ ＴＥＣＨＮＯＬＯＧＹ ＣＯＮＦＥＲＥＮＣＥ
ＰＲＯＣＥＥＤＩＮＧＳ，ｐ．４５，ｐ．４７，ｐ．
４８、さらにはＭａｔｅｒｉａｌｓ Ｓｃｉｅｎｃｅ
ａｎｄ Ｅｎｇｉｎｅｅｒｉｎｇ，Ｂ１２（１９９
２），ｐｐ．２７〜３６，ｐｐ．４１〜４５に熱処理の
温度、時間、雰囲気が開示されている。これらに開示さ
れた熱処理の雰囲気は、常圧の窒素ガスのみ、あるいは
アルゴンガスのみ、あるいは窒素ガスに０．５％乃至１
％の酸素ガスを混合したガス、あるいはアルゴンガスに
０．５％乃至１％の酸素ガスを混合したガスである。
【０００３】図１と図２は、従来方法によって、半導体
シリコン基板中に埋め込み酸化膜が形成される過程を示
す図面である。
シリコン基板中に埋め込み酸化膜が形成される過程を示
す図面である。
【０００４】図１は、酸素イオン注入後の半導体シリコ
ン基板中の注入された酸素原子の密度が４．０×１０22
原子／ｃｍ3 未満の場合である。
ン基板中の注入された酸素原子の密度が４．０×１０22
原子／ｃｍ3 未満の場合である。
【０００５】図１（ａ）のように、半導体シリコン基板
１の一表面から、例えば、注入量０．３×１０18イオン
／ｃｍ2 乃至０．４×１０18イオン／ｃｍ2 の酸素イオ
ン２をイオン注入エネルギー１５０ｋｅＶ乃至２２０ｋ
ｅＶで注入する。
１の一表面から、例えば、注入量０．３×１０18イオン
／ｃｍ2 乃至０．４×１０18イオン／ｃｍ2 の酸素イオ
ン２をイオン注入エネルギー１５０ｋｅＶ乃至２２０ｋ
ｅＶで注入する。
【０００６】図１（ｂ）に示すように、酸素イオン注入
後の半導体シリコン基板１内部には、酸素の高密度層３
と、イオン注入によって生じた原子空孔などの高密度層
４が形成される。
後の半導体シリコン基板１内部には、酸素の高密度層３
と、イオン注入によって生じた原子空孔などの高密度層
４が形成される。
【０００７】このような半導体シリコン基板１を、例え
ば１３００℃以上の温度のアルゴンガスに０．５％の酸
素ガスを混合したガス中で１５分間乃至１時間程度熱処
理して、酸素とシリコンとを反応せしめると、図１
（ｃ）に示すように、注入された酸素が析出して酸素の
高密度層３の位置に層状のシリコン酸化物５を形成し、
また、結晶欠陥の高密度層４の位置に島状のシリコン酸
化物６を形成する。
ば１３００℃以上の温度のアルゴンガスに０．５％の酸
素ガスを混合したガス中で１５分間乃至１時間程度熱処
理して、酸素とシリコンとを反応せしめると、図１
（ｃ）に示すように、注入された酸素が析出して酸素の
高密度層３の位置に層状のシリコン酸化物５を形成し、
また、結晶欠陥の高密度層４の位置に島状のシリコン酸
化物６を形成する。
【０００８】さらに熱処理を２時間乃至６時間程度続け
ると、図１（ｄ）に示すように、層状のシリコン酸化物
５より自由エネルギー的に不利な島状のシリコン酸化物
６は層状のシリコン酸化物５に取り込まれるかたちで消
滅し、一方、層状のシリコン酸化物５は埋め込み酸化膜
７として成長する。そして、埋め込み酸化膜７の上には
半導体シリコン膜８が形成される。
ると、図１（ｄ）に示すように、層状のシリコン酸化物
５より自由エネルギー的に不利な島状のシリコン酸化物
６は層状のシリコン酸化物５に取り込まれるかたちで消
滅し、一方、層状のシリコン酸化物５は埋め込み酸化膜
７として成長する。そして、埋め込み酸化膜７の上には
半導体シリコン膜８が形成される。
【０００９】図２は、酸素イオン注入後の半導体シリコ
ン基板中の注入された酸素原子の密度が４．０×１０22
原子／ｃｍ3 以上となる場合である。
ン基板中の注入された酸素原子の密度が４．０×１０22
原子／ｃｍ3 以上となる場合である。
【００１０】図２（ａ）のように、半導体シリコン基板
１の一表面から、例えば、注入量１．２５×１０18イオ
ン／ｃｍ2 乃至２．２×１０18イオン／ｃｍ2 の酸素イ
オン２をイオン注入エネルギー１５０ｋｅＶ乃至２２０
ｋｅＶで注入する。
１の一表面から、例えば、注入量１．２５×１０18イオ
ン／ｃｍ2 乃至２．２×１０18イオン／ｃｍ2 の酸素イ
オン２をイオン注入エネルギー１５０ｋｅＶ乃至２２０
ｋｅＶで注入する。
【００１１】図２（ｂ）に示すように、酸素イオン注入
後の半導体シリコン基板１の内部には、層状のシリコン
酸化物５が形成される。結晶欠陥の高密度層は酸素イオ
ンの注入過程では形成されるが、イオン注入の終了後に
は層状のシリコン酸化物５と重なって消滅している。
後の半導体シリコン基板１の内部には、層状のシリコン
酸化物５が形成される。結晶欠陥の高密度層は酸素イオ
ンの注入過程では形成されるが、イオン注入の終了後に
は層状のシリコン酸化物５と重なって消滅している。
【００１２】このような半導体シリコン基板１を、例え
ば１３００℃以上の温度のアルゴンガスに０．５％の酸
素ガスを混合したガス中で２時間乃至６時間程度熱処理
すると、図２（ｃ）に示すように、層状のシリコン酸化
物５は埋め込み酸化膜７として成長し、埋め込み酸化膜
７の上には半導体シリコン膜８が形成される。
ば１３００℃以上の温度のアルゴンガスに０．５％の酸
素ガスを混合したガス中で２時間乃至６時間程度熱処理
すると、図２（ｃ）に示すように、層状のシリコン酸化
物５は埋め込み酸化膜７として成長し、埋め込み酸化膜
７の上には半導体シリコン膜８が形成される。
【００１３】
【発明が解決しようとする課題】従来技術により製造さ
れたＳＯＩ基板には、次のような問題が存在する。ま
ず、埋め込み酸化膜が、イオン注入された酸素原子の析
出とその酸素析出物のオストワルドライプニング成長に
よって形成されるために、析出の空間的揺らぎに起因し
て、埋め込み酸化膜の中に酸素原子の欠乏した微小欠陥
が残る。Ｎｕｃｌ．Ｉｎｓｔｅ．Ｍｅｔｈ．Ｂ８４（１
９９４），ｐ．２７０に記載されているように、この酸
素原子欠乏欠陥は、電流リーク欠陥となったり、あるい
は埋め込み酸化膜の絶縁破壊強度をシリコンの熱酸化膜
に比べかなり低下させる。また、埋め込み酸化膜とシリ
コン層との界面のラフネスは、鏡面研磨したシリコン基
板を通常の半導体製造プロセスで行われる熱酸化をして
得られる熱酸化膜とシリコンとの界面のラフネスに比較
して１０倍以上大きい。
れたＳＯＩ基板には、次のような問題が存在する。ま
ず、埋め込み酸化膜が、イオン注入された酸素原子の析
出とその酸素析出物のオストワルドライプニング成長に
よって形成されるために、析出の空間的揺らぎに起因し
て、埋め込み酸化膜の中に酸素原子の欠乏した微小欠陥
が残る。Ｎｕｃｌ．Ｉｎｓｔｅ．Ｍｅｔｈ．Ｂ８４（１
９９４），ｐ．２７０に記載されているように、この酸
素原子欠乏欠陥は、電流リーク欠陥となったり、あるい
は埋め込み酸化膜の絶縁破壊強度をシリコンの熱酸化膜
に比べかなり低下させる。また、埋め込み酸化膜とシリ
コン層との界面のラフネスは、鏡面研磨したシリコン基
板を通常の半導体製造プロセスで行われる熱酸化をして
得られる熱酸化膜とシリコンとの界面のラフネスに比較
して１０倍以上大きい。
【００１４】次に、Ｊ．Ｍａｔｅｒ．Ｒｅｓ．，Ｖｏ
ｌ．８（１９９３），ｐｐ５２３〜５３４やＭａｔｅ
ｒ．Ｓｃｉ．Ｅｎｇ．、Ｂ１２（１９９２），ｐｐ４１
〜４５に開示されているように、従来方法では、品質の
良い埋め込み酸化膜と表面シリコン層を有するＳＯＩ基
板が得られる酸素イオンのドース、つまり単位面積当た
りの酸素イオンの注入量が、極めて狭い範囲に限られ
る。そのため、上の文献の例では埋め込み酸化膜の膜厚
が、およそ８０乃至９０ｎｍの極めて狭い範囲に限られ
ている。
ｌ．８（１９９３），ｐｐ５２３〜５３４やＭａｔｅ
ｒ．Ｓｃｉ．Ｅｎｇ．、Ｂ１２（１９９２），ｐｐ４１
〜４５に開示されているように、従来方法では、品質の
良い埋め込み酸化膜と表面シリコン層を有するＳＯＩ基
板が得られる酸素イオンのドース、つまり単位面積当た
りの酸素イオンの注入量が、極めて狭い範囲に限られ
る。そのため、上の文献の例では埋め込み酸化膜の膜厚
が、およそ８０乃至９０ｎｍの極めて狭い範囲に限られ
ている。
【００１５】このように従来方法で作られた埋め込み酸
化膜７中には、電流リーク欠陥となる酸素原子欠乏欠陥
がかなり存在し、また埋め込み酸化膜７と半導体シリコ
ン膜８との界面ラフネスも大きい。また、従来方法で作
られた埋め込み酸化膜の厚さ（単位はｃｍ）はほぼ酸素
イオン注入量（単位はイオン／ｃｍ2 ）を４．４８×１
０22で除した値に決まってしまい、イオン注入後に変え
ることはできなかった。
化膜７中には、電流リーク欠陥となる酸素原子欠乏欠陥
がかなり存在し、また埋め込み酸化膜７と半導体シリコ
ン膜８との界面ラフネスも大きい。また、従来方法で作
られた埋め込み酸化膜の厚さ（単位はｃｍ）はほぼ酸素
イオン注入量（単位はイオン／ｃｍ2 ）を４．４８×１
０22で除した値に決まってしまい、イオン注入後に変え
ることはできなかった。
【００１６】このため、従来技術で製造されたＳＯＩ基
板を使って集積回路を形成した場合には、トランジスタ
の電流リークや閾値のばらつきなどのために、集積回路
チップの歩留まりが下がるといった問題や、集積回路の
設計が埋め込み酸化膜の膜厚によって著しく制約される
などの問題が起きる。
板を使って集積回路を形成した場合には、トランジスタ
の電流リークや閾値のばらつきなどのために、集積回路
チップの歩留まりが下がるといった問題や、集積回路の
設計が埋め込み酸化膜の膜厚によって著しく制約される
などの問題が起きる。
【００１７】そこで、本発明の目的は、埋め込み酸化膜
の電流リーク欠陥の少ない、埋め込み酸化膜の絶縁破壊
強度の高い、埋め込み酸化膜とシリコン層との界面のラ
フネスの小さい、かつ埋め込み酸化膜の膜厚の選択範囲
が広い、高品質なＳＯＩ半導体基板の製造方法を提供す
ることである。
の電流リーク欠陥の少ない、埋め込み酸化膜の絶縁破壊
強度の高い、埋め込み酸化膜とシリコン層との界面のラ
フネスの小さい、かつ埋め込み酸化膜の膜厚の選択範囲
が広い、高品質なＳＯＩ半導体基板の製造方法を提供す
ることである。
【００１８】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体シリコン基板の一表面から酸素イオ
ンをイオン注入することによって、該半導体シリコン基
板の中に酸素の高濃度層を形成し、その後該半導体シリ
コン基板に熱処理を施すことによって、イオン注入した
酸素とシリコンとを化学反応せしめて、絶縁物である二
酸化シリコン膜を該半導体シリコン基板内部に形成する
工程において、該熱処理工程に少なくとも雰囲気の酸素
分圧が５×１０3 Ｐａ以上である熱処理工程を含むこと
を特徴とする半導体基板の製造方法である。
の本発明は、半導体シリコン基板の一表面から酸素イオ
ンをイオン注入することによって、該半導体シリコン基
板の中に酸素の高濃度層を形成し、その後該半導体シリ
コン基板に熱処理を施すことによって、イオン注入した
酸素とシリコンとを化学反応せしめて、絶縁物である二
酸化シリコン膜を該半導体シリコン基板内部に形成する
工程において、該熱処理工程に少なくとも雰囲気の酸素
分圧が５×１０3 Ｐａ以上である熱処理工程を含むこと
を特徴とする半導体基板の製造方法である。
【００１９】本発明の半導体基板の製造方法において
は、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上である
熱処理工程の温度が１１００℃乃至１４１０℃であるこ
とを特徴とする。
は、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上である
熱処理工程の温度が１１００℃乃至１４１０℃であるこ
とを特徴とする。
【００２０】また、本発明の半導体基板の製造方法にお
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の温度が１３３０℃乃至１４１０℃であ
ることを特徴とする。
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の温度が１３３０℃乃至１４１０℃であ
ることを特徴とする。
【００２１】また、本発明の半導体基板の製造方法にお
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の時間が５分乃至８時間であることを特
徴とする。
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の時間が５分乃至８時間であることを特
徴とする。
【００２２】また、本発明の半導体基板の製造方法にお
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の前に、酸素分圧が０．１×１０3 Ｐａ
乃至５×１０3 Ｐａ未満で、かつ熱処理温度が１３００
℃乃至１４１０℃で、かつ熱処理時間が５分乃至６時間
である熱処理工程を含むことを特徴とする。
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の前に、酸素分圧が０．１×１０3 Ｐａ
乃至５×１０3 Ｐａ未満で、かつ熱処理温度が１３００
℃乃至１４１０℃で、かつ熱処理時間が５分乃至６時間
である熱処理工程を含むことを特徴とする。
【００２３】また、本発明の半導体基板の製造方法にお
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の後に、酸素分圧が５×１０3 Ｐａ以下
で、かつ熱処理温度が１３００℃乃至１４１０℃で、か
つ熱処理時間が５分乃至６時間である熱処理工程を含む
ことを特徴とする。
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ以上で
ある熱処理工程の後に、酸素分圧が５×１０3 Ｐａ以下
で、かつ熱処理温度が１３００℃乃至１４１０℃で、か
つ熱処理時間が５分乃至６時間である熱処理工程を含む
ことを特徴とする。
【００２４】また、本発明の半導体基板の製造方法にお
いては、前記熱処理工程の最終工程に、酸素分圧が５×
１０3 Ｐａ以下で、かつ温度を１３００℃以下に降温す
る熱処理工程を含むことを特徴とする。
いては、前記熱処理工程の最終工程に、酸素分圧が５×
１０3 Ｐａ以下で、かつ温度を１３００℃以下に降温す
る熱処理工程を含むことを特徴とする。
【００２５】また、本発明の半導体基板の製造方法にお
いては、前記熱処理工程の最終工程に、酸素分圧が５×
１０3 Ｐａ以下で、かつ温度を１０５０℃以下に降温す
る熱処理工程を含むことを特徴とする。
いては、前記熱処理工程の最終工程に、酸素分圧が５×
１０3 Ｐａ以下で、かつ温度を１０５０℃以下に降温す
る熱処理工程を含むことを特徴とする。
【００２６】また、本発明の半導体基板の製造方法にお
いては、前記酸素分圧が５×１０３Ｐａ以下で、降温す
る熱処理工程の降温速度が２．５℃／分であることを特
徴とする。
いては、前記酸素分圧が５×１０３Ｐａ以下で、降温す
る熱処理工程の降温速度が２．５℃／分であることを特
徴とする。
【００２７】また、本発明の半導体基板の製造方法にお
いては、前記雰囲気の酸素分圧が５×１０３ Ｐａ以上
である熱処理工程の雰囲気が、酸素１００％、またはア
ルゴン、ヘリウム、窒素の１つまたは複数と酸素との混
合物から構成されることを特徴とする。
いては、前記雰囲気の酸素分圧が５×１０３ Ｐａ以上
である熱処理工程の雰囲気が、酸素１００％、またはア
ルゴン、ヘリウム、窒素の１つまたは複数と酸素との混
合物から構成されることを特徴とする。
【００２８】また、本発明の半導体基板の製造方法にお
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ未満で
ある熱処理工程の雰囲気が、アルゴン、ヘリウム、窒素
の１つまたは複数と酸素との混合物、または窒素１００
％、アルゴン１００％のうちのいずれか１つから構成さ
れることを特徴とする。
いては、前記雰囲気の酸素分圧が５×１０3 Ｐａ未満で
ある熱処理工程の雰囲気が、アルゴン、ヘリウム、窒素
の１つまたは複数と酸素との混合物、または窒素１００
％、アルゴン１００％のうちのいずれか１つから構成さ
れることを特徴とする。
【００２９】また、本発明の半導体基板の製造方法にお
いては、前記酸素イオンのイオン注入は、ドーズ量が
０．３×１０18イオン／ｃｍ2 乃至０．４×１０18イオ
ン／ｃｍ2 で、かつイオン注入エネルギーが１５０ｋｅ
Ｖ乃至２２０ｋｅＶであることを特徴とする。
いては、前記酸素イオンのイオン注入は、ドーズ量が
０．３×１０18イオン／ｃｍ2 乃至０．４×１０18イオ
ン／ｃｍ2 で、かつイオン注入エネルギーが１５０ｋｅ
Ｖ乃至２２０ｋｅＶであることを特徴とする。
【００３０】また、本発明の半導体基板の製造方法にお
いては、前記酸素イオンのイオン注入は、ドーズ量が
１．２５×１０18イオン／ｃｍ2 乃至２．２×１０18イ
オン／ｃｍ2 で、かつイオン注入エネルギーが１５０ｋ
ｅＶ乃至２２０ｋｅＶであることを特徴とする。
いては、前記酸素イオンのイオン注入は、ドーズ量が
１．２５×１０18イオン／ｃｍ2 乃至２．２×１０18イ
オン／ｃｍ2 で、かつイオン注入エネルギーが１５０ｋ
ｅＶ乃至２２０ｋｅＶであることを特徴とする。
【００３１】
【作用】本発明では、酸素イオン注入によって半導体シ
リコン基板の内部に酸素の高密度層を形成した後の熱処
理工程において、少なくとも雰囲気の酸素分圧が５×１
０3 Ｐａ以上の過程を含むことを特徴とする。
リコン基板の内部に酸素の高密度層を形成した後の熱処
理工程において、少なくとも雰囲気の酸素分圧が５×１
０3 Ｐａ以上の過程を含むことを特徴とする。
【００３２】熱処理雰囲気中の酸素分圧の第１の作用を
図３で説明する。図３（ａ）は、図１（ｄ）、図２
（ｂ）あるいは図２（ｃ）の状態の内部に埋め込み酸化
膜７または層状のシリコン酸化物５が、表面に半導体シ
リコン膜８が形成されている半導体シリコン基板１を示
す。
図３で説明する。図３（ａ）は、図１（ｄ）、図２
（ｂ）あるいは図２（ｃ）の状態の内部に埋め込み酸化
膜７または層状のシリコン酸化物５が、表面に半導体シ
リコン膜８が形成されている半導体シリコン基板１を示
す。
【００３３】このような半導体シリコン基板１を酸素分
圧が５×１０3 Ｐａ以上の高温度の雰囲気で熱処理する
と、図３（ｂ）に示すように、雰囲気中の酸素によって
半導体シリコン膜８の表面が酸化して二酸化シリコン膜
９が形成される。さらに、雰囲気の酸素は二酸化シリコ
ン膜９に溶け込み、二酸化シリコン膜９の中を拡散し
て、二酸化シリコン膜９と半導体シリコン膜８との界面
１０に到達する。界面１０に到達した酸素は、その界面
１０のシリコン原子と反応して二酸化シリコンを形成す
る。この反応によって、二酸化シリコン膜９の膜厚は増
加し、単結晶シリコン膜８の膜厚は減少する。
圧が５×１０3 Ｐａ以上の高温度の雰囲気で熱処理する
と、図３（ｂ）に示すように、雰囲気中の酸素によって
半導体シリコン膜８の表面が酸化して二酸化シリコン膜
９が形成される。さらに、雰囲気の酸素は二酸化シリコ
ン膜９に溶け込み、二酸化シリコン膜９の中を拡散し
て、二酸化シリコン膜９と半導体シリコン膜８との界面
１０に到達する。界面１０に到達した酸素は、その界面
１０のシリコン原子と反応して二酸化シリコンを形成す
る。この反応によって、二酸化シリコン膜９の膜厚は増
加し、単結晶シリコン膜８の膜厚は減少する。
【００３４】界面１０の反応における酸素の消費速度に
比較して、界面１０に到達する酸素の供給速度が大きい
場合には、反応に費やされない余剰の酸素が半導体シリ
コン膜８に溶け込み、半導体シリコン膜８の中を拡散し
て、半導体シリコン膜８と埋め込み酸化膜７′との界面
１１に到達する。界面１１に到達した酸素はそこでシリ
コン原子と反応して二酸化シリコンを形成する。この反
応によって半導体シリコン膜８の膜厚は減少し、埋め込
み酸化膜７′の膜厚は増加する。
比較して、界面１０に到達する酸素の供給速度が大きい
場合には、反応に費やされない余剰の酸素が半導体シリ
コン膜８に溶け込み、半導体シリコン膜８の中を拡散し
て、半導体シリコン膜８と埋め込み酸化膜７′との界面
１１に到達する。界面１１に到達した酸素はそこでシリ
コン原子と反応して二酸化シリコンを形成する。この反
応によって半導体シリコン膜８の膜厚は減少し、埋め込
み酸化膜７′の膜厚は増加する。
【００３５】界面１１における反応で余剰となった酸素
は、埋め込み酸化膜７′に溶け込み、埋め込み酸化膜
７′の中を拡散して酸素原子欠乏欠陥を消滅させ、さら
に埋め込み酸化膜７′と半導体シリコン基板１との界面
１２に到達する。界面１２に到達した酸素原子はシリコ
ン原子と反応して二酸化シリコンを形成する。界面１２
の反応によっても埋め込み酸化膜７′の膜厚は増加す
る。
は、埋め込み酸化膜７′に溶け込み、埋め込み酸化膜
７′の中を拡散して酸素原子欠乏欠陥を消滅させ、さら
に埋め込み酸化膜７′と半導体シリコン基板１との界面
１２に到達する。界面１２に到達した酸素原子はシリコ
ン原子と反応して二酸化シリコンを形成する。界面１２
の反応によっても埋め込み酸化膜７′の膜厚は増加す
る。
【００３６】埋め込み酸化膜７′の膜厚を増加せしめる
には、二酸化シリコン膜９と半導体シリコン膜８の界面
の反応における酸素の消費速度に比較して、二酸化シリ
コン膜９の中を拡散してこの界面に到達する酸素の供給
速度を大きくして、半導体シリコン膜８に溶け込む余剰
の酸素を確保することが必要である。
には、二酸化シリコン膜９と半導体シリコン膜８の界面
の反応における酸素の消費速度に比較して、二酸化シリ
コン膜９の中を拡散してこの界面に到達する酸素の供給
速度を大きくして、半導体シリコン膜８に溶け込む余剰
の酸素を確保することが必要である。
【００３７】二酸化シリコン膜９の中を拡散してこの界
面に到達する酸素の流量は、二酸化シリコン膜９に溶け
込む酸素の量とともに増加する。二酸化シリコン膜９に
溶け込む酸素の量はヘンリーの法則により雰囲気中の酸
素の分圧に比例する。したがって、雰囲気中の酸素の分
圧をある値以上にすることによって、埋め込み酸化膜
７′の膜厚を増加せしめることができ、同時に埋め込み
酸化膜７′中の酸素原子欠乏欠陥を消滅させることがで
きる。われわれの実験によると、酸素分圧を５×１０3
Ｐａ以上とすると埋め込み酸化膜７′の膜厚の増加が認
められた。
面に到達する酸素の流量は、二酸化シリコン膜９に溶け
込む酸素の量とともに増加する。二酸化シリコン膜９に
溶け込む酸素の量はヘンリーの法則により雰囲気中の酸
素の分圧に比例する。したがって、雰囲気中の酸素の分
圧をある値以上にすることによって、埋め込み酸化膜
７′の膜厚を増加せしめることができ、同時に埋め込み
酸化膜７′中の酸素原子欠乏欠陥を消滅させることがで
きる。われわれの実験によると、酸素分圧を５×１０3
Ｐａ以上とすると埋め込み酸化膜７′の膜厚の増加が認
められた。
【００３８】熱処理雰囲気中の酸素分圧の第２の作用を
図４で説明する。図４（ａ）は図１（ｂ）の状態の、内
部に酸素の高密度層３と結晶欠陥の高密度層４が形成さ
れている半導体シリコン基板１を示す。
図４で説明する。図４（ａ）は図１（ｂ）の状態の、内
部に酸素の高密度層３と結晶欠陥の高密度層４が形成さ
れている半導体シリコン基板１を示す。
【００３９】このような半導体シリコン基板を酸素分圧
が５×１０3 Ｐａ以上の高温度の雰囲気で熱処理する
と、図４（ｂ）に示すように、雰囲気中の酸素によって
半導体シリコン膜８の表面が酸化して二酸化シリコン膜
９が形成され、また図１（ｃ）で説明したように注入さ
れた酸素が析出して層状のシリコン酸化物５′と島状の
シリコン酸化物６′を形成する。
が５×１０3 Ｐａ以上の高温度の雰囲気で熱処理する
と、図４（ｂ）に示すように、雰囲気中の酸素によって
半導体シリコン膜８の表面が酸化して二酸化シリコン膜
９が形成され、また図１（ｃ）で説明したように注入さ
れた酸素が析出して層状のシリコン酸化物５′と島状の
シリコン酸化物６′を形成する。
【００４０】層状のシリコン酸化物５′と島状のシリコ
ン酸化物６′の成長には、雰囲気から溶け込んだ酸素の
析出と、図３（ｂ）で説明した作用によって雰囲気から
溶け込んだ酸素によるシリコン酸化物とシリコンとの界
面での酸化成長が加わるため、層状のシリコン酸化物
５′の層厚と島状のシリコン酸化物６′のサイズは増大
する。
ン酸化物６′の成長には、雰囲気から溶け込んだ酸素の
析出と、図３（ｂ）で説明した作用によって雰囲気から
溶け込んだ酸素によるシリコン酸化物とシリコンとの界
面での酸化成長が加わるため、層状のシリコン酸化物
５′の層厚と島状のシリコン酸化物６′のサイズは増大
する。
【００４１】その後、雰囲気の酸素分圧を５×１０3 Ｐ
ａ未満にして熱処理することにより、図４（ｃ）に示す
ように、島状のシリコン６′を層状のシリコン酸化物
５′中に取り込んで消滅せしめ、膜厚を増加させた埋め
込み酸化膜７′を得ることができる。この場合の埋め込
み酸化膜７′も図３の場合と同様に酸素原子欠乏欠陥が
消滅している。
ａ未満にして熱処理することにより、図４（ｃ）に示す
ように、島状のシリコン６′を層状のシリコン酸化物
５′中に取り込んで消滅せしめ、膜厚を増加させた埋め
込み酸化膜７′を得ることができる。この場合の埋め込
み酸化膜７′も図３の場合と同様に酸素原子欠乏欠陥が
消滅している。
【００４２】図３、図４で説明した本発明の方法による
と、埋め込み酸化膜７′と半導体シリコン膜８との界面
が通常の熱酸化と同じように酸化されるため、界面のラ
フネスが熱酸化膜とシリコンの界面のラフネスと同程度
に平坦になる。
と、埋め込み酸化膜７′と半導体シリコン膜８との界面
が通常の熱酸化と同じように酸化されるため、界面のラ
フネスが熱酸化膜とシリコンの界面のラフネスと同程度
に平坦になる。
【００４３】図５は、本発明の熱処理工程における雰囲
気制御の１つを説明する図である。まず、酸素分圧が５
×１０3 Ｐａ未満かつ温度が１３００℃以上１４１０℃
以下の雰囲気で５分以上６時間以下熱処理した後、酸素
分圧が５×１０3 Ｐａ以上かつ温度が１１００℃以上１
４１０℃以下の雰囲気で５分以上８時間以下熱処理す
る。
気制御の１つを説明する図である。まず、酸素分圧が５
×１０3 Ｐａ未満かつ温度が１３００℃以上１４１０℃
以下の雰囲気で５分以上６時間以下熱処理した後、酸素
分圧が５×１０3 Ｐａ以上かつ温度が１１００℃以上１
４１０℃以下の雰囲気で５分以上８時間以下熱処理す
る。
【００４４】初めの酸素分圧が５×１０3 Ｐａ未満かつ
温度が１３００℃以上１４１０℃以下の雰囲気で５分以
上６時間以下の熱処理は、半導体シリコン基板を図３
（ａ）の状態にする。後の酸素分圧が５×１０3 Ｐａ以
上かつ温度が１１００℃以上１４１０℃以下の雰囲気で
５分以上８時間以下の熱処理は、図３（ｂ）で説明した
作用により埋め込み酸化膜７′の膜厚を増加せしめ、埋
め込み酸化膜７′中の酸素原子欠乏欠陥を消滅せしめ、
半導体シリコン膜８と埋め込み酸化膜７′との界面１１
ならびに埋め込み酸化膜７′と半導体シリコン基板１と
の界面１２を平坦にする熱処理工程である。
温度が１３００℃以上１４１０℃以下の雰囲気で５分以
上６時間以下の熱処理は、半導体シリコン基板を図３
（ａ）の状態にする。後の酸素分圧が５×１０3 Ｐａ以
上かつ温度が１１００℃以上１４１０℃以下の雰囲気で
５分以上８時間以下の熱処理は、図３（ｂ）で説明した
作用により埋め込み酸化膜７′の膜厚を増加せしめ、埋
め込み酸化膜７′中の酸素原子欠乏欠陥を消滅せしめ、
半導体シリコン膜８と埋め込み酸化膜７′との界面１１
ならびに埋め込み酸化膜７′と半導体シリコン基板１と
の界面１２を平坦にする熱処理工程である。
【００４５】図６は、本発明の熱処理工程における雰囲
気制御の他の１つを説明する図である。まず、酸素分圧
が５×１０3 Ｐａ以上かつ温度が１１００℃以上１４１
０℃以下の雰囲気で５分以上８時間以下熱処理した後、
酸素分圧が５×１０3 Ｐａ未満かつ温度が１３００以上
１４１０℃以下の雰囲気で５分以上かつ６時間以下熱処
理する。初めの酸素分圧が５×１０3 Ｐａ以上かつ温度
が１１００℃以上１４１０℃以下の雰囲気で５分以上８
時間以下の熱処理は、図４（ａ）および図４（ｂ）で説
明した作用により、層状のシリコン酸化物５′の層厚と
島状のシリコン酸化物６′のサイズを増加し、シリコン
酸化物６′中の酸素原子欠乏欠陥を消滅せしめ、半導体
シリコン膜８とシリコン酸化物６′との界面ならびにシ
リコン酸化物６′と単結晶シリコン基板１との界面を平
坦にする熱処理工程である。後の酸素分圧が５×１０3
Ｐａ未満かつ温度が１３００℃以上かつ１４１０℃以下
の雰囲気で５分以上かつ６時間以下の熱処理は、図４
（ｃ）で説明した作用により、島状のシリコン酸化物
６′を消滅させて埋め込み酸化膜７′に取り込み、その
膜厚を増加せしめる熱処理工程である。
気制御の他の１つを説明する図である。まず、酸素分圧
が５×１０3 Ｐａ以上かつ温度が１１００℃以上１４１
０℃以下の雰囲気で５分以上８時間以下熱処理した後、
酸素分圧が５×１０3 Ｐａ未満かつ温度が１３００以上
１４１０℃以下の雰囲気で５分以上かつ６時間以下熱処
理する。初めの酸素分圧が５×１０3 Ｐａ以上かつ温度
が１１００℃以上１４１０℃以下の雰囲気で５分以上８
時間以下の熱処理は、図４（ａ）および図４（ｂ）で説
明した作用により、層状のシリコン酸化物５′の層厚と
島状のシリコン酸化物６′のサイズを増加し、シリコン
酸化物６′中の酸素原子欠乏欠陥を消滅せしめ、半導体
シリコン膜８とシリコン酸化物６′との界面ならびにシ
リコン酸化物６′と単結晶シリコン基板１との界面を平
坦にする熱処理工程である。後の酸素分圧が５×１０3
Ｐａ未満かつ温度が１３００℃以上かつ１４１０℃以下
の雰囲気で５分以上かつ６時間以下の熱処理は、図４
（ｃ）で説明した作用により、島状のシリコン酸化物
６′を消滅させて埋め込み酸化膜７′に取り込み、その
膜厚を増加せしめる熱処理工程である。
【００４６】図７は、本発明の熱処理工程における雰囲
気制御のさらに他の１つを説明する図である。まず、酸
素分圧が５×１０3 Ｐａ未満かつ温度が１３００℃以上
１４１０℃以下の雰囲気で５分以上４時間以下熱処理し
た後、酸素分圧が５×１０3Ｐａ以上かつ温度が１１０
０℃以上１４１０℃以下の雰囲気で５分以上８時間以下
熱処理し、さらにその後、酸素分圧が５×１０3 Ｐａ未
満かつ温度が１３００℃以上１４１０℃以下の雰囲気で
５分以上６時間以下熱処理する。
気制御のさらに他の１つを説明する図である。まず、酸
素分圧が５×１０3 Ｐａ未満かつ温度が１３００℃以上
１４１０℃以下の雰囲気で５分以上４時間以下熱処理し
た後、酸素分圧が５×１０3Ｐａ以上かつ温度が１１０
０℃以上１４１０℃以下の雰囲気で５分以上８時間以下
熱処理し、さらにその後、酸素分圧が５×１０3 Ｐａ未
満かつ温度が１３００℃以上１４１０℃以下の雰囲気で
５分以上６時間以下熱処理する。
【００４７】初めの２つの熱処理工程は、図５の熱処理
工程と同じ意味を持つ。最後の酸素分圧が５×１０3 Ｐ
ａ未満かつ温度が１３００℃以上かつ１４１０℃以下の
雰囲気で５分以上６時間以下の熱処理は、酸素分圧が高
い２番目の熱処理工程の間に半導体シリコン膜８の中に
生じた微小な析出物を消滅させ、欠陥の少ない半導体シ
リコン膜８を得る熱処理工程である。
工程と同じ意味を持つ。最後の酸素分圧が５×１０3 Ｐ
ａ未満かつ温度が１３００℃以上かつ１４１０℃以下の
雰囲気で５分以上６時間以下の熱処理は、酸素分圧が高
い２番目の熱処理工程の間に半導体シリコン膜８の中に
生じた微小な析出物を消滅させ、欠陥の少ない半導体シ
リコン膜８を得る熱処理工程である。
【００４８】さらに図５乃至図７で説明した熱処理工程
に続いて、その雰囲気の酸素分圧を５×１０3 Ｐａ未満
にし、半導体シリコン基板をゆっくり冷却することによ
って、半導体シリコン膜８の中に固溶した酸素の濃度を
刻々の温度のシリコン中の酸素の飽和固溶濃度に沿って
減少させることができる。その結果、酸素析出に起因す
る結晶欠陥が発生し難い半導体シリコン膜８を得ること
ができる。結晶欠陥をより少なくするためには、冷却速
度は２．５℃／分以下とすることが好ましい。また、ゆ
っくり冷却する温度帯は少なくとも１３００℃以上の温
度帯、好ましくは１０５０℃以上の温度帯を含むべきで
ある。
に続いて、その雰囲気の酸素分圧を５×１０3 Ｐａ未満
にし、半導体シリコン基板をゆっくり冷却することによ
って、半導体シリコン膜８の中に固溶した酸素の濃度を
刻々の温度のシリコン中の酸素の飽和固溶濃度に沿って
減少させることができる。その結果、酸素析出に起因す
る結晶欠陥が発生し難い半導体シリコン膜８を得ること
ができる。結晶欠陥をより少なくするためには、冷却速
度は２．５℃／分以下とすることが好ましい。また、ゆ
っくり冷却する温度帯は少なくとも１３００℃以上の温
度帯、好ましくは１０５０℃以上の温度帯を含むべきで
ある。
【００４９】酸素分圧が５×１０3 Ｐａ以上の熱処理工
程の温度は１１００℃以上１４１０℃以下が好ましい。
また、１３３０℃以上１４１０℃以下であればより好ま
しい。１１００℃未満の温度の場合、実用的な熱処理時
間内での埋め込み酸化膜７′の膜厚増加率が小さく効果
が小さい。１４１０℃を超える温度の場合、半導体シリ
コン基板の機械的強度が低下してスリップなどの結晶欠
陥が発生するので適さない。１３３０℃以上１４１０℃
以下の温度の場合には、酸素原子やシリコン原子の拡散
速度が大きくなり、熱処理時間が短縮でき、また、埋め
込み酸化膜７′と半導体シリコン膜８との界面１１ある
いは埋め込み酸化膜７′と半導体シリコン基板１との界
面１２をより急峻にかつ平坦にすることができる。
程の温度は１１００℃以上１４１０℃以下が好ましい。
また、１３３０℃以上１４１０℃以下であればより好ま
しい。１１００℃未満の温度の場合、実用的な熱処理時
間内での埋め込み酸化膜７′の膜厚増加率が小さく効果
が小さい。１４１０℃を超える温度の場合、半導体シリ
コン基板の機械的強度が低下してスリップなどの結晶欠
陥が発生するので適さない。１３３０℃以上１４１０℃
以下の温度の場合には、酸素原子やシリコン原子の拡散
速度が大きくなり、熱処理時間が短縮でき、また、埋め
込み酸化膜７′と半導体シリコン膜８との界面１１ある
いは埋め込み酸化膜７′と半導体シリコン基板１との界
面１２をより急峻にかつ平坦にすることができる。
【００５０】酸素分圧が５×１０3 Ｐａ以上の熱処理工
程の雰囲気は、１００％酸素ガス、あるいはアルゴンガ
ス、ヘリウムガス、窒素ガスの１つまたは複数と酸素ガ
スとの混合ガスが好ましい。その他の不活性ガスも酸素
ガスとの混合ガスとして使えるが、熱処理コストが高く
なる。当然、酸素と反応するガスは好ましくない。
程の雰囲気は、１００％酸素ガス、あるいはアルゴンガ
ス、ヘリウムガス、窒素ガスの１つまたは複数と酸素ガ
スとの混合ガスが好ましい。その他の不活性ガスも酸素
ガスとの混合ガスとして使えるが、熱処理コストが高く
なる。当然、酸素と反応するガスは好ましくない。
【００５１】また、酸素分圧が５×１０3 Ｐａ未満の熱
処理工程の雰囲気は、半導体シリコン基板の表面に既に
５０ｎｍ以上の酸化膜がある場合には、窒素１００％あ
るいはアルゴン１００％の雰囲気でもよく、そうでなけ
れば、半導体シリコン基板の表面のエッチングによる荒
れを防ぐためにアルゴンガス、ヘリウムガス、窒素ガス
の１つまたは複数と分圧０．１×１０3 Ｐａ以上の酸素
ガスとの混合ガスが好ましい。
処理工程の雰囲気は、半導体シリコン基板の表面に既に
５０ｎｍ以上の酸化膜がある場合には、窒素１００％あ
るいはアルゴン１００％の雰囲気でもよく、そうでなけ
れば、半導体シリコン基板の表面のエッチングによる荒
れを防ぐためにアルゴンガス、ヘリウムガス、窒素ガス
の１つまたは複数と分圧０．１×１０3 Ｐａ以上の酸素
ガスとの混合ガスが好ましい。
【００５２】連続で良質な絶縁物となる埋め込み酸化膜
を半導体シリコン基板内部に形成する上で酸素イオンの
ドーズと注入エネルギーを次の範囲にすることが好まし
い。第１の好ましい範囲は、酸素イオンのドーズが０．
３×１０18イオン／ｃｍ2 以上０．４×１０18イオン／
ｃｍ2 以下で、注入エネルギーが１５０ｋｅＶ以上２２
０ｋｅＶ以下である。第２の好ましい範囲は、酸素イオ
ンのドーズが１．２５×１０18イオン／ｃｍ2 以上２．
２×１０18イオン／ｃｍ2 以下で、注入エネルギーが１
５０ｋｅＶ以上かつ２２０ｋｅＶ以下である。注入エネ
ルギーが１５０ｋｅＶ未満の範囲で酸素イオンをイオン
注入した半導体シリコン基板を本発明の熱処理方法によ
って熱処理すると、半導体シリコン膜８の中に１×１０
3 個／ｃｍ2 を超える多量の結晶欠陥を発生することが
ある。注入エネルギーが１５０ｋｅＶ以上２２０ｋｅＶ
以下であっても、酸素イオンのドーズが０．３×１０18
イオン／ｃｍ2 未満の範囲あるいは０．４×１０18イオ
ン／ｃｍ2 を超え、１．２５×１０18イオン／ｃｍ2 未
満の範囲でイオン注入した半導体シリコン基板を本発明
の熱処理方法によって熱処理すると、埋め込み酸化膜
７′が不連続になったり、あるいはその内部にシリコン
の大きな粒を含有したりすることがある。このような埋
め込み酸化膜は絶縁特性が著しく劣る。
を半導体シリコン基板内部に形成する上で酸素イオンの
ドーズと注入エネルギーを次の範囲にすることが好まし
い。第１の好ましい範囲は、酸素イオンのドーズが０．
３×１０18イオン／ｃｍ2 以上０．４×１０18イオン／
ｃｍ2 以下で、注入エネルギーが１５０ｋｅＶ以上２２
０ｋｅＶ以下である。第２の好ましい範囲は、酸素イオ
ンのドーズが１．２５×１０18イオン／ｃｍ2 以上２．
２×１０18イオン／ｃｍ2 以下で、注入エネルギーが１
５０ｋｅＶ以上かつ２２０ｋｅＶ以下である。注入エネ
ルギーが１５０ｋｅＶ未満の範囲で酸素イオンをイオン
注入した半導体シリコン基板を本発明の熱処理方法によ
って熱処理すると、半導体シリコン膜８の中に１×１０
3 個／ｃｍ2 を超える多量の結晶欠陥を発生することが
ある。注入エネルギーが１５０ｋｅＶ以上２２０ｋｅＶ
以下であっても、酸素イオンのドーズが０．３×１０18
イオン／ｃｍ2 未満の範囲あるいは０．４×１０18イオ
ン／ｃｍ2 を超え、１．２５×１０18イオン／ｃｍ2 未
満の範囲でイオン注入した半導体シリコン基板を本発明
の熱処理方法によって熱処理すると、埋め込み酸化膜
７′が不連続になったり、あるいはその内部にシリコン
の大きな粒を含有したりすることがある。このような埋
め込み酸化膜は絶縁特性が著しく劣る。
【００５３】
【実施例】図８乃至図１０は本発明の熱処理工程の３つ
の実施例Ａ、Ｂ、Ｃを示す。まず、単結晶半導体シリコ
ン基板の主鏡面から酸素イオンを注入した。注入の条件
は表１に示した。
の実施例Ａ、Ｂ、Ｃを示す。まず、単結晶半導体シリコ
ン基板の主鏡面から酸素イオンを注入した。注入の条件
は表１に示した。
【００５４】
【表１】
【００５５】酸素イオン注入後のシリコン基板を清浄な
電気炉に入れ、図８乃至図１０の熱処理工程でそれぞれ
熱処理した。また、比較のため、図１１に示す従来の熱
処理工程Ｄでも熱処理した。
電気炉に入れ、図８乃至図１０の熱処理工程でそれぞれ
熱処理した。また、比較のため、図１１に示す従来の熱
処理工程Ｄでも熱処理した。
【００５６】図８の熱処理工程Ａでは、酸素イオン注入
したシリコン基板を９００℃で、酸素の分圧が５×１０
2 Ｐａである酸素ガスとアルゴンガスとの混合ガスであ
る雰囲気で、電気炉に入れた。そして５℃／分の昇温速
度で１３５０℃まで昇温した。その後同じ雰囲気で１３
５０℃で２時間維持した。その後雰囲気の酸素の分圧を
ガス３．８×１０4 Ｐａに変えて１３５０℃で４時間維
持した。その後、雰囲気の酸素の分圧を５×１０2 Ｐａ
に変えて降温速度２．５℃／分で１３５０℃から９００
℃へ降温した。そしてシリコン基板を電気炉から取り出
した。
したシリコン基板を９００℃で、酸素の分圧が５×１０
2 Ｐａである酸素ガスとアルゴンガスとの混合ガスであ
る雰囲気で、電気炉に入れた。そして５℃／分の昇温速
度で１３５０℃まで昇温した。その後同じ雰囲気で１３
５０℃で２時間維持した。その後雰囲気の酸素の分圧を
ガス３．８×１０4 Ｐａに変えて１３５０℃で４時間維
持した。その後、雰囲気の酸素の分圧を５×１０2 Ｐａ
に変えて降温速度２．５℃／分で１３５０℃から９００
℃へ降温した。そしてシリコン基板を電気炉から取り出
した。
【００５７】図９の熱処理工程Ｂでは、酸素イオン注入
したシリコン基板を９００℃で、酸素の分圧が５×１０
4 Ｐａである酸素ガスとアルゴンガスとの混合ガスであ
る雰囲気で、電気炉に入れた。そして５℃／分の昇温速
度で１３７０℃まで昇温した。その後同じ雰囲気で１３
７０℃で１５分間維持した。その後、雰囲気の酸素の分
圧をガス５×１０2 Ｐａに変えて１３７０℃で４時間維
持した。その後同じ雰囲気で降温速度２．５℃／分で１
３７０℃から９００℃へ降温した。そしてシリコン基板
を電気炉から取り出した。
したシリコン基板を９００℃で、酸素の分圧が５×１０
4 Ｐａである酸素ガスとアルゴンガスとの混合ガスであ
る雰囲気で、電気炉に入れた。そして５℃／分の昇温速
度で１３７０℃まで昇温した。その後同じ雰囲気で１３
７０℃で１５分間維持した。その後、雰囲気の酸素の分
圧をガス５×１０2 Ｐａに変えて１３７０℃で４時間維
持した。その後同じ雰囲気で降温速度２．５℃／分で１
３７０℃から９００℃へ降温した。そしてシリコン基板
を電気炉から取り出した。
【００５８】図１０の熱処理工程Ｃでは、酸素イオン注
入したシリコン基板を９００℃で、酸素の分圧が５×１
０2 Ｐａである酸素ガスとアルゴンガスとの混合ガスで
ある雰囲気で、電気炉に入れた。そして５℃／分の昇温
速度で１３９０℃まで昇温した。その後同じ雰囲気で１
３９０℃で２時間維持した。その後、雰囲気の酸素の分
圧をガス１．６７×１０4 Ｐａに変えて１３９０℃で４
時間維持した。その後、雰囲気の酸素の分圧を５×１０
2 Ｐａに変えて１３９０℃で２時間維持した。その後、
同じ雰囲気で降温速度２．５℃／分で１３９０℃から９
００℃へ降温した。そしてシリコン基板を電気炉から取
り出した。
入したシリコン基板を９００℃で、酸素の分圧が５×１
０2 Ｐａである酸素ガスとアルゴンガスとの混合ガスで
ある雰囲気で、電気炉に入れた。そして５℃／分の昇温
速度で１３９０℃まで昇温した。その後同じ雰囲気で１
３９０℃で２時間維持した。その後、雰囲気の酸素の分
圧をガス１．６７×１０4 Ｐａに変えて１３９０℃で４
時間維持した。その後、雰囲気の酸素の分圧を５×１０
2 Ｐａに変えて１３９０℃で２時間維持した。その後、
同じ雰囲気で降温速度２．５℃／分で１３９０℃から９
００℃へ降温した。そしてシリコン基板を電気炉から取
り出した。
【００５９】熱処理を終えたシリコン基板の断面を透過
電子顕微鏡で観察して、埋め込み酸化膜の膜の厚さを調
べた。また、熱処理を終えたシリコン基板を希釈した弗
酸水溶液中に浸漬して熱処理中にシリコン基板表面に成
長した熱酸化膜を除去し、引き続きシリコン基板を水酸
化カリウム水溶液中に浸漬して半導体シリコン膜を除去
して埋め込み酸化膜を露出させ、埋め込み酸化膜の表面
のラフネスを原子間力走査顕微鏡で測定した。また、熱
処理を終えたシリコン基板を希釈した弗酸水溶液中に浸
漬して熱処理中にシリコン基板表面に成長した熱酸化膜
を除去し、引き続き露出した半導体シリコン膜にリンま
たはボロンを５×１０16イオン／ｃｍ2イオン注入した
後９００℃で３０分熱処理して半導体シリコン膜を導体
にし、引き続き通常のリソグラフィーとエッチングの技
術を使用して半導体シリコン膜を面積０．０１ｍｍ2 乃
至２５ｍｍ2 の多数のパターンに細分し、引き続き埋め
込み酸化膜を挟んだ細分した半導体シリコン膜と半導体
シリコン基板との間に電圧をかけて埋め込み酸化膜に流
れる電流を測定することによって埋め込み酸化膜のリー
ク欠陥数と絶縁破壊強度を調べた。
電子顕微鏡で観察して、埋め込み酸化膜の膜の厚さを調
べた。また、熱処理を終えたシリコン基板を希釈した弗
酸水溶液中に浸漬して熱処理中にシリコン基板表面に成
長した熱酸化膜を除去し、引き続きシリコン基板を水酸
化カリウム水溶液中に浸漬して半導体シリコン膜を除去
して埋め込み酸化膜を露出させ、埋め込み酸化膜の表面
のラフネスを原子間力走査顕微鏡で測定した。また、熱
処理を終えたシリコン基板を希釈した弗酸水溶液中に浸
漬して熱処理中にシリコン基板表面に成長した熱酸化膜
を除去し、引き続き露出した半導体シリコン膜にリンま
たはボロンを５×１０16イオン／ｃｍ2イオン注入した
後９００℃で３０分熱処理して半導体シリコン膜を導体
にし、引き続き通常のリソグラフィーとエッチングの技
術を使用して半導体シリコン膜を面積０．０１ｍｍ2 乃
至２５ｍｍ2 の多数のパターンに細分し、引き続き埋め
込み酸化膜を挟んだ細分した半導体シリコン膜と半導体
シリコン基板との間に電圧をかけて埋め込み酸化膜に流
れる電流を測定することによって埋め込み酸化膜のリー
ク欠陥数と絶縁破壊強度を調べた。
【００６０】これらの結果を表２に示した。本発明の実
施例の結果は、従来技術に比較し、埋め込み酸化膜厚の
増加、界面ラフネスの向上、リーク欠陥の向上、絶縁破
壊強度の向上がみられた。
施例の結果は、従来技術に比較し、埋め込み酸化膜厚の
増加、界面ラフネスの向上、リーク欠陥の向上、絶縁破
壊強度の向上がみられた。
【００６１】
【表２】
【００６２】
【発明の効果】以上説明したように、本発明によれば、
埋め込み酸化膜の電流リーク欠陥の少ない、埋め込み酸
化膜の絶縁破壊強度の高い、埋め込み酸化膜とシリコン
層との界面のラフネスの小さい、かつ埋め込み酸化膜の
膜厚の選択範囲が広い、高品質なＳＯＩ半導体基板が製
造できる。したがって、この半導体基板を用いて、例え
ば、相補型ＭＩＳトランジスタあるいはバイポーラトラ
ンジスタ等のシリコン半導体デバイスを製造すると、リ
ーク電流の少ない、また、絶縁耐圧に優れた高性能なデ
バイスが高い歩留まりで実現できる。
埋め込み酸化膜の電流リーク欠陥の少ない、埋め込み酸
化膜の絶縁破壊強度の高い、埋め込み酸化膜とシリコン
層との界面のラフネスの小さい、かつ埋め込み酸化膜の
膜厚の選択範囲が広い、高品質なＳＯＩ半導体基板が製
造できる。したがって、この半導体基板を用いて、例え
ば、相補型ＭＩＳトランジスタあるいはバイポーラトラ
ンジスタ等のシリコン半導体デバイスを製造すると、リ
ーク電流の少ない、また、絶縁耐圧に優れた高性能なデ
バイスが高い歩留まりで実現できる。
【図１】 酸素イオン注入後の半導体シリコン基板中の
注入された酸素原子の密度が４．０×１０22原子／ｃｍ
3 未満の場合の従来技術による埋め込み酸化膜の形成過
程を説明する図面である。
注入された酸素原子の密度が４．０×１０22原子／ｃｍ
3 未満の場合の従来技術による埋め込み酸化膜の形成過
程を説明する図面である。
【図２】 酸素イオン注入後の半導体シリコン基板中の
注入された酸素原子の密度が４．０×１０22原子／ｃｍ
3 以上となる場合の従来技術による埋め込み酸化膜の形
成過程を説明する図面である。
注入された酸素原子の密度が４．０×１０22原子／ｃｍ
3 以上となる場合の従来技術による埋め込み酸化膜の形
成過程を説明する図面である。
【図３】 本発明による半導体基板の製造方法において
熱処理工程の雰囲気の酸素分圧の埋め込み酸化膜の形成
に及ぼす第１の作用を説明する図面である。
熱処理工程の雰囲気の酸素分圧の埋め込み酸化膜の形成
に及ぼす第１の作用を説明する図面である。
【図４】 本発明による半導体基板の製造方法において
熱処理工程の雰囲気の酸素分圧の埋め込み酸化膜の形成
に及ぼす第２の作用を説明する図面である。
熱処理工程の雰囲気の酸素分圧の埋め込み酸化膜の形成
に及ぼす第２の作用を説明する図面である。
【図５】 本発明による半導体基板の製造方法において
第１の熱処理工程の雰囲気の酸素分圧が逐次とるべき値
を説明する図面である。
第１の熱処理工程の雰囲気の酸素分圧が逐次とるべき値
を説明する図面である。
【図６】 本発明による半導体基板の製造方法において
第２の熱処理工程の雰囲気の酸素分圧が逐次とるべき値
を説明する図面である。
第２の熱処理工程の雰囲気の酸素分圧が逐次とるべき値
を説明する図面である。
【図７】 本発明による半導体基板の製造方法において
第３の熱処理工程の雰囲気の酸素分圧が逐次とるべき値
を説明する図面である。
第３の熱処理工程の雰囲気の酸素分圧が逐次とるべき値
を説明する図面である。
【図８】 本発明による半導体基板の製造方法の実施例
の第１の熱処理工程を説明する図面である。
の第１の熱処理工程を説明する図面である。
【図９】 本発明による半導体基板の製造方法の実施例
の第２の熱処理工程を説明する図面である。
の第２の熱処理工程を説明する図面である。
【図１０】 本発明による半導体基板の製造方法の実施
例の第３の熱処理工程を説明する図面である。
例の第３の熱処理工程を説明する図面である。
【図１１】 従来技術による熱処理工程を説明する図面
である。
である。
１…半導体シリコン基板 ２…酸素イオン ３…酸素の高密度層 ４…結晶欠陥の高密度層 ５、５′…層状のシリコン酸化物 ６、６′…島状のシリコン酸化物 ７…酸素原子欠乏欠陥を含む埋め込み酸化膜 ７′…酸素原子欠乏欠陥が消滅した埋め込み酸化膜 ８…半導体シリコン膜 ９…二酸化シリコン膜 １０…二酸化シリコン膜と半導体シリコン膜との界面 １１…半導体シリコン膜と埋め込み酸化膜との界面 １２…埋め込み酸化膜と半導体シリコン基板との界面
フロントページの続き (72)発明者 日月 應治 神奈川県相模原市淵野辺５−10−１ 新日 本製鐵株式会社エレクトロニクス研究所内 (72)発明者 津森 泰男 神奈川県相模原市淵野辺５−10−１ 新日 本製鐵株式会社エレクトロニクス研究所内
Claims (13)
- 【請求項１】 半導体シリコン基板の一表面から酸素イ
オンをイオン注入することによって、該半導体シリコン
基板の中に酸素の高濃度層を形成し、その後該半導体シ
リコン基板に熱処理を施すことによって、イオン注入し
た酸素とシリコンとを化学反応せしめて、絶縁物である
二酸化シリコン膜を該半導体シリコン基板内部に形成す
る工程において、 該熱処理工程に少なくとも雰囲気の酸素分圧が５×１０
3 Ｐａ以上である熱処理工程を含むことを特徴とする半
導体基板の製造方法。 - 【請求項２】 前記雰囲気の酸素分圧が５×１０3 Ｐａ
以上である熱処理工程の温度が１１００℃乃至１４１０
℃であることを特徴とする請求項１に記載の半導体基板
の製造方法。 - 【請求項３】 前記雰囲気の酸素分圧が５×１０3 Ｐａ
以上である熱処理工程の温度が１３３０℃乃至１４１０
℃であることを特徴とする請求項１に記載の半導体基板
の製造方法。 - 【請求項４】 前記雰囲気の酸素分圧が５×１０3 Ｐａ
以上である熱処理工程の時間が５分乃至８時間であるこ
とを特徴とする請求項１に記載の半導体基板の製造方
法。 - 【請求項５】 前記雰囲気の酸素分圧が５×１０3 Ｐａ
以上である熱処理工程の前に、酸素分圧が０．１×１０
3 Ｐａ乃至５×１０3 Ｐａ未満で、かつ熱処理温度が１
３００℃乃至１４１０℃で、かつ熱処理時間が５分乃至
６時間である熱処理工程を含むことを特徴とする請求項
１〜４のいずれか１つに記載の半導体基板の製造方法。 - 【請求項６】 前記雰囲気の酸素分圧が５×１０3 Ｐａ
以上である熱処理工程の後に、酸素分圧が５×１０3 Ｐ
ａ未満で、かつ熱処理温度が１３００℃乃至１４１０℃
で、かつ熱処理時間が５分乃至６時間である熱処理工程
を含むことを特徴とする請求項１〜５のいずれか１つに
記載の半導体基板の製造方法。 - 【請求項７】 前記熱処理工程の最終工程に、酸素分圧
が５×１０3 Ｐａ以下で、かつ温度を１３００℃以下に
降温する熱処理工程を含むことを特徴とする請求項１〜
６のいずれか１つに記載の半導体基板の製造方法。 - 【請求項８】 前記熱処理工程の最終工程に、酸素分圧
が５×１０3 Ｐａ未満で、かつ温度を１０５０℃以下に
降温する熱処理工程を含むことを特徴とする請求項１〜
６のいずれか１つに記載の半導体基板の製造方法。 - 【請求項９】 前記酸素分圧が５×１０3 Ｐａ未満で、
降温する熱処理工程の降温速度が２．５℃／分以下であ
ることを特徴とする請求項７または請求項８に記載の半
導体基板の製造方法。 - 【請求項１０】 前記雰囲気の酸素分圧が５×１０3 Ｐ
ａ以上である熱処理工程の雰囲気が、酸素１００％、ま
たはアルゴン、ヘリウム、窒素の１つまたは複数と酸素
との混合物から構成されることを特徴とする請求項１〜
９のいずれか１つに記載の半導体基板の製造方法。 - 【請求項１１】 前記雰囲気の酸素分圧が５×１０3 Ｐ
ａ未満である熱処理工程の雰囲気が、アルゴン、ヘリウ
ム、窒素の１つまたは複数と酸素との混合物、または窒
素１００％、アルゴン１００％のうちのいずれか１つか
ら構成されることを特徴とする請求項５〜１０のいずれ
か１つに記載の半導体基板の製造方法。 - 【請求項１２】 前記酸素イオンのイオン注入は、ドー
ズ量が０．３×１０18イオン／ｃｍ2 乃至０．４×１０
18イオン／ｃｍ2 で、かつイオン注入エネルギーが１５
０ｋｅＶ乃至２２０ｋｅＶであることを特徴とする請求
項１〜１１のいずれか１つに記載の半導体基板の製造方
法。 - 【請求項１３】 前記酸素イオンのイオン注入は、ドー
ズ量が１．２５×１０18イオン／ｃｍ2 乃至２．２×１
０18イオン／ｃｍ2 で、かつイオン注入エネルギーが１
５０ｋｅＶ乃至２２０ｋｅＶであることを特徴とする請
求項１〜１１のいずれか１つに記載の半導体基板の製造
方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23789694A JP3204855B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体基板の製造方法 |
| US08/534,169 US5534446A (en) | 1994-09-30 | 1995-09-26 | Process for producing buried insulator layer in semiconductor substrate |
| EP95115439A EP0704892A3 (en) | 1994-09-30 | 1995-09-29 | Method for producing a semiconductor substrate |
| TW084110202A TW350094B (en) | 1994-09-30 | 1995-09-29 | Process for producing semiconductor substrate |
| KR1019950033176A KR0159420B1 (ko) | 1994-09-30 | 1995-09-29 | 반도체 기판의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23789694A JP3204855B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08102448A true JPH08102448A (ja) | 1996-04-16 |
| JP3204855B2 JP3204855B2 (ja) | 2001-09-04 |
Family
ID=17022037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23789694A Expired - Lifetime JP3204855B2 (ja) | 1994-09-30 | 1994-09-30 | 半導体基板の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5534446A (ja) |
| EP (1) | EP0704892A3 (ja) |
| JP (1) | JP3204855B2 (ja) |
| KR (1) | KR0159420B1 (ja) |
| TW (1) | TW350094B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074928A (en) * | 1997-02-12 | 2000-06-13 | Nec Corporation | Method of fabricating SOI substrate |
| KR100333518B1 (ko) * | 1997-09-24 | 2002-08-27 | 닛본 덴기 가부시끼가이샤 | Soi기판의제조방법 |
| JP2002289819A (ja) * | 2001-03-23 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板 |
| JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
| JP2006032785A (ja) * | 2004-07-20 | 2006-02-02 | Sumco Corp | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2006351632A (ja) * | 2005-06-13 | 2006-12-28 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ |
| JP2007281120A (ja) * | 2006-04-05 | 2007-10-25 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法及び該方法により得られたｓｉｍｏｘウェーハ |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3139904B2 (ja) * | 1993-12-28 | 2001-03-05 | 新日本製鐵株式会社 | 半導体基板の製造方法および製造装置 |
| US5702957A (en) * | 1996-09-20 | 1997-12-30 | Lsi Logic Corporation | Method of making buried metallization structure |
| US6043166A (en) * | 1996-12-03 | 2000-03-28 | International Business Machines Corporation | Silicon-on-insulator substrates using low dose implantation |
| JPH11168106A (ja) * | 1997-09-30 | 1999-06-22 | Fujitsu Ltd | 半導体基板の処理方法 |
| KR20010056732A (ko) * | 1999-12-16 | 2001-07-04 | 문인모 | 광고판용 점등장치 |
| US6767801B2 (en) * | 2000-03-10 | 2004-07-27 | Nippon Steel Corporation | Simox substrate and method for production thereof |
| JP2001297989A (ja) * | 2000-04-14 | 2001-10-26 | Mitsubishi Electric Corp | 半導体基板及びその製造方法並びに半導体装置及びその製造方法 |
| KR100608344B1 (ko) * | 2000-06-01 | 2006-08-09 | 주식회사 하이닉스반도체 | 에스오아이 웨이퍼 제조방법 |
| JP2002289820A (ja) * | 2001-03-28 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板の製造方法およびｓｉｍｏｘ基板 |
| TWI303282B (en) * | 2001-12-26 | 2008-11-21 | Sumco Techxiv Corp | Method for eliminating defects from single crystal silicon, and single crystal silicon |
| CN106816395B (zh) * | 2016-12-15 | 2019-06-18 | 中国航天空气动力技术研究院 | 一种氮化硅被动氧化层厚度确定方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4837172A (en) * | 1986-07-18 | 1989-06-06 | Matsushita Electric Industrial Co., Ltd. | Method for removing impurities existing in semiconductor substrate |
| US4810664A (en) * | 1986-08-14 | 1989-03-07 | Hewlett-Packard Company | Method for making patterned implanted buried oxide transistors and structures |
| US4749660A (en) * | 1986-11-26 | 1988-06-07 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making an article comprising a buried SiO2 layer |
| FR2616590B1 (fr) * | 1987-06-15 | 1990-03-02 | Commissariat Energie Atomique | Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche |
| JPH0199456A (ja) * | 1987-10-13 | 1989-04-18 | Sharp Corp | かご型誘導電動機の回転子不良検出方法 |
| US5116771A (en) * | 1989-03-20 | 1992-05-26 | Massachusetts Institute Of Technology | Thick contacts for ultra-thin silicon on insulator films |
| US5196355A (en) * | 1989-04-24 | 1993-03-23 | Ibis Technology Corporation | Simox materials through energy variation |
| US5080730A (en) * | 1989-04-24 | 1992-01-14 | Ibis Technology Corporation | Implantation profile control with surface sputtering |
| US5143858A (en) * | 1990-04-02 | 1992-09-01 | Motorola, Inc. | Method of fabricating buried insulating layers |
| US5310689A (en) * | 1990-04-02 | 1994-05-10 | Motorola, Inc. | Method of forming a SIMOX structure |
| US5441899A (en) * | 1992-02-18 | 1995-08-15 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing substrate having semiconductor on insulator |
| JPH07106512A (ja) * | 1993-10-04 | 1995-04-21 | Sharp Corp | 分子イオン注入を用いたｓｉｍｏｘ処理方法 |
| JP3036619B2 (ja) * | 1994-03-23 | 2000-04-24 | コマツ電子金属株式会社 | Ｓｏｉ基板の製造方法およびｓｏｉ基板 |
| US5468657A (en) * | 1994-06-17 | 1995-11-21 | Sharp Microelectronics Technology, Inc. | Nitridation of SIMOX buried oxide |
-
1994
- 1994-09-30 JP JP23789694A patent/JP3204855B2/ja not_active Expired - Lifetime
-
1995
- 1995-09-26 US US08/534,169 patent/US5534446A/en not_active Expired - Lifetime
- 1995-09-29 TW TW084110202A patent/TW350094B/zh not_active IP Right Cessation
- 1995-09-29 EP EP95115439A patent/EP0704892A3/en not_active Withdrawn
- 1995-09-29 KR KR1019950033176A patent/KR0159420B1/ko not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6074928A (en) * | 1997-02-12 | 2000-06-13 | Nec Corporation | Method of fabricating SOI substrate |
| KR100333518B1 (ko) * | 1997-09-24 | 2002-08-27 | 닛본 덴기 가부시끼가이샤 | Soi기판의제조방법 |
| JP2002289819A (ja) * | 2001-03-23 | 2002-10-04 | Nippon Steel Corp | Ｓｉｍｏｘ基板 |
| JP2005340348A (ja) * | 2004-05-25 | 2005-12-08 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板 |
| JP2006032785A (ja) * | 2004-07-20 | 2006-02-02 | Sumco Corp | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2006351632A (ja) * | 2005-06-13 | 2006-12-28 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ |
| JP2007281120A (ja) * | 2006-04-05 | 2007-10-25 | Sumco Corp | Ｓｉｍｏｘウェーハの製造方法及び該方法により得られたｓｉｍｏｘウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5534446A (en) | 1996-07-09 |
| KR960012287A (ko) | 1996-04-20 |
| JP3204855B2 (ja) | 2001-09-04 |
| EP0704892A3 (en) | 1996-11-13 |
| EP0704892A2 (en) | 1996-04-03 |
| KR0159420B1 (ko) | 1999-02-01 |
| TW350094B (en) | 1999-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2752799B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| KR100806439B1 (ko) | 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법 | |
| US6222253B1 (en) | Buried oxide layer in silicon | |
| WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| KR100260574B1 (ko) | Soi 기판의 제조방법 | |
| US7084459B2 (en) | SOI substrate | |
| JP4228676B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| US20060228492A1 (en) | Method for manufacturing SIMOX wafer | |
| JP3249753B2 (ja) | 半導体素子の製造方法 | |
| JP3660469B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07193072A (ja) | 半導体基板の製造方法 | |
| EP1298731B1 (en) | Simox substrate production process | |
| JP2010027731A (ja) | Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2001110807A (ja) | 薄膜絶縁膜の形成方法 | |
| JP2663523B2 (ja) | 半導体酸化薄膜の形成方法 | |
| JPH0682668B2 (ja) | 半導体装置の製造方法 | |
| JP2006108404A (ja) | Ｓｏｉウェーハの製造方法 | |
| JPS6327846B2 (ja) | ||
| JP3272908B2 (ja) | 半導体多層材料の製造方法 | |
| JPS59500296A (ja) | 半導体デバイスの製造方法 | |
| JPH1140512A (ja) | 半導体基板の製造方法 | |
| JPS5927524A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010619 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080629 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090629 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130629 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |