JPH1140512A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH1140512A JPH1140512A JP21132397A JP21132397A JPH1140512A JP H1140512 A JPH1140512 A JP H1140512A JP 21132397 A JP21132397 A JP 21132397A JP 21132397 A JP21132397 A JP 21132397A JP H1140512 A JPH1140512 A JP H1140512A
- Authority
- JP
- Japan
- Prior art keywords
- annealing
- oxygen
- ion implantation
- silicon
- implanted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 ＳＩＭＯＸ基板の表面シリコン層に存在する
転位欠陥密度を低減する。 【解決手段】 酸素イオン注入とその後のアニールによ
って埋込酸化膜を形成する半導体基板の製造法である。
注入された酸素原子がシリコンと反応しＳｉＯ2となる
まで還元雰囲気中でアニールを実施し、その後酸素を含
む不活性ガス雰囲気中でアニールを継続する。
転位欠陥密度を低減する。 【解決手段】 酸素イオン注入とその後のアニールによ
って埋込酸化膜を形成する半導体基板の製造法である。
注入された酸素原子がシリコンと反応しＳｉＯ2となる
まで還元雰囲気中でアニールを実施し、その後酸素を含
む不活性ガス雰囲気中でアニールを継続する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体基板の製造方
法に係り、特にシリコン基板中に埋込酸化膜を酸素イオ
ン注入により形成するＳＩＭＯＸ基板を製造するのに好
適な製造方法に関する。
法に係り、特にシリコン基板中に埋込酸化膜を酸素イオ
ン注入により形成するＳＩＭＯＸ基板を製造するのに好
適な製造方法に関する。
【０００２】
【従来の技術】一般に、素子が形成される単結晶シリコ
ン層を絶縁体上に形成するＳＯＩ（Silicon-On-Insulat
or）構造が理想的であるとされているが、単結晶シリコ
ン基板にＳｉＯ2 の絶縁膜を形成する技術の一つにＳＩ
ＭＯＸ（Separation-by-IMplanted OXygen）がある。Ｓ
ＩＭＯＸ基板は、単結晶シリコン基板に高濃度の酸素イ
オン（16Ｏ+ ）を注入して前記基板内の所定の深さに高
濃度酸素イオン注入層を形成し、これを１１００〜１３
５０℃の温度で酸素／アルゴンの雰囲気中で数時間アニ
ールすることによって前記高濃度酸素イオン注入層を埋
込酸化膜すなわちＳｉＯ2 の絶縁膜に変化させるもので
ある。このようなＳＩＭＯＸ基板は、貼り合わせウェー
ハのように表面の単結晶シリコン層を研磨加工せずに均
一な厚さの活性領域層とすることができる利点がある。
ン層を絶縁体上に形成するＳＯＩ（Silicon-On-Insulat
or）構造が理想的であるとされているが、単結晶シリコ
ン基板にＳｉＯ2 の絶縁膜を形成する技術の一つにＳＩ
ＭＯＸ（Separation-by-IMplanted OXygen）がある。Ｓ
ＩＭＯＸ基板は、単結晶シリコン基板に高濃度の酸素イ
オン（16Ｏ+ ）を注入して前記基板内の所定の深さに高
濃度酸素イオン注入層を形成し、これを１１００〜１３
５０℃の温度で酸素／アルゴンの雰囲気中で数時間アニ
ールすることによって前記高濃度酸素イオン注入層を埋
込酸化膜すなわちＳｉＯ2 の絶縁膜に変化させるもので
ある。このようなＳＩＭＯＸ基板は、貼り合わせウェー
ハのように表面の単結晶シリコン層を研磨加工せずに均
一な厚さの活性領域層とすることができる利点がある。
【０００３】
【発明が解決しようとする課題】ところで、上記のよう
に単結晶シリコン基板に酸素イオン注入を行い、その後
のアニールにより該基板中埋込酸化膜を形成するＳＩＭ
ＯＸ基板においては、活性シリコン層に存在する転位は
接合リーク等、そこに作製したデバイスの特性、及び信
頼性に影響を与えるが、従来の製造方法では、アニール
初期段階あるいは昇温工程において、注入された酸素原
子がシリコンと反応しＳｉＯ2となる時に格子間シリコ
ンが活性シリコン層に残留し、これが積層欠陥を形成
し、アニール中に転位となってしまう問題があった。
に単結晶シリコン基板に酸素イオン注入を行い、その後
のアニールにより該基板中埋込酸化膜を形成するＳＩＭ
ＯＸ基板においては、活性シリコン層に存在する転位は
接合リーク等、そこに作製したデバイスの特性、及び信
頼性に影響を与えるが、従来の製造方法では、アニール
初期段階あるいは昇温工程において、注入された酸素原
子がシリコンと反応しＳｉＯ2となる時に格子間シリコ
ンが活性シリコン層に残留し、これが積層欠陥を形成
し、アニール中に転位となってしまう問題があった。
【０００４】図２は従来の製造方法であり、単結晶シリ
コン基板１に対して高濃度の酸素イオン（16Ｏ+ ）を注
入して前記基板内の所定の深さに高濃度酸素イオン注入
層２を形成し（同図（１））、これを１１００〜１３５
０℃の温度で酸素／アルゴンの雰囲気中で数時間アニー
ルすることによって前記高濃度酸素イオン注入層２を埋
込酸化膜３すなわちＳｉＯ2の絶縁膜に変化させ（同図
（２））。埋込酸化膜３の上にＳＯＩ層４が形成され
て、これが活性シリコン層となる。その後に高温酸化雰
囲気中にて埋込酸化膜３の界面部を成長させて厚膜化を
図り、シリコンパイプの埋込や界面ラフネスの調整を行
うようにしている（同図（３））
コン基板１に対して高濃度の酸素イオン（16Ｏ+ ）を注
入して前記基板内の所定の深さに高濃度酸素イオン注入
層２を形成し（同図（１））、これを１１００〜１３５
０℃の温度で酸素／アルゴンの雰囲気中で数時間アニー
ルすることによって前記高濃度酸素イオン注入層２を埋
込酸化膜３すなわちＳｉＯ2の絶縁膜に変化させ（同図
（２））。埋込酸化膜３の上にＳＯＩ層４が形成され
て、これが活性シリコン層となる。その後に高温酸化雰
囲気中にて埋込酸化膜３の界面部を成長させて厚膜化を
図り、シリコンパイプの埋込や界面ラフネスの調整を行
うようにしている（同図（３））
【０００５】ところが、注入された酸素原子がシリコン
と反応しＳｉＯ2となる時に発生する過剰な格子間シリ
コンはＳＯＩ層４を経て拡散するが、アニール処理の際
にガス中に含まれる酸素によって最表面部にＳｉＯ2層
すなわちアニール酸化膜５が形成される（同図
（２））。このような格子間シリコンはＳＯＩ層４に閉
じ込められ、ＳＯＩ層に積層欠陥を形成し、ついには転
位に移行してしまう。
と反応しＳｉＯ2となる時に発生する過剰な格子間シリ
コンはＳＯＩ層４を経て拡散するが、アニール処理の際
にガス中に含まれる酸素によって最表面部にＳｉＯ2層
すなわちアニール酸化膜５が形成される（同図
（２））。このような格子間シリコンはＳＯＩ層４に閉
じ込められ、ＳＯＩ層に積層欠陥を形成し、ついには転
位に移行してしまう。
【０００６】本発明は特にＳＩＭＯＸ基板の表面シリコ
ン層に存在する転位密度の低減を実現することのできる
半導体基板の製造方法を提供することを目的としてい
る。
ン層に存在する転位密度の低減を実現することのできる
半導体基板の製造方法を提供することを目的としてい
る。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体基板の製造方法は、酸素イオン
注入とその後のアニールによって埋込酸化膜を形成する
半導体基板の製造法において、注入された酸素原子がシ
リコンと反応しＳｉＯ2となる時に還元雰囲気中でアニ
ールを実施することを特徴としている。注入された酸素
原子のシリコンとの反応、すなわち格子間シリコンの発
生はアニール初期の段階で起こる。また、還元雰囲気中
でのアニール処理を継続し過ぎると埋込酸化膜が分解し
てしまい初期の目的を達成できない。このため、当該還
元雰囲気によるアニールは長時間に設定してはならな
い。
に、本発明に係る半導体基板の製造方法は、酸素イオン
注入とその後のアニールによって埋込酸化膜を形成する
半導体基板の製造法において、注入された酸素原子がシ
リコンと反応しＳｉＯ2となる時に還元雰囲気中でアニ
ールを実施することを特徴としている。注入された酸素
原子のシリコンとの反応、すなわち格子間シリコンの発
生はアニール初期の段階で起こる。また、還元雰囲気中
でのアニール処理を継続し過ぎると埋込酸化膜が分解し
てしまい初期の目的を達成できない。このため、当該還
元雰囲気によるアニールは長時間に設定してはならな
い。
【０００８】また、第２には酸素イオン注入とその後の
アニールによって埋込酸化膜を形成する半導体基板の製
造法において、注入された酸素原子がシリコンと反応し
ＳｉＯ2となる時に還元雰囲気中でアニールを実施し、
その後、酸素を含む不活性ガス雰囲気中でアニールを継
続することを特徴としている。これによって格子間シリ
コンが酸素イオン注入層から拡散した状態で酸素イオン
注入層への酸素補充による連続した埋込酸化膜の形成作
用を安定して行わせることができる。前記還元雰囲気中
でのアニールと酸素含有不活性ガス中でのアニールの切
替タイミングは注入された酸素原子がシリコンと反応し
ＳｉＯ2となるまでの時間に対応させればよい。これは
現実的には経験的に確認されたタイミングにより決定す
ればよい。
アニールによって埋込酸化膜を形成する半導体基板の製
造法において、注入された酸素原子がシリコンと反応し
ＳｉＯ2となる時に還元雰囲気中でアニールを実施し、
その後、酸素を含む不活性ガス雰囲気中でアニールを継
続することを特徴としている。これによって格子間シリ
コンが酸素イオン注入層から拡散した状態で酸素イオン
注入層への酸素補充による連続した埋込酸化膜の形成作
用を安定して行わせることができる。前記還元雰囲気中
でのアニールと酸素含有不活性ガス中でのアニールの切
替タイミングは注入された酸素原子がシリコンと反応し
ＳｉＯ2となるまでの時間に対応させればよい。これは
現実的には経験的に確認されたタイミングにより決定す
ればよい。
【０００９】これらの場合において、前記還元雰囲気に
よるアニールは水素ガスを用いればよく、また、前記還
元雰囲気によるアニールは１２５０℃未満で行うように
構成すればよい。１２５０℃以上では表面がエッチング
されるため形成するＳＯＩ層は薄くなり、また表面は荒
れてしまう。さらに低ドーズ量（５×１０17ｃｍ-2以
下）で注入した場合では酸素イオンが消失して埋込酸化
膜が形成されなくなる。
よるアニールは水素ガスを用いればよく、また、前記還
元雰囲気によるアニールは１２５０℃未満で行うように
構成すればよい。１２５０℃以上では表面がエッチング
されるため形成するＳＯＩ層は薄くなり、また表面は荒
れてしまう。さらに低ドーズ量（５×１０17ｃｍ-2以
下）で注入した場合では酸素イオンが消失して埋込酸化
膜が形成されなくなる。
【００１０】更に、本発明は、酸素イオン注入とその後
のアニールによって埋込酸化膜を形成する半導体基板の
製造法において、前記アニールは酸素イオン注入直後に
行われる還元雰囲気中での低温熱処理と、これに続く酸
素含有の不活性ガス中における高温熱処理とにより実施
する構成とすることができる。この場合、前記低温熱処
理は１２５０℃未満で行い、高温熱処理は１３００℃以
上で行うものとすればよい。
のアニールによって埋込酸化膜を形成する半導体基板の
製造法において、前記アニールは酸素イオン注入直後に
行われる還元雰囲気中での低温熱処理と、これに続く酸
素含有の不活性ガス中における高温熱処理とにより実施
する構成とすることができる。この場合、前記低温熱処
理は１２５０℃未満で行い、高温熱処理は１３００℃以
上で行うものとすればよい。
【００１１】
【発明の実施の形態】以下に本発明に係る半導体基板の
製造方法の具体的実施の形態を図面を参照して詳細に説
明する。
製造方法の具体的実施の形態を図面を参照して詳細に説
明する。
【００１２】本発明のＳＯＩ基板の製造法は次のように
して行う。まず、シリコン基板内の所定の深さに酸素の
イオン注入を行い、続いて、イオン注入によりウェハ内
部に導入された酸素が完全にシリコンと反応してＳｉＯ
2となるまで、水素ガスなどの還元雰囲気中で熱処理を
行う。その後、一般的な熱処理を行い連続な埋込酸化膜
を形成させるのである。
して行う。まず、シリコン基板内の所定の深さに酸素の
イオン注入を行い、続いて、イオン注入によりウェハ内
部に導入された酸素が完全にシリコンと反応してＳｉＯ
2となるまで、水素ガスなどの還元雰囲気中で熱処理を
行う。その後、一般的な熱処理を行い連続な埋込酸化膜
を形成させるのである。
【００１３】この具体的構成を図１に示しており、ＳＩ
ＭＯＸ基板製造工程の流れを基板の模式的な部分断面に
よって示す説明図である。第１工程は酸素イオン注入
で、図１（１）に示しているように、イオン注入装置を
用いて単結晶シリコン基板１０に酸素イオン16Ｏ+ を所
定の深さに注入する。これによって高濃度酸素イオン注
入層１２が形成される。この場合、当該高濃度酸素イオ
ン注入層１２より表面側のシリコン単結晶層１４におけ
る転位密度の増大や埋め込み酸化膜の破壊電界の強さの
低下を回避するため、酸素イオン注入量を５×１０17／
ｃｍ2 未満とする。
ＭＯＸ基板製造工程の流れを基板の模式的な部分断面に
よって示す説明図である。第１工程は酸素イオン注入
で、図１（１）に示しているように、イオン注入装置を
用いて単結晶シリコン基板１０に酸素イオン16Ｏ+ を所
定の深さに注入する。これによって高濃度酸素イオン注
入層１２が形成される。この場合、当該高濃度酸素イオ
ン注入層１２より表面側のシリコン単結晶層１４におけ
る転位密度の増大や埋め込み酸化膜の破壊電界の強さの
低下を回避するため、酸素イオン注入量を５×１０17／
ｃｍ2 未満とする。
【００１４】第２工程はアニール処理であるが、これは
更に低温アニールと高温アニールの２つの工程から構成
される。第１の低温アニールは、図１（２）に示して
いるように、炉内を還元雰囲気としての１００％水素ガ
スで充満させ、通常のアニール温度よりは低温下におい
て熱処理を行うのである。すなわち、先の第１工程で注
入され形成された高濃度酸素イオン注入層１２における
酸素がシリコンと反応してＳｉＯ2となる間、還元雰囲
気で熱処理を行うのである。この処理過程ではシリコン
基板１０の表面に酸化膜が存在しない状態であり、これ
により注入された酸素のシリコンとの反応により放出さ
れた格子間シリコンが表面へ拡散できる。したがって、
この低温水素アニールは注入酸素が高濃度酸素イオン注
入層１２にてＳｉＯ2になるまでの間だけ行うことで足
りる。
更に低温アニールと高温アニールの２つの工程から構成
される。第１の低温アニールは、図１（２）に示して
いるように、炉内を還元雰囲気としての１００％水素ガ
スで充満させ、通常のアニール温度よりは低温下におい
て熱処理を行うのである。すなわち、先の第１工程で注
入され形成された高濃度酸素イオン注入層１２における
酸素がシリコンと反応してＳｉＯ2となる間、還元雰囲
気で熱処理を行うのである。この処理過程ではシリコン
基板１０の表面に酸化膜が存在しない状態であり、これ
により注入された酸素のシリコンとの反応により放出さ
れた格子間シリコンが表面へ拡散できる。したがって、
この低温水素アニールは注入酸素が高濃度酸素イオン注
入層１２にてＳｉＯ2になるまでの間だけ行うことで足
りる。
【００１５】このようなイオン注入後に、ＳｉＯ2が形
成する熱処理の初期段階に還元作用のある水素等の雰囲
気で熱処理を行う低温アニール工程が終了した後は、図
１（２）に示しているような通常のアニール処理を行
う。これは、０．５％酸素分圧のアルゴンガス雰囲気の
炉内にシリコン基板を入れ１３５０℃の温度に昇温して
行う。このアニール処理により結晶の安定化が行われ、
高濃度酸素イオン注入層は埋込酸化膜１６に変化する。
１８はアニール酸化膜である。
成する熱処理の初期段階に還元作用のある水素等の雰囲
気で熱処理を行う低温アニール工程が終了した後は、図
１（２）に示しているような通常のアニール処理を行
う。これは、０．５％酸素分圧のアルゴンガス雰囲気の
炉内にシリコン基板を入れ１３５０℃の温度に昇温して
行う。このアニール処理により結晶の安定化が行われ、
高濃度酸素イオン注入層は埋込酸化膜１６に変化する。
１８はアニール酸化膜である。
【００１６】第３工程は高温酸化で、単結晶シリコン基
板１０を１３００℃以上、融点温度未満の温度範囲で数
時間加熱する。高温酸化は１１５０℃以上融点温度未満
で厚膜化が認められるが、実用的な時間で厚膜化を行う
ためには１３００℃以上の温度が望ましい。このときの
Ｏ2ガス濃度は１％を超え、１００％までの範囲内に保
つものとする。この工程は埋込酸化膜１６の厚膜化であ
り、前記アニール工程で形成された埋込酸化膜１６の上
に埋込酸化膜増加分２０が形成される。２２は前記高温
酸化によって増加した表面酸化膜である。
板１０を１３００℃以上、融点温度未満の温度範囲で数
時間加熱する。高温酸化は１１５０℃以上融点温度未満
で厚膜化が認められるが、実用的な時間で厚膜化を行う
ためには１３００℃以上の温度が望ましい。このときの
Ｏ2ガス濃度は１％を超え、１００％までの範囲内に保
つものとする。この工程は埋込酸化膜１６の厚膜化であ
り、前記アニール工程で形成された埋込酸化膜１６の上
に埋込酸化膜増加分２０が形成される。２２は前記高温
酸化によって増加した表面酸化膜である。
【００１７】このような製造工程において、アニールに
よる熱処理過程においては、通常では、注入した酸素原
子がシリコンと反応しＳｉＯ2となる時に放出された過
剰な格子間シリコンは、熱処理初期過程で積層欠陥を発
生し、熱処理中に転位となってしまう。しかしながら、
本実施の形態では、酸素イオンの注入直後における還元
雰囲気下による低温アニールの際、シリコン基板１０表
面に酸化膜が存在しない。このため、注入された酸素原
子がシリコンと反応する時に放出された格子間シリコン
は基板表面へと容易に拡散でき、熱処理初期での積層欠
陥の発生を抑制できる。つまり、注入酸素がＳｉＯ2と
なる間、ウェハ表面を酸化膜の存在しない状態に保って
いるので、格子間シリコンに起因する転位の形成は抑制
できる。したがって、イオン注入後のＳｉＯ2が形成す
る熱処理の初期段階に、還元作用のある水素等の雰囲気
で熱処理を行う工程を導入することで表面シリコン層の
過剰な格子間シリコンを減少させ、その結果転位密度を
低くすることができるのである。
よる熱処理過程においては、通常では、注入した酸素原
子がシリコンと反応しＳｉＯ2となる時に放出された過
剰な格子間シリコンは、熱処理初期過程で積層欠陥を発
生し、熱処理中に転位となってしまう。しかしながら、
本実施の形態では、酸素イオンの注入直後における還元
雰囲気下による低温アニールの際、シリコン基板１０表
面に酸化膜が存在しない。このため、注入された酸素原
子がシリコンと反応する時に放出された格子間シリコン
は基板表面へと容易に拡散でき、熱処理初期での積層欠
陥の発生を抑制できる。つまり、注入酸素がＳｉＯ2と
なる間、ウェハ表面を酸化膜の存在しない状態に保って
いるので、格子間シリコンに起因する転位の形成は抑制
できる。したがって、イオン注入後のＳｉＯ2が形成す
る熱処理の初期段階に、還元作用のある水素等の雰囲気
で熱処理を行う工程を導入することで表面シリコン層の
過剰な格子間シリコンを減少させ、その結果転位密度を
低くすることができるのである。
【００１８】
〈実施例１〉 １．酸素イオン注入：単結晶シリコン基板に加速エネル
ギー１８０ＫｅＶで注入量３．０×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．水素アニール：アニール温度を１２００℃とし５分
間熱処理した。 ３．高温アニール：アニール温度を１３５０℃とし、
０．５％の酸素を含むアルゴン雰囲気中で４時間熱処理
し、埋込酸化膜を形成した。 ４．高温酸化：酸素温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
ギー１８０ＫｅＶで注入量３．０×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．水素アニール：アニール温度を１２００℃とし５分
間熱処理した。 ３．高温アニール：アニール温度を１３５０℃とし、
０．５％の酸素を含むアルゴン雰囲気中で４時間熱処理
し、埋込酸化膜を形成した。 ４．高温酸化：酸素温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
【００１９】〈比較従来例１〉 １．酸素イオン注入：単結晶シリコン基板に加速エネル
ギー１８０ＫｅＶで注入量３．０×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．アニール：アニール温度を１３５０℃とし、０．５
％の酸素を含むアルゴン雰囲気中、４時間行い、埋込酸
化膜を形成した。 ３．高温酸化：酸化温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
ギー１８０ＫｅＶで注入量３．０×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．アニール：アニール温度を１３５０℃とし、０．５
％の酸素を含むアルゴン雰囲気中、４時間行い、埋込酸
化膜を形成した。 ３．高温酸化：酸化温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
【００２０】〈実施例２〉 １．酸素イオン注入：単結晶シリコン基板に加速エネル
ギー１８０ＫｅＶで注入量３．５×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．水素アニール：アニール温度を１２００℃とし５分
間熱処理した。 ３．高温アニール：アニール温度を１３５０℃とし、
０．５％の酸素を含むアルゴン雰囲気中で４時間熱処理
し、埋込酸化膜を形成した。 ４．高温酸化：酸素温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
ギー１８０ＫｅＶで注入量３．５×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．水素アニール：アニール温度を１２００℃とし５分
間熱処理した。 ３．高温アニール：アニール温度を１３５０℃とし、
０．５％の酸素を含むアルゴン雰囲気中で４時間熱処理
し、埋込酸化膜を形成した。 ４．高温酸化：酸素温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
【００２１】〈比較従来例２〉 １．酸素イオン注入：単結晶シリコン基板に加速エネル
ギー１８０ＫｅＶで注入量３．５×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．アニール：アニール温度を１３５０℃とし、０．５
％の酸素を含むアルゴン雰囲気中、４時間行い、埋込酸
化膜を形成した。 ３．高温酸化：酸化温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
ギー１８０ＫｅＶで注入量３．５×１０17ｃｍ-2の酸素
イオンを注入し、所定の深さに高濃度酸素イオン注入層
を形成した。 ２．アニール：アニール温度を１３５０℃とし、０．５
％の酸素を含むアルゴン雰囲気中、４時間行い、埋込酸
化膜を形成した。 ３．高温酸化：酸化温度を１３５０℃とし、７０％の酸
素を含むアルゴン雰囲気中で３時間処理した。
【００２２】以上の実施例１、２と比較従来例１、２の
表面シリコン層の転位密度の結果を次表に示す。
表面シリコン層の転位密度の結果を次表に示す。
【表１】
【００２３】
【発明の効果】以上に説明したように、本発明に係る半
導体基板の製造方法によれば、注入された酸素原子がシ
リコンと反応しＳｉＯ2となるまで還元雰囲気中でアニ
ールを実施するように構成したので、ＳｉＯ2となる時
に放出された過剰な格子間シリコンが外部に放散され、
シリコン基板の表面シリコン層の転位密度を大きく低下
させることができる効果が得られる。
導体基板の製造方法によれば、注入された酸素原子がシ
リコンと反応しＳｉＯ2となるまで還元雰囲気中でアニ
ールを実施するように構成したので、ＳｉＯ2となる時
に放出された過剰な格子間シリコンが外部に放散され、
シリコン基板の表面シリコン層の転位密度を大きく低下
させることができる効果が得られる。
【図１】本実施形態に係る半導体基板の製造工程図であ
る。
る。
【図２】従来の半導体基板の製造工程図である。
１０ 単結晶シリコン基板 １２ 高濃度酸素イオン注入層 １４ 表面シリコン単結晶層 １６ 埋込酸化膜 １８ アニール酸化膜 ２０ 埋込酸化膜増膜分 ２２ 増加表面酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宮村 佳児 神奈川県平塚市四之宮2612番地 コマツ電 子金属株式会社内 (72)発明者 片山 達彦 神奈川県平塚市四之宮2612番地 コマツ電 子金属株式会社内
Claims (6)
- 【請求項１】 酸素イオン注入とその後のアニールによ
って埋込酸化膜を形成する半導体基板の製造法におい
て、注入された酸素原子がシリコンと反応しＳｉＯ2と
なる時に、還元雰囲気中でアニールを実施することを特
徴とする半導体基板の製造方法。 - 【請求項２】 酸素イオン注入とその後のアニールによ
って埋込酸化膜を形成する半導体基板の製造法におい
て、注入された酸素原子がシリコンと反応しＳｉＯ2と
なる時に、還元雰囲気中でアニールを実施し、その後酸
素を含む不活性ガス雰囲気中でアニールを継続すること
を特徴とする半導体基板の製造方法。 - 【請求項３】 前記還元雰囲気によるアニールは水素ア
ニールであることを特徴とする請求項１または２に記載
の半導体基板の製造方法。 - 【請求項４】 前記還元雰囲気によるアニールは１２５
０℃未満で行うことを特徴とする請求項１または２に記
載の半導体基板の製造方法。 - 【請求項５】 酸素イオン注入とその後のアニールによ
って埋込酸化膜を形成する半導体基板の製造法におい
て、前記アニールは酸素イオン注入直後に行われる還元
雰囲気中での低温熱処理と、これに続く酸素含有の不活
性ガス中における高温熱処理とにより実施することを特
徴とする半導体基板の製造方法。 - 【請求項６】 前記低温熱処理は１２５０℃未満で行
い、高温熱処理は１３００℃以上で行うことを特徴とす
る請求項５に記載の半導体基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21132397A JPH1140512A (ja) | 1997-07-22 | 1997-07-22 | 半導体基板の製造方法 |
| TW87108361A TW378353B (en) | 1997-07-22 | 1998-05-28 | Manufacture of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21132397A JPH1140512A (ja) | 1997-07-22 | 1997-07-22 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1140512A true JPH1140512A (ja) | 1999-02-12 |
Family
ID=16604060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21132397A Pending JPH1140512A (ja) | 1997-07-22 | 1997-07-22 | 半導体基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH1140512A (ja) |
| TW (1) | TW378353B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074033A1 (ja) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| WO2006009148A1 (ja) * | 2004-07-20 | 2006-01-26 | Sumco Corporation | Ｓｉｍｏｘ基板の製造方法 |
| JP2007524981A (ja) * | 2003-12-16 | 2007-08-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・オン・インシュレータ・ウェハの輪郭形成された絶縁体層および製造プロセス |
-
1997
- 1997-07-22 JP JP21132397A patent/JPH1140512A/ja active Pending
-
1998
- 1998-05-28 TW TW87108361A patent/TW378353B/zh not_active IP Right Cessation
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405150B2 (en) | 2003-12-16 | 2013-03-26 | International Business Machines Corporation | Contoured insulator layer of silicon-on-insulator wafers and process of manufacture |
| JP2007524981A (ja) * | 2003-12-16 | 2007-08-30 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・オン・インシュレータ・ウェハの輪郭形成された絶縁体層および製造プロセス |
| JP4701085B2 (ja) * | 2003-12-16 | 2011-06-15 | インターナショナル・ビジネス・マシーンズ・コーポレーション | シリコン・オン・インシュレータ・ウェハを製造するための方法 |
| US7935613B2 (en) | 2003-12-16 | 2011-05-03 | International Business Machines Corporation | Three-dimensional silicon on oxide device isolation |
| EP1710836A4 (en) * | 2004-01-30 | 2010-08-18 | Sumco Corp | METHOD FOR PRODUCING AN SOI WATER |
| JP4828230B2 (ja) * | 2004-01-30 | 2011-11-30 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの製造方法 |
| EP1710836A1 (en) * | 2004-01-30 | 2006-10-11 | SUMCO Corporation | Method for manufacturing soi wafer |
| WO2005074033A1 (ja) | 2004-01-30 | 2005-08-11 | Sumco Corporation | Ｓｏｉウェーハの製造方法 |
| JPWO2005074033A1 (ja) * | 2004-01-30 | 2007-09-13 | 株式会社Sumco | Ｓｏｉウェーハの製造方法 |
| US7867877B2 (en) | 2004-01-30 | 2011-01-11 | Sumco Corporation | Method for manufacturing SOI wafer |
| EP1786023A1 (en) * | 2004-07-20 | 2007-05-16 | SUMCO Corporation | Simox substrate manufacturing method |
| US7560363B2 (en) | 2004-07-20 | 2009-07-14 | Sumco Corporation | Manufacturing method for SIMOX substrate |
| EP1786023A4 (en) * | 2004-07-20 | 2008-08-13 | Sumco Corp | PROCESS FOR THE PRODUCTION OF A SIMOX SUBSTRATE |
| KR100834231B1 (ko) | 2004-07-20 | 2008-05-30 | 가부시키가이샤 섬코 | Ｓｉｍｏｘ 기판의 제조 방법 |
| JP4706199B2 (ja) * | 2004-07-20 | 2011-06-22 | 株式会社Ｓｕｍｃｏ | Ｓｉｍｏｘ基板の製造方法 |
| JP2006032752A (ja) * | 2004-07-20 | 2006-02-02 | Sumco Corp | Ｓｉｍｏｘ基板の製造方法 |
| WO2006009148A1 (ja) * | 2004-07-20 | 2006-01-26 | Sumco Corporation | Ｓｉｍｏｘ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW378353B (en) | 2000-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3036619B2 (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| EP0506416A2 (en) | Manufacturing method of SOI substrate having monocrystal silicon layer on insulating film | |
| EP2413352A2 (en) | Soi wafer and method for producing soi wafer | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| GB2356739A (en) | Silicon/germanium transistor where formation of source/drain regions using mask layer occurs before deposition of gate dielectric | |
| JP4931212B2 (ja) | 改質シリコンへの低ドーズ酸素注入による薄い埋め込み酸化物 | |
| JP3385981B2 (ja) | 半導体装置及びその製造方法 | |
| KR100260574B1 (ko) | Soi 기판의 제조방법 | |
| JPH1140512A (ja) | 半導体基板の製造方法 | |
| JP4228676B2 (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JP2010062291A (ja) | 半導体基板及びその製造方法 | |
| JPH1041241A (ja) | 半導体装置の製造方法 | |
| JPH0574762A (ja) | 絶縁膜形成方法 | |
| JP4609026B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JPH06283421A (ja) | Ｓｏｉ基板およびその製造方法 | |
| JPH1074922A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4370647B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH06283420A (ja) | Ｓｏｉ基板の製造方法 | |
| JP4598241B2 (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JP3384439B2 (ja) | 半導体装置の製造方法 | |
| JP4531339B2 (ja) | 半導体基板の製造方法 | |
| JPH1079355A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH09293846A (ja) | Ｓｉｍｏｘ基板の製造方法 | |
| JPH1079356A (ja) | 半導体基板の製造方法 | |
| KR20050013398A (ko) | 실리콘 단결정 웨이퍼 및 ｓｏｉ 웨이퍼의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040714 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20060414 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061214 |