JPH1079356A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPH1079356A JPH1079356A JP25375796A JP25375796A JPH1079356A JP H1079356 A JPH1079356 A JP H1079356A JP 25375796 A JP25375796 A JP 25375796A JP 25375796 A JP25375796 A JP 25375796A JP H1079356 A JPH1079356 A JP H1079356A
- Authority
- JP
- Japan
- Prior art keywords
- oxygen
- oxide film
- buried oxide
- temperature
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
に際してシリコン島を発現させることなく、もって電気
的絶縁性に優れた半導体基板を得る。 【解決手段】 単結晶シリコン基板に酸素イオンを注入
した後、不活性ガス雰囲気中で高温熱処理するアニール
処理を行うことにより埋込酸化膜を形成する半導体基板
の製造方法である。イオン注入量2.8×1017cm-2以
上3.2×1017cm-2以下で酸素イオン注入を行い、前
記酸素イオン注入工程に続いて1300℃以上シリコン
融点以下の温度でアニールを行った後、1300℃以上
以上シリコン融点以下の温度で酸化処理を行う。前記酸
化処理は低濃度酸素雰囲気から高濃度酸素雰囲気まで段
階的または連続的に濃度を増加して行えばよい。また、
前記イオン注入加速エネルギを150keV以上とするこ
とで、前処理による表面シリコン層が無くなることを防
止することができる。
Description
法に係り、特に酸素イオン注入により単結晶シリコン基
板中に絶縁層を形成する半導体基板の製造方法に関す
る。
ン層を絶縁体上に形成するSOI(Silicon-On-Insulat
or)構造が理想的であるとされているが、単結晶シリコ
ン基板にSiO2 の絶縁膜を形成する技術の一つにSI
MOX(Separation-by-IMplanted OXygen)がある。S
IMOX基板は、単結晶シリコン基板に高濃度の酸素イ
オン(16O+ )を注入して前記基板内の所定の深さに高
濃度酸素イオン注入層を形成し、これを1100〜13
50℃の温度で数時間アニールすることによって前記高
濃度酸素イオン注入層を埋込酸化膜すなわちSiO2 の
絶縁膜に変化させるものである。このようなSIMOX
基板は、貼り合わせウェーハのように表面の単結晶シリ
コン層を研磨加工せずに均一な厚さの活性領域層とする
ことができる利点がある。
基板において、単結晶シリコン基板表面からの酸素イオ
ン注入によって表面下に形成される埋込酸化膜の組成や
質はイオン注入量(ドーズ量)に依存する。加速エネル
ギ180keVで酸素イオンを注入し、その後、1350
℃でアニールする場合、埋込酸化膜の界面が急俊で基板
中に連続した層とするためには、イオン注入量が3.5
×1017cm-2以上5.0×1017cm-2未満、または7.
0×1017cm-2を越える酸素イオンの注入量が必要とさ
れていた(S.Nakashima and K.Izumi, J.Mater. Res.,
8,523(1993))。
法では、作成したSIMOX基板の埋込酸化膜中には、
ドーズ量4.0×1017cm-2では、107cm-2のシリコ
ン島が存在してしまい、また、ドーズ量3.5×1017
cm-2ではアニールに40時間をも要し、実用的でないと
いう問題があった。このシリコン島は埋込酸化膜を部分
的に薄くしてしまうために、埋込酸化膜の電気的絶縁性
の劣化を引き起こし、半導体基板としての機能を損なう
欠点となっていた(S.Nakashima, M.Harada, and T.Tsu
chiya, 1993 IEEE SOI Couf. Proc., P.14(1993))。
素イオン注入による埋込酸化膜を形成するに際してシリ
コン島を発現させることなく、もって電気的絶縁性に優
れた半導体基板の製造方法を提供することを目的とす
る。
に、本発明に係る半導体基板の製造方法は、単結晶シリ
コン基板に酸素イオンを注入した後、高温熱処理するア
ニール処理を行うことにより埋込酸化膜を形成する半導
体基板の製造方法において、イオン注入量2.8×10
17cm-2以上3.2×1017cm-2以下で酸素イオン注入を
行い、前記酸素イオン注入工程に続いて1300℃以上
シリコン融点以下の温度でアニールを行った後、130
0℃以上以上シリコン融点以下の温度で酸化処理を行う
ように構成したものである。
酸素雰囲気から高濃度酸素雰囲気まで段階的または連続
的に濃度を増加して行うようにすればよい。また、酸化
処理を行うためには、前記酸素イオンの注入の加速エネ
ルギを150keV以上とし、表面から0.3μm以上深
く埋込酸化膜を形成することが望ましい。
の製造方法の具体的実施形態を図面を参照して詳細に説
明する。
ためには、酸素イオン注入量が3.5×1017cm-2以上
とすることが必要であるものの、酸素イオン注入量の減
少させると、埋込酸化膜中のシリコン島の密度が小さく
なることを見出したことに起因する。すなわち、通常の
酸素イオン注入量として3.5×1017cm-2以上の注入
をなすと、図3に示すように、シリコン島は7×106c
m-2以上の密度であるが、注入量を連続した埋込酸化膜
を形成できない注入量である3.2×1017cm -2以下と
すると、シリコン島は検出レベル以下の4×105cm-2
のオーダとなることが見出されたものである。
して、酸素イオンの注入後にアニールを行うが、このア
ニールに引き続き、高温酸化を行うことで、埋込酸化膜
の増膜作用があることが知られている。
させる原因となるシリコン島の発現が生じないように、
酸素イオンのドーズ量を低くすることにより予め不連続
な埋込酸化膜を形成し、これを後の高温酸化処理によっ
て膜成長させることにより、不連続部分を埋め込んで最
終的に連続した埋込酸化膜を形成させるようにしたもの
である。
ーチャートにしたがって、本発明に係る半導体基板の製
造方法の詳細を説明する。
素イオン注入で、イオン注入装置を用いて単結晶シリコ
ン基板1に酸素イオン16O+ を所定の深さに注入する。
これは酸素イオン注入量が2.8×1017/cm2〜
3.2×1017/cm2 となる範囲とし、シリコン島が
発生しないドーズ量とする。加速エネルギに従って所定
の深さ位置に高濃度酸素イオン注入層2が形成される
が、後の工程で表面シリコン層を残すようにするため
に、イオン注入エネルギは150keV以上とした。表層
部が表面シリコン層3となる。
(2)示しており、表面荒れを防ぐために、0.5%酸
素のArガス雰囲気で850℃に保持された炉内に基板
を入れ、1350℃の温度に昇温して行う。このアニー
ル処理により結晶の安定化が行われ、高濃度酸素イオン
注入層2は埋込酸化膜4に変化する。この工程では、酸
素イオンのドーズ量が低いので、埋込酸化膜4は連続し
ない不連続酸化膜となる。このアニール処理に先立っ
て、CVD装置を用いて単結晶シリコン基板1の表面に
SiO2 のアニール保護膜を形成する工程をいれてもよ
い。
リコン基板1を1350℃以上、シリコン融点温度未満
の温度範囲で数時間加熱する。このときのO2 ガス濃度
は70%とされている。図1(3)に示すように、この
第1高温酸化処理により、不連続埋込酸化膜4を基点と
して成長を開始し、不連続部分5を埋めるように成長す
る。
工程を経た基板を、1350℃以上、シリコン融点温度
未満の温度範囲で数時間、加熱する。このときのO2 ガ
ス濃度は100%とされている。図1(4)に示すよう
に、この第2高温酸化処理によって、不連続部分は完全
に消滅し、所定の深さ位置に連続した埋込酸化膜6が形
成される。特に、この第2高温酸化処理は、酸化膜とシ
リコンとの界面の平坦性に影響し、第1高温酸化処理の
段階から高濃度酸化を行うことにより、平坦性が悪化す
ることを回避している。第3工程と第4工程の高温酸化
は酸素濃度を低濃度から高濃度に移行させればよく、濃
度差は30%程度の差で充分であり、基本的には前記濃
度差を確保して段階的あるいは連続的に変化を与える高
温酸化を行えばよい。
べる。 (1)酸素イオン注入:単結晶シリコン基板に、加速エ
ネルギー180keVでドーズ量2.8×1017/cm2
の酸素イオンを注入し、所定の深さに高濃度酸素イオン
注入層を形成した。 (2)アニール:アニール温度を1350℃とし、0.
5%の濃度のO2 を含むAr雰囲気中、埋め込み酸化膜
を形成させた。 (3)高温酸化:酸化温度を1350℃とし、70%の
O2を含むAr雰囲気中、3時間の第1高温酸化処理を
なし、その後に、O2濃度を100%にして2時間の第
2高温酸化を行った。
ネルギー180keVでドーズ量3.6×1017/cm2
の酸素イオンを注入し、その後、0.5%の濃度のO2
を含むAr雰囲気中で1350℃で4時間、アニールを
行って埋込酸化膜を形成した。酸素イオンのドーズ量を
3.6×1017/cm2で行った比較例では、シリコン
島密度は107/cm2程度であったが、上記本発明方法で
製造した半導体基板では4×105/cm2以下(検出限
界)に低減した。なお、アニール後、埋込酸化膜は70
nmで、2.4×104/cm2のシリコンパイプが存在
しているが、高温酸化後は埋込酸化膜厚は91nmに増
加し、シリコンパイプ密度は20cm-2以下となる。この
シリコンパイプ密度はイオン注入時に、ウェーハ上に付
着したパーティクルの密度に依存し、従来技術によるも
のと同程度である。
した半導体基板の埋め込み酸化膜について、絶縁破壊電
圧の比較図を図3に示す。本発明により得られた埋込酸
化膜の絶縁破壊電圧は8MV/cmであるのに対し、通
常のSIMOXの場合(従来例1)には4MV/cmで
あり、埋込酸化膜を高温酸化処理により増膜させて形成
した埋込酸化膜の場合(従来例2)には5.5MV/c
mであり、本発明の効果が明確である。
酸素イオンを加速エネルギ150keV以上、イオン注入
量2.8×1017cm-2以上3.2×1017cm-2以下で酸
素イオン注入を行い、前記酸素イオン注入工程に続いて
1300℃以上シリコン融点以下の温度でアニールを行
った後、1300℃以上シリコン融点以下の温度で酸化
処理を行い、また、前記酸化処理は低濃度酸素雰囲気か
ら高濃度酸素雰囲気まで段階的または連続的に濃度を増
加して行うように構成したので、酸素イオン注入による
埋込酸化膜を形成するに際してシリコン島を発現させる
ことなく、もって電気的絶縁性に優れた半導体基板を製
造することができる。
ーチャートである。
比較実験例である。
島密度の関係を示す図である。
Claims (3)
- 【請求項1】 単結晶シリコン基板に酸素イオンを注入
した後、高温熱処理するアニール処理を行うことにより
埋込酸化膜を形成する半導体基板の製造方法において、 イオン注入量2.8×1017cm-2以上3.2×1017cm
-2以下で酸素イオン注入を行い、前記酸素イオン注入工
程に続いて1300℃以上シリコン融点以下の温度でア
ニールを行った後、1300℃以上以上シリコン融点以
下の温度で酸化処理を行うことを特徴とする半導体基板
の製造方法。 - 【請求項2】 前記酸化処理は低濃度酸素雰囲気から高
濃度酸素雰囲気まで段階的または連続的に濃度を増加し
て行うことを特徴とする請求項1に記載の半導体基板の
製造方法。 - 【請求項3】 前記イオン注入時のイオン加速エネルギ
は150keV以上であることを特徴とする請求項1また
は2に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25375796A JPH1079356A (ja) | 1996-09-04 | 1996-09-04 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25375796A JPH1079356A (ja) | 1996-09-04 | 1996-09-04 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1079356A true JPH1079356A (ja) | 1998-03-24 |
Family
ID=17255726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25375796A Pending JPH1079356A (ja) | 1996-09-04 | 1996-09-04 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH1079356A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067510A1 (en) * | 2000-03-10 | 2001-09-13 | Nippon Steel Corporation | Simox substrate and method for production thereof |
-
1996
- 1996-09-04 JP JP25375796A patent/JPH1079356A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001067510A1 (en) * | 2000-03-10 | 2001-09-13 | Nippon Steel Corporation | Simox substrate and method for production thereof |
US6767801B2 (en) | 2000-03-10 | 2004-07-27 | Nippon Steel Corporation | Simox substrate and method for production thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100806439B1 (ko) | 상이한 에너지에서 화학량론 이하 도즈량의 산소를사용하는 이온주입 방법 | |
JP3036619B2 (ja) | Soi基板の製造方法およびsoi基板 | |
US6593173B1 (en) | Low defect density, thin-layer, SOI substrates | |
KR100947815B1 (ko) | Soi 웨이퍼의 제조 방법 및 soi 웨이퍼 | |
JP2006216826A (ja) | Soiウェーハの製造方法 | |
JP2000294470A (ja) | Soiウエーハおよびsoiウエーハの製造方法 | |
JP3427114B2 (ja) | 半導体デバイス製造方法 | |
US5989981A (en) | Method of manufacturing SOI substrate | |
JP3204855B2 (ja) | 半導体基板の製造方法 | |
WO2001082346A1 (fr) | Procede de fabrication d'un materiau en silicium sur isolant (soi) | |
US6602757B2 (en) | Self-adjusting thickness uniformity in SOI by high-temperature oxidation of SIMOX and bonded SOI | |
KR20010074887A (ko) | Soi 기판 및 그의 제조 방법 | |
KR100260574B1 (ko) | Soi 기판의 제조방법 | |
US20050170570A1 (en) | High electrical quality buried oxide in simox | |
JP3660469B2 (ja) | Soi基板の製造方法 | |
JPH04264724A (ja) | 半導体基板の製造方法 | |
JPH1079356A (ja) | 半導体基板の製造方法 | |
JP4609026B2 (ja) | Soiウェーハの製造方法 | |
JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
JP2002299590A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
JPH06283421A (ja) | Soi基板およびその製造方法 | |
JP2010027731A (ja) | Simoxウェーハの製造方法及びsimoxウェーハ | |
JPH1197377A (ja) | Soi基板の製造方法 | |
JP3550621B2 (ja) | Simox法によるsoi基板の製造方法 | |
JPH1079355A (ja) | Soi基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20040729 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20040827 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041006 |
|
A131 | Notification of reasons for refusal |
Effective date: 20060327 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20060519 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070416 |