JP2006032752A - Ｓｉｍｏｘ基板の製造方法 - Google Patents

Ｓｉｍｏｘ基板の製造方法 Download PDF

Info

Publication number
JP2006032752A
JP2006032752A JP2004211127A JP2004211127A JP2006032752A JP 2006032752 A JP2006032752 A JP 2006032752A JP 2004211127 A JP2004211127 A JP 2004211127A JP 2004211127 A JP2004211127 A JP 2004211127A JP 2006032752 A JP2006032752 A JP 2006032752A
Authority
JP
Japan
Prior art keywords
substrate
oxygen
heat treatment
gas atmosphere
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004211127A
Other languages
English (en)
Other versions
JP4706199B2 (ja
Inventor
Hisashi Adachi
尚志 足立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004211127A priority Critical patent/JP4706199B2/ja
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to CNB2005800246636A priority patent/CN100501922C/zh
Priority to KR1020077003782A priority patent/KR100834231B1/ko
Priority to EP05762053A priority patent/EP1786023B1/en
Priority to TW094124383A priority patent/TWI270959B/zh
Priority to US11/632,875 priority patent/US7560363B2/en
Priority to PCT/JP2005/013259 priority patent/WO2006009148A1/ja
Publication of JP2006032752A publication Critical patent/JP2006032752A/ja
Application granted granted Critical
Publication of JP4706199B2 publication Critical patent/JP4706199B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

【課題】ＳＯＩ層表面上における欠陥を消滅させる。
【解決手段】ＳＩＭＯＸ基板の製造方法は、酸素イオンを注入したシリコン基板をアルゴンと酸素の混合ガス雰囲気において１３００〜１３５０℃の熱処理を行うことによりＳＩＭＯＸ基板を得る。酸素イオンの注入後であって熱処理以前にシリコン基板を不活性ガス若しくは還元性ガス又は混合ガス雰囲気において１０００℃から１２８０℃の温度範囲で５分〜４時間の前熱処理を行う。酸素イオンが注入されるシリコン基板は、ボイド欠陥又はＣＯＰからなる結晶欠陥密度が１×１０5ｃｍ-3以上でありかつ結晶欠陥のサイズ分布の最大頻度が０．１２μｍ以下であることが好ましい。前熱処理後にシリコン基板を６００℃〜１１００℃まで不活性ガス若しくは還元性ガス又はこれらとの混合ガス雰囲気において降温させた後にアルゴンと酸素の混合ガス雰囲気における熱処理を行うことが更に好ましい。
【選択図】 図１

Description

本発明は、酸素イオンを注入したシリコン基板に熱処理を行うことによりＳＩＭＯＸ基板を得るＳＩＭＯＸ基板の製造方法に関するものである。
従来、シリコン酸化物のような絶縁物上に単結晶シリコン層を有するＳＯＩ基板としては、ＳＩＭＯＸ基板が主として知られている。ＳＩＭＯＸ基板は単結晶シリコン基板内部に酸素イオンを注入後、引き続き酸化性雰囲気下の高温熱処理を施すことにより、注入された酸素イオンとシリコン原子を化学反応させて埋め込み酸化膜を形成させるＳＯＩ基板である。これらＳＯＩ層に形成されたデバイスは、高放射線耐性、ラッチアップ耐性、ショートチャネル効果の抑制および低消費電力動作が可能となるためＳＯＩ基板は次世代高機能半導体基板として期待されている。
ここで、一般的にチョクラルスキー法によって育成されたシリコン単結晶を加工して得られた鏡面研磨基板は、例えばＣＯＰ（Crystal Originated Particle)などの結晶育成時に導入される結晶欠陥がゲート酸化膜耐圧劣化の要因となることが知られている。従って、デバイスメーカでは結晶欠陥密度を低減させた基板、例えばシリコン・エピタキシャル成長基板や低速引き上げ条件により育成された結晶欠陥を大幅に低減させた基板を使用することでゲート酸化膜の絶縁不良による歩留改善を実施している。
ＳＯＩ基板についても同様であり、ＳＩＭＯＸ基板でもＣＯＰもしくはボイド欠陥が基板表面もしくは表面近傍に存在することで最終製品でのＳＯＩ層表面上にピンホール欠陥などを誘発させデバイス特性を劣化させる。このＳＯＩ層表面上にピンホール欠陥などを誘発させないＳＩＭＯＸ基板の製造方法として窒素を１×１０14ａｔｏｍｓ／ｃｍ3〜１×１０17ａｔｏｍｓ／ｃｍ3含むシリコン単結晶を用いること（例えば、特許文献１参照。）が提案されている。このＳＩＭＯＸ基板の製造方法では、窒素を含むシリコン基板に酸素イオン注入し、その後１３５０℃で０．５％の酸素ガスを４時間さらに酸素濃度７０％で更に４時間熱処理することにより、ＳＯＩ層表面上に０．３μｍ以上のサーマルピットと呼ばれる窪みが０個になったと報告されている。
特開平１０−６４８３７号公報（特許請求の範囲）
しかし、窒素を含むシリコン基板に酸素イオン注入して熱処理を行った基板のＳＯＩ層表面上には、０．３μｍ以上のサーマルピットと呼ばれる窪みは０個に等しいけれども、その表面近傍には０．３μｍ未満のサイズの欠陥が高密度で存在していることが判明した。すなわち、この現象は微量酸素濃度のガス雰囲気では結晶欠陥が消滅しないことを意味しており、上記従来の製造方法では０．３μｍ未満のサイズの欠陥を消滅させることができないという未だ解決すべき課題が残存していた。
本発明は、ＳＯＩ層表面上における比較的小さなサイズの欠陥をも消滅し得るＳＩＭＯＸ基板の製造方法を提供することにある。
請求項１に係る発明は、酸素イオンを注入したシリコン基板をアルゴンと酸素の混合ガス雰囲気において１３００〜１３５０℃の熱処理を行うことによりＳＩＭＯＸ基板を得るＳＩＭＯＸ基板の製造方法の改良である。
その特徴ある点は、酸素イオンの注入後であって熱処理以前にシリコン基板を不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において１０００℃から１２８０℃の温度範囲で５分〜４時間の前熱処理を行うところにある。
この請求項１に記載されたＳＩＭＯＸ基板の製造方法では、酸素イオンの注入後であって熱処理以前にシリコン基板に前熱処理を行うことにより、非酸化性ガス雰囲気下での熱処理による結晶欠陥、特にGrown-in欠陥と呼ばれる空洞欠陥の内壁酸化膜を溶解させ、その後内壁酸化膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴埋め効果により表面近傍のGrown-in欠陥を縮小、消滅させる。このため、０．３μｍ未満のサイズの欠陥をも消滅させることができる。
請求項２に係る発明は、請求項１に係る発明であって、酸素イオンが注入されるシリコン基板は、ボイド欠陥又はＣＯＰからなる結晶欠陥密度が１×１０5ｃｍ-3以上でありかつ結晶欠陥のサイズ分布の最大頻度が０．１２μｍ以下であるＳＩＭＯＸ基板の製造方法である。
この請求項２に記載されたＳＩＭＯＸ基板の製造方法では、小サイズの結晶欠陥を有す基板を用いているため、酸素イオン飛程のバラツキが小さくなり、次のステップのアルゴンと酸素の混合ガス雰囲気における熱処理による埋め込み酸化膜のバラツキを小さくすることができる。
請求項３に係る発明は、請求項１又は２に係る発明であって、前熱処理後にシリコン基板を６００℃〜１１００℃まで不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において降温させた後にアルゴンと酸素の混合ガス雰囲気における熱処理を行うＳＩＭＯＸ基板の製造方法である。
一般的に、初期段階での非酸化性ガス雰囲気下での１２５０℃以下の熱処理完了後に、その温度でアルゴンと酸素の混合ガス雰囲気に切り替えるとシリコン基板表面のマイクロラフネスの劣化が起こるけれども、この請求項３に記載された発明では、前熱処理後にマイクロラフネスの劣化が防止できる温度、具体的には１１００℃以下まで温度を下げるので、著しいラフネスの劣化を防止することができる。
本発明のＳＩＭＯＸ基板の製造方法では、酸素イオンの注入後であって熱処理以前にシリコン基板を不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において１０００℃から１２８０℃の温度範囲で５分〜４時間の前熱処理を行うため、非酸化性ガス雰囲気下での熱処理による結晶欠陥、特にGrown-in欠陥と呼ばれる空洞欠陥の内壁酸化膜を溶解させ、その後内壁酸化膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴埋め効果により表面近傍のGrown-in欠陥を縮小、消滅させる。この場合、酸素イオンが注入されるシリコン基板におけるボイド欠陥又はＣＯＰからなる結晶欠陥密度が１×１０5ｃｍ-3以上でありかつその結晶欠陥のサイズ分布の最大頻度が０．１２μｍ以下であるならば、小サイズの結晶欠陥を有す基板を用いることになって酸素イオン飛程のバラツキが小さくなり、次のステップのアルゴンと酸素の混合ガス雰囲気における熱処理による埋め込み酸化膜のバラツキを小さくすることができる。一方、初期段階での非酸化性ガス雰囲気下での１２５０℃以下の熱処理完了後に、その温度でアルゴンと酸素の混合ガス雰囲気に切り替えるとシリコン基板表面のマイクロラフネスの劣化が起こるけれども、前熱処理後にマイクロラフネスの劣化が防止できる温度、具体的には１１００℃以下まで温度を下げれば、著しいラフネスの劣化を防止することができる。
次に本発明を実施するための最良の形態を図面に基づいて説明する。
本発明は、酸素イオンを注入したシリコン基板をアルゴンと酸素の混合ガス雰囲気において１３００〜１３５０℃の熱処理を行うことによりＳＩＭＯＸ基板を得るＳＩＭＯＸ基板の製造方法である。そして、酸素イオンの注入後であってその熱処理以前にシリコン基板を不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において１０００℃から１２８０℃の温度範囲で５分〜４時間の前熱処理を行うことを特徴とする。酸化膜を形成するために酸素イオンを注入し、その後従来から行われているアルゴンと酸素の混合ガス雰囲気における熱処理の前段処理として、不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において熱処理を加えることによりピット発生起因である小さな結晶欠陥を消滅させる。そして、非酸化性ガス雰囲気下での熱処理による結晶欠陥、特にGrown-in欠陥と呼ばれる空洞欠陥の内壁酸化膜を溶解させ、その後内壁酸化膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴埋め効果により表面近傍のGrown-in欠陥を縮小、消滅させる。このとき、同時にイオン注入で付着したシリコン系もしくはシリカ系パーティクルも低減または消滅させることが出来るので最終ＳＩＭＯＸ基板表面上のピットを更に低減させることが可能になる。
ここで、不活性ガスとしては、アルゴンガス、ヘリウムガス等が挙げられ、還元性ガスとしては、水素ガスが挙げられる。不活性ガスと還元性ガスの混合ガス雰囲気としては、例えば水素ガスとアルゴンガスの混合ガス雰囲気、又はヘリウムガスと水素ガスの混合ガス雰囲気が挙げられる。その場合の混合割合は特に限定されない。
また、前熱処理における温度範囲が１０００℃から１２８０℃であり、その前熱処理の時間が５分〜４時間の範囲であるのは、非酸化性ガス雰囲気下での熱処理による結晶欠陥、特にGrown-in欠陥と呼ばれる空洞欠陥の内壁酸化膜を溶解させ、その後内壁酸化膜が除去された空洞欠陥内に格子間シリコン原子の拡散による穴埋め効果により表面近傍のGrown-in欠陥を縮小、消滅させる必要があるからである。その前熱処理の温度が１０００度未満であると結晶欠陥を消滅させることが困難になり、その温度が１２８０℃を越えるとシリコン表面のシリコン原子の昇華が激しくなりシリコン基板表面のラフネスが劣化する不具合がある。ここで好ましい温度範囲は１１００〜１２５０℃である。また、その前熱処理の時間が５分未満であると結晶欠陥を十分に消滅させることが困難になり、その時間が４時間を超えるとシリコン原子の昇華やイオン注入された酸素イオンの外方拡散により埋め込み酸化膜の品質を劣化させる不具合がある。ここで前熱処理の好ましい時間は３０〜２時間である。
また、酸素イオンが注入されるシリコン基板は、ボイド欠陥又はＣＯＰからなる結晶欠陥密度が１×１０5ｃｍ-3以上でありかつ結晶欠陥のサイズ分布の最大頻度が０．１２μｍ以下であることが好ましい。すなわち、小サイズの結晶欠陥を有する基板を用いれば、酸素イオン飛程のバラツキが小さくなり、次のステップのアルゴンと酸素の混合ガス雰囲気における熱処理による埋め込み酸化膜のバラツキを小さくすることができる。ここで、結晶欠陥密度が１×１０5ｃｍ-3以上であることを必要とするのは、結晶欠陥密度が１×１０5ｃｍ-3未満であると結晶欠陥サイズが大きくなり前熱処理での欠陥消滅が難しいからであり、好ましい欠陥密度は１×１０5ｃｍ-3〜１×１０7ｃｍ-3である。また、結晶欠陥のサイズ分布の最大頻度が０．１２μｍ以下であることを必要とするのは、その最大頻度が０．１２μｍを越えると結晶欠陥を十分に消滅させることが困難になるからであり、その最大頻度は０．０７μｍ以下であることが更に好ましい。
一方、初期段階での非酸化性ガス雰囲気下での１２５０℃以下の熱処理完了後に、その温度でアルゴンと酸素の混合ガス雰囲気に切り替えるとシリコン基板表面のマイクロラフネスの劣化が起こることが知られている。このため、前熱処理後にシリコン基板を６００℃〜１１００℃まで不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において降温させた後に、アルゴンと酸素の混合ガス雰囲気における熱処理を行うことが好ましい。即ち、マイクロラフネスの劣化が防止できる温度、具体的には１１００℃以下まで温度を下げ、酸化性ガス導入による埋め込み酸化膜形成熱処理を施せば通常ＳＩＭＯＸ品と同等レベルのラフネスが得られる。
＜実施例１＞
開始材料として直径２００ｍｍのチョクラルスキー法によって育成されたシリコン単結晶を加工して得られた以下の３種類の基板を準備した。即ち、(1)結晶欠陥サイズピークが０．１３〜０．１５μｍで最大密度０．５×１０4ｃｍ-2を有する基板、(2)結晶欠陥サイズピークが０．０９〜０．１２μｍで最大密度１．０×１０5ｃｍ-2を有する基板、(3)結晶欠陥サイズピークが０．０５〜０．０７μｍで最大密度１．０×１０7ｃｍ-2を有する基板を準備した。
これら３種類の基板のそれぞれに注入エネルギー１８０ＫｅＶ、ドーズ量４．０×１０17ｃｍ-2になるように酸素イオン注入を実施した。次に、図１に記載したように、Ａｒガス１００％雰囲気下で７００℃投入後、１１５０℃まで昇温し、その後１時間保持した後、１％酸素雰囲気−アルゴンガスベースで１３５０℃まで昇温、その後４時間保持させた後に７０％酸素雰囲気で更に４時間保持を行い７００℃まで降温させた。その後、ＨＦ水溶液で表面酸化膜を除去した後、ＳＣ−１洗浄を通して最終ＳＩＭＯＸ製品にした。これらのＳＩＭＯＸ基板を実施例１とした。
＜実施例２＞
実施例１における３種類の基板と同一の基板をそれぞれ準備した。これら３種類の基板のそれぞれに実施例１と同一の条件で酸素イオン注入を実施した。次に、図２に記載したように、Ａｒガス１００％雰囲気下で７００℃投入後、１１５０℃まで昇温、その後１時間保持した後に１０００℃まで降温させた。その後、１％酸素雰囲気−アルゴンガスベースで１３５０℃まで昇温、その後４時間保持させた後に７０％酸素雰囲気で更に４時間保持を行い７００℃まで降温させた。その後、ＨＦ水溶液で表面酸化膜を除去した後、ＳＣ−１洗浄を通して最終ＳＩＭＯＸ製品にした。これらのＳＩＭＯＸ基板を実施例２とした。
＜比較例１＞
実施例１における３種類の基板と同一の基板をそれぞれ準備した。これら３種類の基板のそれぞれに実施例１と同一の条件で酸素イオン注入を実施した。次に、図３に記載したように、７００℃投入後１％酸素雰囲気−アルゴンガスベースで１３５０℃まで昇温、その後４時間保持させた後に７０％酸素雰囲気で更に４時間保持を行い７００℃まで降温させた。その後、ＨＦ水溶液で表面酸化膜を除去した後、ＳＣ−１洗浄を通して最終ＳＩＭＯＸ製品にした。これらのＳＩＭＯＸ基板を比較例１とした。
＜評価試験及び評価＞
実施例１，実施例２及び比較例１における(1)から(3)の基板を表面欠陥検出装置にてそれぞれ観察した。その結果は以下の通りであった。
比較例１では、既に開始基板でＣＯＰが発生している領域（基板中央部に密集）と同位置にピットが観察された。当然の如く結晶欠陥密度の高い基板(3)ほどピット密度も高くなりＳＩＭＯＸ製品表面に約１０個／ｃｍ2以上存在していた。更に、表面ヘイズレベルを測定したが全てのサンプルで約１〜４ｐｐｂの値を示していた。
これに対して、実施例１では、基板(1)から(3)の全てが０．３〜０．５個／ｃｍ2のピット数であったがヘイズレベルを測定した結果、全てのサンプルでヘイズレベルは熱処理炉内で約１ｐｐｂ〜１０２０ｐｐｂの範囲でばらついていた。そして、特にボート下側に行くほどヘイズ劣化が観察された。
また、実施例２では、基板(1)から(3)の全てが０．３〜０．５個／ｃｍ2のピット数、かつヘイズレベルを測定した結果、全てのサンプルでヘイズレベルは約１〜５ｐｐｂの範囲であり従来ＳＩＭＯＸ品と同等であることがわかった。
以上の結果からすると、本発明により低コスト基板を使用したＳＩＭＯＸ基板の品質は高価な基板を使用したＳＩＭＯＸ基板品質と同等レベルになることがわかる。
実施例１における温度条件を示す図である。 実施例２における温度条件を示す図である。 比較例１における温度条件を示す図である。

Claims (3)

  1. 酸素イオンを注入したシリコン基板をアルゴンと酸素の混合ガス雰囲気において１３００〜１３５０℃の熱処理を行うことによりＳＩＭＯＸ基板を得るＳＩＭＯＸ基板の製造方法において、
    酸素イオンの注入後であって前記熱処理以前に前記シリコン基板を不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において１０００℃から１２８０℃の温度範囲で５分〜４時間の前熱処理を行うことを特徴とするＳＩＭＯＸ基板の製造方法。
  2. 酸素イオンが注入されるシリコン基板は、ボイド欠陥又はＣＯＰからなる結晶欠陥密度が１×１０5ｃｍ-3以上でありかつ前記結晶欠陥のサイズ分布の最大頻度が０．１２μｍ以下である請求項１記載のＳＩＭＯＸ基板の製造方法。
  3. 前熱処理後にシリコン基板を６００℃〜１１００℃まで不活性ガス若しくは還元性ガス又は不活性ガスと還元性ガスとの混合ガス雰囲気において降温させた後にアルゴンと酸素の混合ガス雰囲気における熱処理を行う請求項１又は２記載のＳＩＭＯＸ基板の製造方法。
JP2004211127A 2004-07-20 2004-07-20 Ｓｉｍｏｘ基板の製造方法 Expired - Fee Related JP4706199B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004211127A JP4706199B2 (ja) 2004-07-20 2004-07-20 Ｓｉｍｏｘ基板の製造方法
KR1020077003782A KR100834231B1 (ko) 2004-07-20 2005-07-19 Ｓｉｍｏｘ 기판의 제조 방법
EP05762053A EP1786023B1 (en) 2004-07-20 2005-07-19 Simox substrate manufacturing method
TW094124383A TWI270959B (en) 2004-07-20 2005-07-19 Production method for SIMOX substrate
CNB2005800246636A CN100501922C (zh) 2004-07-20 2005-07-19 Simox基板的制造方法
US11/632,875 US7560363B2 (en) 2004-07-20 2005-07-19 Manufacturing method for SIMOX substrate
PCT/JP2005/013259 WO2006009148A1 (ja) 2004-07-20 2005-07-19 Ｓｉｍｏｘ基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004211127A JP4706199B2 (ja) 2004-07-20 2004-07-20 Ｓｉｍｏｘ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006032752A true JP2006032752A (ja) 2006-02-02
JP4706199B2 JP4706199B2 (ja) 2011-06-22

Family

ID=35785256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004211127A Expired - Fee Related JP4706199B2 (ja) 2004-07-20 2004-07-20 Ｓｉｍｏｘ基板の製造方法

Country Status (7)

Country Link
US (1) US7560363B2 (ja)
EP (1) EP1786023B1 (ja)
JP (1) JP4706199B2 (ja)
KR (1) KR100834231B1 (ja)
CN (1) CN100501922C (ja)
TW (1) TWI270959B (ja)
WO (1) WO2006009148A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040589A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010080582A (ja) * 2008-09-25 2010-04-08 Covalent Materials Corp シリコンウェーハの製造方法
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US8492290B2 (en) * 2011-06-21 2013-07-23 International Business Machines Corporation Fabrication of silicon oxide and oxynitride having sub-nanometer thickness

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Ｓｏｉ基板およびその製造方法
JP2001223220A (ja) * 2000-02-08 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの熱処理方法及び半導体ウェーハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122019A (ja) * 1987-11-06 1989-05-15 Hitachi Maxell Ltd 信号入り磁気テープ
JP3995286B2 (ja) 1996-04-26 2007-10-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｓｉｍｏｘ基板の製造方法
JP3583870B2 (ja) 1996-08-19 2004-11-04 新日本製鐵株式会社 半導体基板及びその製造方法
KR100565438B1 (ko) * 1998-02-02 2006-03-30 신닛뽄세이테쯔 카부시키카이샤 Soi기판 및 그의 제조방법
US6143629A (en) * 1998-09-04 2000-11-07 Canon Kabushiki Kaisha Process for producing semiconductor substrate
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
US6734762B2 (en) * 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
US6632694B2 (en) * 2001-10-17 2003-10-14 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927422B2 (en) * 2002-10-17 2005-08-09 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927146B2 (en) * 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
KR100825356B1 (ko) * 2004-09-16 2008-04-28 가부시키가이샤 히다치 고쿠사이 덴키 열처리장치 및 기판의 제조방법
US20080251879A1 (en) * 2005-07-11 2008-10-16 Naoshi Adachi Method for Manufacturing Simox Substrate and Simox Substrate Obtained by this Method
JP2009506533A (ja) * 2005-08-26 2009-02-12 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 歪みシリコン・オン・インシュレータ構造の製造方法
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JPH1098047A (ja) * 1996-09-12 1998-04-14 Wacker Siltronic G Fuer Halbleitermaterialien Ag 低欠陥密度を有するシリコン半導体ウエハの製造方法
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Ｓｏｉ基板およびその製造方法
JP2001223220A (ja) * 2000-02-08 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの熱処理方法及び半導体ウェーハ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040589A (ja) * 2008-07-31 2010-02-18 Covalent Materials Corp シリコンウェーハの製造方法
JP2010080582A (ja) * 2008-09-25 2010-04-08 Covalent Materials Corp シリコンウェーハの製造方法
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Also Published As

Publication number Publication date
EP1786023A4 (en) 2008-08-13
CN100501922C (zh) 2009-06-17
US7560363B2 (en) 2009-07-14
US20080090384A1 (en) 2008-04-17
TW200608515A (en) 2006-03-01
KR100834231B1 (ko) 2008-05-30
KR20070032823A (ko) 2007-03-22
EP1786023A1 (en) 2007-05-16
TWI270959B (en) 2007-01-11
JP4706199B2 (ja) 2011-06-22
CN1989592A (zh) 2007-06-27
EP1786023B1 (en) 2011-11-16
WO2006009148A1 (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
JP3011178B2 (ja) 半導体シリコンウェーハ並びにその製造方法と熱処理装置
KR100358638B1 (ko) 반도체기판 및 그 제조방법
JP4970724B2 (ja) 高抵抗シリコンウエーハの製造方法
KR102306730B1 (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
CN101118845B (zh) 用于制造键合晶片的方法
JP2006216826A (ja) Ｓｏｉウェーハの製造方法
JP2006261632A (ja) シリコンウェーハの熱処理方法
KR20150118037A (ko) 실리콘 웨이퍼의 열처리 방법, 및 실리콘 웨이퍼
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
KR100834231B1 (ko) Ｓｉｍｏｘ 기판의 제조 방법
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
JP2006351632A (ja) Ｓｉｍｏｘウェーハの製造方法およびｓｉｍｏｘウェーハ
JP2007281316A (ja) Ｓｉｍｏｘウェーハの製造方法
JP2010027959A (ja) 高抵抗ｓｉｍｏｘウェーハの製造方法
JP2010098167A (ja) 貼り合わせウェーハの製造方法
JP2010056316A (ja) シリコンウェーハ及びその製造方法
JP2010062291A (ja) 半導体基板及びその製造方法
KR20160013037A (ko) 접합 웨이퍼의 제조방법
JP5737202B2 (ja) 半導体素子、及びその形成方法
JP2010027731A (ja) Ｓｉｍｏｘウェーハの製造方法及びｓｉｍｏｘウェーハ
JP2008159868A (ja) Ｓｉｍｏｘ基板の製造方法
JP2005286282A (ja) Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JPH08203913A (ja) 半導体ウェーハの熱処理方法
WO2011118205A1 (ja) Ｓｏｉウェーハの製造方法
JP2011138957A (ja) シリコン半導体基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101101

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110228

LAPS Cancellation because of no payment of annual fees