CN1989592A - Simox基板的制造方法 - Google Patents

Simox基板的制造方法 Download PDF

Info

Publication number
CN1989592A
CN1989592A CNA2005800246636A CN200580024663A CN1989592A CN 1989592 A CN1989592 A CN 1989592A CN A2005800246636 A CNA2005800246636 A CN A2005800246636A CN 200580024663 A CN200580024663 A CN 200580024663A CN 1989592 A CN1989592 A CN 1989592A
Authority
CN
China
Prior art keywords
gas
substrate
heat treatment
simox
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800246636A
Other languages
English (en)
Other versions
CN100501922C (zh
Inventor
足立尚志
小松幸夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumitomo Mitsubishi Silicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Mitsubishi Silicon Corp filed Critical Sumitomo Mitsubishi Silicon Corp
Publication of CN1989592A publication Critical patent/CN1989592A/zh
Application granted granted Critical
Publication of CN100501922C publication Critical patent/CN100501922C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76243—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using silicon implanted buried insulating layers, e.g. oxide layers, i.e. SIMOX techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种SIMOX基板的制造方法，其中把注入氧离子的硅基板在氩和氧的混合气体气氛下，进行1300～1350℃的热处理而获得SIMOX基板。在氧离子注入后热处理之前，把硅基板在惰性气体或还原性气体或者混合气体气氛中，在温度为1000～1280℃的范围内进行5分钟至4小时的预热处理。注入氧离子的硅基板优选空洞缺陷或COP组成的晶体缺陷密度在1×105cm－3以上，并且晶体缺陷尺寸分布的最大频率在0.12μm以下。进一步优选在预热处理后，把硅基板在惰性气体或还原性气体或者其混合气体气氛中，降温至600～1100℃，然后在氩和氧的混合气体气氛下进行热处理。

Description

SIMOX基板的制造方法
技术领域
本发明涉及利用对注入氧离子的硅基板进行热处理而获得SIMOX基板的SIMOX基板制造方法。
本申请根据2004年7月20日申请的特愿2004-211127号主张优先权，而引用其内容。
背景技术
作为在硅氧化物那样的绝缘体上有单晶硅层的SOI基板，主要已知SIMOX基板。SIMOX基板是，在单晶硅基板内部注入氧离子后，继续在氧化性气氛下实施高温热处理，使注入的氧离子和硅原子进行化学反应形成埋入氧化膜的SOI基板。在这些SOI层上形成的器件，有可能表现高耐放射线性、耐闭锁性、抑制短沟道效应及低电耗操作，所以，SOI基板有望成为新一代高性能半导体基板。
在此，已知在一般情况下，加工用切克劳斯基法培育的单晶硅而获得的镜面抛光基板，例如COP(晶体原生颗粒)等在结晶培育时导入的晶体缺陷就成为栅氧化膜耐压劣化的主要原因。因此，器件制造者使用降低晶体缺陷密度的基板，例如使用硅外延生长基板、通过低速拉晶条件培育的大幅降低晶体缺陷的基板，以改善由栅氧化膜绝缘不良引发的成品率问题。
SOI基板也一样，即使是SIMOX基板，由于COP或空洞缺陷存在于基板表面或表面附近，在最终产品SOI层表面上诱发针孔缺陷等使器件特性劣化。作为在这种SOI层表面上不会诱发针孔缺陷等的SIMOX基板的制造方法，提出了使用含氮1×1014原子/cm3～1×1017原子/cm3的单晶硅(例如，参照特开平10-64837号公报)。公报记载：这种SIMOX基板的制造方法，是在含有氮的硅基板上注入氧离子，然后在1350℃的条件下用0.5％氧气进行热处理4个小时，进而在氧浓度为70％下再热处理4个小时，由此使SOI层表面上0.3μm以上的称为热凹坑(thermal pit)的坑洼为0个。
发明内容
已判明，虽然在含氮的硅基板上注入氧离子进行热处理的基板的SOI层表面上，0.3μm以上的称为热凹坑的坑洼等于0个，但在其表面附近还高密度地存在着大小不足0.3μm的缺陷。即，这种现象意味着在微量氧浓度的气体气氛下，不能消除晶体缺陷，在上述以往的制造方法中，还残存着不可能消除尺寸不足0.3μm的缺陷的还应解决的问题。
本发明的目的是提供一种SOI层表面上尺寸比较小的缺陷也能消除的SIMOX基板制造方法。
本发明的制造方法为把注入氧离子的硅基板在氩和氧的混合气体气氛中，进行1300～1350℃的热处理而获得SIMOX基板的SIMOX基板制造方法的改良方法。
其特征为：在氧离子注入后进行热处理之前，把硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中，在温度为1000～1280℃的范围内进行5分钟至4小时的预热处理。
在本发明的SIMOX基板的制造方法中，由于在氧离子注入后，热处理之前进行了对硅基板的预热处理，使在非氧化性气体气氛下热处理引起的晶体缺陷，特别是称为生长引入(grown-in)缺陷的空洞缺陷的内壁氧化膜溶解，然后晶格间硅原子向除去内壁氧化膜的空洞缺陷内扩散产生的填孔效果，而减小消除表面附近的生长引入缺陷。由此，也可以消除尺寸不足0.3μm的缺陷。
另外，SIMOX基板的制造方法也可以是：上述注入氧离子的硅基板为空洞缺陷或COP组成的晶体缺陷密度在1×105cm-3以上，并且晶体缺陷尺寸分布的最大频率在0.12μm以下。
在这种情况下，由于使用了具有小尺寸晶体缺陷的基板，会产生可以使氧离子飞行距离分散性变小，使下一步的氩和氧的混合气体气氛下热处理产生的埋入氧化膜的分散性变小的效果。
SIMOX基板的制造方法还可以是：预热处理后，把硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中，降温至600～1100℃，然后在氩和氧的混合气体气氛下进行热处理。
一般来说，初期阶段的非氧化性气体气氛下1250℃以下的热处理结束后，在该温度下切换成氩和氧的混合气体气氛时，会引起硅基板表面微观粗糙度的劣化，但是，这时的本发明，由于在预热处理后把温度降到能够防止微观粗糙度劣化的温度，具体就是1100℃以下的温度，就具有可防止粗糙度明显劣化的效果。
发明的效果
在本发明的SIMOX基板的制造方法中，由于进行了在氧离子注入后热处理之前，把硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中，在温度为1000～1280℃的范围内5分钟至4小时的预热处理，使在非氧化性气体气氛下热处理所产生的晶体缺陷，特别是称为生长引入缺陷的空洞缺陷的内壁氧化膜溶解，然后通过晶格间硅原子扩散至除去内壁氧化膜的空洞缺陷内所产生的填孔效果，而减小和消除表面附近的生长引入缺陷。这时，若是在注入氧离子的硅基板上的空洞缺陷或COP构成的晶体缺陷密度在1×105cm-3以上，并且该晶体缺陷尺寸分布的最大频率在0.12μm以下时，使用具有小尺寸晶体缺陷的基板，能够使氧离子飞行距离分散性变小，使下一步的氩和氧的混合气体气氛下热处理产生的埋入氧化膜的分散性变小。另一方面，初期阶段的非氧化性气体气氛中1250℃以下的热处理结束后，在该温度下切换成氩和氧的混合气体气氛时，会引起硅基板表面微观粗糙度劣化，但是，若在预热处理后，把温度下降到能够防止微观粗糙度劣化的温度，具体就是1100℃以下的温度，就可防止明显的粗糙度劣化。
附图说明
图1为表示本发明实施例1的温度条件的图。
图2为表示本发明实施例2的温度条件的图。
图3为表示比较例1的温度条件的图。
图4为本发明实施方式的工序图。
具体实施方式
下面就附图说明本发明的最佳实施方式。
本发明是利用把注入氧离子的硅基板在氩和氧的混合气体气氛中进行1300～1350℃的热处理而获得SIMOX基板的SIMOX基板制造方法。并且，其特征为在氧离子注入后该热处理之前，把硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中，在温度为1000～1280℃的范围内进行5分钟至4小时的预热处理。为了形成氧化膜而注入氧离子，然后作为以往一直进行的氩和氧的混合气体中热处理的前期处理，通过增加在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中的热处理，消除作为坑洼发生原因的小晶体缺陷。并且，使由非氧化性气体气氛下热处理所产生的晶体缺陷，特别是称为生长引入缺陷的空洞缺陷的内壁氧化膜溶解，然后，利用向除去内壁氧化膜的空洞缺陷内晶格间硅原子扩散所产生的填孔效果，减小和消除表面附近的生长引入缺陷。这时，由于可以同时减轻或消除由于离子注入而附着的硅类或二氧化硅类粒子，而能进一步减轻最终SIMOX基板表面上的坑洼。
在这里，惰性气体可举出氩气、氦气等，还原性气体可举出氢气。惰性气体和还原性气体的混合气体气氛可举出，例如氢气和氩气的混合气体气氛，或者氦气和氢气的混合气体气氛。此时的混合比例没有特定的限制。
另外，预热处理的温度范围为1000～1280℃，该预热处理的时间为5分～4小时是必要的，以使在非氧化性气体气氛下热处理所产生的晶体缺陷，特别是称为生长引入缺陷的空洞缺陷的内壁氧化膜溶解，其后利用向除去内壁氧化膜的空洞缺陷内晶格间硅原子扩散所产生的填孔效果，从而减小和消除表面附近的生长引入缺陷。当该预热处理的温度不足1000℃时，很难消除晶体缺陷，当该温度超过1280℃时，硅表面的硅原子升华激烈，会出现硅基板表面的粗糙度劣化的问题。在此，优选的温度范围为1100～1250℃。另外，该预热处理的时间不足5分钟时，很难充分消除晶体缺陷，当该时间超过4小时时，由于硅原子的升华或注入的氧离子向外扩散，使埋入氧化膜的质量变差。在此，预热处理的优选时间为30～2小时。
另外，注入氧离子的硅基板，优选空洞缺陷或COP构成的晶体缺陷密度为1×105cm-3以上，并且晶体缺陷尺寸分布的最大频率在0.12μm以下。即，若用有小尺寸晶体缺陷的基板，能够使氧离子飞行距离的分散性变小，使下一步的氩和氧的混合气体气氛中热处理所产生的埋入氧化膜的分散性变小。在此，晶体缺陷密度在1×105cm-3以上是必要的，这是因为当晶体缺陷密度不到1×105cm-3时，晶体缺陷的尺寸变大，很难用预热处理消除缺陷，优选缺陷密度为105cm-3～1×107cm-3。另外，晶体缺陷尺寸分布的最大频率在0.12μm以下是必要的，这是因为该最大频率超过0.12μm时，很难充分消除晶体缺陷，该最大频率更优选0.07μm以下。
另一方面，已知在初期阶段的非氧化性气体气氛下的1250℃以下的热处理结束后，在该温度下切换到氩和氧混合气体气氛时，会引起硅基板表面微观粗糙度的劣化。由于这种原因，优选在预热处理后，把硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中，降温至600～1100℃，而后在氩和氧的混合气体气氛中进行热处理。即，将温度降低至能够防止微观粗糙度劣化的温度，具体的是把温度降至1100℃以下，实施导入氧化性气体的埋入氧化膜形成热处理，可得到和通常SIMOX产品同等水平的粗糙度。
上述SIMOX基板的制造方法，例如如图4工序图所示，经过氧离子注入工序和预热处理工序而进行。首先，如图4(a)所示，在硅基板1中注入氧离子2。然后，如图4(b)所示，把硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛3中，在1000～1280℃的温度范围下，进行5分～4小时的预热处理。
实施例
<实施例1>
作为起始材料准备了经加工直径为200mm的切克劳斯基法培育的单晶硅而获得的以下3种基板。即准备了(1)晶体缺陷尺寸最大值为0.13～0.15μm，最大密度0.5×104cm-2的基板，(2)晶体缺陷尺寸最大值为0.09～0.12μm，最大密度1.0×105cm-2的基板，(3)晶体缺陷尺寸最大值为0.05～0.07μm，最大密度1.0×107cm-2的基板。
分别向这3种基板注入氧离子，使注入能量为180KeV、剂量为4.0×1017cm-2。然后按图1记载那样，投入到700℃下100％氩气的气氛中后，升温至1150℃然后保持1小时，然后，在1％氧气气氛-氩气基础气氛下升温至1350℃然后保持4小时，之后，在70％的氧气气氛中再保持4小时，降温至700℃。然后，用HF水溶液除去表面氧化膜后，通过SC-1洗涤，制成最终SIMOX制品。把这几种SIMOX基板作为实施例1。
<实施例2>
分别准备和实施例1中同样的3种基板。在和实施例1同样的条件下分别向这3种基板注入氧离子。然后如图2记载那样，投入到700℃下100％氩气气氛中后，升温至1150℃，然后保持1小时后降温至1000℃。然后，在1％氧气气氛-氩气基础气氛下升温至1350℃，然后保持4小时，之后在70％的氧气气氛中再保持4小时，降温至700℃。然后，用HF水溶液除去表面氧化膜，然后通过SC-1洗涤，制成最终SIMOX制品。把这几种SIMOX基板作为实施例2。
<比较例1>
分别准备和实施例1中同样的3种基板。在和实施例1同样的条件下分别向这3种基板注入氧离子。然后如图3记载那样，投入700℃后，在1％氧气气氛-氩气基础气氛下升温至1350℃，然后保持4小时，之后在70％的氧气气氛中再保持4小时，降温至700℃。然后，用HF水溶液除去表面氧化膜，然后通过SC-1洗涤，制成最终SIMOX制品。把这几种SIMOX基板作为比较例1。
<评价试验及评价>
用表面缺陷检测装置分别观察实施例1、实施例2及比较例1的(1)～(3)基板。其结果如下。
比较例1中，在起始基板上已经产生COP的区域(基板中央部比较密集)同一位置上观察到坑洼。不出所料，坑洼密度和晶体缺陷密度高的基板(3)那样高，在SIMOX制品表面上存在约10个/cm2以上。进而测量了表面雾度水平，所有样品均显示约1～4ppb的值。
与此相反，在实施例1中，基板(1)～(3)坑洼的个数都是0.3～0.5个/cm2，测量雾度水平的结果，在热处理炉内所有样品的雾度水平在约1ppb～1020ppb的范围内分散。而且，特别是越接近舟皿下侧越观察到雾度的劣化。
另外，在实施例2中，基板(1)～(3)坑洼的个数都是0.3～0.5个/cm2，并且测量雾度水平的结果是所有样品的雾度水平都为约1～5ppb的范围，可知和以往的SIMOX品质相同。
从以上的结果可知，根据本发明，使用低成本基板的SIMOX基板和使用高价基板的SIMOX基板，具有相同水平的品质。
产业应用性
在SIMOX基板的制造方法中，使在非氧化性气体气氛中热处理所产生的晶体缺陷，特别是称为生长引入缺陷的空洞缺陷的内壁氧化膜溶解，然后，利用向除去内壁氧化膜的空洞缺陷内晶格间硅原子扩散所产生的填孔效果，能够减小和消除表面附近的生长引入缺陷。

Claims (3)

1.一种SIMOX基板的制造方法，其特征在于：它是把注入氧离子的硅基板在氩和氧的混合气体气氛下进行1300～1350℃的热处理而获得SIMOX基板的SIMOX基板制造方法，其中，
在氧离子注入后前述热处理之前，把上述硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中，在1000～1280℃的温度范围内进行5分钟至4小时的预热处理。
2.根据权利要求1所述的SIMOX基板的制造方法，其中，注入氧离子的硅基板的空洞缺陷或COP组成的晶体缺陷密度在1×105cm- 3以上，并且上述晶体缺陷尺寸分布的最大频率在0.12μm以下。
3.根据权利要求1或2所述的SIMOX基板的制造方法，其中，在预热处理后，把硅基板在惰性气体或还原性气体或者惰性气体和还原性气体的混合气体气氛中降温至600～1100℃，然后在氩和氧的混合气体气氛下进行热处理。
CNB2005800246636A 2004-07-20 2005-07-19 Simox基板的制造方法 Expired - Fee Related CN100501922C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP211127/2004 2004-07-20
JP2004211127A JP4706199B2 (ja) 2004-07-20 2004-07-20 Ｓｉｍｏｘ基板の製造方法

Publications (2)

Publication Number Publication Date
CN1989592A true CN1989592A (zh) 2007-06-27
CN100501922C CN100501922C (zh) 2009-06-17

Family

ID=35785256

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800246636A Expired - Fee Related CN100501922C (zh) 2004-07-20 2005-07-19 Simox基板的制造方法

Country Status (7)

Country Link
US (1) US7560363B2 (zh)
EP (1) EP1786023B1 (zh)
JP (1) JP4706199B2 (zh)
KR (1) KR100834231B1 (zh)
CN (1) CN100501922C (zh)
TW (1) TWI270959B (zh)
WO (1) WO2006009148A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
JP5343371B2 (ja) * 2008-03-05 2013-11-13 株式会社Ｓｕｍｃｏ シリコン基板とその製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5498678B2 (ja) * 2008-09-25 2014-05-21 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP2010135538A (ja) * 2008-12-04 2010-06-17 Sumco Corp 貼り合わせウェーハの製造方法
US8492290B2 (en) * 2011-06-21 2013-07-23 International Business Machines Corporation Fabrication of silicon oxide and oxynitride having sub-nanometer thickness
JP2014168090A (ja) * 2014-04-24 2014-09-11 Globalwafers Japan Co Ltd シリコンウェーハの製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6472533A (en) * 1987-09-11 1989-03-17 Nippon Telegraph & Telephone Manufacture of single crystal semiconductor substrate
JPH01122019A (ja) * 1987-11-06 1989-05-15 Hitachi Maxell Ltd 信号入り磁気テープ
JPH05335301A (ja) * 1992-06-03 1993-12-17 Oki Electric Ind Co Ltd シリコン酸化膜の形成方法
JPH07193072A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体基板の製造方法
JP3995286B2 (ja) 1996-04-26 2007-10-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 Ｓｉｍｏｘ基板の製造方法
JP3583870B2 (ja) 1996-08-19 2004-11-04 新日本製鐵株式会社 半導体基板及びその製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH1140512A (ja) * 1997-07-22 1999-02-12 Komatsu Denshi Kinzoku Kk 半導体基板の製造方法
JPH11220019A (ja) * 1998-02-02 1999-08-10 Nippon Steel Corp Ｓｏｉ基板およびその製造方法
US6617034B1 (en) 1998-02-02 2003-09-09 Nippon Steel Corporation SOI substrate and method for production thereof
TW469643B (en) * 1998-09-04 2001-12-21 Canon Kk Process for producing semiconductor substrate
JP2001223220A (ja) * 2000-02-08 2001-08-17 Mitsubishi Materials Silicon Corp 半導体ウェーハの熱処理方法及び半導体ウェーハ
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
US6734762B2 (en) * 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
US6632694B2 (en) * 2001-10-17 2003-10-14 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927422B2 (en) * 2002-10-17 2005-08-09 Astralux, Inc. Double heterojunction light emitting diodes and laser diodes having quantum dot silicon light emitters
US6927146B2 (en) * 2003-06-17 2005-08-09 Intel Corporation Chemical thinning of epitaxial silicon layer over buried oxide
JP2005340348A (ja) * 2004-05-25 2005-12-08 Sumco Corp Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP4706199B2 (ja) * 2004-07-20 2011-06-22 株式会社Ｓｕｍｃｏ Ｓｉｍｏｘ基板の製造方法
WO2006030857A1 (ja) * 2004-09-16 2006-03-23 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
WO2007007386A1 (ja) * 2005-07-11 2007-01-18 Sumitomo Mitsubishi Silicon Corporation Ｓｉｍｏｘ基板の製造方法及び該方法により得られるｓｉｍｏｘ基板
JP2009506533A (ja) * 2005-08-26 2009-02-12 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 歪みシリコン・オン・インシュレータ構造の製造方法
JP2007227424A (ja) * 2006-02-21 2007-09-06 Sumco Corp Ｓｉｍｏｘウェーハの製造方法

Also Published As

Publication number Publication date
KR20070032823A (ko) 2007-03-22
TW200608515A (en) 2006-03-01
EP1786023B1 (en) 2011-11-16
US7560363B2 (en) 2009-07-14
JP4706199B2 (ja) 2011-06-22
CN100501922C (zh) 2009-06-17
KR100834231B1 (ko) 2008-05-30
EP1786023A4 (en) 2008-08-13
TWI270959B (en) 2007-01-11
US20080090384A1 (en) 2008-04-17
EP1786023A1 (en) 2007-05-16
JP2006032752A (ja) 2006-02-02
WO2006009148A1 (ja) 2006-01-26

Similar Documents

Publication Publication Date Title
CN1324664C (zh) 用于控制理想氧沉淀硅片中洁净区深度的方法
KR100829767B1 (ko) 고저항 실리콘 웨이퍼 및 이의 제조방법
CN100501922C (zh) Simox基板的制造方法
Nagasawa et al. A new intrinsic gettering technique using microdefects in Czochralski silicon crystal: A new double preannealing technique
JP2003524874A (ja) 非酸素析出性のチョクラルスキーシリコンウエハ
EP2199435A1 (en) Annealed wafer and method for producing annealed wafer
CN102396055A (zh) 退火晶片、退火晶片的制造方法以及器件的制造方法
JP2010532584A (ja) 高ドープ単結晶シリコン基板の酸素析出物の抑制
JP2019004173A (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
CN107078057B (zh) 单晶硅晶圆的热处理法
US20040171234A1 (en) Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer
TW201542894A (zh) 由矽構成的半導體晶圓和其製造方法
CN105917449A (zh) 单晶硅晶圆的热处理方法
CN105324834A (zh) 硅晶圆的热处理方法
JP2742247B2 (ja) シリコン単結晶基板の製造方法および品質管理方法
US20120049330A1 (en) Silicon wafer and method for producing the same
JPH06295912A (ja) シリコンウエハの製造方法およびシリコンウエハ
WO2010050120A1 (ja) シリコンウェーハの製造方法
KR20170026386A (ko) 실리콘 단결정 웨이퍼의 열처리방법
KR100432496B1 (ko) 어닐 웨이퍼의 제조 방법
JP3811582B2 (ja) シリコン基板の熱処理方法およびその基板を用いたエピタキシャルウェーハの製造方法
JP2010003922A (ja) シリコンウェーハの製造方法
JP2000203999A (ja) 半導体シリコンウェ―ハとその製造方法
JP2019145597A (ja) シリコン単結晶ウェーハの熱処理方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090617

Termination date: 20140719

EXPY Termination of patent right or utility model