CN102396055A - 退火晶片、退火晶片的制造方法以及器件的制造方法 - Google Patents

退火晶片、退火晶片的制造方法以及器件的制造方法 Download PDF

Info

Publication number
CN102396055A
CN102396055A CN2010800164567A CN201080016456A CN102396055A CN 102396055 A CN102396055 A CN 102396055A CN 2010800164567 A CN2010800164567 A CN 2010800164567A CN 201080016456 A CN201080016456 A CN 201080016456A CN 102396055 A CN102396055 A CN 102396055A
Authority
CN
China
Prior art keywords
wafer
zone
single crystal
silicon single
osf
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800164567A
Other languages
English (en)
Other versions
CN102396055B (zh
Inventor
江原幸治
速水善范
菊地博康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Publication of CN102396055A publication Critical patent/CN102396055A/zh
Application granted granted Critical
Publication of CN102396055B publication Critical patent/CN102396055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供一种退火晶片及退火晶片的制造方法，该退火晶片是对自单晶硅棒切割出来的单晶硅晶片实施急速热处理而成，该单晶硅棒通过CZ法培育而成，且由整个横剖面为OSF区域、或整个横剖面为OSF区域外侧的N区域、或这些区域混合而成的区域构成，其中，退火晶片在距表面至少1μm的深度范围内不存在RIE缺陷，TDDB特性的合格率为80％以上，且由于表面的向外扩散导致氧浓度下降的区域的深度为距表面3μm以内。由此，可提供一种晶片，该晶片尽可能地不会导致由于向外扩散引起的表层氧浓度的下降，可充分确保表层的强度，同时不存在氧析出物和如COP、OSF核的与氧相关的缺陷等，也不存在原生缺陷，且TDDB特性优异。

Description

退火晶片、退火晶片的制造方法以及器件的制造方法
技术领域
本发明涉及一种退火晶片，其自晶片表面至一定深度为止形成有一种无缺陷区域(Denuted Zone，以下称为DZ层)，所述DZ层没有存在原生氧析出物、原生缺陷及反应性离子蚀刻缺陷(RIE缺陷，即可由RIE法检测的缺陷)。本发明尤其涉及一种退火晶片、该退火晶片的制造方法及使用此退火晶片来进行的器件的制造方法，所述退火晶片的氧化膜耐电压特性优异，于器件步骤中，可防止形成在使用干式蚀刻装置进行沟加工步骤中所产生的小丘，并且于晶片表层，由表面的向外扩散所引起的氧浓度的下降会受到抑制，于深度方向上具有均匀的分布，且伴随表层附近的氧浓度下降所造成的晶片强度的下降，会受到抑制。
背景技术
近年来，伴随半导体电路的高集成化而进行的器件的微细化，对于作为该基板且以柴氏长晶法(以下称为CZ法)制作出来的单晶硅的品质要求也逐步提高。
然而，对于以CZ法培育而成的单晶硅而言，通常10～20ppma(依据JEIDA(日本电子工业振兴协会)的换算系数而算出)左右的氧会自石英坩埚中溶出，并于硅熔液界面导入至硅结晶中。
然后，于结晶的冷却过程中成为过饱和状态，于结晶温度变成700℃以下时凝聚而形成氧析出物(以下，称为原生氧析出物)。然而，该氧析出物的尺寸极小，其于晶片的出货阶段，不会使作为氧化膜耐电压特性之一的TZDB(Time Zero Dielectric Breakdown(瞬时介电崩溃))特性或器件特性降低。
已知会使氧化膜耐电压特性或器件特性恶化的由单晶成长所引起的缺陷，属于复合缺陷，且是FPD(流体图案缺陷(flow pattern defect))、LSTD(激光散射X光断层摄影缺陷(laser scattering tomography defect))、COP(结晶起源缺陷(crystal originated particle))、OSF(氧化诱生层错缺陷(Oxidation-Induced Stacking Faults))核等的原生缺陷(Grown-in defect)，上述复合缺陷是自结晶的熔液导入至单晶硅内的被称为空位(Vacancy，以下有时略记为Va)的空孔型点缺陷、或被称为间隙硅(Interstitial-Si，以下有时略记为I)的晶格间型硅点缺陷，其在结晶冷却过程中达到过饱和，并与氧一并凝聚而成的缺陷。当对这些缺陷进行说明时，首先，关于用以决定会被导入至单晶硅中的Va与I各自的导入浓度的因素，说明一般已知的内容。
图7与图8，分别表示本发明人先前提出的专利文献1所公开的以CZ法培育而成的单晶硅棒的缺陷区域与提拉速度之间的关系的说明图、以及表示自单晶硅棒切割出来的单晶硅晶片的面内缺陷分布的说明图。
图7是通过改变培育单晶时的提拉速度(以下，有时记载为成长速度)V(mm/min)而改变V/G的情形，该V/G是V与自硅熔点至1300℃为止的温度范围中的提拉轴方向的结晶内温度梯度的平均值G(℃/mm)之比。
一般而言，已知单晶内的温度分布是依存于柴氏长晶炉(CZ炉)内的构造(以下称为热区域(HZ))，即便改变提拉速度，其分布也几乎不会发生变化。因此，于相同构造的CZ炉的情形，V/G会变成仅对应于提拉速度的变化。即，提拉速度V与V/G近似地具有正比例的关系。因此，使用提拉速度V作为图7的纵轴。
于提拉速度V较高的区域中，FPD、LSTD、COP等的原生缺陷，这些缺陷被认为是由上述被称为空位的点缺陷即空孔所凝聚而成的空隙，会高密度地存在于结晶直径方向的几乎整个区域中，这些缺陷存在的区域，被称为V-Rich(V-富集)区域。
进而，若成长速度逐步变慢，则于结晶周边部产生的氧化诱生层错缺陷环(OSF环)朝结晶内部收缩，最后消失。
若更进一步使成长速度变慢，则会出现Va或I(间隙硅)适量(过多或不足的情况少)的中性(Neutral：以下称为N)区域。已知该N区域会偏向于Va或I，但是由于该Va或I为饱和浓度以下，所以不会凝聚而成为缺陷。
此N区域，被区分为Va占优势的Nv区域与I占优势的Ni区域。已知于Nv区域中，当进行热氧化处理时，大多会产生氧析出物(Bulk Micro Defect，以下称为BMD)，于Ni区域中，则几乎不会产生氧析出物。
若进而使成长速度变慢，则I(间隙硅)达到过饱和，其结果，被认为是由I(间隙硅)聚集而成的位错环的L/D(Large Dislocation：晶格间位错环的简称，LSEPD、LEPD等)的缺陷，低密度地存在，此区域被称为I-Rich(I-富集)区域。
因此，以自结晶的中心而横跨整个直径方向会成为N区域的范围内的方式，控制成长速度，且将提拉而成的单晶予以切断、研磨，由此，可获得一种整个面会成为N区域且缺陷极少的晶片。
作为例子，自图7的A-A位置切割出来的晶片，如图8(a)所示，成为一种整个面为Nv区域的晶片。图8(b)是表示自图7的B-B位置切割出来的晶片，于晶片中心部有Nv区域，于其外周部存在Ni区域。图8(c)是自图7的C-C位置切割出来的晶片，可获得一种晶片整个面由Ni区域所构成的晶片。
如上所述，可知即便对Ni区域进行热处理，也几乎不会产生BMD。若此BMD产生于器件有源区域即晶片表面，则会对接面漏电流(junctionleakage)等的器件特性造成不良影响，另一方面，若BMD存在于器件有源区域以外的基体(bulk)中，则可有效地作为吸杂部位(gettering site)而发挥功能，用以捕获在器件工序中混入的金属杂质。
近年，作为一种在Ni区域(没有产生BMD)的内部形成BMD的方法，提出一种进行RTP(Rapid Thermal Process)处理的方法(以下，也称为急速加热和急速冷却处理、或急速热处理)。
此所谓RTP处理，是指以下的热处理方法，其特征在于：对于硅晶片，于N2或NH3等氮化物形成环境中，或是于这些气体与Ar、H2等非氮化物形成环境的混合气体环境中，例如以50℃/秒这样的升温速度自室温开始急速升温，在1200℃左右的温度，加热并保持数十秒左右之后，例如以50℃/秒的降温速度急速地冷却。
在RTP处理后，通过进行氧析出热处理而形成BMD的机制，被详细地记述于专利文献2及专利文献3中。
此处，简单地说明BMD的形成机制。
首先，于RTP处理中，例如于N2环境中保持1200℃的高温保持的过程中，自晶片表面发生Va的注入，在1200℃至700℃的温度范围中，例如以5℃/秒的降温速度进行冷却的期间，发生由于Va的扩散所引起的再分布与I的消失。
其结果，于基体中，Va成为不均匀地分布的状态。若例如以800℃的温度对此种状态的晶片进行热处理，则Va浓度高的区域中，氧会急速地团簇化，但是在Va浓度低的区域中，不会发生氧的团簇化。
于此状态下，若继而例如以1000℃进行一定时间的热处理，则团簇化后的氧会成长而形成BMD。如此，若对RTP处理后的Si晶片实施氧析出热处理，则会根据在RTP处理中所形成的Va的浓度轮廓，而形成分布于晶片深度方向的BMD。因此，通过控制RTP处理的环境、最高温度、保持时间等条件而进行处理，于硅晶片上形成所期望的Va浓度轮廓，然后对所获得的硅晶片进行氧析出热处理，由此，可制造出一种硅晶片，其具有所期望的DZ宽度及深度方向的BMD轮廓。
又，在专利文献4中公开有如下内容：若于氧气环境中进行RTP处理，则会于表面形成氧化膜，由于I(间隙硅)自氧化膜界面注入，所以BMD的形成会受到抑制。如此，RTP处理，根据环境气体、最高保持温度及其他条件，既可促进BMD的形成，相反地，也可抑制BMD的形成。
又，于RTP处理的情形，由于在极短的时间内进行退火，所以氧几乎不会向外扩散，因此，几乎可忽视表层中的氧浓度的下降。
另一方面，也有报告指出，通过RTP处理，如COP或OSF核之类的原生缺陷会消失。例如于专利文献5中公开有如下内容：于氢气环境中，以1200℃以上的温度，对存在有COP的V-Rich区域的晶片，进行RTP处理，由此，COP消失，并于表层形成DZ层，氧化膜可靠性之一即TZDB特性、与长期可靠性即经时介电崩溃特性也就是TDDB(Time Dependent DielectricBreakdown，时间相依介电崩溃)特性得到改善。
然而，若于RTP处理后，以1050℃进行30分钟的氧化处理，则TZDB、TDDB特性均会下降15～20％左右。此意味着于RTP处理后，表面的COP会消失，但是若通过除去以1050℃进行30分钟的氧化所形成的氧化膜而除去表层的极浅部分，则COP不会完全消失，且意味着无法使整个器件有源区域的COP消失。
又，于专利文献6中公开有如下内容：于氢气中，以1135℃以上的温度，对混杂有OSF区域与N区域而成的晶片，进行RTP处理，由此，TZDB特性得到改善。然而，并未实施与TDDB特性相关的调查。
TZDB特性，是对电场强度进行评价的方法，且是所谓的初始崩溃的评价，上述电场强度，是于对氧化膜施加电场的瞬间，导致产生氧化膜的介电崩溃的电场强度。
对于最近的器件而言，以快闪记忆体为代表，氧化膜的长期可靠性即TDDB特性是重要的。
此外，对于最近的大多数的器件(device)而言，为了使器件分离，采用一种被称为浅沟槽隔离(Shallow Trench Isolation，以下称为STI)的方法，所述方法是形成浅沟而使器件之间分离。此STI，是利用与RIE(反应性离子蚀刻：Reactive Ion Etching)法基本上相同的装置及原理而形成。
此处，关于使用RIE法而进行的结晶缺陷的评价方法，预先加以解说。
所谓RIE法，是指一面赋予深度方向的分解能力，一面对半导体单晶基板中的含有氧化硅(以下称为SiOx)的微小的结晶缺陷进行评价的方法，作为此种方法，已知有专利文献7所公开的方法。此种方法，是以一定厚度对基板的主表面实施反应性离子蚀刻等高选择性的异向性蚀刻，并检测剩余的蚀刻残渣，由此来评价结晶缺陷的方法。
在含有SiOx的结晶缺陷的形成区域、与不含有SiOx的非形成区域中，蚀刻速度不同(前者的蚀刻速度较小)，因此，若实施上述蚀刻，则会于基板的主表面上残留有以含有SiOx的结晶缺陷为顶点的圆锥状小丘。结晶缺陷是以异向性蚀刻所形成的突起部的形式而被强调，即便缺陷微小，也可容易地检测出缺陷。
以下，参照图9，说明专利文献7中所公开的使用RIE法而进行的结晶缺陷的评价方法。
首先，如图9(a)所示，通过热处理而形成氧析出物(BMD102)，该氧析出物(BMD102)是原先过饱和地溶解于硅晶片101中的氧，以SiOx的形态而析出。
继而，使用市售的RIE装置，于卤素系混合气体(例如HBr/Cl2/He+O2)环境中，对于硅晶片101内所含的BMD102，通过高选择比的异向性蚀刻而自硅晶片101的主表面进行蚀刻之后，该硅晶片101变成如图9(b)所示。即，起因于BMD102的圆锥状突起物，形成为蚀刻残渣(小丘103)。因此，可基于此小丘103来评价结晶缺陷。
例如，计算所获得的小丘103的数量，则可求出蚀刻后的范围内的硅晶片101中的BMD的密度。
可利用RIE法检测的缺陷，是与氧析出物相关的缺陷，且是原生缺陷及氧单体所凝聚而成的原生氧析出物，该原生缺陷是空孔与氧一起凝聚而成的复合缺陷即如COP或OSF核之类的缺陷。
图10是示意地表示STI的剖面图。于硅晶片101的表面，以RIE装置对氧化膜与硅进行蚀刻而形成浅沟104-1之后，根据CVD(化学气相沉积(Chemical Vapour Deposition))而埋入二氧化硅(SiO2)104-2，由此形成STI104。于STI104之间形成器件。
于通常的器件中，形成有N-通道MOS(金属氧化物半导体场效应)晶体管105与P-通道MOS晶体管106，且两者根据STI104而被分离。
于此STI104内部，由于埋入体积大于硅(Si)的二氧化硅(SiO2)104-2，因此，一般而言，在STI104与硅界面上，会产生拉伸应力，从而存在由于该应力而产生硅晶片的变形或滑动移位这样的问题。此应力，最显著地产生于STI104的底部。
因此，要形成STI的表层的晶片强度，是重要的。
然而，若于此STI形成区域中存在有氧析出物，则当利用RIE装置来形成STI的沟时，将导致于沟内部形成小丘的不良情形(参照非专利文献1)。
因此，在要形成STI的区域中，至少必须使氧析出物或如COP、OSF核之类的与氧相关的缺陷消失。又，于器件步骤中制作MOS(金属氧化物半导体场效应)晶体管，若为了使其动作而对闸极电极施加逆偏压，则空乏层(耗尽层)会扩大，但已知若于该空乏层区域中存在BMD，则会引起接面漏电流。
根据上述内容进行综合判断，要求如COP或OSF核之类的原生缺陷、及作为原生氧析出物即RIE缺陷，不会存在于与器件的动作区域即与表面相距一定深度的区域(于最先进的器件中是至1μm的深度为止)中。更优选是要求上述缺陷不会存在于与上述表面相距3μm的深度的区域中。
一般而言，为了消除如COP、OSF核、氧析出物等的与氧相关的缺陷，必须使氧浓度为固溶限度(solid solubility limit)以下。例如能够以如下方法实现：以1100℃以上的温度进行热处理，利用氧的向外扩散而使表层的氧浓度下降，由此使氧浓度为固溶限度以下。但是，也有如下问题点：由于氧向外扩散，故而表层的氧浓度会显著地下降，因此导致表层的机械性强度也下降。
现有技术文献
专利文献
专利文献1：日本特开2007-191320号公报
专利文献2：日本特开2001-203210号公报
专利文献3：日本特表2001-503009号公报
专利文献4：日本特开2003-297839号公报
专利文献5：日本特开平10-326790号公报
专利文献6：日本特开2003-224130号公报
专利文献7：日本特开2000-58509号公报
非专利文献
非专利文献1：T.Hayakawa etc，JPN J Appl Phys Vol37(1998)pp5-9
发明内容
本发明是基于上述问题点而完成，其目的在于提供如下的晶片，所述晶片尽可能不会导致由于向外扩散所引起的表层的氧浓度的下降，可充分地确保表层的强度，同时也不存在氧析出物或如COP、OSF核之类的RIE缺陷，且TDDB特性优异。
为了达成上述目的，本发明提供一种退火晶片，是对自单晶硅棒切割出来的单晶硅晶片实施急速热处理而成的退火晶片，所述单晶硅棒是通过柴氏长晶法培育而成，且由整个横剖面为OSF区域、或整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域所构成，上述退火晶片的特征在于：
距晶片表面至少1μm的深度范围内不存在RIE缺陷，TDDB特性的合格率为80％以上，且由于表面的向外扩散而导致氧浓度下降的区域的深度，为距晶片表面3μm以内。
如此，首先，退火晶片是对自单晶硅棒切割出来的单晶硅晶片实施急速热处理而成，所述单晶硅棒是由整个横剖面为OSF区域、或整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域所构成，且由柴氏长晶法(CZ法)形成，因为其于距晶片表面至少1μm的深度范围中不存在RIE缺陷，因此，例如当制作最先进的器件时，于器件步骤中，即便在使用RIE装置来形成STI的沟时也不会形成小丘，从而可形成平坦且干净的沟。另外，由于不存在RIE缺陷，故而可知也不存在OSF核。
又，可获得优异的晶片，其TDDB特性的下降会受到抑制，且TDDB特性的合格率为80％以上。另外，此处所谓的TDDB特性的合格率，是指本质故障模式即γ模式(γmode)的合格率。
进而，由于表面的向外扩散而导致氧浓度下降的区域的深度是距晶片表面3μm以内，因此，例如通过对表面稍微进行研磨等，可不耗成本且容易地获得表层的氧浓度未下降且强度未下降的晶片。由于强度未下降，故而当制作器件时，可耐受STI的底部产生的应力，从而可抑制滑动移位的产生。
此时，上述退火晶片的氧浓度，可在距晶片表面超过3μm的较深区域中呈均匀。
由于向外扩散而导致氧浓度下降的区域的深度为距晶片表面3μm以内，且因为进行急速热处理，故而表层的氧浓度的下降也较少，在较表层更深的区域中，因为通过CZ法进行提拉时所导入的氧会均匀地扩散，因此，可获得强度下降程度极小的晶片。
又，要实施上述急速热处理的单晶硅晶片，可自单晶硅棒切割出来，该单晶硅棒是由：整个横剖面为Nv的区域、整个横剖面为Ni的区域、这些区域混合而成的区域、OSF区域与Nv区域混合而成的区域中的任一个区域所构成。
若是整个横剖面为Nv的区域、整个横剖面为Ni的区域、或这些区域混合而成的区域，则其不包含OSF区域即几乎不包含原生缺陷也就是OSF核的区域，本发明的退火晶片可制成更确实地不存在RIE缺陷；又，由于可获得更优异的TDDB特性，故而本发明特别有效。
又，可制成一种退火晶片，其即便是如OSF区域与Nv区域混合而成的区域般地包含OSF区域，也可使OSF核消失而在表层无氧析出物或与氧相关的缺陷。
又，可制成一种退火晶片，其于距上述晶片表面至少5μm的深度范围内不存在RIE缺陷。
如此，不存在RIE缺陷的区域形成得更深，也不会在器件区域中形成小丘，可更确实地形成平坦且干净的沟。
进而，由于上述表面的向外扩散而导致氧浓度下降的区域的深度，可制成距晶片表面2μm以内。
如此，可不耗费成本且更容易地获得表层的氧浓度未下降且强度未下降的晶片。
此时，上述退火晶片的氧浓度可在距晶片表面超过2μm的较深区域中呈均匀。
如此，可获得一种退火晶片，其氧浓度自较浅的区域起即呈均匀，且强度下降更少。
又，本发明提供一种退火晶片的制造方法，是先通过柴氏长晶法来培育单晶硅棒，然后对自该单晶硅棒切割出来的单晶硅晶片实施急速热处理的制造方法，所述退火晶片的制造方法的特征在于：
于培育上述单晶硅棒时，控制提拉速度以培育出整个横剖面为OSF区域、或整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域，并对于自该培育而成的单晶硅棒切割出来的单晶硅晶片，使用急速加热和急速冷却装置，以高于1300℃且为1400℃以下的温度，实施1～60秒的急速热处理，由此来制造出使RIE缺陷消失于距晶片表面至少1μm的深度范围内的退火晶片。
如此，培育单晶硅棒且使该单晶硅棒整个横剖面为OSF区域、或整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域，并对于自其切割出来的单晶硅晶片，以高于1300℃且为1400℃以下的温度实施1～60秒的RTP处理，由此，可制造出一种使RIE缺陷消失在距晶片表面至少1μm的深度范围内的退火晶片，即，可使OSF区域中产生的原生缺陷的OSF核、及特别会产生在Nv区域中的原生氧析出核消失，从而可获得在表层无氧析出物或与氧相关的缺陷的晶片。
因此，例如当制作最先进的器件时，在形成STI的沟时不会形成小丘，从而可形成平坦且干净的沟。
进而，可获得TDDB特性良好的晶片。
而且，由于为RTP处理，故而可使由于表面的向外扩散而导致氧浓度下降的区域，位于与表面相距3μm以内的极浅的范围内，例如通过对表面稍微进行研磨等，可不耗费成本且容易地获得表层的氧浓度未下降且强度未下降的晶片。因此，当制作器件时，可耐受STI的底部产生的应力，从而可抑制滑动移位的产生。
又，RTP处理时间进行1～60秒则已足够，尤其是通过将上限设为60秒，可防止因生产性下降引起的成本上升、或可防止在热处理中易于产生滑动移位的情形。又，可防止在热处理中，氧大量地向外扩散而导致表层的氧浓度发生较大幅度地下降的情形，从而可防止机械性强度的下降。
此时，可自单晶硅棒切割出要实施上述急速热处理的单晶硅晶片，该单晶硅棒是由：整个横剖面为Nv的区域、或整个横剖面为Ni的区域、或是这些区域混合而成的区域所构成。
如此，由于在急速热处理的晶片中不存在OSF核，故而于急速热处理中，仅将存在于N区域且特别是存在于Nv区域中的原生氧析出物予以溶解即可，因此，可更确实地使RIE缺陷消失，又，可获得具有更优异的TDDB特性的退火晶片。
同时，因能够以更短时间的急速热处理来制造无RIE缺陷的晶片，故本发明特别有效。
或者，可自单晶硅棒切割出要实施上述急速热处理的单晶硅晶片，然后实施10～60秒的上述急速热处理，该单晶硅棒是由：整个横剖面为OSF区域、OSF区域与Nv区域混合而成的区域、OSF区域与N区域混合而成的区域中的任一个区域所构成，。
如此，即便包含OSF区域，也可使在OSF区域中产生的原生缺陷的OSF核消失，从而可获得在表层中无氧析出物或与氧相关的缺陷的晶片。因此，当形成STI的沟时，可形成干净的沟，从而可使TDDB特性更为良好。
又，通过实施上述急速热处理，可使RIE缺陷消失于距晶片表面至少5μm的深度范围内。
如此，可进一步加深不存在RIE缺陷的区域，也不会在器件区域中形成小丘，可更确实地形成平坦且干净的沟。
又，可将上述制造的退火晶片，制成其由于表面的向外扩散而导致氧浓度下降的区域的深度，为距晶片表面3μm以内。
如此，如上所述，例如通过对表面稍微进行研磨等，可不耗费成本且容易地获得表层的氧浓度未下降且强度未下降的晶片。因此，当制作器件时，可耐受STI的底部产生的应力，从而可抑制滑动移位的产生。
进而，可将上述制造的退火晶片，制成其由于表面的向外扩散而导致氧浓度下降的区域的深度，为距晶片表面2μm以内。
如此，由于为RTP处理，故而具体而言，可将由于表面的向外扩散而导致氧浓度下降的区域的深度，抑制于距晶片表面2μm以内的较狭窄的范围，从而可形成表层的强度下降极小的区域。
又，较优选为将要实施上述急速热处理的单晶硅晶片，作成含有4×1017以上且为9×1017atoms/cm3(依据JEIDA(日本电子工业振兴协会)的换算系数而算出)以下浓度的氧。
若将氧浓度设为4×1017atoms/cm3(依据JEIDA的换算系数而算出)以上，则可更有效地防止晶片强度下降。
另一方面，通过设为9×1017atoms/cm3(依据JEIDA的换算系数而算出)以下，可防止原生缺陷或原生氧析出物的尺寸变得过大，于急速热处理的条件下，不再必须过度地高温化和长时间化，从而对于工业生产有利。又，若氧浓度高，则过饱和度高，因此，于器件步骤热处理中，氧会再次析出并形成BMD，因而形成RIE缺陷，但此时可易于使未产生BMD即RIE缺陷的DZ层的宽度较器件动作区域更深。
又，可将要实施上述急速热处理的单晶硅晶片，作成含有1×1011～1×1015atoms/cm3浓度的氮和/或1×1016～1×1017atoms/cm3浓度的碳。
若含有此种浓度范围的氮，则可进一步提高晶片强度。又，可促进基体部中的BMD的形成，从而在需要高密度的BMD时有利。
又，若含有上述浓度范围的碳，则若于器件步骤时的热处理为低温长时间(例如400～600℃)，则热处理中产生的氧施体的形成会受到抑制(参照REALIZE社的“硅科学”大观，新田监修，p542)。
另外，对氧施体进行简单说明，于热处理中，形成由3～6个左右的氧聚集而成的复合体即氧施体，并将2个自由电子供给至硅中。由此，硅的电阻率发生变化，从而使MOS晶体管的临限值Vth发生变化。
又，已知若存在碳，则会通过500～800℃的热处理而增强BMD，当基体部中需要高密度的BMD时有利。
继而，本发明提供一种器件的制造方法，其特征在于：当使用通过上述退火晶片的制造方法制造出来的退火晶片来制造器件时，进行干式蚀刻，此时较优选是将上述器件设为摄影用器件。
如STI所代表，将通过本发明的退火晶片的制造方法制造出来的退火晶片，用作需要以干式蚀刻来进行蚀刻步骤的器件的材料，由此，可防止在蚀刻中，由于与氧相关的缺陷或氧析出物而形成小丘，从而可达成均匀的蚀刻。
一般而言，已知BMD的晶片面内分布，是沿结晶培育时产生的氧的条纹而呈多重环状地具有100μm左右的宽度，且伴随浓淡而产生(参照REALIZE社的“硅科学”大观，新田监修p128)。已知CCD或CMOS影像感测器的特性会受该BMD的浓淡的影响，较为理想的是，该BMD的浓淡尽可能少。
对于本发明的退火晶片而言，通过以RTP处理使原生氧析出物一度完全溶解、消失，则会完全重设(reset)在结晶培育中承受的热历程。或者，由于使用几乎未产生原生氧析出物的区域，故而于器件步骤的热处理中产生的BMD的浓淡，与当初的条纹图案相比，浓淡的对比度变弱。
进而，不仅会完全重设结晶培育中的热历程，而且因为在RTP处理中均匀地导入至基体面内的空孔，因而遍及整个晶片而产生均匀的BMD。
通过这些效果，可减小CCD或CMOS影像感测器的特性的面内不均。
如上所述，根据本发明，COP或OSF核等与氧相关的原生缺陷或原生氧析出物，并不存在于器件动作区域即表层中，因此，可提供TDDB特性良好的退火晶片。且，当将通过本发明所获得的退火晶片作为材料，于器件步骤中以干式蚀刻进行蚀刻时，不会产生有害的小丘，因此，可进行均匀且高品质的蚀刻。
而且，于该表层中，氧浓度的下降小且为极狭窄的区域，故而可不耗费成本且容易地供给强度未下降的晶片。
附图说明
图1是表示本发明的退火晶片的一例的概略图。
图2是表示本发明的退火晶片的制造方法的步骤的一例的说明图。
图3是表示单晶提拉装置的一例的概略图。
图4是表示由预备试验所产生的单晶硅棒的成长速度与各缺陷分布的关系的说明图。
图5是表示急速加热和急速冷却装置的一例的概略图。
图6是表示实施例10、比较例9中的氧浓度轮廓的图表。
图7是表示以CZ法培育而成的单晶硅棒的缺陷区域与提拉速度之间的关系的说明图。
图8是表示自单晶硅棒切割出来的单晶硅晶片的面内缺陷分布的说明图；图8(a)是整个面为Nv区域的情形、图8(b)是晶片中心部为Nv区域且外周部为Ni区域的情形、图8(c)图是整个面为Ni区域的情形。
图9是表示使用RIE法而进行的结晶缺陷的评价方法的概略的说明图；图9(a)是蚀刻前形成有氧析出物的硅晶片、图9(b)是蚀刻后由于氧析出物而形成有小丘的硅晶片。
图10是表示STI的一例的概略图。
图11是表示单晶硅的提拉速度V、对自提拉而成的单晶硅所获得的单晶硅晶片进行RTP处理时的温度、以及对RTP处理后的晶片的TDDB特性进行评价所得的结果的关系的说明图。
具体实施方式
以下，一面参照附图，一面详细地说明本发明的实施方式，但本发明并不限定于此实施方式。
对于近年的器件而言，如下的晶片是有效的，该晶片，在器件动作区域中不存在与氧相关的原生缺陷或原生氧析出物，TDDB特性的下降受到抑制，且氧浓度不下降。
因此，本发明人对先前技术进行了考察，同时为获得如上所述的晶片，对RTP处理及TDDB特性、RIE缺陷、进而对晶片表层的氧浓度的关系，专心进行了研究。
首先，于前述专利文献2中公开有如下方法：自不存在Va(空位)或I(间隙硅)的凝聚体的单晶的N区域(中性区域)，切割出硅晶片，并对晶片整个面由N区域构成的晶片进行RTP处理。
于该方法的情形，由于在作为材料的硅晶片中不存在原生缺陷，故而认为即便进行RTP处理也不会有问题，但准备整个面为N区域的硅晶片，并进行RTP处理之后，对氧化膜的长期可靠性即经时破坏特性也就是TDDB特性进行测定时，于晶片的Nv区域中，TZDB特性几乎不会下降，但TDDB特性有时会下降(参照专利文献1)。
图11是表示专利文献1中所公开的单晶硅的提拉速度V、对自提拉后的单晶硅获得的单晶硅晶片进行RTP处理时的温度、以及对RTP处理后的晶片的TDDB特性进行评价所得的结果(○：良好、△：稍微下降、×：下降)的关系的说明图。
下面，进行简单说明，在提拉速度V为0.56mm/min以下的情形，即于晶片整个面为Ni区域的情形，对该晶片进行RTP处理，然后评价TDDB特性，则TDDB特性良好，其与RTP处理温度无关。
然而，于自以0.57mm/min的速度提拉而成的单晶硅棒切割出的晶片的情形，可知若RTP处理温度为1190℃以上，则作为氧化膜的本质故障模式即γ模式的合格率下降，即便RTP处理温度为1270℃，上述合格率仍下降。
该晶片相当于图8(b)所示的晶片，该晶片是晶片中心为Nv区域且于其外周部存在Ni区域的晶片。
此处，于本发明人所进行的实验的结果中，TDDB特性由于RTP处理而下降，相对于此，于专利文献5所公开的结果中，若以1200℃以上的温度进行RTP处理，则TZDB特性及TDDB特性均得到改善，可认为该两个结果相矛盾。
专利文献1与专利文献5的不同点在于：专利文献1使用混杂有Nv区域与Ni区域的晶片，于NH3与Ar气体的混合气体环境中进行RTP处理，相对于此，于专利文献5所公开的实验中，在氢气中对产生有COP的V-Rich区域的晶片进行RTP处理之后，评价TDDB特性，该COP是点缺陷即空孔所凝聚而成的原生缺陷。
于专利文献2中公开有如下内容：与Ar气体或Ar气体及N2气体的混合环境中的RTP处理相比，氢气环境中的RTP处理的COP分解性更高。
又，于专利文献5中也报告有如下内容：若于RTP处理之后，以1050℃进行30分钟的氧化处理，则TZDB、TDDB特性会下降15～20％左右。
根据上述内容进行判断，在专利文献5中，通过H2气体环境中的RTP处理，仅表面或自表面至极浅的区域的COP消失，因此，TDDB特性恢复，但若于RTP处理之后，以1050℃进行30分钟的氧化处理，形成极薄的氧化膜之后除去氧化膜，并除去表层的极浅的区域，则TDDB特性会下降。即，此意味着无法完全地分解位于除去相当于氧化膜的厚度后的深度位置的COP。
如本发明人于日本特开2009-249205号公报中作出的报告所述，于Nv区域中有原生氧析出物存在的区域，即RIE缺陷存在的区域。于专利文献1的实验中，是以1270℃以下的温度且于缺陷分解性劣于H2气体的NH3与Ar混合环境中进行RTP处理，于该温度范围中，由于存在于Nv区域中的原生氧析出物未完全地溶解，故而认为TDDB会下降。
根据以上的说明，可知专利文献1与专利文献5并不矛盾。
又，于专利文献6的实施例中公开有如下内容：于氢气中，以1135℃左右的温度对混杂有OSF区域与N区域的晶片进行RTP处理，由此，TZDB特性得到改善。
进而，即便于RTP处理之后进行200nm的氧化处理，TZDB特性也不会下降，因此，可以说至少自表面至200nm为止，不存在使TZDB特性下降的缺陷。
然而，相较于会对TZDB特性造成影响的缺陷或氧析出物，对于由于更小的缺陷而下降的TDDB特性的评价，并未进行，因此不清楚该区域中是否确实不存在缺陷。
对照该结果与专利文献1的本发明人的实验结果，可推测于专利文献6的实施例中，自器件动作区域即表面至1μm为止，进而自表面至3μm为止的整个区域的缺陷或氧析出物并未消失。
本发明人基于如上所述的考察，进一步进行调查，使用RIE法对RTP处理之后TDDB特性下降的原因专心进行了检讨。
其结果，例如，如日本特开2009-249205号公报所述，本发明人发现：在Nv区域中有着RIE缺陷存在的区域与不存在RIE缺陷的区域，于不存在RIE缺陷的区域中，TDDB特性并未下降；且发现：TDDB特性下降的区域，是特别在于Nv区域，且为RIE法所检测的缺陷存在的区域。
进而发现：有时即便TDDB特性不下降，也会由RIE法检测出RIE缺陷。也发现：即便有RIE缺陷，当其尺寸较小时，TDDB特性也不会下降。也发现：与根据TDDB特性进行的缺陷评价方法相比，通过RIE法进行的缺陷评价方法的缺陷检测精确度更高。
由于器件的微细化、高性能化今后也会持续发展，因此，若为根据目前的TDDB特性虽未检测出缺陷但却存在RIE缺陷的晶片，在将来有可能成为问题。因此，被认为将来会需要无RIE缺陷的晶片。本发明人基于如上所述的见识，对RIE缺陷的评价专心进行了检讨。其结果发现：当进行1270℃以下的RTP处理时，存在于Nv区域中的RIE缺陷几乎不会消失，此为TDDB特性下降的原因。本发明人发现：相反地，若RTP温度达到1290℃以上，则RIE缺陷会急剧减少，通过以高于1300℃的温度进行RTP处理，可使RIE缺陷大致完全消失，进而可再次改善TDDB特性。此外发现：若进行如上所述的高温度的RTP处理，则也可使OSF核消失，因此，可防止由OSF核引起的TDDB特性恶化，从而OSF区域也可被利用。
而且，由于为RTP处理，故起自表面的由于向外扩散而引起的晶片表层的氧浓度的下降，也可仅止于极浅的区域中。
本发明人发现上述内容而完成了本发明。
下面，说明本发明的退火晶片。
图1是本发明的退火晶片的一个实例。本发明的退火晶片1，是自通过CZ法培育而成的单晶硅棒制造而成，更具体而言，其通过对自单晶硅棒切割出来的单晶硅晶片实施RTP处理而获得，所述单晶硅棒是由整个横剖面为OSF区域、整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域所构成。
该退火晶片1是经RTP处理，因此，由于表面的向外扩散而导致氧浓度下降的区域，仅止于距晶片表面3μm以内，进而为2μm或1μm以内。又，于较该3μm(进而是2μm)更深的区域中，通过CZ法而于培育过程中导入的氧的浓度变得均匀。因此，当无RIE缺陷的区域位于距表面1μm以上，进而距表面5μm以上的深度时，若根据需要而通过研磨等来除去晶片表层的1～3μm的极浅的深度，则可容易地获得氧浓度分布于深度方向为均匀且于晶片表层也不会下降、无强度下降的晶片。而且，由于该晶片的强度不会下降，故于制作器件时，可耐受STI的底部产生的应力，从而可抑制滑动移位的产生。
相对于此，若为实施长时间的热处理而非RTP处理的退火晶片，则由于在晶片表层因向外扩散而引起的氧浓度的下降区域会扩及至较深处，因此，为了获得强度不下降的晶片，而相应地必须大幅度地研磨至更深的区域为止。因此，会耗费成本及工夫。
又，对于本发明的退火晶片1而言，距晶片表面至少1μm的深度范围内不存在RIE缺陷，而且，于测定TDDB特性的情形，氧化膜的本质故障模式即γ模式的合格率为80％以上。
不存在RIE缺陷，即不存在与氧相关的缺陷的区域，是在深度为1μm以上的范围内，因此，在最先进器件的动作区域即1μm以上的深度范围内，不会存在RIE缺陷。进而，当将不存在与氧相关的RIE缺陷的区域加深至5μm以上时，即便如上所述般将氧浓度已下降的晶片中距表面3μm的深度以内的区域加以除去，由于在1μm以上的深度范围内不存在RIE缺陷，因此，当于器件步骤中使用RIE装置形成STI的沟时，可防止由于该与氧相关的缺陷而形成小丘。
另外，要实施急速热处理的单晶硅晶片，可设为自单晶硅棒切割出来的单晶硅晶片，该单晶硅棒是由整个横剖面为Nv的区域、或整个横剖面为Ni的区域、或是这些区域混合而成的区域所构成。此种区域几乎不包含OSF核，因此，与包含OSF区域的情形相比，可更确实地使RIE缺陷消失。
又，即便于包含OSF区域的情形(例如OSF区域与Nv区域混合)，也可通过急速热处理而使OSF核消失，而成为一种于表层中不存在RIE缺陷的退火晶片。
其次，说明本发明的退火晶片的制造方法，此制造方法可制造出如上所述的本发明的退火晶片。
如图2所示，于本发明中，首先，控制提拉速度而培育单晶硅棒，该单晶硅棒是由整个横剖面为OSF区域、整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域所构成。其次，自该晶棒切割出单晶硅晶片。所获得的晶片，成为由整个面为OSF区域、或整个面为OSF区域的外侧的N区域、或是这些区域混合而成的区域所构成的晶片。继而，以高于1300℃且为1400℃以下的温度，对该单晶硅晶片实施1～60秒的急速热处理而制造退火晶片。
通过如上所述的步骤，使RIE缺陷消失于距晶片表面至少1μm的深度范围内。
另外，培育的单晶硅棒的直径等并无特别限定，例如可设为150mm～300mm或其以上的直径，且可配合用途而培育成所期望的大小。
又，关于培育的单晶硅棒的缺陷区域，如上所述，培育为如下的单晶硅棒即可，该单晶硅棒是由整个横剖面为OSF区域、整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域所构成。即便于包含OSF区域的情形，也可通过后续进行的高温的RTP处理而使OSF核消失，从而可制造在距晶片表面为充分深度的区域内不存在RIE缺陷的退火晶片。进而，若培育包含Nv区域，则在防止TDDB特性的合格率下降方面特别有效。
首先，说明可实施本发明的制造方法的单晶提拉装置。于图3中表示单晶提拉装置30。该单晶提拉装置30是具备下述而构成：提拉室31、设置于提拉室31中的坩埚32、配置于坩埚32周围的加热器34、使坩埚32旋转的坩埚保持轴33及其旋转机构(未图示)、用以保持硅的种结晶的晶种夹头41、提拉晶种夹头41的钢丝39、以及旋转或卷绕钢丝39的卷绕机构(未图示)。于坩埚32中，在收容其内侧的硅熔液(熔汤)38侧设置有石英坩埚，在其外侧设置有石墨坩埚。又，于加热器34的外侧周围配置有隔热材35。
又，也可配合制造条件，如图3般设置环状的石墨筒(整流筒)36、或于结晶的固液界面37的外周设置环状的外侧隔热材(未图示)。进而，也可喷射冷却气体，或设置阻断辐射热以冷却单晶的筒状的冷却装置。
又，可使用所谓的施加磁场的柴氏长晶法(MCZ法)，即，于提拉室31的水平方向的外侧，设置未图示的磁铁，对硅熔液38施加水平方向或垂直方向的磁场，由此抑制熔液的对流，从而实现单晶的稳定成长。
这些装置的各部分，例如可设为与先前相同。
下面，说明通过上述单晶提拉装置30来培育单晶的方法的一个实例。
首先，于坩埚32内，将硅的高纯度多结晶原料加热至熔点(约1420℃)以上而使其熔解。其次，通过卷放钢丝39而使种结晶的前端接触或浸渍于硅熔液38的表面大约中心部。然后，使坩埚保持轴33朝适当方向旋转，并且一面使钢丝39旋转一面进行卷绕，将种结晶予以提拉，由此开始培育单晶硅棒40。
然后，通过适当地调整提拉速度与温度，获得约呈圆柱状的单晶硅40。
在有效地控制该所期望的提拉速度(成长速度)方面，例如是一面改变提拉速度、一面培育晶棒，并进行调查提拉速度与缺陷区域的关系的预备试验，然后基于该关系，而可再次在主试验中控制提拉速度以制造可获得所期望的缺陷区域的单晶硅棒。
以下，说明上述预备试验以及主试验。
于预备试验中，当提拉单晶硅棒时，将成长速度控制于0.7mm/min至0.4mm/min的范围内，以使得该成长速度自结晶头部朝尾部逐渐变小。制作使结晶的氧浓度为6×1017～7×1017atoms/cm3(依据JEIDA的换算系数而算出)的单晶。
将提拉后的单晶棒，沿结晶轴方向纵向切断，而制作多数个板状块体。
将一个该板状块体，沿结晶轴方向以10cm的长度为单位而切断，于晶片热处理炉中，以650℃在氮环境中进行2小时的热处理，然后升温至800℃为止，并保持4小时之后，切换至氧环境中并升温至1000℃为止，保持16小时之后，冷却并取出。
然后，拍摄X射线构形学影像，然后，通过SEMILAB公司制造的WT-85而制成晶片寿命的图解。
第二个板状块体，则于湿润氧环境中以1100℃进行1小时的OSF热处理之后，进行射哥蚀刻(secco etching)并确认OSF的分布状况。
基于上述见解，而划定了V-Rich区域、OSF区域、Nv区域、Ni区域、以及I-Rich区域。将该预备试验所获得的单晶硅棒的成长速度与各缺陷分布，表示于图4。
以下，表示提拉后的单晶的各边界的成长速度的一例。
V-Rich/OSF区域边界：0.591mm/min
OSF消失边界：0.581mm/min
Nv/Ni区域边界：0.520mm/min
Ni/I-Rich区域边界：0.503mm/min
此处，作为主试验，鉴于上述成长速度与缺陷分布的关系，使用与确定缺陷区域的构造相同的热区域(HZ)构造，以具有所期望的缺陷区域的方式，重新控制提拉速度并培育单晶硅棒40。
例如，于图4的情形，若一面将提拉速度V控制为0.586mm/min，一面培育单晶硅，并沿直径方向进行切割，则可获得于晶片中心部存在OSF区域且其外周部为Nv区域的OSF区域与Nv区域的混合晶片(以下称为OSF+Nv晶片)。
又，若一面将提拉速度V控制为0.515mm/min，一面培育单晶硅，并沿直径方向进行切割，则可获得于晶片中心部存在Nv区域且于其外周部存在Ni区域的Nv区域与Ni区域的混合晶片(以下称为Nv+Ni晶片)。
当然，并不限定于这些缺陷区域，可调整提拉速度，进而调整HZ构造等，而培育出在直径方向上具有所期望的缺陷区域的单晶硅棒。
又，培育的单晶硅棒的氧浓度也无特别限定，例如，可培育出含有4×1017以上且为9×1017atoms/cm3(依据JEIDA的换算系数而算出)以下浓度的氧。
通过设为4×1017atoms/cm3(依据JEIDA的换算系数而算出)以上，可更有效地防止晶片强度下降。
又，通过设为9×1017atoms/cm3(依据JEIDA的换算系数而算出)以下，可防止原生缺陷或原生氧析出物的尺寸变得过大，于急速热处理的条件下，不再必须过度地高温化和长时间化，从而对于工业生产有利。又，若氧浓度高，则过饱和度高，因此，于器件步骤热处理中，会通过氧再次析出而成的BMD而形成RIE缺陷，但此时可易于使未产生RIE缺陷的DZ层的宽度较器件动作区域更深。
又，可根据目的而掺杂氮。于掺杂氮的情形，例如，可掺杂1×1011～1×1015atoms/cm3浓度的氮。如此，可提高晶片强度，且可促进基体部的BMD的形成。
进而，例如可掺杂1×1016～1×1017atoms/cm3浓度的碳。于器件步骤时的热处理为低温长时间(例如400～600℃)的情形，可抑制热处理中产生的氧施体的形成。又，可促进基体部的BMD的形成。
由此，培育出具有所期望的缺陷区域的单晶硅棒，使用急速加热和急速冷却装置，对自上述单晶硅棒切割出的单晶硅晶片实施急速热处理。于图5中表示急速加热和急速冷却装置的一个实例。
该急速加热和急速冷却装置12，具有由石英构成的腔室13，从而可于该腔室13内对单晶硅晶片21进行急速热处理。通过以自上下左右围绕腔室13的方式而配置的加热灯14(例如卤素灯)来进行加热。该加热灯14，可控制分别独立地供给的电力。
于气体的排气侧，装备有自动挡门15，其封锁外气。自动挡门15，设置有构成为可通过闸阀而开闭的未图示的晶片插入口。又，于自动挡门15中设置有气体排气口20，从而可调整炉内环境。
而且，单晶硅晶片21，被配置于石英托盘16上所形成的三点支持部17上。于托盘16的气体导入口侧，设置有石英制造的缓冲器18，从而可防止氧化性气体或氮化性气体、Ar气体等的导入气体直接撞击单晶硅晶片21。
又，于腔室13中设置有未图示的温度测定用特殊窗，可通过被设置于腔室13的外部的高温计19，经由该特殊窗而测定单晶硅晶片21的温度。
又，急速加热和急速冷却装置12，也可使用与先前相同的装置。
使用如上所述的急速加热和急速冷却装置，对单晶硅晶片实施急速热处理，但此时，由于在Ar气体或氢气等的非氧化性和非氮化性气体环境、或者N2气体、NH3气体等的氮化性气体环境、或这些混合气体环境中进行急速热处理，故而于RTP处理中，Va注入至基体，并被冻结。因此，于晶片出货阶段未形成有BMD，但于器件热处理中，表层确保无RIE缺陷的DZ层，于基体中更多地获得BMD，从而可提供去疵能力高的晶片。
又，若于包含N2或NH3气体等的氮化性气体环境的气体中进行RTP处理，则于RTP处理中，N原子被导入至晶片中，因此，也有提高晶片强度的优点。
相反地，若于氧气环境中进行RTP处理，则I被注入并冻结，因此，可抑制在器件步骤的热处理中产生的BMD的形成。
这些配合用途而设为适当的气体环境即可。
作为此时的热处理条件，只要进行急速加热，以高于1300℃且为1400℃以下的温度进行1～60秒的热处理，并急速冷却即可，例如，可以50℃/秒的升温速度进行升温，于进行上述热处理之后，以50℃/秒的降温速度进行降温。该升温速度、降温速度可适当地设定。
热处理时间为1～60秒即可，但例如于包含OSF区域的晶片(整个面为OSF、OSF区域与Nv区域的混合、或是OSF区域与N区域的混合)的情形，若进行10～60秒的热处理则尤佳，可根据单晶硅晶片21中的OSF核的尺寸的大小等，于上述范围内适当地进行调整。例如，若OSF核的尺寸原本即较大，则将保持时间设定得较长即可。可根据滑动移位的产生、成本方面、以及防止由向外扩散引起的氧浓度的下降方面，而设定适当的热处理时间。
相反地，当对不包含OSF区域且晶片整个面由N区域构成的晶片进行急速热处理时，由于无需使OSF核消失，故而热处理时间也以进行较短时间(1～60秒)的热处理即可，可根据存在于N区域，尤其是存在于Nv区域中的原生氧析出物的尺寸而设定保持时间。即便于该情形，也可根据滑动移位的产生、成本方面、防止由于向外扩散引起的氧浓度的下降方面，而设定适当的热处理时间。
通过实施如上所述的急速热处理，可制造出一种在距晶片表面至少1μm的深度范围内使RIE缺陷消失的退火晶片1，且于形成STI的沟时，也不会形成小丘。进而，通过对急速热处理的热处理时间进行调整等，可形成在5μm以上的深度范围内均无RIE缺陷的区域。
又，TDDB特性的合格率优异，且可使由自表面向外扩散而引起的氧浓度下降的区域仅止于距晶片表面3μm以内，或者2μm以内或1μm以内，因此，只要根据需要，通过研磨等而除去该极薄的表层，便可简单地获得晶片表层的强度未下降的晶片。可考虑无RIE缺陷的区域而进行上述表层的研磨等。因此，当制作器件时，可耐受STI的底部产生的应力，从而可抑制滑动移位的产生。
继而，可使用通过如上所述的本发明的退火晶片的制造方法而制造的退火晶片，制造例如CCD或CMOS影像感测器等的摄影用器件。如STI所代表，使用本发明的晶片作为需要以干式蚀刻进行蚀刻的步骤的器件的材料，由此，可防止在蚀刻中，由于与氧相关的缺陷或氧析出物而形成小丘，从而可达成均匀的蚀刻。
以下，表示实施例及比较例而更具体地说明本发明，但本发明并不限定于这些实施例及比较例。
(实施例1～6、比较例1～8)
使用图3的单晶提拉装置，施加横向磁场，通过施加磁场的柴氏长晶法(MCZ法)而培育出各种缺陷区域的单晶硅棒(直径为12英寸(300mm)，方位<100>，导电型为P型)，对于自该单晶硅棒切割出的单晶硅晶片，使用图5的急速加热和急速冷却装置(此处为AMAT公司制造的VANTAGE)，于氩气体环境中，以50℃/秒的升温速度自室温起急速升温，于1200～1350℃的最高温度保持1～10秒之后，以50℃/秒的降温速度进行急速冷却。
另外，在与单晶硅棒的成长速度以及缺陷区域的关系相关的预备试验中，可获得与图4相同的关系，基于该关系，培育出具有本试验中所期望的缺陷区域的晶棒。
各例的条件如下所述。于实施例1～6中，实施本发明的退火晶片的制造方法。
(实施例1)(OSF+Nv)
提拉速度：0.585mm/min、RTP处理温度：1320℃
RTP保持时间：10秒
(实施例2)(OSF+Nv)
提拉速度：0.585mm/min、RTP处理温度：1350℃
RTP保持时间：10秒
(实施例3)(Nv+Ni)
提拉速度：0.510mm/min、RTP处理温度：1320℃
RTP保持时间：10秒
(实施例4)(Nv+Ni)
提拉速度：0.510mm/min、RTP处理温度：1350℃
RTP保持时间：10秒
(实施例5)(Nv+Ni)
提拉速度：0.510mm/min、RTP处理温度：1320℃
RTP保持时间：1秒
(实施例6)(Nv+Ni)
提拉速度：0.510mm/min、RTP处理温度：1320℃
RTP保持时间：5秒
(比较例1)(OSF+Nv)
提拉速度：0.585mm/min、无RTP处理
(比较例2)(OSF+Nv)
提拉速度：0.585mm/min、RTP处理温度：1250℃
RTP保持时间：10秒
(比较例3)(OSF+Nv)
提拉速度：0.585mm/min、RTP处理温度：1270℃
RTP保持时间：10秒
(比较例4)(OSF+Nv)
提拉速度：0.585mm/min、RTP处理温度：1290℃
RTP保持时间：10秒
(比较例5)(Nv+Ni)
提拉速度：0.510mm/min、无RTP处理
(比较例6)(Nv+Ni)
提拉速度：0.510mm/min、RTP处理温度：1250℃
RTP保持时间：10秒
(比较例7)(Nv+Ni)
提拉速度：0.510mm/min、RTP处理温度：1270℃
RTP保持时间：10秒
(比较例8)(Nv+Ni)
提拉速度：0.510mm/min、RTP处理温度：1290℃
RTP保持时间：10秒
RTP处理结束之后，当于400℃左右取出晶片时，会形成极薄的氧化膜，因此，然后，分别将晶片浸渍于5％的HF，并以RTP处理除去形成于表面的氧化膜之后，制成将表面抛光1μm左右而成的样本各3块。
对于第一块样本，于湿润氧环境中，以1100℃进行1小时的OSF热处理之后，进行射哥蚀刻，通过显微镜进行OSF评价。
对于第二块样本，使用磁控管RIE装置(Applied Materials公司制造的Centura)进行蚀刻。然后，利用激光散射方式的异物检查装置(KLA-Tencor公司制造的SP1)计测蚀刻后的小丘。又，使用电子显微镜计测小丘的个数，并算出缺陷密度。
关于第三块样本，对作为氧化膜耐电压特性的TDDB特性进行评价。用于评价的MOS构造，是闸极氧化膜厚度：25nm，电极面积：4mm2，α、β、γ模式的判定基准分别为初始崩溃、小于5C/cm2、5C/cm2以上。
表1中表示各样本的OSF密度、由RIE法检测出的缺陷密度与TDDB的γ模式的合格率测定结果。于实施例1～6中，可获得本发明的退火晶片。
表1
Figure BPA00001446525500251
由表1可明确得知，对于OSF+Nv晶片而言，RTP处理后的OSF密度，会随着RTP温度变高而急剧减少，于1290℃时，OSF完全消失。已知RTP温度越高，则RIE缺陷也越少，但与OSF相比，RIE缺陷的减少较为缓慢，尤其于1270℃以下的温度区域中，RIE缺陷几乎不会消失。若RTP温度达到1290度以上，则RIE缺陷急剧减少，当以高于1300℃的温度进行RTP处理时，该RIE缺陷完全消失。直至RTP温度达到1290℃为止，TDDB的合格率几乎未见有改善，但当RTP温度为使RIE缺陷完全消失的1320℃以上时，上述TDDB的合格率迅速恢复。
另一方面，于Nv+Ni晶片的情形，于任一RTP温度均未产生OSF。于该情形，RIE缺陷也随着RTP温度变高而缓慢地减少，在1320℃的RTP处理中，于1秒～10秒的急速热处理的任一情形，上述RIE缺陷均完全消失，同时，TDDB的合格率也恢复至80％以上。
此处，于未实施RTP处理(比较例5)的情形，尽管RIE缺陷高达210个/cm2，但TDDB的合格率升高至92％。
关于其原因，一般认为是因为虽然RIE缺陷的密度大，但缺陷尺寸小，或者尚未成为使TDDB特性恶化的形态的氧析出物。
根据典型的核形成理论，已知热处理温度的临界尺寸以上的析出物会成长而不会消失，临界尺寸以下的析出物会消失。
存在于Nv区域中的原生氧析出物即RIE缺陷的尺寸，大于1290℃的临界尺寸，因此，当以1300℃以下的温度进行RTP时，析出物会成长。或者，在氩环境的RTP处理中，Va注入至基体中并被冻结，温度越高，则其浓度越大，因此，通过以RTP处理来使缺陷消失或缩小的效果与Va注入，培育出使TDDB特性下降的缺陷，一般认为，于1300℃以下时，后者的影响大于前者的影响，因此TDDB特性下降；当温度高于1300℃时，前者的影响大于后者的影响，因此TDDB特性得到改善。
又，已知对于TDDB特性而言，在RTP处理温度均为1300℃以下(比较例1～8)的情形中，若以1250℃的RTP处理使TDDB特性的γ模式的合格率暂时下降，然后，尤其于OSF+Nv晶片的情形，于任一情形中，该合格率仍旧下降而几乎不恢复。
与包含原生缺陷即OSF核的OSF+Nv晶片相比，Nv+Ni晶片于1290℃表现出较高的合格率，一般认为其原因在于，在Nv+Ni晶片中不存在原生缺陷，仅存在原生氧析出物，因此，TDDB特性于更低的温度时恢复。
然而，已知以1290℃进行RTP处理时的TDDB特性的γ模式合格率为73％，为了使该合格率完全恢复，则必须以高于1300℃的温度进行RTP处理。
另一方面，已知当以高于1300℃的温度进行RTP处理时(实施例1～6)，TDDB特性的γ模式合格率达到80％以上，其已充分地恢复。RIE缺陷也消失。
关于RTP保持时间，于OSF+Nv晶片的情形，若以1320℃保持10秒，则γ模式合格率达到80％。如此，为更确实地获得充分的氧化膜耐电压，较优选为以高于1300℃的温度保持10秒以上。另一方面，于Nv+Ni晶片的情形，即便以1320℃保持1秒，γ模式合格率也为86％，已获得足够高的合格率。其原因在于：如上所述，由于并未包含OSF区域，故而OSF核原本并不存在于晶片基体内，因此，仅将存在于N区域，尤其是存在于Nv区域中的原生氧析出物予以溶解即可。
(实施例7～9、参考例1)
基于图4所示的单晶硅棒的成长速度及缺陷区域的关系，准备OSF+Nv晶片与Nv+Ni晶片各6块，使用图5的急速加热和急速冷却装置(此处为AMAT公司制造的VANTAGE)，于氩(Ar)气体环境中，以50℃/秒的升温速度自室温起急速升温，于1320℃的最高温度保持10秒之后，以50℃/秒的降温速度急速冷却。
当RTP处理结束之后，于400℃左右取出晶片时，会形成极薄的氧化膜，因此，然后，将该晶片浸渍于5％的HF，并以RTP处理除去形成于表面的氧化膜。
然后，将3块OSF+Nv晶片的表面抛光5μm，并设为样本-1(实施例7)。
将剩余的3块OSF+Nv晶片的表面抛光20μm，并设为样本-2(参考例1)。
将3块Nv+Ni晶片的表面抛光5μm，并设为样本-3(实施例8)。
将剩余的3块Nv+Ni晶片的表面抛光20μm，并设为样本-4(实施例9)。
关于样本-1至样本-4的各个样本，对于第一块样本，于湿润氧环境中，以1100℃进行1小时的OSF热处理之后，进行射哥蚀刻，通过显微镜进行OSF评价。
对于第二块样本，使用磁控管RIE装置(Applied Materials公司制造的Centura)进行蚀刻。然后，利用激光散射方式的异物检查装置(KLA-Tencor公司制造的SP1)计测蚀刻后的小丘。又，使用电子显微镜计测小丘的个数，并算出缺陷密度。
对于第三块样本，对于氧化膜耐电压特性即TDDB特性进行评价。用于评价的MOS构造为闸极氧化膜厚度：25nm，电极面积：4mm2，α、β、γ模式的判定基准分别为初始崩溃，小于5C/cm2，为5C/cm2以上。
表2中表示各样本的OSF密度、由RIE法检测出的缺陷密度与TDDB的γ模式的合格率测定结果。于实施例7～9中，可获得本发明的退火晶片。
表2
Figure BPA00001446525500281
由结果可明确得知，于使用OSF+Nv晶片的情形，在RTP之后将表面抛光5μm的实施例7中，RIE缺陷完全消失，TDDB的合格率也良好。另一方面，于将表面抛光20μm的参考例1中，在表面上出现RIE缺陷，TDDB的合格率也下降至58％。
因此，已知当以高于1300℃的温度对OSF+Nv晶片进行RTP(10秒)时，可使距表面至少5μm的区域的RIE缺陷消失。
另外，于参考例1的情形，认为其虽然如实施例7般，RIE缺陷并不存在于距表面至少5μm的深度中，但是于距表面20μm的深度中，急速热处理的热处理时间不足，无法充分地使RIE缺陷消失。只要考虑无缺陷区域所需的区域深度、与急速热处理的热处理时间等，而设定适当的条件即可。
另一方面，已知于对Nv+Ni晶片进行RTP处理的情形，即便将表面抛光达20μm时，RIE缺陷也不会出现在表面上，因此，于晶片整个面是由N区域构成的晶片的情形，通过以高于1300℃的温度进行RTP处理，即便热处理时间为10秒，也可于整个晶片深度方向(至少自表面至20μm的深度为止)内使RIE缺陷消失。
(实施例10、比较例9)
基于图4所示的单晶硅棒的成长速度以及缺陷区域的关系，准备4块Nv+Ni晶片，将2块晶片投入至Ar环境的700℃的通常的纵型炉中，然后以5℃/min的升温速度升温至1200℃为止，以1200℃保持1小时之后，以3℃/min的降温速度降温至700℃为止，继而自炉中取出晶片，此时，会形成极薄的氧化膜，因此，然后将晶片浸渍于5％的HF中，以热处理除去形成于表面的氧化膜之后，设为样本(比较例9)。
对于另外2块晶片，使用市售的急速加热和急速冷却装置(AMAT公司制造的VANTAGE)，于Ar气体环境中，以50℃/秒的升温速度自室温起急速升温，以1320℃保持10秒之后，以50℃/秒的降温速度急速冷却。
于RTP处理结束之后，当于400℃左右取出晶片时，会形成极薄的氧化膜，因此，然后将晶片浸渍于5％的HF中，以RTP处理除去形成于表面的氧化膜之后，设为样本(实施例10)。
对于各样本的第一块进行TDDB特性，对于第二块，使用SIMS测定氧的深度方向分布。
表3是TDDB评价结果，图6是氧浓度轮廓。
表3
Figure BPA00001446525500291
TDDB的γ模式合格率于任一个情形均为100％，是良好的。
另一方面，对氧浓度的深度方向分布进行比较，如图6所示，于实施例10中，表层的氧浓度下降的区域仅为1μm或仅2μm的深度程度，而且，其下降量也极少。此种晶片的强度下降，是可忽视的程度。进而，已知在距表层超过1μm或2μm的较深的位置，氧浓度完全均匀。进而，于进行高温的RTP处理的情形，氧浓度的下降区域会稍微扩大，但由于处理时间极短，故而最大仅为3μm左右。因此，于RTP处理之后，若稍微对表面进行抛光，则可完全除去表层的氧浓度下降部分，从而可在深度方向上获得完全均匀的氧浓度轮廓。如此，可不过分耗费成本且容易地获得TDDB特性优异，且氧浓度不会下降的高品质的退火晶片。
相对于此，在比较例9中的经以纵型炉进行热处理后的退火晶片，其氧浓度在距表面20μm的范围内大幅度地下降，导致该区域中强度下降。
可于热处理之后，通过抛光而除去氧浓度下降区域，但必须抛光20μm以上，故而会影响生产性，进而导致制造成本的大幅度上升。
如上所详述，本发明的退火晶片具有品质极优异的无缺陷区域，于该无缺陷区域中，距表层至少1μm以上，尤其5μm以上(即便除去1～3μm的氧浓度下降区域，仍有2～4μm的深度)不存在原生缺陷即OSF核、或者原生氧析出物或RIE缺陷。因此，不仅氧化膜的长期可靠性即TDDB特性良好(而且合格率为80％以上)，而且在器件步骤中，当使用干式蚀刻装置，并利用氧化硅与硅的蚀刻速率之差(硅的蚀刻速率快于氧化硅的蚀刻速率)进行沟加工时，由于不存在与氧相关的缺陷或析出物，故而不会形成以这些为顶点的小丘，可均匀地进行蚀刻。
因此，可进行均匀且优质的沟加工。
进而，由于表层的氧浓度下降为小至可忽视的程度(深度为1～3μm以内)、或可完全忽视，故而形成器件的晶片表层的强度基本上不会下降。或者，只要稍微进行研磨，便可除去强度下降区域。因此，有如下效果：可防止由于形成器件构造而产生的应力导致产生滑动移位。
进而，若使用以高于1300℃的温度进行RTP处理的方法，则不仅可使原生缺陷、原生氧析出物或RIE缺消失，而且通过适当地选择RTP处理时的环境，可促进或抑制在器件步骤的热处理中产生的BMD密度。
另外，本发明并不限定于上述实施方式。上述实施方式为例示，具有实质上与本发明的权利要求书中所揭示的技术思想相同的构成，且可发挥同样的作用效果的实施方式，都包含于本发明的技术范围内。

Claims (16)

1.一种退火晶片，是对自单晶硅棒切割出来的单晶硅晶片实施急速热处理而成的退火晶片，所述单晶硅棒是通过柴氏长晶法培育而成，且由整个横剖面为OSF区域、或整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域所构成，该退火晶片的特征在于，
距晶片表面至少1μm的深度范围内不存在RIE缺陷，TDDB特性的合格率为80％以上，且由于表面的向外扩散而导致氧浓度下降的区域的深度是距晶片表面3μm以内。
2.如权利要求1所述的退火晶片，其中，
上述退火晶片的氧浓度在距晶片表面超过3μm的较深区域中呈均匀的浓度。
3.如权利要求1或2所述的退火晶片，其中，要实施上述急速热处理的单晶硅晶片，是自单晶硅棒切割出来，该单晶硅棒是由整个横剖面为Nv的区域、整个横剖面为Ni的区域、这些区域混合而成的区域、OSF区域与Nv区域混合而成的区域中的任一个区域所构成。
4.如权利要求1至3中任一项所述的退火晶片，其中，
距上述晶片表面至少5μm的深度范围内不存在RIE缺陷。
5.如权利要求1至4中任一项所述的退火晶片，其中，
通过上述表面的向外扩散而导致氧浓度下降的区域的深度是距晶片表面2μm以内。
6.如权利要求5所述的退火晶片，其中，
上述退火晶片的氧浓度在距晶片表面超过2μm的较深区域中呈均匀的浓度。
7.一种退火晶片的制造方法，是先通过柴氏长晶法来培育单晶硅棒，然后对自该单晶硅棒切割出来的单晶硅晶片实施急速热处理的制造方法，该退火晶片的制造方法的特征在于，
于培育上述单晶硅棒时，控制提拉速度以培育出整个横剖面为OSF区域、或整个横剖面为OSF区域的外侧的N区域、或是这些区域混合而成的区域，并对于自该培育而成的单晶硅棒切割出来的单晶硅晶片，使用急速加热和急速冷却装置，以高于1300℃且为1400℃以下的温度，实施1～60秒的急速热处理，由此来制造出使RIE缺陷消失于距晶片表面至少1μm的深度范围内的退火晶片。
8.如权利要求7所述的退火晶片的制造方法，其中，
自单晶硅棒切割出要实施上述急速热处理的单晶硅晶片，该单晶硅棒是由整个横剖面为Nv的区域、或整个横剖面为Ni的区域、或是这些区域混合而成的区域所构成。
9.如权利要求7所述的退火晶片的制造方法，其中，
自单晶硅棒切割出要实施上述急速热处理的单晶硅晶片，然后实施10～60秒上述急速热处理，该单晶硅棒是由整个横剖面为OSF区域、OSF区域与Nv区域混合而成的区域、OSF区域与N区域混合而成的区域中的任一个区域所构成。
10.如权利要求7至9中任一项所述的退火晶片的制造方法，其中，
通过实施上述急速热处理，使RIE缺陷消失于距晶片表面至少5μm的深度范围内。
11.如权利要求7至10中任一项所述的退火晶片的制造方法，其中，
将上述制造的退火晶片，制成其由于表面的向外扩散而导致氧浓度下降的区域的深度是距晶片表面3μm以内。
12.如权利要求10所述的退火晶片的制造方法，其中，
将上述制造的退火晶片，制成其由于表面的向外扩散而导致氧浓度下降的区域的深度是距晶片表面2μm以内。
13.如权利要求7至12中任一项所述的退火晶片的制造方法，其中，
将实施上述急速热处理的单晶硅晶片，制成含有依据日本电子工业振兴协会的换算系数而算出的值是4×1017以上且为9×1017atoms/cm3以下浓度的氧。
14.如权利要求7至13中任一项所述的退火晶片的制造方法，其中，
将实施上述急速热处理的单晶硅晶片，制成含有1×1011～1×1015atoms/cm3浓度的氮和/或1×1016～1×1017atoms/cm3浓度的碳。
15.一种器件的制造方法，其特征在于，
当使用通过如权利要求10所述的退火晶片的制造方法制造出来的退火晶片来制造器件时，进行干式蚀刻。
16.如权利要求15所述的器件的制造方法，其中，上述器件是摄影用器件。
CN201080016456.7A 2009-04-13 2010-03-17 退火晶片、退火晶片的制造方法以及器件的制造方法 Active CN102396055B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009096671 2009-04-13
JP2009-096671 2009-04-13
PCT/JP2010/001891 WO2010119614A1 (ja) 2009-04-13 2010-03-17 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法

Publications (2)

Publication Number Publication Date
CN102396055A true CN102396055A (zh) 2012-03-28
CN102396055B CN102396055B (zh) 2014-09-03

Family

ID=42982289

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080016456.7A Active CN102396055B (zh) 2009-04-13 2010-03-17 退火晶片、退火晶片的制造方法以及器件的制造方法

Country Status (7)

Country Link
US (1) US20120001301A1 (zh)
EP (1) EP2421029A4 (zh)
JP (1) JP5578172B2 (zh)
KR (1) KR101657970B1 (zh)
CN (1) CN102396055B (zh)
TW (1) TWI553173B (zh)
WO (1) WO2010119614A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979191A (zh) * 2014-04-11 2015-10-14 环球晶圆日本股份有限公司 硅晶片的热处理方法和硅晶片
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN105742152A (zh) * 2014-12-08 2016-07-06 中芯国际集成电路制造(上海)有限公司 抑制集成无源器件品质因子漂移的方法
CN107210223A (zh) * 2015-02-19 2017-09-26 信越半导体株式会社 硅晶圆的制造方法
CN113862791A (zh) * 2021-09-28 2021-12-31 西安奕斯伟材料科技有限公司 一种用于拉制单晶硅棒的拉晶炉

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572569B2 (ja) * 2011-02-24 2014-08-13 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
KR101829676B1 (ko) * 2011-12-29 2018-02-20 삼성전자주식회사 웨이퍼 열 처리 방법
JP5621791B2 (ja) 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
TWI614808B (zh) 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN107154354B (zh) * 2016-03-03 2020-12-11 上海新昇半导体科技有限公司 晶圆热处理的方法
KR101851604B1 (ko) * 2016-06-30 2018-04-24 에스케이실트론 주식회사 웨이퍼 및 그 제조방법
JP6512184B2 (ja) 2016-07-08 2019-05-15 株式会社Sumco シリコンウェーハの製造方法
DE102016225138A1 (de) 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
US10032663B1 (en) * 2017-05-24 2018-07-24 Texas Instruments Incorporated Anneal after trench sidewall implant to reduce defects
JP7057122B2 (ja) 2017-12-22 2022-04-19 グローバルウェーハズ・ジャパン株式会社 金属汚染評価方法
DE102018203945B4 (de) 2018-03-15 2023-08-10 Siltronic Ag Verfahren zur Herstellung von Halbleiterscheiben
JP7207204B2 (ja) * 2019-07-02 2023-01-18 信越半導体株式会社 炭素ドープシリコン単結晶ウェーハの製造方法
EP4151782B1 (de) 2021-09-16 2024-02-21 Siltronic AG Verfahren zur herstellung einer halbleiterscheibe aus einkristallinem silizium und halbleiterscheibe aus einkristallinem silizium

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2003224130A (ja) * 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
WO2007148490A1 (ja) * 2006-06-20 2007-12-27 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3518324B2 (ja) 1997-03-27 2004-04-12 信越半導体株式会社 シリコンウエーハの熱処理方法およびシリコンウエーハ
DE69806369T2 (de) 1997-04-09 2003-07-10 Memc Electronic Materials, Inc. Silicium mit niedriger fehlerdichte und idealem sauerstoffniederschlag
JP3451955B2 (ja) 1998-08-13 2003-09-29 株式会社豊田中央研究所 結晶欠陥の評価方法及び結晶欠陥評価装置
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
DE10205084B4 (de) * 2002-02-07 2008-10-16 Siltronic Ag Verfahren zur thermischen Behandlung einer Siliciumscheibe sowie dadurch hergestellte Siliciumscheibe
JP5052728B2 (ja) * 2002-03-05 2012-10-17 株式会社Ｓｕｍｃｏ シリコン単結晶層の製造方法
JP2003297839A (ja) 2002-04-03 2003-10-17 Sumitomo Mitsubishi Silicon Corp シリコンウエーハの熱処理方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP4853027B2 (ja) * 2006-01-17 2012-01-11 信越半導体株式会社 シリコン単結晶ウエーハの製造方法
JP5151628B2 (ja) 2008-04-02 2013-02-27 信越半導体株式会社 シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134515A (ja) * 2000-10-25 2002-05-10 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法およびシリコンウェーハ
JP2003224130A (ja) * 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
WO2007148490A1 (ja) * 2006-06-20 2007-12-27 Shin-Etsu Handotai Co., Ltd. シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104979191A (zh) * 2014-04-11 2015-10-14 环球晶圆日本股份有限公司 硅晶片的热处理方法和硅晶片
CN104979191B (zh) * 2014-04-11 2018-04-03 环球晶圆日本股份有限公司 硅晶片的热处理方法和硅晶片
CN105742152A (zh) * 2014-12-08 2016-07-06 中芯国际集成电路制造(上海)有限公司 抑制集成无源器件品质因子漂移的方法
CN105742152B (zh) * 2014-12-08 2018-09-07 中芯国际集成电路制造(上海)有限公司 抑制集成无源器件品质因子漂移的方法
CN107210223A (zh) * 2015-02-19 2017-09-26 信越半导体株式会社 硅晶圆的制造方法
CN107210223B (zh) * 2015-02-19 2020-08-21 信越半导体株式会社 硅晶圆的制造方法
CN105316767A (zh) * 2015-06-04 2016-02-10 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN105316767B (zh) * 2015-06-04 2019-09-24 上海超硅半导体有限公司 超大规模集成电路用硅片及其制造方法、应用
CN113862791A (zh) * 2021-09-28 2021-12-31 西安奕斯伟材料科技有限公司 一种用于拉制单晶硅棒的拉晶炉

Also Published As

Publication number Publication date
KR101657970B1 (ko) 2016-09-20
JP5578172B2 (ja) 2014-08-27
CN102396055B (zh) 2014-09-03
TW201107544A (en) 2011-03-01
KR20120022749A (ko) 2012-03-12
JPWO2010119614A1 (ja) 2012-10-22
EP2421029A1 (en) 2012-02-22
US20120001301A1 (en) 2012-01-05
WO2010119614A1 (ja) 2010-10-21
EP2421029A4 (en) 2015-01-07
TWI553173B (zh) 2016-10-11

Similar Documents

Publication Publication Date Title
CN102396055B (zh) 退火晶片、退火晶片的制造方法以及器件的制造方法
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US7977219B2 (en) Manufacturing method for silicon wafer
KR100378184B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US8231852B2 (en) Silicon wafer and method for producing the same
US20030044622A1 (en) Czochralski pullers for manufacturing monocrystalline silicon ingots, including heat shield having sloped portions
KR101684873B1 (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
TWI548785B (zh) 矽晶圓及其製造方法
CN103392223B (zh) 硅基板的制造方法及硅基板
KR20170117418A (ko) 실리콘 웨이퍼의 제조방법
JP5251137B2 (ja) 単結晶シリコンウェーハおよびその製造方法
US8399341B2 (en) Method for heat treating a silicon wafer
JP2002043318A (ja) シリコン単結晶ウエーハの製造方法
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
US20130273719A1 (en) Method of manufacturing annealed wafer
JP2011222842A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
JP2013175742A (ja) エピタキシャルウェーハの製造方法、エピタキシャルウェーハ及び撮像用デバイスの製造方法
KR100385961B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정
JP5434239B2 (ja) シリコンウェーハの製造方法
JP2002134514A (ja) シリコンウェーハおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant