KR100385961B1 - 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정 - Google Patents

제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정 Download PDF

Info

Publication number
KR100385961B1
KR100385961B1 KR10-2002-0066625A KR20020066625A KR100385961B1 KR 100385961 B1 KR100385961 B1 KR 100385961B1 KR 20020066625 A KR20020066625 A KR 20020066625A KR 100385961 B1 KR100385961 B1 KR 100385961B1
Authority
KR
South Korea
Prior art keywords
wafer
ingot
peak
silicon
heat treatment
Prior art date
Application number
KR10-2002-0066625A
Other languages
English (en)
Other versions
KR20020093689A (ko
Inventor
박재근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0066625A priority Critical patent/KR100385961B1/ko
Publication of KR20020093689A publication Critical patent/KR20020093689A/ko
Application granted granted Critical
Publication of KR100385961B1 publication Critical patent/KR100385961B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

웨이퍼의 표면 근방에 디누드존이 확보되어 있으며 동시에 벌크영역 내에서 충분한 게더링 효과를 갖도록 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정이 개시된다. 본 발명의 실리콘 웨이퍼는 인트린식 게더링 사이트인 산소석출물이 일정한 수직적 분포, 즉,웨이퍼의 전면으로부터 후면까지의 산소석출물의 농도 프로파일이 웨이퍼의 전면 및 후면으로부터 각기 소정 깊이에서 제1 피크 및 제2 피크를 나타낸다. 웨이퍼의 전면 및 후면의 표면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에 디누드존이 형성된다. 제1 피크 및 제2 피크 사이의 웨이퍼의 벌크영역 내에서 산소석출물의 농도 프로파일은 컨케이브 (concave)한 형상을 갖는다. 이러한 산소석출물 분포를 얻기 위해 웨이퍼링시의 도너킬링공정에서 질소 + 아르곤 또는 수소가스의 혼합가스하에서 급속 열처리를 수행한다.

Description

제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정{Silicon wafer having controlled distribution of defects, process for the preparation of the same}
본 발명은 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정과 이들 웨이퍼 형성을 위한 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러에 관한 것이며, 보다 구체적으로는 웨이퍼내에서 게더링 장소로서 역할을 하는 산소석출물 (Oxygen Precipitate)의 핵생성 중심의 분포를 제어하는 열처리 공정 및 이를 수행하기 위한 웨이퍼의 준비공정에 관한 것이다.
반도체소자를 제작하기 위한 출발물질인 단결정 실리콘은 일반적으로 초크랄스키(Czochralski;CZ)법이라고 불리는 결정성장법에 의해 원통상의 잉곳으로 형성된다. 잉곳 형상의 단결정 실리콘은 슬라이싱, 식각, 세정, 폴리싱등의 웨이퍼링공정을 거치면서 웨이퍼로 제작된다. 상기 초크랄스키법은 실리콘 용융물내에 단결정의 시드결정을 접촉시킨 후 천천히 인상시키면서 결정성장을 수행하는 것으로서, 실리콘 용융물은 쿼츠 도가니내에 수용되어 있기 때문에 여러가지 불순물, 주로 산소가 함께 포함되어 있다. 실리콘 용융물의 온도에서는 산소가, 용융물의 온도에 해당하는 실리콘내의 산소의 용해도(Solubility)와 고상화된 실리콘내에서의 산소의 실분리계수(actual segregation coefficient)에 의해 결정되는 농도에 이르기까지 결정격자 내로 침투한다. 이렇게 결정성장과정에서 실리콘 잉곳에 침투된 산소의 농도는 후속되는 집적회로의 제작시의 전형적인 온도에서 이 온도에 해당하는 고상 실리콘내의 산소 용해도보다 훨씬 크다. 한편 결정이 성장되고 냉각됨에 따라 결정내의 산소의 용해도는 급격히 감소하게 되어, 결과적으로 냉각된 잉곳내에는 산소가 과포화되어 있으며, 이들은 디-디펙트(D-defect)라고 불리는 보이드 형태의 결정결함을 잉곳내에 형성시킨다.
이러한 디-디펙트는 잉곳의 슬라이싱, 폴리싱, 크리닝등의 웨이퍼링과정을 거쳐 웨이퍼의 표면에 {111}면을 가진 피트형태의 COP(Crystal Originated Precipitate)를 유발하며, 이들은 후속되는 집적회로 소자의 제작과정에서 반복적으로 수행되는 세정 및 산화 공정등에 의해 그 크기가 커지고, 숫자가 급격히 증가하게 된다. 이러한 웨이퍼 표면의 COP가 반도체소자의 액티브영역, 예를 들어 일반적인 모스(MOS) 트랜지스터의 단면구조를 나타내는 도 1에서 실리콘기판(10)의 표면 근방에 형성된 소오스영역(12)과 드레인영역(14) 사이의 채널영역내에 존재하게 되면, 게이트전극(18)과 실리콘기판(10)과의 전기적 절연을 유지하는 게이트 절연막(16)의 절연파괴와 메모리소자에서의 리프레시특성을 열화시키게 된다. 또한 이러한 웨이퍼 표면의 COP가 반도체소자의 액티브영역들을 분리해주는 필드산화막내에 존재하면 이온주입공정시 주입되는 불순물 이온이 필드산화막 하부의 벌크영역까지 침투하여 채널링에 의한 소자분리 불량을 유발하게 된다.
한편, 후속되는 열처리에 의해 웨이퍼의 벌크영역(도1의 10a)에 형성되는 디-디펙트에 의한 산소석출물은 리키지 소오스로도 작용하지만 후속되는 반도체소자의 제작과정에서 원하지 않는 금속 불순물들을 트랩할 수 있는 인트린식 게더링(Intrinsic Gettering) 사이트로서도 역할을 한다. 따라서 잉곳내에 산소농도가 충분히 높으면 인트린식 게더링 사이트인 산소석출물의 량이 많아져 게더링 능력이 높아지지만, 산소농도가 충분하지 않으면 산소석출물이 형성되지 않아 게더링 능력이 없어지게 된다. 따라서, 웨이퍼의 벌크영역내에는 적정량의 산소석출물이 분포되도록 조절될 필요성이 존재하게 된다.
한편, 종래의 일반적인 방법으로 잉곳성장되고 웨이퍼링되어진 웨이퍼는 웨이퍼의 전면으로부터 후면에 이르기까지 전체적으로 산소석출물이 분포되어 있다. 특히 반도체소자의 활성영역이 형성되는 웨이퍼의 전면으로부터 일정 깊이(도 1의 10b)에 이르기까지는 산소와 관계된 결함, 즉 보이드, COP, 디스로케이션, 적층결함, 산소석출물등이 존재하지 않는 디누드존(Denuded Zone; 10b)층이 확보되어야 하나,웨이퍼의 표면 근방까지 산소석출물이 분포되어 리키지 소오스로서 작용하는 문제점을 안고 있다.
따라서, 웨이퍼의 표면 근방에 충분한 디누드존을 확보하면서, 웨이퍼의 벌크영역에 인트린식 게더링을 형성하기 위해, 종래에는 일반적으로 고산소농도, 예를 들어 초기산소가 13 ppma이상인 웨이퍼를 저온-고온-저온에서 장시간 열처리를 수행함으로써, 웨이퍼의 벌크영역내에 산소석출물을 형성시킴과 동시에 웨이퍼의 표면 근방의 산소석출물을 분해시켜 깨끗한 디누드존을 확보하는 기술이 사용되어져 왔다. 도 2는 이러한 종래의 기술에 의해 열처리된 반도체 웨이퍼에 대하여 그 전면으로부터 후면에 이르는 산소석출물의 농도 프로파일을 나타낸 것이다.
도 2에 의하면, 벌크영역에서의 인트린식 게더링의 형성과 함께 웨이퍼 표면 근방에서 충분한 디누드존을 확보할 수 있지만, 고온에서 장시간 동안 열처리공정을 추가로 수행하기 때문에, 슬립(slip)이나 뒤틀림(warpage)등의 웨이퍼 특성 열화나 원가상승의 문제점이 있다. 또한 이 경우에는 벌크영역내의 산소석출물에 트랩되어 있던 금속 오염물들, 특히 철(Fe)등이 후속공정에 의해 웨이퍼의 표면의 디누드존쪽으로 다시 릴리스(release)되어 리키지 소오스로 작용하게 된다는 문제점이 있다.
도 3은 미합중국 특허번호 제 5,401,669호의 도 1A에 개시된 종래의 다른 방법에 의해 형성된 산소석출물의 농도 프로파일을 재도시하여 나타낸 도면이다. 즉 도 3은 질소분위기하에서 급속열처리(RTA) 공정을 수행하고 후속 열처리를 수행하여 형성된 산소석출물의 웨이퍼 깊이에 따른 농도 프로파일을 나타낸 것이다. 그러나, 상기 방법은 도 3에서 알 수 있듯이, 웨이퍼의 표면으로부터 거의 디누드존을 확보할 수 없다는 문제점과 벌크영역내에서 산소석출물이 거의 존재하지 않기 때문에 충분한 게더링효과를 가질 수 없다는 문제점이 있다.
본 발명의 목적은, 웨이퍼의 표면 근방에 디누드존이 충분히 확보되어 있으며 동시에 웨이퍼의 벌크영역 내에서 충분한 게더링 효과를 갖도록 제어된 결함 분포를 갖는 실리콘 웨이퍼를 제공하는 데 있다.
본 발명의 다른 목적은, 웨이퍼의 표면 근방에 디누드존이 충분히 확보되어 있으며 동시에 웨이퍼의 벌크영역 내에서 충분한 게더링 효과를 갖도록 결함 분포를 제어할 수 있는 실리콘 웨이퍼의 제조공정을 제공하는 데 있다.
본 발명의 또다른 목적은 본 발명에 따른 실리콘 웨이퍼를 제조하기 위하여 급속냉각이 가능한 단결정 실리콘 잉곳을 제조하기 위한 초크랄스키 풀러를 제공하는 데 있다.
도 1은 실리콘 웨이퍼의 표면 부근에 형성되는 종래의 일반적인 모스(MOS) 트랜지스터의 구조를 나타내는 단면도이다.
도 2는 종래의 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 나타내는 도면이다.
도 3은 종래의 다른 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 개략적으로 나타내는 도면이다.
도 5는 본 발명의 일 실시예에 따라 수행되는 RTA(Rapid Thermal Annealing)공정의 타임차트이다.
도 6은 질소가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 점결함의 농도 프로파일을 나타내는 도면이다.
도 7은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 점결함의 농도 프로파일을 나타내는 도면이다.
도 8은 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 점결함의 농도 프로파일을 나타내는 도면이다.
도 9는 질소가스 + 아르곤가스 분위기하에서 혼합비를 변화시키면서 도 5의 RTA 공정을 수행한 후의 베이컨시 농도 프로파일을 나타내는 도면이다.
도 10은 본 발명에 따른 RTA 공정을 수행한 후 후속 열처리에 의한 산소석출물의 농도 프로파일을 나타낸 도면이다.
도 11은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행함에 따라 실리콘 웨이퍼의 표면 근방에서의 COP(Crystal Originated Precipitates)의 분해과정을 설명하기 위한 도면이다.
도 12는 질소가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 산소 석출물의 분포를 나타내는 사진이다.
도 13은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에 의하여 형성된 산소 석출물의 분포를 나타내는 사진이다.
도 14는 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 산소 석출물의 분포를 나타내는 사진이다.
도 15는 질소가스 + 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행한 후후속 열처리에 의해 형성된 산소석출물의 분포를 나타내는 사진이다.
도 16는 질소가스 + 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 산소석출물의 분포를 나타내는 사진이다.
도 17은 질소가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에의해 형성된 디누드존(Denuded Zone)의 깊이를 나타내는 사진이다.
도 18은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 디누드존의 깊이를 나타내는 사진이다.
도 19는 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 디누드존의 깊이를 나타내는 사진이다.
도 20은 질소가스 + 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행한 후후속 열처리에 의해 형성된 디누드존의 깊이를 나타내는 사진이다.
도 21은 질소가스 + 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 디누드존의 깊이를 나타내는 사진이다.
도 22a는 애스-그로운(as-grown)상태의 COP의 형상을 나타내며, 도 22b는 이를 질소가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 변화된 형상을 나타내는 사진들이다.
도 23a는 애스-그로운(as-grown)상태의 COP의 형상을 나타내며, 도 23b는 이를 질소가스 + 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 변화된 형상을 나타내는 사진들이다.
도 24a는 애스-그로운(as-grown)상태의 COP의 형상을 나타내며, 도 24b는 이를 질소가스 + 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 변화된 형상을 나타내는 사진들이다.
도 25는 본 발명의 일 실시예에 따른 공정과정을 나타내는 공정순서도이다.
도 26은 실리콘 잉곳에서의 상대적 점결함 분포와 V/G의 관계를 나타내는 개념도이다.
도 27는 종래의 일반적인 초크랄스키 풀러를 나타내는 개략도이다.
도 28은 본 발명자에 의해 발명된 종래의 초크랄스키 풀러를 나타내는 개략도이다.
도 29는 본 발명의 일 실시예에 따라 개량된 초크랄스키 풀러를 나타내는 개략도이다.
도 30은 도 29에서 개량된 초크랄스키 풀러의 요부를 나타내는 도면이다.
도 31은 본 발명의 일 실시예에 따라 질소가스 및 아르곤가스의 유량을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다.
도 32는 본 발명의 일 실시예에 따라 질소가스 및 아르곤가스의 혼합비를 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다.
도 33은 본 발명의 일 실시예에 따라 온도승온율(Ramp-up Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다.
도 34는 본 발명의 일 실시예에 따라 열처리시간(annealing time)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다.
도 35는 본 발명의 일 실시예에 따라 열처리온도(annealing temperature)를변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다.
도 36은 본 발명의 일 실시예에 따라 온도하강율(Ramp-down Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다.
※도면의 주요 부분에 대한 부호의 설명
10 ; 실리콘기판 10a ; 벌크영역
10b ; 디누드존 12 ; 소오스영역
14 ; 드레인영역 16 ; 게이트절연막
18 ; 게이트전극 20 ; 보이드
22 ; 실리콘산화막 100, 200 ; 초크랄스키 풀러
102, 202 ; 가열팩 104, 204 ; 히터
106, 206 ; 도가니 108, 208 ; 서셉터
110, 210 ; 회전축 112, 212 ; 제1 방향
114, 214 ; 열차단체 116, 216 ; 열흡수물질
120, 220 ;결정인상축 120a, 220a ; 결정홀더
122, 222 ; 제2 방향 124, 224 ;시드결정
126, 226 ; 용융물 128, 228 ; 잉곳
130, 230 ; 챔버 밀봉체 131, 231 ; 잉곳-용융물 경계
132, 232 ; 냉각재킷 234, 300 ; 열차단하우징
310 ; 내부열차단하우징벽 320 ; 열차단하우징바닥
330 ; 외부열차단하우징벽 340 ; 열차단하우징덮개
350 ; 지지부재 360 ; 열차단판
상기 본 발명의 목적을 달성하기 위한 본 발명의 제1 태양에 따른 실리콘 웨이퍼는 인트린식 게더링 사이트인 산소석출물이 일정한 수직적 분포를 가진다. 즉, 반도체소자의 액티브영역이 형성되는 실리콘 웨이퍼의 전면으로부터 후면까지의 산소석출물(Oxygen Precipitates)의 농도 프로파일이 웨이퍼의 전면 및 후면으로부터 각기 소정 깊이에서 제1 피크 및 제2 피크를 나타낸다. 상기 웨이퍼의 전면 및 후면의 표면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에 디누드존이 형성된다. 상기 제1 피크 및 제2 피크 사이의 웨이퍼의 벌크영역 내에서 산소석출물의 농도 프로파일은 컨케이브 (concave)한 형상을 갖는다.
바람직하게는, 상기 산소석출물의 농도 프로파일이 실리콘 웨이퍼의 중심을 축으로 대칭이며, 상기 디누드존의 깊이는 반도체소자의 활성영역이 충분히 형성될 수 있도록 웨이퍼의 표면으로부터 10 ㎛ 내지 40 ㎛의 범위내로 확보된다. 상기 디누드존에는 산소와 관계된 결정결함들이 존재하지 않으며, 상기 벌크영역내에는 산소석출물 이외에도 일정한 크기와 농도를 갖는 보이드 형상의 디-디펙트가 더 존재할 수도 있다.
또한, 상기 제1 피크 및 제2 피크에서의 산소 석출물의 농도는 적어도 1 x109cm-3이상이며, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서의 산소 석출물의 농도는 적어도 1 x 108cm-3이상을 유지하는 것이 금속 오염물의 게더링 측면에서 바람직하다.
한편, 상기 목적을 달성하기 위한 본발명의 제2 태양에 따른 실리콘 웨이퍼는, 후속되는 열처리에 의해 상기 제1 태양의 산소석출물의 농도 프로파일을 가져올 수 있도록 하는 산소석출물의 핵생성 중심, 예를 들어 베이컨시의 농도 프로파일이 산소 석출물의 농도 프로파일과 유사하게 실리콘 웨이퍼의 전면 및 후면으로부터 소정 깊이에서 각기 제1 피크 및 제2 피크를 나타낸다. 상기 전면 및 후면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전의 베이컨시 농도 프로파일은 특정 임계값 이하로 유지되며, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서 베이컨시의 농도 프로파일은 컨케이브(concave)한 형상을 것는다.
한편, 상기 본발명의 목적을 달성하기 위한 본 발명에 따르면, 실리콘 웨이퍼를 준비하는 단계; 및 상기 웨이퍼를 웨이퍼의 표면에서 베이컨시 주입효과를 갖는 가스와 인터스티셜 실리콘 주입효과를 갖는 가스의 혼합가스 분위기하에서 급속 열처리를 수행하여, 후속 열처리 단계 동안에 산소석출물로 성장하는 장소로서의 역할을 하는 핵생성 중심을 발생시키며, 상기 웨이퍼의 전면으로부터 후면까지의 상기 핵생성 중심의 농도 프로파일이, 전면 및 후면으로부터 소정 깊이에서 각기 제1 피크 및 제2 피크를 나타내며, 상기 전면 및 후면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에 임계값 이하로 유지되며, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서 핵생성 중심의 농도 프로파일이 컨케이브(concave)하도록 하는 급속 열처리 단계를 구비하는 실리콘 웨이퍼의 제조공정이 제공된다.
상기 급속 열처리 단계를 수행한 후에는, 반도체소자의 제작단계에서 후속되는 열처리 단계에 의해 상기 웨이퍼의 전면으로부터 후면까지의 산소석출물의 농도 프로파일이, 전면 및 후면으로부터 소정 깊이에서 각기 제1 피크 및 제2 피크를 나타내며, 상기 전면 및 후면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에 디누드존이 형성되며, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서 산소석출물의 농도 프로파일이 컨케이브(concave)하게 되도록 한다.
상기 혼합가스는 질소가스 + 아르곤가스 또는 질소가스 + 수소가스를 사용하며, 상기 혼합가스의 혼합비 및 유량, 급속 열처리 단계에서의 온도상승율(Ramp-up Rate), 열처리 온도(annealing temperature), 열처리 시간(annealing time) 및 온도하강율(Ramp-down Rate) 등을 조절하여 상기 산소석출물의 제1 피크 및 제2 피크의 피크치 및 상기 벌크영역의 농도치, 또는 상기 디누드존의 깊이 등을 제어할 수 있다.
한편, 상기 본 발명의 급속 열처리 단계가 적용되는 상기 실리콘 웨이퍼는, 인터스티셜 집괴를 방지할 수 있도록 충분히 높으나, 베이컨시 집괴를 잉곳의 축방향을 따라서 베이컨시-리치영역내로 제한시킬 수 있도록 충분히 낮은 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 인상된 잉곳으로부터 제공될 수 있다,
상기 본 발명의 급속 열처리 단계가 적용되는 다른 실리콘 웨이퍼는, 인터스티셜 집괴를 방지할 수 있도록 충분히 높으나, 베이컨시 집괴를 방지할 수 있도록 충분히 낮은 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 인상된 실리콘 잉곳으로부터도 제공될 수 있다.
상기 본 발명의 급속 열처리 단계가 적용되는 또다른 실리콘 웨이퍼는, 인터스티셜 집괴의 형성없이 베이컨시 집괴가 잉곳의 반경향을 따라서 전체적으로 형성되도록 충분히 높은 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 인상된 잉곳으로부터도 제공될 수 있다.
한편, 상기 본 발명의 목적을 달성하기 위한 본 발명에 따르면, 밀봉체; 실리콘 용융물을 보유하는 상기 밀봉체 내의 도가니; 상기 도가니에 인접되어 있는 상기 밀봉체내의 시드홀더; 상기 도가니를 둘러싸는 상기 밀봉체내의 히터; 수직인 내부열차단하우징벽, 상기 내부열차단하우징과 이격되며 수직인 외부열차단하우징벽, 상기 내부열차단하우징벽과 외부열차단하우징벽 사이를 연결하며 외측방향으로 상향경사진 열차단하우징덮개 및 상기 내부열차단하우징벽과 외부열차단하우징벽 사이를 연결하며 외측방향으로 하향경사진 열차단하우징바닥을 포함하는 링형의 열차단하우징; 및 상기 도가니내에 상기 열차단하우징을 지지하도록 배열된 지지부재를 포함하는 단결정 실리콘 잉곳을 성장시키기 위한 초크랄스키 풀러가 제공된다.
상기 시드홀더를 상기 도가니로부터 인상하여 그에 의하여 상기 실리콘 용융물로부터 단결정 실리콘 잉곳을 인상하는 수단을 더 포함하며, 상기 단결정 실리콘 잉곳은 잉곳축과 원통형의 가장자리를 가지며, 상기 실리콘 용융물과 상기 잉곳이 잉곳-용융물 경계에 의해 구분되며, 상기 잉곳-용융물 경계에서의 잉곳축의 온도로부터 잉곳축의 온도가 잉곳의 성장단계에 해당하는 일정한 온도에 이르기까지 상기 잉곳의 냉각속도가 적어도 1.4 °k /min 이상이 되도록 상기 열차단하우징의 내부열차단하우징벽 및 외부열차단하우징벽의 길이, 열차단하우징덮개 및 열차단하우징바닥의 경사각, 상기 잉곳으로부터 내부열차단하우징벽까지의 거리, 상기 도가니로부터 외부열차단하우징벽까지의 거리 및 상기 열차단판의 배열이 선택될 수 있다.
본 발명에 따르면, 웨이퍼의 표면에서 인터스티셜 주입효과를 갖는 가스와 베이컨시 주입효과를 갖는 가스를 적절히 혼합한 가스 분위기하에서 급속 열처리를 수행함으로써 표면으로부터 일정한 깊이에서 피크치를 갖는 이중 피크의 산소석출물 핵생성 중심을 형성할 수 있기 때문에 후속 열처리에 의해 안정된 산소석출물의 농도 프로파일을 확보할 수 있다.
또한 본 발명에 따르면, 웨이퍼의 표면에서 인터스티셜 주입효과를 갖는 가스하에서 급속 열처리를 수행하기 때문에 비록 웨이퍼가 보이드 형태의 디-디펙트를 포함하는 것이라 할 지라도 디누드존의 깊이까지는 디-디펙트의 분해가 일어나 깨끗한 반도체소자의 활성영역을 확보할 수 있게 된다.
또한 본 발명의 초크랄스키 풀러에 의하면, 잉곳을 급속 냉각시킬 수 있기 때문에 잉곳성장시 형성될 수 있는 보이드의 크기를 작게 가져갈 수 있기 때문에 본 발명의 급속 열처리에 의해 웨이퍼내의 벌크영역에서는 일정 크기의 보이드로서 존재하지만, 디누드존의 영역내에서는 보이드가 분해되어 질 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세하게 설명한다. 발명의 사상이 보다 집중되어 있는 실리콘 웨이퍼 제품과, 실리콘 웨이퍼의 제조공정 가운데 급속 열처리과정 및 그 후속 열처리에 의한 결과물에 대한 "웨이퍼에 대한 열처리단계'와 본 발명의 적용대상이 되는 웨이퍼의 준비단계 및 장치에 대한 "웨이퍼의 준비단계"로 나누어 차례 대로 설명한다.
[ 웨이퍼에 대한 열처리 단계 ]
도 4는 본 발명의 일 실시예에 따라 형성하고자 하는 실리콘 웨이퍼에 대한 산소석출물의 농도 프로파일을 개략적으로 나타내는 도면이다. 도 2 및 도 3에 도시된 종래의 기술에 의해 형성된 실리콘 웨이퍼내의 산소석출물의 농도 프로파일과 비교하여, 본 발명에 의하면 웨이퍼의 전면 및 후면으로부터 일정 깊이에 이르는 디누드존이 충분히 확보되어 있으며, 각 디누드존과 벌크영역의 경계에서 최대 피크치를 갖는 이중 피크(Double Peak)가 형성된다. 또한 이중 피크 사이의 벌크영역 내에서의 산소석출물의 농도가 금속 오염물질의 게더링효과를 충분히 발휘할 수 있을 정도로 존재하게 된다.
도 5는 본 발명의 일 실시예에 따라 수행되는 RTA(Rapid Thermal Annealing)공정의 타임차트이다. 본 발명이 적용되는 RTA 장비는 통상의 상업화된 것을 사용할 수 있으며, RTA 장비내에서의 급속 열처리과정을 살펴본다, 먼저, 본 발명의 적용대상이 되는 실리콘 웨이퍼를, 예를 들어 700℃ 정도로 유지되는 RTA 장비에 로딩하여 대기시킨다(Ⅰ). 이어서, RTA 장비내의 온도를, 예를 들어 1250℃까지 50℃/초의 비율로 급상승(Ramp-up)시킨다(Ⅱ). 이어서, 1250℃의 온도에서 일정시간, 예를 들어 10초간 유지(annealing)시킨다(Ⅲ). 이어서, 온도를 대기상태의 온도까지 33℃/초의 비율로 급냉(Ramp-down)시킨다(Ⅳ). 이어서, 웨이퍼를 언로딩한다(Ⅴ). 도 5와 같은 급속 열처리를 수행함으로써 제어된 분포를 갖는 산소석출물 핵생성 중심을 얻을 수 있으며, 다른 한편으로는 도 11에서 설명하는 바와 같이 웨이퍼의 표면에 존재하는 보이드 또는 COP의 분해효과가 있음을 알 수 있다.
도 5에 나타난 온도조건은 본 발명의 일 실시예를 예시적으로 나타낸 것이지만, 후술하는 바와 같이 본 발명에서는 급속 열처리의 분위기가스의 종류, 분위기 가스의 유량, 분위기 가스의 혼합비, 급속 열처리 단계까지의 온도상승율, 급속 열처리 단계에서의 어닐링 온도 및 어닐링 시간, 급속 열처리 단계로부터의 온도하강율(즉,냉각속도) 등이 중요한 변수로 작용한다. 본 발명에서 급속 열처리의 온도는 적어도 1150℃ 이상으로 실시되며, 급속 열처리 온도에서의 시간은 적어도 5초 이상 진행시킨다. 예를 들어, 1150℃에서 열처리를 수행하는 경우 적어도 30초 정도 유지하며, 1250℃에서 열처리를 수행하는 경우 10초 정도 또는 5초 정도 유지할 수 있다. 한편 냉각속도는 적어도 30℃/sec 이상으로 급냉시킨다.
본 발명의 급속 열처리를 수행하기 위한 가스조건은 기본적으로 급속 열처리 과정 동안에 가스분위기하에 노출되는 웨이퍼의 표면에서 베이컨시 주입효과를 갖는 가스와 웨이퍼의 표면에서 인터스티셜 실리콘 주입효과를 갖는 가스를 일정 비율로 혼합한 혼합가스를 사용한다. 본 실시예에서는 베이컨시 주입효과를 갖는 가스로서 대표적으로 질소가스가 사용되며, 인터스티셜 실리콘 주입효과를 갖는 가스로서 대표적으로 아르곤가스와 수소가스를 사용하였다.
도 6은 질소가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 베이컨시 실리콘 및 인터스티셜 실리콘의 점결함의 농도 프로파일을 나타내는 도면이며, 도 7은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 점결함의 농도 프로파일을 나타내는 도면이며, 도 8은 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 점결함의 농도 프로파일을 나타내는 도면이다.
도 6내지 도8에서 ①은 불활성가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 베이컨시 점결함의 농도 프로파일이며, ②는 각 해당 가스조건하에서 도 5의 RTA 공정을 수행한 후의 인터스티셜 점결함의 농도 프로파일이며, ③은 각 해당 가스조건하에서 도 5의 RTA 공정을 수행한 후의 베이컨시 점결함의 농도 프로파일을 나타낸다.
불활성가스 분위기하에서 RTA 공정을 수행한 후의 베이컨시 점결함의 농도가 웨이퍼의 전면 및 후면에서 낮고 웨이퍼의 벌크영역부근에서 볼록하게 되는 것을 알 수 있다. 일반적으로 불활성가스 분위기하에서 도 5의 (a)단계로 온도를 급상승시키면, 웨이퍼내에 점결함으로 존재하는 베이컨시의 그 온도에 해당하는 평형농도가 상승하게 된다. 이때 웨이퍼의 벌크영역에서는 베이컨시의 이동도가 낮기 때문에 평형농도보다 낮게 유지되어지나 웨이퍼의 표면영역에서는 베이컨시의 이동이 활발하기 때문에 거의 평형농도와 같게 유지된다. 반대로 인터스티셜 실리콘은 온도가 급상승하면서 베이컨시 농도의 상승과 함께 프랭켈(Frenkel) 재결합에 의해 그 온도에 해당하는 평형농도가 감소하게 된다. 이때 웨이퍼의 벌크영역에 존재하는 인터스티셜은 베이컨시와 마찬가지로 이동도가 낮기 때문에 평형농도 보다도 높게 유지되어지나, 웨이퍼의 표면에서는 역시 베이컨시와 마찬가지로 평형농도에 근접하게 된다.
이어서, 도 5의 (b)단계에 이르기까지 일정시간 유지하면, 베이컨시와 인터스티셜 모두 평행농도가 유지되도록 확산이 일어난다. 이어서, (c)단계가 되도록 급냉시키면, 확산계수가 큰 인터스티셜 점결함은 하강된 온도에 해당하는 새로운 평형농도와 일치되어지나, 확산계수가 작은 베이컨시의 경우 웨이퍼내에 과포화되어진다. 이때 웨이퍼의 벌크영역에서는 과포화정도가 큰 반면에, 웨이퍼의 표면 부근에서는 베이컨시의 이동도가 크기 때문에 곧바로 하강된 온도에 해당하는 새로운 평형농도에 근접하게 된다.
따라서, 도 6내지 도8에서 보여지는 바와 같이 불활성 가스 분위기하에서 도 5의 급속 열처리를 수행한 직후의 베이컨시 농도 프로파일이 볼록한 형상을 갖게 되는 것이다.
한편, 도 6에서 보여지는 바와 같이, 질소가스 분위기하에서 도 5의 RTA 공정을 수행하면, 웨이퍼의 벌크영역까지 깊게 침투한 질소가스와 베이컨시 실리콘이 재결합하여 부피가 작은 실리콘나이트라이드(Si3N4)를 형성하기 때문에 베이컨시의 농도는 낮아지고, 반대로 웨이퍼의 표면 근방에서는 베이컨시 주입효과가 일어나 베이컨시의 농도는 증가하게 된다. 따라서 불활성가스 분위기 하에서의 베이컨시 농도 프로파일 ①과 반대의 형상을 나타낸다.
반면에, 도 7 및 도 8에서 보여지는 바와 같이, 아르곤가스 또는 수소가스 분위기하에서 도 5의 RTA 공정을 수행하면 인터스티셜 실리콘 주입효과에 의하여 웨이퍼 전체적으로 베이컨시의 농도가 감소하게 되며, 특히 웨이퍼의 표면 근방에서는 인터스티셜 실리콘 주입효과에 의하여 베이컨시 실리콘과 인터스티셜 실리콘의 재결합이 급격히 일어나 베이컨시 농도가 해당온도에서의 평형농도인 특정 임계값으로 유지된다.
한편, 본 발명의 실시예는 질소가스 + 아르곤가스 또는 질소가스 + 수소가스의 혼합가스 분위기하에서 도 5의 RTA 공정을 수행하는 것이기 때문에, 도 6과 도 7 및 도 6과 도 8의 베이컨시 농도 프로파일을 서로 결합하면, 이들 혼합가스 분위기 하에서의 베이컨시 농도 프로파일을 알 수 있다. 이러한 혼합가스 하에서의 베이컨시 농도 프로파일은 도 9에 도시된 바와 같이, 실리콘 웨이퍼의 전면 및 후면으로부터 소정 깊이에서 각기 제1 피크 및 제2 피크를 나타내며, 상기 전면 및 후면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에는 특정 임계값, 즉 해당온도에서의 평형농도 이하로 유지됨을 알 수 있다. 상기 제1 피크 및 제2 피크 사이의 벌크영역에서 베이컨시의 농도 프로파일은 컨케이브(concave)한 형상을 갖게 된다.
도 9에 도시된 바와 같은 베이컨시 농도 프로파일을 갖게 되는 것은, 본원발명이 베이컨시 실리콘 주입효과를 갖는 가스와 인터스티셜 실리콘 주입효과를 갖는 가스의 혼합가스 분위기하에서 도 5의 RTA 공정이 수행되기 때문이다. 질소가스하에서의 베이컨시 실리콘 주입효과로 인한 베이컨시 실리콘의 농도 프로파일과 아르곤가스 또는 수소가스하에서의 인터스티셜 실리콘 주입효과로 인한 인터스티셜 실리콘의 농도 프로파일을 로그 스케일로 대비해 보면, 웨이퍼의 전면 및 후면으로부터 벌크영역을 향하여 베이컨시 실리콘 농도 프로파일의 기울기가 인터스티셜 실리콘 농도 프로파일의 기울기 보다 작다가 웨이퍼의 표면으로부터 일정 깊이 이상에서는 커지는 형태를 갖는다. 따라서, 웨이퍼의 전면 및 후면으로부터 일정 깊이이내의 표면근방에서는 디누드존(Denuded Zone)이 형성되는 지역으로서, 이곳에서는 인터스티셜 실리콘이 모두 베이컨시 실리콘과 재결합하며 베이컨시 실리콘은 특정 임계값, 즉 해당온도에 해당하는 평형농도값이하로 유지되며, 이후 디누드존을 벗어나면서 베이컨시 실리콘의 농도가 평형농도값 이상으로 급격히 증가하다가 베이컨시 실리콘의 농도값과 인터스티셜 농도값의 차이가 최대로 되는 위치, 즉 상기 베이컨시 실리콘 농도 프로파일의 기울기가 인터스티셜 실리콘 농도 프로파일의 기울기보다 커지는 위치에서 피크(제1 피크 및 제2 피크)를 이루며, 피크 이후 벌크영역을 향하여 다시 베이컨시 실리콘의 농도가 감소하게 되어 제1 피크 및 제2 피크 사이의 베이컨시 실리콘의 농도 프로파일은 컨케이브한 형상을 갖게 되는 것이다.
한편, 웨이퍼내의 베이컨시 점결함은 후속되는 반도체소자 제작과정에서 반복적으로 수행되는 열처리에 의해 산소석출물로 형성된다. 즉, 베이컨시 점결함은 후속되는 열처리에 의해 형성되는 산소석출물의 핵생성 중심이 된다. 따라서 베이컨시 농도가 높은 경우에는 그에 따라 형성되는 산소석출물의 농도도 크게 되는 것이다. 따라서, 웨이퍼내의 베이컨시 농도 프로파일을 통하여 산소석출물의 농도 프로파일의 형상도 쉽게 유추해낼 수 있다.
한편, 베이컨시 농도와 산소석출물의 관계식을 살펴보면,
Si(실리콘기판) + x Oi + y Vsi ⇔ SiO2(산소석출물) + SiI(인터스티셜 실리콘) + σ에서, 베이컨시 실리콘(Vsi)의 농도 및 초기산소농도(Oi)가 높으면 반응은 오른쪽으로 진행되어 산소석출물의 농도가 증가함을 알 수 있다. 상기 관계식에서 x, y, σ는 상수이다.
한편, 본 발명의 실시예에서는 도 5의 RTA 공정이 완료된 후 후속의 열처리를 수행하여 산소석출물의 형성상태를 측정하였다. 후속의 열처리는 일반적으로 반도체소자의 제작과정에서 반복적으로 수행되는 열처리공정들을 염두에 두고, 산소석출물이 형성되는 그와 유사한 범위내의 조건들을 설정하였다. 본 실시예에서는 비교의 기준을 통일하기 위하여, 도 5의 RTA 공정을 수행한 후 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기하에서 열처리를 수행하였다.
도 5의 RTA 공정의 가스조건을 고려함에 있어서, 본 발명의 혼합가스의유량과혼합비의 영향을 검토하였으며, 도 9는 질소가스 + 아르곤가스 분위기하에서 혼합비를 변화시키면서 도 5의 RTA 공정을 수행한 후의 베이컨시 농도 프로파일을 개략적으로 도시하여 나타내는 도면이며, 도 31은 아르곤/질소 혼합가스의 유량에 따른 피크에서의 산소석출물의 농도변화를 나타내는 그래프이며, 도 32는 아르곤/질소 혼합가스의 혼합비에 따른 피크에서의 산소석출물의 농도변화를 나타내는 그래프이다.
도 9에서 (a)는 질소가스 : 아르곤가스 = 70 : 30, (b)는 질소가스 : 아르곤가스 = 50 : 50, (c)는 질소가스 : 아르곤가스 = 30 : 70의 비율로 각기 혼합한 가스에 대한 것이다. 질소가스의 비율이 커지면서 베이컨시 농도 프로파일의 피크는 웨이퍼의 표면을 향하며, 피크에서의 농도치도 커짐을 알 수 있다. 반면에 질소가스의 비율이 커지면서 후속 열처리에 의해 산소석출물이 형성되지 않는 디누드존의 크기도 급격히 감소함을 알 수 있다.
도 31의 측정 데이터는 도 5의 RTA 공정조건으로서, 온도상승율 50℃/초, 어닐링 온도 1250 ℃, 어닐링 시간 10초, 온도하강율 33 ℃/초 하에서 아르곤/질소가스의 유량(flow rate)을 1/1, 2/2, 3/3, 4/4, 5/5 리터/분(l/min)으로 증가시키면서 도 5의 RTA 공정을 수행한 후 800℃에서 4시간, 1600℃에서 16시간 질소분위기하에서 열처리를 수행한 후 피크에서의 산소석출물의 농도를 측정한 것이며, 혼합가스의 유량의 증가에 따라 산소석출물의 농도가 증가하는 것을 알 수 있다.
또한, 도 32의 측정 데이터는 도 31과 동일한 RTA 공정조건 하에서 아르곤/질소가스의 혼합비를 3/1, 2.5/1.5, 2/2, 1.5/2.5, 1/3 리터/분(l/min)으로 변화시키면서 도 5의 RTA 공정을 수행한 후 800℃에서 4시간, 1600℃에서 16시간 질소분위기하에서 열처리를 수행한 후 피크에서의 산소석출물의 농도를 측정한 것이며, 동일한 혼합가스의 유량(4 리터/분)에서 질소가스의 비율의 증가에 따라 산소석출물의 농도가 증가하는 것을 알 수 있다.
본 발명에서는 RTA 공정의 공정조건들, 즉 혼합가스의 비율 및 유량, 온도상승율, 어닐링 온도 및 시간, 온도하강율등을 다양하게 조절할 수 있으며, 이때는 베이컨시 농도 프로파일에서 피크의 위치, 피크에서의 베이컨시 농도값의 크기, 벌크영역에서의 베이컨시 농도값, 디누드존의 크기 등을 고려하여 결정된다.
도 33은 본 발명의 일 실시예에 따라 온도승온율(Ramp-up Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다. 비교의 기준을 동일하게 하기 위하여, 각 경우에 있어서, 질소가스와 아르곤가스의 혼합비율은 50 : 50이며, 급속 열처리의 어닐링 온도는 1250℃이며, 어닐링시간은 10초이며, 온도하강율은 33 ℃/초이며, 후속 열처리는 전술한 바와 같이, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 1에 나타내었다.
온도상승율 (℃/초) 피크에서의 산소석출물의 농도 (ea/cm3)
10 2.0 x 1010
30 2.5 x 1010
50 2.1 x 1010
70 2.0 x 1010
90 2.0 x 1010
도 33 및 표 1로부터 보면, 피크에서 산소석출물의 농도는 온도상승율에 크게 영향을 받지 않음을 알 수 있다.
도 34는 본 발명의 일 실시예에 따라 열처리시간(annealing time)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다.비교의 기준을 동일하게 하기 위하여, 각 경우에 있어서, 질소가스와 아르곤가스의 혼합비율은 50 : 50이며, 온도상승율은 50 ℃/초이며, 급속 열처리의 어닐링 온도는 1250℃이며, 온도하강율은 33 ℃/초이며, 후속 열처리는 전술한 바와 같이, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 2에 나타내었다.
어닐링시간 (초) 피크에서의 산소석출물의 농도 (ea/cm3)
1 1.0 x 108
5 5.0 x 109
10 2.0 x 1010
30 2.5 x 1010
60 3.0 x 1010
도 34 및 표 2로부터 보면, 피크에서 산소석출물의 농도는 어닐링시간에 크게 영향을 받음을 알 수 있으며, 피크에서의 산소석출물의 농도가 적어도 109개/cm3 이상이 되려면 본발명의 어닐링시간은 적어도 5초 이상 진행되어야 함을 알 수 있다.
도 35는 본 발명의 일 실시예에 따라 열처리온도(annealing temperature)를변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다. 비교의 기준을 동일하게 하기 위하여, 각 경우에 있어서, 질소가스와 아르곤가스의 혼합비율은 50 : 50이며, 온도상승율은 50 ℃/초이며, 어닐링시간은 10초이며, 온도하강율은 33 ℃/초이며, 후속 열처리는 전술한 바와 같이, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 3에 나타내었다.
어닐링온도 (℃) 피크에서의 산소석출물의 농도 (ea/cm3)
1250 2.0 x 1010
1200 5.0 x 108
1150 1.0 x 108
1100 7.0 x 107
1000 7.0 x 107
도 35 및 표 3로부터 보면, 피크에서 산소석출물의 농도는 어닐링온도에 크게 영향을 받음을 알 수 있으며, 피크에서의 산소석출물의 농도가 적어도 109개/cm3 이상이 되려면 본발명의 어닐링온도는 적어도 1250 ℃ 이상 진행되어야 함을 알 수 있다. 그러나, 어닐링온도와 어닐링시간은 산소석출물의 농도와 관련하여 매우 밀접한 관련이 있는 것으로써 도 34와 관련하여 동일한 산소석출물의 농도를 얻기 위해서는 어닐링온도가 높으면 어닐링시간은 상대적으로 작게 가져갈 수 있으며, 반대로 어닐링온도가 낮으면 어닐링시간은 상대적으로 크게 가져갈 수 있음을 알 수 있다.
도 36은 본 발명의 일 실시예에 따라 온도하강율(Ramp-down Rate)을 변화시키면서 도 5의 RTA 공정을 수행한 후의 피크에서의 산소석출물의 농도 변화를 측정한 그래프이다. 비교의 기준을 동일하게 하기 위하여, 각 경우에 있어서, 질소가스와 아르곤가스의 혼합비율은 50 : 50이며, 온도상승율은 50 ℃/초이며, 어닐링온도는 1250 ℃이며, 어닐링시간은 10초이며, 후속 열처리는 전술한 바와 같이, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를 표 4에 나타내었다.
온도하강율 (℃/초) 피크에서의 산소석출물의 농도 (ea/cm3)
10 8.0 x 109
30 2.0 x 1010
50 2.2 x 1010
70 3.0 x 1010
90 3.5 x 1010
도 36 및 표 4로부터 보면, 피크에서 산소석출물의 농도는 온도하강율에 크게 영향을 받지 않음을 알 수 있으나, 온도하강율이 커짐에 따라 피크에서의 산소석출물의 농도가 다소 증가함을 알 수 있다.
도 10은 본 발명의 일 실시예에 따른 RTA 공정을 수행한 후 후속 열처리에 의한 산소석출물의 농도 프로파일을 나타낸 도면이다. 도 10에서, ①은 질소가스 분위기, ②는 질소 + 아르곤가스 분위기, ③은 질소가스 + 수소가스 분위기, ④는 아르곤가스 분위기, ⑤는 수소가스 분위기하에서 도 5의 RTA 공정을 수행한 후의 후속 열처리에 의해 형성된 산소석출물의 농도 프로파일을 나타낸다.
비교의 기준을 동일하게 하기 위하여, 각 경우에 있어서, 급속 열처리는 온도 1250℃에서 10초간 실시하였으며, 후속 열처리는 전술한 바와 같이, 모든 웨이퍼에 대하여 800℃에서 4시간, 1600℃에서 16시간 질소분위기 하에서 수행하였으며, 그 결과를표 5에 나타내었다.
구 분 피크에서의 산소석출물의 농도 [cm-3] 벌크에서의 산소석출물의 농도 [ cm-3] 디누드존의 깊이 [㎛ ] COP 분해능력
아르곤 8 X 109 8 X 109 50 중간
수소 6 X 109 6 X 109 60 높음
질소 3 X 1010 1 X 105(검출한계) 0 없음
질소/아르곤 2 X 1010 5 X 109 10 중간
질소/수소 1 X 1010 5 X 109 15 높음
도 11은 아르곤가스 분위기하에서 도 5의 RTA 공정을 수행함에 따라 실리콘 웨이퍼의 표면 근방에서의 COP(Crystal Originated Precipitates)의 분해과정을 설명하기 위한 도면이다. 일반적으로 초크랄스키법에 의한 잉곳성장시 형성되는 보이드 형태의 COP는 잘려진 옥타헤드랄(Octahedral) 보이드의 형태를 이루며, 보이드(20)의 내벽측으로는 실리콘산화막(22)이 형성되어 있다. 아르곤가스 또는 수소가스등 도 5의 RTA 공정동안에 웨이퍼의 표면에 인터스티셜 실리콘 주입효과를 갖는 가스의 분위기 하에서는 표면근방의 COP가 분해되는 현상이 발생된다. 보다 구체적으로 분해의 메카니즘을 설명하면, 잉곳 성장시 잉곳내에 함유되는 초기산소농도(Oi)는 냉각에 따라 그 냉각온도에서의 용해도 이상으로 과포화된다. 따라서, 웨이퍼에 있어서도 초기산소농도는 일정한 농도의 용해도선(S) 이상으로 과포화되어지지만, 웨이퍼표면에서는 웨이퍼 표면으로의 확산(Out-diffusion)에 의해 초기산소농도가 용해도선(S) 이하가 된다. 따라서, 웨이퍼의 벌크영역에서는 과포화된 초기산소가 보이드(20)내로 공급되어 실리콘산화막(22)을 형성하는 반면에 웨이퍼의 표면근방(즉, 용해도선과 초기산소농도선의 교차지점 "T" 이하의 깊이)에서는 초기산소의 농도가 용해도선 이하가 되기 때문에 보이드(20)내의 실리콘산화막(20)으로부터 산소가 이탈되고 동시에 인터스티셜 실리콘 주입의 효과에 의해 보이드에 실리콘이 공급되면서 점차로 보이드의 크기가 작아지고 결국은 소멸하게 된다.
이러한 COP의 분해는 후술하는 바와 같이, 본 발명에 따른 급속 열처리과정의 적용대상이 되는 웨이퍼의 범위를 보다 넓게 해주는 것이다. 이러한 COP의 분해효과는 표 5에 나타낸 바와 같이 수소가스가 아르곤가스에 비하여 효과적임을 알 수 있다.
도 12 내지 도 16은 도 10의 각 경우에 대하여 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 형성된 산소석출물의 분포를 나타내는 사진들이며, 도 12는 질소가스 분위기하, 도 13은 아르곤가스 분위기하, 도 14는 수소가스 분위기하, 도 15는 질소가스 + 아르곤가스 분위기하, 도 16는 질소가스 + 수소가스 분위기하에서의 결과를 나타낸다. 각 도면의 좌측이 웨이퍼의 전면이며, 우측이 후면을 나타낸다.
도 17 내지 도 21은 도 10의 각 경우에 대하여 도 5의 RTA 공정을 수행한 후 후속 열처리에 의해 웨이퍼의 전면 근처에 형성된 산소석출물이 존재하지 않는 디누드존의 깊이를 나타내는 사진들이며, 도 17은 질소가스 분위기하, 도 18은 아르곤가스 분위기하, 도 19는 수소가스 분위기하, 도 20은 질소가스 + 아르곤가스 분위기하, 도 21은 질소가스 + 수소가스 분위기하에서의 결과를 나타낸다. 표5에서도 나타낸 바와 같이 질소가스 분위기하에는 디누드존이 거의 확보되지 않음을 알 수 있다.
도 22a 내지 도 24b는 애스-그로운(as-grown)상태의 COP의 형상과 도 5의 RTA 공정을 수행한 후의 변화된 형상을 각기 나타낸 사진들이다. 도 22a 및 도 22b는 질소가스 분위기하에서의 RTA 공정을 수행한 경우, 도 23a 및 도 23b는 질소가스 + 아르곤가스 분위기하에서 RTA 공정을 수행한 경우, 도 24a 및 도 24b는 질소가스 + 수소가스 분위기하에서 RTA 공정을 수행한 경우를 나타낸다. 표5에 나타낸 바와 같이, 질소 분위기하에서는 COP의 분해가 일어나지 않으며, 아르곤가스 및 수소가스 하에서는 COP의 분해가 잘 일어남을 알 수 있다. 특히 수소가스 분위기 하에서의 결과는 COP가 완전히 분해된 것을 알 수 있다. 따라서, 애스-그로운 상태에서 COP의 크기를 작게 가져간다면, 도 5의 급속 열처리과정에서 COP가 완전히 분해되어진다는 것을 알 수 있다.
[ 웨이퍼의 준비 단계 ]
본 발명은 실리콘 웨이퍼에 대하여 도 5의 급속 열처리를 수행함으로써 후속되는 열처리에 의해 형성되는 산소석출물의 분포를 제어하는 것에 관한 것이며, 이러한 본 발명의 급속 열처리를 수행할 수 있는 단계와 그 적용 대상이 되는 웨이퍼의 준비에 대하여 이하에서 설명한다.
도 25는 본 발명의 일 실시예에 따른 공정과정을 나타내는 공정순서도로서, 결정성장(S10)이후 일반적인 웨이퍼링과정을 나타낸 것이다. 일반적인 반도체 웨이퍼링 방법의 개략은 울프와 타우버씨에 의해 1986년 작성된 텍스트북 "Silicon Processing for the VLSI Era, Volume 1, Process Technology"의 1장, 페이지 1 내지 35에 상세히 개시되어 있으며, 도 25를 참조하여, 반도체 웨이퍼의 웨이퍼링과정을 간단히 살펴보면, 초크랄스키 풀러에서 잉곳을 형성하는 결정성장공정(S10) 이후에 웨이퍼의 형태로 슬라이싱하는 절단공정(S12)이 이루어지며, 절단된 잉곳의 슬라이스의 측면을 라운딩하거나 표면을 식각하는 식각공정 (S14)이 이루어진다. 이어서 표면에 대한 제1 세정공정 (S16)을 수행한 후, 도너킬링공정(S18)이 이루어지고, 반도체소자가 형성될 웨이퍼의 전면을 폴리싱하는 폴리싱공정(S20)과 제2 세정공정(S22)이 이루어진 후 패키징되어진다.
본 발명의 도 5의 RTA 공정은 도너킬링(Donor Killing)단계(S18)에서 수행한다. 물론 본 발명의 열처리 단계를 별도로 수행할 수 있으나, 원가 절감의 차원에서 도너킬링 단계에서 수행하는 것이 바람직하다. 일반적으로 도너킬링이라함은 실리콘 잉곳속에 포함된 산소가 후속되는 반도체소자의 제작과정에서 이온의 형태로 존재하여 이온주입된 불순물에 대하여 도너역할을 할 수 있기 때문에 이를 방지하기 위하여 미리 웨이퍼링과정에서 열처리를 수행하여 산소석출물로 만들어주는 과정이라 할 수 있으며, 통상적으로 RTA 장비에서 700℃에서 30초 이상 실시한다.
상기 결정성장공정(S10)이 이루어지는 장치로서, 도 27은 종래의 일반적인 초크랄스키 풀러를 개략적으로 나타내는 도면이다. 도 27을 참조하면, 초크랄스키 풀러(100)는 로(furnace), 결정 인상메카니즘, 환경제어기 및 컴퓨터화된 제어시스템을 포함한다. 상기 초크랄스키 로는 일반적으로 핫존 로(hot zone furnace)라고 불리워진다. 상기 핫존 로는 히터(104), 쿼츠로 만들어진 도가니(106), 흑연으로 만들어진 서셉터(108) 및 도시된 바와 같이 제1 방향(112)으로 회전하는 회전축(110)을 포함한다.
냉각재킷 또는 냉각포트(132)가 수냉과 같은 외부 냉각수단에 의하여 냉각된다. 열차단체(114)가 부가적인 열분포를 제공해주며, 가열팩(102)이 열흡수물질 (116)로 충전되어 또한 부가적인 열분포를 제공해준다.
상기 결정 인상메카니즘은 도시된 바와 같이 제1 방향(112)에 반대되는 제2 방향(122)으로 회전할 수 있는 결정인상축(120)을 포함한다. 상기 결정인상축(120)은 그 단부에 결정홀더(120a)를 포함한다. 상기 결정홀더(120a)는 시드결정(124)을 잡고 있으며, 도가니(106) 내의 용융물(126)로부터 인상되어져 잉곳(128)을 형성한다.
상기 환경 제어시스템은 챔버 밀봉체(130), 냉각재킷(132) 및 도시되지 않은 다른 유동 제어기 및 진공 배기시스템을 포함한다. 컴퓨터화된 제어시스템은 상기 히터, 풀러 및 다른 전기적, 기계적 요소들을 제어하기 위해 사용될 수 있다.
단결정 실리콘 잉곳을 성장시키기 위하여, 상기 시드결정(124)은 실리콘 용융물(126)과 접촉하며, 점차적으로 축방향(상측)으로 인상된다. 단결정 실리콘으로의 상기 실리콘 용융물(126)의 냉각 및 고상화는 잉곳(128)과 용융물(126) 사이의 경계(131)에서 일어난다. 도 27에 도시된 바와 같이 상기 경계(131)는 상기 용융물(126)에 대하여 볼록하다.
한편, 본 발명에 의한 급속 열처리공정을 적용하여 도 4에서와 같은 제어된 산소석출물의 농도 프로파일을 얻을 수 있는 실리콘 웨이퍼는 크게 3가지로 대별할 수 있다. 즉, 웨이퍼의 반경방향의 전체에 걸쳐 인터스티셜집괴 및 베이컨시집괴가형성되지 않는 무결함의 퍼펙트 웨이퍼, 베이컨시집괴가 웨이퍼의 중심부로부터 일정한 반경내의 베이컨시-리치영역에만 형성되어 있으며 베이컨시영역의 외측에는 인터스티셜집괴 및 베이컨시집괴가 존재하지 않는 세미퍼펙트 웨이퍼, 웨이퍼의 전체에 걸쳐 인터스티셜집괴는 존재하지 않고 베이컨시집괴만 존재하는 웨이퍼가 본 발명의 급속 열처리공정의 대상이라 할 수 있다. 그러나, 본 발명의 적용대상이 될 수 있는 웨이퍼는 반드시 이에 한정되는 것은 아니며, 본 발명의 원리가 적용될 수 있는 것은 모두 포함될 수 있다. 즉, 본 발명은 전술한 바와 같이, 소정의 실리콘 웨이퍼에 대하여 도 5의 RTA 공정을 실시한 후 후속 열처리를 수행함으로써 도 4와 같은 산소석출물의 농도 프로파일을 얻는것이며, 다른 한편으로는 COP와 관련하여 웨이퍼의 벌크영역내에는 존재하지만 디누드존에는 COP가 존재하지 않는 실리콘 웨이퍼를 구현하는 것과 관련있다.
실리콘 웨이퍼에서 결함을 방지하기 위하여 결정성장시 고순도의 잉곳을 제작하기 위한 다양한 연구들이 이루어져 왔으며, 특히 시드결정의 인상속도와 핫존 구조에서의 온도구배를 제어하는 기술이 잘 알려져 있다. 보론코브씨가 저술한 "The Mechanism of Swirl Defects Formation in Silicon "[Journal of Crystal Growth, Vol.59, 1982, pp.625-643]에는 잉곳의 인상속도(V)와 잉곳-용융물 접촉면에서의 온도구배(G)의 제어에 관한 기술이 잘 개시되어 있으며, 이를 적용한 본 발명자에 의해 1996년 11월 25일부터 29일 사이에 열린 실리콘물질에 대한 향상된 과학기술에 대한 제2 차 국제 심포지움(Second International Symposium on Advanced Science and Technology of Silicon Material)에서 발표된 논문 " Effect ofCrystal Defects on Device Characteristics"에 의하면 V/G가 임계점 이상에서는 베이컨시-리치영역이 형성되며, 임계점 이하에서는 인터스티셜-리치영역이 형성됨을 알 수 있다.
보다 구체적으로 살펴보면, 도 26은 실리콘 잉곳에서의 상대적 점결함 분포와 V/G의 관계를 나타내는 개념도로서, 잉곳성장시 V/G가 임계점 (V/G)*이상에서는 베이컨시-리치영역이 형성되며, 임계베이컨시농도 Cv*이상에서는 베이컨시집괴가 형성되며, 임계인터스티셜농도 CI* 이하에서는 인터스티셜 집괴가 형성됨을 알 수 있다. 또한 도 26에서 (V/G)B*는 인터스티셜 실리콘과 관계된 링인 B-밴드를 나타내며, (V'G)P*는 O.S.F 링인 P-밴드를 각기 나타낸다.
본 발명의 적용대상이 되는 웨이퍼는 잉곳성장시 V/G가 상기 B-밴드 및 P-밴드 사이에 존재하는 무결함의 퍼페트 웨이퍼, 상기 P-밴드를 포함하는 세미퍼펙트 웨이퍼 및 임계베이컨시농도에 해당하는 (V/G)* 이상에서 베이컨시집괴가 웨이퍼의 전체에 형성되는 웨이퍼등이 될 것이다.
한편, 본 발명의 적용대상이 되는 웨이퍼인 퍼펙트 웨이퍼 및 세미퍼펙트 웨이퍼에 대하여는 본 발명자에 의해 출원된 미합중국 특허출원번호 제 08/989,591호 및 그에 대한 CIP(Continuation-In-Part)출원인 제 09/320,210호 및 제 09/320,102호에 잘 개시되어 있으며, 본 출원서와 함께 결합하는 참증으로 하고, 그 상세한 설명은 생략한다.
도 28은 본 발명자에 의해 발명된 전기 CIP출원에 개시된 초크랄스키 풀러를나타내는 개략도로서, 도 27과 비교하여 열차단체(214)등을 개량한 것이다. 도 28을 간단히 살펴보면, 초크랄스키 풀러(200)는 로(furnace), 결정 인상메카니즘, 환경제어기 및 컴퓨터화된 제어시스템을 포함하며, 상기 핫존 로는 히터(204), 도가니(206), 서셉터(208) 및 도시된 바와 같이 제1 방향(212)으로 회전하는 회전축 (210)을 포함한다. 냉각재킷(232)과 열차단체(214)가 부가적인 열분포를 제공해주며, 가열팩(202)이 열흡수물질 (216)로 충전되어 또한 부가적인 열분포를 제공해준다.
상기 결정 인상메카니즘은 도시된 바와 같이 제1 방향(212)에 반대되는 제2 방향(222)으로 회전할 수 있는 결정인상축(220)을 포함한다. 상기 결정인상축(220)은 그 단부에 결정홀더(220a)를 포함한다. 상기 결정홀더(220a)는 시드결정(224)을 잡고 있으며, 도가니(206) 내의 용융물(226)로부터 인상되어져 잉곳(228)을 형성한다.
상기 환경 제어시스템은 챔버 밀봉체(230), 냉각재킷(232) 및 도시되지 않은 다른 유동 제어기 및 진공 배기시스템을 포함한다. 컴퓨터화된 제어시스템은 상기 히터, 풀러 및 다른 전기적, 기계적 요소들을 제어하기 위해 사용될 수 있다.
단결정 실리콘 잉곳을 성장시키기 위하여, 상기 시드결정(224)은 실리콘 용융물(226)과 접촉하며, 점차적으로 축방향(상측)으로 인상된다. 단결정 실리콘으로의 상기 실리콘 용융물(226)의 냉각 및 고상화는 잉곳(228)과 용융물(226) 사이의 경계(231)에서 일어난다. 도 27과 비교하여 열차단하우징(234)을 더 설치하여 V/G의 조절을 보다 정밀하게 한 것이다.
도 29는 본 발명의 일 실시예에 따라 개량된 초크랄스키 풀러를 나타내는 개략도이며, 도 30은 그 개량된 요부를 나타낸 것으로서, 도 28와 동일한 구성부분에 대하여는 설명을 생략한다. 개량된 부분은 도 30에서 보여지는 바와 같이, 열차단하우징(300)의 형상이 변경되고, 열차단판(360)이 추가적으로 더 설치된 것이다. 상기 열차단하우징(300)은 누워있는 사다리꼴 형상으로서 수직인 내부열차단하우징벽 (310) 및 외부열차단하우징벽(330), 상기 내부열차단하우징벽(310)과 외부열차단하우징벽(330) 사이를 연결하며 외측방향으로 상향경사진 열차단하우징덮개(340) 및 상기 내부열차단하우징벽(310)과 외부열차단하우징벽(340) 사이를 연결하며 외측방향으로 하향경사진 열차단하우징바닥(320)을 포함하는 링형태를 갖는다.
상기 링형의 열차단하우징(330)내에는 열을 흡수할 수 있는 열흡수물질이 내장될 수 있으며, 열차단하우징(330)은 카본페라이트로 구성될 수 있다.
상기 열차단하우징(330)의 열차단하우징덮개(340)와 상기 냉각재킷(232)의 사이에서 상기 인상되는 잉곳의 주위를 둘러싸는 열차단판(360)이 구비되며, 상기 열차단하우징(330)은 지지부재(350)에 의해 가열팩(216)의 상측에 고정된다.
도 29는 기본적으로 성장되는 잉곳의 냉각속도를 빠르게 할 수 있도록 개량된 구조이다. 일반적으로 결정성장된 잉곳내에 함유된 보이드의 크기는 실리콘 용융물과 잉곳과의 접촉면에서 형성되는 초기 베이컨시농도의 제곱근에 비례하지만, 잉곳의 냉각속도의 제곱근에 반비례한다. 한편, 도 11에서 설명한 바와 같이 잉곳내에 존재하는 보이드의 크기를 일정한 크기 이하로 형성하면, 비록 결정성장시 잉곳내에 보이드가 형성된다 할 지라도 본 발명의 급속 열처리공정에 의해 디누드존에는 보이드가 존재하지 않는다.
따라서, 이러한 본 발명의 목적에 따라 잉곳내에 형성되는 보이드의 크기를 줄이기 위해 잉곳의 냉각속도는 증가시켜야 한다. 한편 잉곳의 냉각속도가 증가하면, 인상되는 잉곳의 중심축을 따라 온도구배(Gc)가 커지게 되며, 소정의 결함분포를 갖도록 V/G를 일정하게 하는 경우 잉곳의 인상속도도 빠르게 된다.
본 발명에서는 상기 잉곳-용융물 경계에서의 잉곳축의 온도로부터 잉곳축의 온도가 잉곳의 성장단계에 해당하는 일정한 온도에 이르기까지 상기 잉곳의 냉각속도가 적어도 1.4 °k /min 이상이 되도록 상기 열차단하우징(300)의 내부열차단하우징벽(310) 및 외부열차단하우징벽(340)의 길이 "a" 및 "c", 열차단하우징 덮개(340)의 경사각() 및 열차단하우징바닥(320)의 경사각(), 상기 잉곳(228)으로부터 내부열차단하우징벽(310)까지의 거리 "d", 상기 도가니(206)로부터 외부열차단하우징벽(330)까지의 거리 "f", 상기 내부열차단하우징벽(310)과 외부열차단하우징벽(330)까지의 거리 "e" 및 상기 열차단판(360)의 배열이 선택된다.
도 29의 풀러에서는 성장되는 잉곳의 냉각속도가 크기 때문에 인상속도를 매우 크게, 예를 들어 0.50 mm/min에서 1.00 mm/min 정도로 가져갈 수 있기 때문에 잉곳의 생산성이 향상될 뿐더러, 도 28에서 제작되는 퍼페트 웨이퍼나 세미 퍼펙트 웨이퍼를 위한 잉곳 성장시의 공정마진도 더 크게 확보될 수 있다.
이상에서 설명한 실시예는 본 발명의 사상을 예시한 것이며, 본 발명의 사상이 미치는 범위내에서 다양한 변형 실시, 특히 급속 열처리공정의 온도, 시간, 냉각속도, 가스의 혼합비등이 다양하게 설정될 수 있으며, 웨이퍼의 준비단계에서도 다양한 풀러의 구조도 가능함은 물론이다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 웨이퍼의 표면 근방에 디누드존이 충분히 확보되어 있으며 동시에 웨이퍼의 벌크영역 내에서 충분한 게더링 효과를 갖도록 산소석출물이 분포된 실리콘 웨이퍼를 형성할 수 있다.
또한, 웨이퍼의 표면 근방에 디누드존이 충분히 확보되어 있으며 동시에 웨이퍼의 벌크영역 내에서 충분한 게더링 효과를 갖도록 결함 분포를 자유롭게 제어할 수 있으며, 본 발명의 풀러를 사용하면 성장되는 잉곳의 급속냉각이 가능하기 때문에 잉곳내의 보이드의 크기를 감소시킬 수 있다.

Claims (35)

  1. 반도체소자의 액티브영역이 형성되는 실리콘 웨이퍼의 전면으로부터 후면까지의 산소석출물(Oxygen Precipitates)의 농도 프로파일이, 전면 및 후면으로부터 소정 깊이에서 각기 제1 피크 및 제2 피크를 나타내며, 상기 전면 및 후면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에 디누드존이 형성되며, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서 산소석출물의 농도 프로파일이 컨케이브 (concave)한 것을 특징으로 하는 제어된 산소석출물 분포를 갖는 실리콘 웨이퍼.
  2. 제1항에 있어서, 상기 산소석출물의 농도 프로파일이 실리콘 웨이퍼의 중심을 축으로 대칭인 것을 특징으로 하는 제어된 산소석출물 분포를 갖는 실리콘 웨이퍼.
  3. 제1항에 있어서, 상기 디누드존의 깊이는 웨이퍼의 표면으로부터 10 ㎛ 내지 40㎛의 범위로 확보되는 것을 특징으로 하는 제어된 산소석출물 분포를 갖는 실리콘 웨이퍼.
  4. 제3항에 있어서, 상기 디누드존의 깊이는 바람직하게는 웨이퍼의 표면으로부터 30㎛의 부근까지 확보되는 것을 특징으로 하는 제어된 산소석출물 분포를 갖는 실리콘 웨이퍼.
  5. 제1항에 있어서, 상기 제1 피크 및 제2 피크에서의 산소 석출물의 농도는 적어도 1 x 109cm-3이상인 것을 특징으로 하는 제어된 산소석출물 분포를 갖는 실리콘 웨이퍼.
  6. 제1항에 있어서, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서의 산소 석출물의 농도는 적어도 1 x 108cm-3이상인 것을 특징으로 하는 제어된 산소석출물 분포를 갖는 실리콘 웨이퍼.
  7. 제1항에 있어서, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서만COP(Crystal Originated Precipitates)가 더 존재하는 것을 특징으로 하는 제어된 산소석출물 분포를 갖는 실리콘 웨이퍼.
  8. 실리콘 웨이퍼를 준비하는 단계;
    상기 웨이퍼를 웨이퍼의 표면에서 베이컨시 주입효과를 갖는 가스와 인터스티셜 실리콘 주입효과를 갖는 가스의 혼합가스 분위기하에서 급속 열처리를 수행하여, 상기 웨이퍼의 전면으로부터 후면까지의 베이컨시의 농도 프로파일이, 전면 및 후면으로부터 소정 깊이에서 각기 제1 피크 및 제2 피크를 나타내며, 상기 전면 및 후면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에 임계값 이하로 유지되며, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서 베이컨시의 농도 프로파일이 컨케이브(concave)하도록 하는 급속 열처리 단계; 및
    상기 웨이퍼의 전면으로부터 후면까지의 산소석출물의 농도 프로파일이, 전면 및 후면으로부터 소정 깊이에서 각기 제1 피크 및 제2 피크를 나타내며, 상기 전면 및 후면으로부터 각기 제1 피크 및 제2 피크에 도달하기 전에 디누드존이 형성되며, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서 산소석출물의 농도 프로파일이 컨케이브(concave)하도록 하는 후속 열처리 단계를 구비한 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  9. 제8항에 있어서, 상기 혼합가스는 질소가스 + 아르곤가스임을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  10. 제8항에 있어서, 상기 혼합가스는 질소가스 + 수소가스임을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  11. 제8항에 있어서, 상기 혼합가스의 혼합비를 조절하여 상기 산소석출물의 제1 피크 및 제2 피크의 피크치 및 상기 벌크영역의 농도치를 제어하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  12. 제9항에 있어서, 상기 아르곤가스 : 질소가스의 혼합비를 3 : 1 내지 1 : 3의 범위내에서 조절하여 상기 디누드존의 깊이를 제어하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  13. 삭제
  14. 제8항에 있어서, 상기 급속 열처리 단계는 적어도 30℃/초 이상의 급속 냉각을 포함하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  15. 제14항에 있어서, 상기 급속 열처리 단계는 적어도 1150℃ 이상의 온도에서 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  16. 제15항에 있어서, 상기 급속 열처리 단계는 적어도 5초 이상의 시간 동안수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  17. 제15항에 있어서, 상기 급속 열처리 단계는 1150 ℃ 이상의 온도에서 30초 이상 동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  18. 제15항에 있어서, 상기 급속 열처리 단계는 1250 ℃ 이상의 온도에서 10초 이상 동안 수행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  19. 제8항에 있어서, 상기 후속 열처리 단계는 800℃에서 4시간, 1600℃에서 16시간 열처리하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  20. 제8항에 있어서, 상기 산소석출물의 농도 프로파일이 실리콘 웨이퍼의 중심을 축으로 대칭이 되도록 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  21. 제8항에 있어서, 상기 디누드존의 깊이는 웨이퍼의 표면으로부터 10 ㎛ 내지 40㎛의 범위로 확보되는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  22. 제8항에 있어서, 상기 디누드존의 깊이는 바람직하게는 웨이퍼의 표면으로부터 30㎛의 부근까지 확보되는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  23. 제8항에 있어서, 상기 제1 피크 및 제2 피크에서의 산소 석출물의 농도는 적어도 1 x 109cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  24. 제8항에 있어서, 상기 제1 피크 및 제2 피크 사이의 벌크영역에서의 산소 석출물의 농도는 적어도 1 x 108cm-3이상인 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  25. 제8항에 있어서, 상기 급속 열처리 단계는 실리콘 웨이퍼의 웨이퍼링과정의 도너킬링공정 단계에서 수행되는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  26. 제8항에 있어서, 상기 급속 열처리 단계 이후에 반도체소자의 액티브영역이 형성될 상기 웨이퍼의 전면을 폴리싱하는 단계를 더 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  27. 제8항에 있어서, 상기 실리콘 웨이퍼를 준비하는 단계는,
    인터스티셜 집괴를 방지할 수 있도록 충분히 높으나, 베이컨시 집괴를 잉곳의 축방향을 따라서 베이컨시-리치영역내로 제한시킬 수 있도록 충분히 낮은 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 잉곳을 인상하는 단계; 및
    상기 잉곳을 반경방향으로 절단하는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  28. 제8항에 있어서, 상기 실리콘 웨이퍼를 준비하는 단계는,
    베이컨시 집괴를 포함하는 그 중앙의 베이컨시-리치영역과, 인터스티셜 점결함은 포함하지만 베이컨시 집괴 및 인터스티셜 집괴는 없는 상기 베이컨시-리치영역과 웨이퍼 가장자리 사이의 무결함영역을 갖는 세미-퍼펙트 웨이퍼를 생산하는 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 잉곳을 인상하는 단계; 및
    상기 잉곳을 반경방향으로 절단하는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  29. 제8항에 있어서, 상기 실리콘 웨이퍼를 준비하는 단계는,
    인터스티셜 집괴를 방지할 수 있도록 충분히 높으나, 베이컨시 집괴를 방지할 수 있도록 충분히 낮은 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 잉곳을 인상하는 단계; 및
    상기 잉곳을 반경방향으로 절단하는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  30. 제8항에 있어서, 상기 실리콘 웨이퍼를 준비하는 단계는,
    점결함은 포함하지만 인터스티셜 집괴 및 베이컨시 집괴가 없는 퍼펙트 웨이퍼를 생산하는 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 잉곳을 인상하는 단계; 및
    상기 잉곳을 반경방향으로 절단하는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  31. 제8항에 있어서, 상기 실리콘 웨이퍼를 준비하는 단계는,
    인터스티셜 집괴의 형성없이 베이컨시 집괴가 잉곳의 반경향을 따라서 전체적으로 형성되도록 충분히 높은 잉곳의 인상속도 프로파일에서 핫존 로내의 실리콘 용융물로부터 잉곳을 인상하는 단계; 및
    상기 잉곳을 반경방향으로 절단하는 단계를 구비하는 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  32. 삭제
  33. 삭제
  34. 제27항, 제28항 또는 제31항에 있어서, 상기 잉곳을 인상하는 단계에서, 잉곳의 성장단계의 온도범위내에서의 잉곳의 중심축의 냉각속도가 적어도 1.4°K /min 이상인 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
  35. 제27항, 제28항 또는 제31항에 있어서, 상기 잉곳을 인상하는 단계에서, 잉곳의 인상속도는 0.5 내지 1.0mm/min의 범위내인 것을 특징으로 하는 실리콘 웨이퍼의 제조공정.
KR10-2002-0066625A 2002-10-30 2002-10-30 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정 KR100385961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066625A KR100385961B1 (ko) 2002-10-30 2002-10-30 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0066625A KR100385961B1 (ko) 2002-10-30 2002-10-30 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0057344A Division KR100378184B1 (ko) 1999-11-13 2000-09-29 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러

Publications (2)

Publication Number Publication Date
KR20020093689A KR20020093689A (ko) 2002-12-16
KR100385961B1 true KR100385961B1 (ko) 2003-06-02

Family

ID=27729056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0066625A KR100385961B1 (ko) 2002-10-30 2002-10-30 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정

Country Status (1)

Country Link
KR (1) KR100385961B1 (ko)

Also Published As

Publication number Publication date
KR20020093689A (ko) 2002-12-16

Similar Documents

Publication Publication Date Title
KR100378184B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
KR100486311B1 (ko) 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
US6821344B2 (en) Czochralski pullers including heat shield housings having sloping top and bottom
TWI553173B (zh) An annealing wafer, an annealing wafer, and a method of manufacturing the device
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
US6261361B1 (en) Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
EP1326270B1 (en) Method of manufacturing asilicon wafer and a silicon epitaxial wafer
JP4405082B2 (ja) 内部ゲッタリング性の改良された熱アニーリングされたウエハ
US6626994B1 (en) Silicon wafer for epitaxial wafer, epitaxial wafer, and method of manufacture thereof
US6599603B1 (en) Silicon wafer
JP2002198375A (ja) 半導体ウェーハの熱処理方法及びその方法で製造された半導体ウェーハ
KR100385961B1 (ko) 제어된 결함 분포를 갖는 실리콘 웨이퍼 및 그의 제조공정
ITMI20011120A1 (it) Wafer di silicio aventi distribuzione controllata di difetti, metodi di preparazione degli stessi, ed estrattori czochralski per la fabbrica
JPS6344720B2 (ko)
KR20030043387A (ko) 단결정 실리콘 웨이퍼 제조 방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 17