JP5052728B2 - シリコン単結晶層の製造方法 - Google Patents

シリコン単結晶層の製造方法 Download PDF

Info

Publication number
JP5052728B2
JP5052728B2 JP2002261286A JP2002261286A JP5052728B2 JP 5052728 B2 JP5052728 B2 JP 5052728B2 JP 2002261286 A JP2002261286 A JP 2002261286A JP 2002261286 A JP2002261286 A JP 2002261286A JP 5052728 B2 JP5052728 B2 JP 5052728B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal layer
silicon single
heat treatment
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002261286A
Other languages
English (en)
Other versions
JP2003332344A (ja
Inventor
隆 柴山
義男 村上
隆之 新行内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2002261286A priority Critical patent/JP5052728B2/ja
Priority to AU2003221316A priority patent/AU2003221316A1/en
Priority to TW092104697A priority patent/TWI222139B/zh
Priority to KR1020047013821A priority patent/KR100712057B1/ko
Priority to PCT/JP2003/002568 priority patent/WO2003075336A1/ja
Priority to US10/506,534 priority patent/US7229496B2/en
Publication of JP2003332344A publication Critical patent/JP2003332344A/ja
Application granted granted Critical
Publication of JP5052728B2 publication Critical patent/JP5052728B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、デバイス形成の際の基板となるシリコン単結晶層の表面の品質を改善するシリコン単結晶層の製造方法及びシリコン単結晶層に関する。
【0002】
【従来の技術】
上記のシリコン単結晶層としては、CZ(チョクラルスキー)法で引上成長されたシリコン単結晶のインゴットを加工して作製されたシリコンウェーハや、基板上にエピタキシャル成長によって形成したシリコン単結晶層などがある。
このようなシリコン単結晶層の表面には、薄い酸化膜が形成されて、さらにその上に各種の薄膜がフォトリソグラフィ工程やエッチング工程等を経て所定のパターンで積層されることで、デバイスが形成される。
【0003】
ここで、従来より用いられているシリコンウェーハのシリコン単結晶層の表面には、作製時の加工に起因する微小な欠陥、例えば研磨処理等の機械的加工によって生じたダメージや、溶液中の金属元素の化学的作用によって生じた表面の不完全性や特異点等が残留している。
本発明者は、このような欠陥を有するシリコン単結晶層の表面に洗浄やエッチングを施した場合、表面に残留していた欠陥が顕在化して、表面に形成される酸化膜の信頼性(GOI:Gate Oxide Integrity)が低下してしまうことを発見した。
これは、洗浄液やエッチャントがシリコン単結晶層の表面において弱い部分に集中して作用するためと思われ、洗浄液やエッチャントとして例えばフッ酸系のものなど選択性の高い性質のものを用いた場合に、より顕著に現れる。
このように洗浄液やエッチャントを使用することによってシリコン単結晶層のGOIが低下することで、その後にシリコン単結晶層の表面に形成されるデバイスの品質(例えば酸化膜の耐圧性等)が不良となりやすく、歩留まりが悪くなる場合があった。
【0004】
従来より、シリコン単結晶層に熱処理を施してその表面の品質を改善する方法がいくつか提案されている。例えば、後述する特許文献1には、水素ガスまたはアルゴンガス雰囲気中において1150°Cから1300°Cの温度で、熱処理時間を1秒から60秒の間としてRTA処理を施すことによって、結晶起因の欠陥であるCOP(Crystal Originated Particle)低減を図るアニール処理が開示されている。
また、後述する特許文献2には、水素ガスまたはアルゴンガス雰囲気中において950°Cから1150°Cの温度で、熱処理時間を1秒から3000秒の間としてRTA処理を施すことによって、表面のラフネスが改善されることが開示されている。
【0005】
【特許文献1】
特開平11−135514号公報(段落0013、第1図、第2図)
【0006】
【特許文献2】
特開2000−91342号公報(段落0009、第2図、第3図)
【0007】
【発明が解決しようとする課題】
しかし、シリコン単結晶層の表面の品質を改善するために行われる上記のRTA処理は、いずれも950°C以上の比較的高温で行われるものであって、このような高温の熱処理を行うと、熱処理に用いる熱処理装置(炉)からの金属汚染が避けられない。
また、シリコン単結晶層表面のマイクロラフネスは改善しても、パーティクルカウンター(対象物の表面からの反射光に基づいて表面の状態を光学的に調べる装置)によって表面の状態を調べる際に、パーティクルカウンターで測定される反射光のバックグラウンド(ヘイズ)レベルが悪化してしまう。
さらには、熱処理するシリコン単結晶層が、CZ法で引上成長されたシリコン単結晶のインゴットを加工して作製されたシリコンウェーハ等、内部に酸素析出核を設けたものである場合には、このように高温で熱処理を行うことによってシリコン単結晶層中の酸素析出核が消滅し、デバイス熱処理を経た後のシリコン単結晶層中のBMD密度が著しく低下する欠点がある。
【0008】
また、従来、シリコンインゴットから切り出したシリコンウェーハには、ラッピング、エッチングを施したのちに洗浄し、さらに、このシリコン単結晶層に存在する酸素に起因したサーマルドナーを消去するために、上記の高温のRTA処理とは別にして、窒素等の不活性雰囲気中で、600°C〜800°Cの温度で30分前後の熱処理(この熱処理はドナーキラー熱処理(DK熱処理)と呼ばれている)を施し、そののちに研磨を施している。
しかし、このDK処理は、エッチング後の洗浄工程での残留金属汚染が工程中にウェーハ内部に拡散することで、少数キャリアのライフタイム、拡散長を低下させることがあった。さらに、その後の研磨工程で、加工起因のシリコン表面の不完全性が少なからず残留し、各種の薬液(HF、SC1)で洗浄あるいはエッチングを行うと、ピットとして顕在化し、その後のデバイス形成工程におけるGOIを劣化させる現象が生じることが、本発明者らによって発見された。
【0009】
本発明は、前述の課題に鑑みてなされたもので、表面の品質を改善したシリコン単結晶層の製造方法及びこの製造方法によって製造されたシリコン単結晶層を提供することを目的としている。
【0010】
【課題を解決するための手段】
本発明は、前記課題を解決するために以下の構成を採用した。すなわち、本発明にかかるシリコン単結晶層の製造方法は、シリコン単結晶層に、研磨処理を施したのちに、水素ガスまたは不活性ガスもしくはこれらの混合ガスからなる雰囲気ガス中で、600℃以上800℃以下の温度で1秒以上60秒以下の時間、急速加熱及び急速冷却の短時間熱アニールによる熱処理(RTA処理)を施して、パーティクルカウンターで測定される反射光のバックグラウンドレベルが悪化することなく、シリコン単結晶層の表面の酸化膜が除去され、表面のシリコン原子が移動してシリコン単結晶層の表面の欠陥が消失する熱処理工程を有し、前記熱処理されるシリコン単結晶層は、シリコン単結晶のインゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔I〕とし、空孔型点欠陥が支配的に存在する領域を〔V〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔P〕とするときに、パーフェクト領域〔P〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハからなることを特徴としている。
【0012】
このシリコン単結晶層の製造方法及びシリコン単結晶層では、シリコン単結晶層に、水素(H)ガスまたは不活性ガスもしくはこれらの混合ガスからなる雰囲気ガス中で600°C以上950°C未満の温度で短時間熱アニールによる熱処理を施す熱処理工程を施している。ここで、前記不活性ガスとしては、例えばアルゴン(Ar)ガスや窒素(N)ガス等が用いられる。
このように水素ガスまたは不活性ガス、もしくはこれらの混合ガスからなる雰囲気ガス中で熱処理を行うことで、シリコン単結晶層の表面の酸化膜が除去され、さらに表面のシリコン原子が移動してシリコン単結晶層の表面の欠陥が消失する。
この熱処理において、処理温度が600°Cよりも低温であると、温度が低すぎて、シリコン単結晶層の表面のシリコンの移動が起こりにくい。
一方、処理温度が950°C以上であると、熱処理に用いる熱処理装置からの金属汚染が避けられず、また、パーティクルカウンターで測定される反射光のバックグラウンドレベルが悪化してしまう。さらに、高温での熱処理によってシリコン単結晶層中の酸素析出核が消滅し、デバイス熱処理を経た後のBMD密度が著しく低下してしまう。
このため、本発明にかかるシリコン単結晶層の製造方法において、シリコン単結晶層に施す熱処理の温度は、600°C以上950°C未満とされる。
【0013】
また、本発明のシリコン単結晶層の製造方法では、前記熱処理を行う時間を、1秒以上としたので、熱処理によるシリコン単結晶層表面のシリコン原子の移動を行う時間が確保される。
この熱処理を行う時間を300秒以下としたのは、それ以上の時間の熱処理を施してもさらなる改善は見られず、生産性(スループット)が低下するためである。
ここで、シリコン単結晶層の表面のシリコン原子は、表面に酸化膜のない状態では、600°C以上950°C未満という比較的低温の熱処理でも容易に移動することができるので、熱処理を1秒以上継続させることで、表面の酸化膜の除去とシリコン原子の移動とを行わせてシリコン単結晶層表面の欠陥を消失させることができる。
【0014】
また、本発明のシリコン単結晶層の製造方法では、シリコン単結晶層がパーフェクト領域〔P〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハを用いてもよい。この場合には、本発明による加工起因の欠陥の改善効果に加えて、結晶起因のボイド欠陥も存在せず、完全な酸化膜特性が得られる。
【0015】
また、本発明のシリコン単結晶層の製造方法では、上記のシリコン単結晶層の製造方法において、シリコン単結晶層に、研磨処理を施したのちに前記熱処理を施してもよい。この場合には、この熱処理がDK熱処理となるので、この熱処理中に拡散する金属汚染を極力減少させることができ、またこの熱処理が比較的低温での水素ガスまたは不活性ガスもしくはこれらの混合ガスからなる雰囲気ガス中で行われるので、研磨起因の表面の不完全性を改善し、表面特性に優れたシリコン単結晶層を製造することができる。
また、本発明のシリコン単結晶層の製造方法では、研磨処理後に施す熱処理工程において、600°C以上800°C以下の温度で熱処理を施してもよい。この場合には、この熱処理が、DK熱処理としてより好適な温度範囲で行われるので、サーマルドナーの消去効果が高い。
【0016】
【発明の実施の形態】
以下、本発明の一実施の形態について、図面を参照しながら説明する。
本実施の形態では、本発明にかかるシリコン単結晶層を、CZ法で引上成長されたシリコン単結晶のインゴットを加工して作製されたシリコンウェーハとしている。これに限らず、シリコン単結晶層は、基板上にエピタキシャル成長によって形成したものであってもよい。
【0017】
このシリコンウェーハは、インゴットから切り出されたのちに内部に新たに空孔を形成するRTA処理(急加熱及び急冷却の短時間熱アニール)を行ったシリコンウェーハWに対して、例えば図1に示す熱処理装置1によってさらに急加熱及び急冷却の短時間熱処理を施すことによって得られる。
この熱処理装置1は、石英チューブ2内に支持具等を用いてその内面から離間させた状態にしてシリコンウェーハWを設置するとともに石英チューブ2内に雰囲気ガスGを供給しながら外部から赤外線ランプ3等を用いたランプ加熱による赤外線照射を行って熱処理するものである。
【0018】
なお、上記シリコンウェーハWとしては、図2に示すように、シリコン単結晶のインゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔I〕とし、空孔型点欠陥が支配的に存在する領域を〔V〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔P〕とするときに、パーフェクト領域〔P〕からなるインゴットから切り出された点欠陥の凝集体が存在しないものを用いている。なお、空孔型点欠陥は、一つのシリコン原子がシリコン結晶格子で正常な一つから離脱した空孔による欠陥であり、また、格子間シリコン点欠陥は、原子がシリコン結晶の格子点以外の位置(インタースチシャルサイト)にある場合の欠陥をいう。
すなわち、このパーフェクト領域〔P〕からなるシリコンウェーハは、例えば特開平1−1393号公報に提案されているように、CZ法によりホットゾーン内のシリコン融液からインゴットをボロンコフ(Voronkov)理論に基づいた引上速度プロファイルで引き上げられ、このインゴットをスライスして作成される。
【0019】
このインゴットは、引上速度をV(mm/分)とし、ルツボ中のシリコン融液とインゴットとの界面近傍におけるインゴット鉛直方向の温度勾配をG(°C/mm)とするとき、熱酸化処理をした際にリング状に発生するOSF(Oxidation Induced Stacking Fault;酸素誘起積層欠陥)がウェーハ中心部で消滅するように、V/G(mm/分・°C)の値を決めて作られる。
【0020】
上記ボロンコフ理論では、図2に示すように、V/Gを横軸にとり、空孔型点欠陥濃度と格子間シリコン型欠陥濃度を同一の縦軸にとって、V/Gと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がV/Gによって決定されることを説明している。より詳しくは、V/G比が臨界点以上では空孔型点欠陥濃度が優勢なインゴットが形成される反面、V/G比が臨界点以上では格子間シリコン型点欠陥濃度が優勢なインゴットが形成される。図2において、〔I〕は格子間シリコン型点欠陥が支配的であって、格子間シリコン点欠陥が存在する領域((V/G)以下)を示し、〔V〕はインゴット内での空孔型点欠陥が支配的であって、空孔型点欠陥の凝集体が存在する領域((V/G)以下)を示し、〔P〕は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域((V/G)〜(V/G))を示す。領域〔P〕に隣接する領域〔V〕にはOSF核を形成する領域〔OSF〕((V/G)〜(V/G))が存在する。
【0021】
したがって、シリコンウェーハに供されるインゴットの引上速度プロファイルは、インゴットがホットゾーン内のシリコン融液から引き上げられるとき、温度勾配に対する引上速度の比(V/G)が格子間シリコン型点欠陥の凝集体の発生を防止する第1臨界比((V/G))以上であって、空孔型点欠陥の凝集体をインゴットの中央にある空孔型点欠陥が支配的に存在する領域内に制限する第2臨界比((V/G))以下に維持されるように決められる。
【0022】
この引上速度のプロファイルは、実験的に基準インゴットを軸方向にスライスすることやシミュレーションによって上記ボロンコフ理論に基づいて決定される。
【0023】
なお、COP等の点欠陥の凝集体が検出方法によって検出感度、検出下限値が異なる値を示すことがある。そのため、本明細書において、「点欠陥の凝集体が存在しない」の意味は、鏡面加工されたシリコン単結晶のインゴットを無攪拌セコエッチングを施した後に光学顕微鏡により、観察面積とエッチング取り代との積を検査体積として観察した際に、フローパターン(空孔型欠陥)及び転位クラスタ(格子間シリコン型点欠陥)の各凝集体が1×10−3cmの検査体積に対して1個欠陥が検出された場合を検出下限値(1×10個/cm)とするとき、点欠陥の凝集体の数が上記検出下限値以下であることをいう。
【0024】
このシリコンウェーハWに施される熱処理は、水素ガスまたは不活性ガスもしくはこれらの混合ガスからなる雰囲気ガス中で、600°C以上950°C未満の温度範囲内で行われるものである。ここで、不活性ガスとしては、例えばアルゴン(Ar)ガスや窒素(N)ガス等が用いられる。
この熱処理は、急速加熱、急速冷却(例えば、10°C/秒の昇温または降温)のRTA処理であって、例えば1秒以上300秒以下の間行われる。本実施の形態では、水素ガス雰囲気中で、900°Cで10秒の熱処理を行った。
【0025】
この熱処理を施すことによって、シリコンウェーハWの表面に形成された酸化膜が除去され、さらに表面のシリコン原子が移動してシリコンウェーハWの表面の欠陥が消失する。
ここで、シリコンウェーハWの表面のシリコン原子は、表面に酸化膜のない状態では、600°C以上950°C未満という比較的低温の熱処理でも容易に移動することができる。
そして、上記の熱処理の温度は600°C以上であるので、シリコンウェーハWの表面の酸化膜の除去及び表面のシリコン原子の移動が確実に行われる。
一方、熱処理温度は950°C未満であるので、熱処理装置1由来のシリコンウェーハの金属汚染が生じにくく、また、パーティクルカウンターで測定される反射光のバックグラウンドレベルの悪化が抑えられる。
さらに、熱処理温度が低温であるため、シリコンウェーハW中の酸素析出核が消滅しにくく、デバイス熱処理を経た後のBMD密度の低下を抑えることができる。
【0026】
また、この熱処理は、熱処理によるシリコン単結晶層表面のシリコン原子の移動を行う時間を確保するために、1秒以上継続させて行っており、これによりシリコンウェーハWの表面の酸化膜の除去とシリコン原子の移動とが確実に行われる。
この熱処理を行う時間は、改善効果と生産性のため、300秒以下とすることが好ましい。
【0027】
このシリコンウェーハWは、さらに酸素(O)ガス雰囲気中で950°C未満の温度で熱処理を施すことで表面に酸化膜が形成されて、表面の品質が改善されたシリコンウェーハが得られる。
このシリコンウェーハには、酸化膜の上に各種の薄膜がフォトリソグラフィ工程やエッチング工程等を経て所定のパターンで積層されることで、デバイスが形成される。
このように表面の品質が改善された本発明にかかるシリコンウェーハは、以降は洗浄液やエッチャントを使用してもGOIが低下することがない。
このため、その後にシリコン単結晶層の表面に形成されるデバイスの品質(例えば酸化膜の耐圧性等)が不良となりにくく、歩留まりを向上させることができる。
【0028】
なお、本発明の技術範囲は上記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、上記実施の形態では、シリコンウェーハWに熱処理を施す際に赤外線ランプ3を使ってシリコンウェーハWに赤外線を照射して加熱したが、他の光線(可視光等)により加熱しても構わない。また、上記の熱処理装置1のようなRTA炉の代わりに、従来の電気炉を用いてもよい。
【0029】
【実施例】
ここで、シリコン単結晶層に施した熱処理の条件による表面の品質の差を検証するために、以下の試験及び検査を行った。
以下の試験及び検査では、ほぼ同一の品質のシリコン単結晶層にそれぞれ熱処理温度または熱処理時間の異なる熱処理を施してなる複数のシリコン単結晶層を用意し、これらシリコン単結晶層に、同じ条件でエッチングと洗浄とを施し、さらに酸素(O)ガス雰囲気中で900°Cの熱処理を施して表面に9nmの厚みの酸化膜を形成したものを用いた。
ここで、以下の試験及び検査では、シリコン単結晶層として、CZ法で引上成長されたシリコン単結晶のインゴットを加工して作製されたシリコンウェーハを用い、熱処理の雰囲気ガスとしては水素ガスを用いた。また、エッチャントとしては、HO(水):HF(フッ化水素)=50:1となるエッチャントを用い、洗浄液としては、NHOH:H:HO=1:1:5となる洗浄液を用いた。
【0030】
〔酸化膜の耐圧性能試験〕
この試験では、上記の熱処理において熱処理温度または熱処理時間が異なる各シリコン単結晶層の表面に、フォトリソグラフィ工程によって縦横0.5μmの大きさのポリシリコン電極を形成し、各シリコン単結晶層についてポリシリコン電極の耐圧性能、すなわちシリコン単結晶層表面の酸化膜の耐圧性能を検証した。
ここでは、各シリコン単結晶層の表面に、5mm×4mmのパターンでポリシリコン電極を複数パターニングし、各ポリシリコン電極にそれぞれ電圧を引加した。この印加電圧は、印加開始から次第にステップ状に上げてゆき、各ポリシリコン電極に、最大1mA(およそ11MV/cmの電界強度に相当)のストレスを印加した。
このように電圧を印加したのち、シリコン単結晶層上に形成したポリシリコン電極の総数に占める、壊れなかったポリシリコン電極の比率を良品率(%)とした。
【0031】
そして、熱処理時間は同一(60秒)で熱処理温度の異なる各シリコン単結晶層の良品率を求めて、RTA処理温度に対する良品率の依存性を求めた。この結果を図3のグラフに示す。
【0032】
また、熱処理時間は同一(60秒)で熱処理温度の異なる各シリコン単結晶層を各熱処理温度ごとに二枚用意し、各シリコン単結晶層について、表面に形成したポリシリコン電極の耐圧性能における良品の分布を求めた。この結果を図4に示す。図4において、シリコン単結晶層の表面のます目一つがそれぞれひとつのパターン(ポリシリコン電極)を示しており、白色のます目は良品を示し、黒色のます目は不良品を示している。
【0033】
図3及び図4に示すように、熱処理温度が600°Cよりも低温である場合には、明らかに不良率が高く、熱処理温度が600°C以上である場合には、良品率はほぼ90%以上に向上していることがわかる。
このことから、熱処理温度が600°Cよりも低いシリコン単結晶層では、HFエッチングによる酸化膜の耐圧性能の低下が生じており、熱処理温度が600°C以上の場合には、酸化膜の耐圧性能の低下が生じていないことがわかる。
【0034】
また、前記の熱処理において熱処理温度は同一(900°C)で熱処理時間のみが異なる各シリコン単結晶層を複数用意し、これらシリコン単結晶層の表面に形成したポリシリコン電極に前記の耐圧試験を行い、熱処理時間に対する良品率の依存性を求めた。この結果を図5のグラフに示す。
図5から、熱処理時間が1秒と極めて短時間でも、シリコン単結晶層の表面の品質の改善効果が高いことがわかる。
【0035】
〔表面検査〕
次に、上記の熱処理において熱処理時間は同一(60秒)で熱処理温度の異なる各シリコン単結晶層について、SPV(表面光電位測定)によってシリコン単結晶層表面のFe汚染レベルを測定し、熱処理温度に対するFe汚染レベルの依存性を調べた。この結果を図6のグラフに示す。
図6から、熱処理温度が600°Cから950°C未満の範囲にある場合にはFe汚染レベルはほぼ一定であるのに対し、熱処理温度が950°C以上の場合には、熱処理温度が950°C未満の場合に比べてFe汚染レベルが増加していることがわかる。
【0036】
さらに、これらシリコン単結晶層について、パーティクルカウンターによってシリコン単結晶層表面の散乱光強度を測定してヘイズレベル(バックグラウンドレベル)を求め、熱処理温度に対するヘイズレベルの依存性を示した。この結果を図7のグラフに示す。
図7から、熱処理温度が950°C未満の場合には、熱処理温度が高くなるに従ってヘイズレベルはごく緩やかに増加しているが、熱処理温度が950°C以上になるとヘイズレベルが急激に増加しており、熱処理温度が950°C未満の場合と950°C以上の場合とでは、シリコン単結晶層の表面状態に明らかな差が生じていることがわかる。
【0037】
〔BMD密度測定〕
次に、上記の熱処理において熱処理時間は同一(60秒)で熱処理温度の異なる各シリコン単結晶層について、セコエッチングを行い、シリコン単結晶層内部のBMD密度を観察した。この結果を図8に示す。
この測定では、シリコン単結晶層として、上記の熱処理の前に、熱処理温度800°Cで4時間の熱処理を行い、さらに1000°Cで16時間の熱処理を行って表層でのDZと内部でのBMD形成を行ったシリコンウェーハを用いた。
図8から、熱処理温度が950°C未満の場合には、熱処理温度が高くなるにつれてシリコン単結晶層中のBMD密度は緩やかに低下している。そして、熱処理温度が950°C以上になるとBMD密度は急激に低下していることがわかる。
【0038】
以上の試験及び検査の結果より求められた、酸化膜の耐圧性能、Fe汚染レベル、パーティクルカウンターによる測定のバックグラウンド(ヘイズ)レベル、シリコン単結晶層内部に残存するBMD量等の特性から、シリコン単結晶層を製造する際の熱処理温度の範囲は、600°C以上950°C未満とすることで、洗浄液やエッチャントに対する耐性が高く、酸化膜の耐圧性能が良好であるシリコン単結晶層の製造が可能となることがわかる。
【0039】
次に、上記試験で用いたシリコンウェーハに、上記熱処理を施したのちに仕上げ研磨及び洗浄を施したものと、上記試験で用いたシリコンウェーハに、仕上げ研磨と洗浄を施したのちに上記熱処理を施したものの両方について、上記試験と同様にして、シリコンウェーハ表面の品質の差を検証した。
ここで、熱処理後に仕上げ研磨及び洗浄を施したシリコンウェーハとして、800°Cを超える温度で上記熱処理を施したもの(以下、実施例1とする)と、800°C以下の温度で上記熱処理を施したもの(以下、実施例2とする)とを用意し、また仕上げ研磨及び洗浄を施したのちに上記熱処理を施したシリコンウェーハとして、800°Cを超える温度で上記熱処理を施したもの(以下、実施例3とする)と、800°C以下の温度で上記熱処理を施したもの(以下、実施例4とする)とを用意した。また、これらシリコンウェーハの洗浄は、上記試験で用いたものと同じ洗浄液によって行った。
【0040】
これら実施例1〜4について、上記試験と同様にして、酸化膜の耐圧性能試験、表面検査、BMD密度測定を行ったところ、実施例1よりも実施例2の方が品質がよく、また実施例3は、これら実施例1、2よりもさらに品質がよく、実施例4では、これら実施例中で最も品質が良いことが確認できた。
このことから、上記熱処理をDK熱処理として行う場合、より高品質なシリコン単結晶層を得るためには、シリコン単結晶層に仕上げ研磨及び洗浄を施したのちに上記熱処理を施すことが好ましく、またその際の熱処理温度を800°C以下とすることで、より高品質なシリコン単結晶層が得られることがわかる。
【0041】
【発明の効果】
本発明によれば、以下の効果を奏する。
本発明にかかるシリコン単結晶層の製造方法によれば、水素ガスまたは不活性ガス、もしくはこれらの混合ガスからなる雰囲気ガス中で、シリコン単結晶層に600°C以上950°C未満の温度で熱処理を施すので、シリコン単結晶層の表面の酸化膜が除去されるとともに表面のシリコン原子が移動して、表面の欠陥が消失することとなり、シリコン単結晶層の表面の品質を改善することができる。
これにより、シリコン単結晶層の表面に金属汚染及びパーティクルカウンターによる測定の際のバックグラウンドレベルが抑えられ、さらにはシリコン単結晶層中のBMD密度の低下も抑えられた、洗浄液やエッチャントに対する耐性の高い本発明のシリコン単結晶層を製造することができる。
従って、このシリコン単結晶層の製造方法は、大口径化されるウェーハに好適であり、特に200mmよりも大きい径の300mmのウェーハにおいて、さらに有効である。
【図面の簡単な説明】
【図1】 本発明にかかるシリコン単結晶層の製造方法を概略的に示す図である。
【図2】 ボロンコフ理論に基づいた、V/G比が臨界点以上では空孔豊富インゴットが形成され、V/G比が臨界点以下では格子間シリコン豊富インゴットが形成され、パーフェクト領域が第1臨界比((V)/G))以上第2臨界比(V/G))以下であることを示す図である。
【図3】 シリコン単結晶層に施したRTA処理温度に対する良品率の依存性を示すグラフである。
【図4】 RTA処理温度の異なる複数のシリコン単結晶層において表面に形成したポリシリコン電極の耐圧性能における良品の分布を示す図である。
【図5】 シリコン単結晶層に施したRTA処理の処理時間に対する良品率の依存性を示すグラフである。
【図6】 シリコン単結晶層に施した熱処理温度に対するFe汚染レベルの依存性を示すグラフである。
【図7】 シリコン単結晶層に施したRTA処理の熱処理温度に対する、パーティクルカウンターによる測定のヘイズレベル(バックグラウンドレベル)の依存性を示すグラフである。
【図8】 シリコン単結晶層に施したRTA処理の熱処理温度に対する、シリコン単結晶層内部のBMD密度の依存性を示すグラフである。
【符号の説明】
W シリコンウェーハ(シリコン単結晶層)

Claims (1)

  1. シリコン単結晶層に、研磨処理を施したのちに、水素ガスまたは不活性ガスもしくはこれらの混合ガスからなる雰囲気ガス中で、600℃以上800℃以下の温度で1秒以上60秒以下の時間、急速加熱及び急速冷却の短時間熱アニールによる熱処理(RTA処理)を施して、パーティクルカウンターで測定される反射光のバックグラウンドレベルが悪化することなく、シリコン単結晶層の表面の酸化膜が除去され、表面のシリコン原子が移動してシリコン単結晶層の表面の欠陥が消失する熱処理工程を有し、前記熱処理されるシリコン単結晶層は、シリコン単結晶のインゴット内での格子間シリコン型点欠陥が支配的に存在する領域を〔I〕とし、空孔型点欠陥が支配的に存在する領域を〔V〕とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を〔P〕とするときに、パーフェクト領域〔P〕からなるインゴットから切り出された点欠陥の凝集体が存在しないシリコンウェーハからなることを特徴とするシリコン単結晶層の製造方法。
JP2002261286A 2002-03-05 2002-09-06 シリコン単結晶層の製造方法 Expired - Lifetime JP5052728B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002261286A JP5052728B2 (ja) 2002-03-05 2002-09-06 シリコン単結晶層の製造方法
AU2003221316A AU2003221316A1 (en) 2002-03-05 2003-03-05 Process for producing silicon single crystal layer and silicon single crystal layer
TW092104697A TWI222139B (en) 2002-03-05 2003-03-05 Process for producing silicon single crystal layer and silicon single crystal layer
KR1020047013821A KR100712057B1 (ko) 2002-03-05 2003-03-05 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
PCT/JP2003/002568 WO2003075336A1 (fr) 2002-03-05 2003-03-05 Procede de fabrication d'une couche de silicium monocristallin et couche de silicium monocristallin
US10/506,534 US7229496B2 (en) 2002-03-05 2003-03-05 Process for producing silicon single crystal layer and silicon single crystal layer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002059182 2002-03-05
JP2002-59182 2002-03-05
JP2002059182 2002-03-05
JP2002261286A JP5052728B2 (ja) 2002-03-05 2002-09-06 シリコン単結晶層の製造方法

Publications (2)

Publication Number Publication Date
JP2003332344A JP2003332344A (ja) 2003-11-21
JP5052728B2 true JP5052728B2 (ja) 2012-10-17

Family

ID=27790972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002261286A Expired - Lifetime JP5052728B2 (ja) 2002-03-05 2002-09-06 シリコン単結晶層の製造方法

Country Status (6)

Country Link
US (1) US7229496B2 (ja)
JP (1) JP5052728B2 (ja)
KR (1) KR100712057B1 (ja)
AU (1) AU2003221316A1 (ja)
TW (1) TWI222139B (ja)
WO (1) WO2003075336A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100463432B1 (ko) * 2002-12-10 2004-12-23 삼성전기주식회사 회전가능한 카메라를 갖는 휴대전화기의 힌지장치
JP4619949B2 (ja) * 2003-12-03 2011-01-26 エス.オー.アイ.テック、シリコン、オン、インシュレター、テクノロジーズ ウェハの表面粗さを改善する方法
WO2010119614A1 (ja) * 2009-04-13 2010-10-21 信越半導体株式会社 アニールウエーハおよびアニールウエーハの製造方法ならびにデバイスの製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62123098A (ja) * 1985-11-22 1987-06-04 Toshiba Ceramics Co Ltd シリコン単結晶の製造方法
JPS641393A (en) 1987-06-23 1989-01-05 Victor Co Of Japan Ltd Voltage control type comb-line filter
JP2579680B2 (ja) * 1988-12-28 1997-02-05 東芝セラミックス株式会社 シリコンウェハの熱処理方法
JPH04152518A (ja) 1990-10-16 1992-05-26 Toshiba Corp 半導体装置の製造方法
JPH0555233A (ja) * 1991-08-28 1993-03-05 Nec Corp 半導体基板の製造方法
JPH0684925A (ja) * 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
JP2874834B2 (ja) * 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3177937B2 (ja) * 1994-08-30 2001-06-18 信越半導体株式会社 半導体シリコンウェーハの製造方法
JP3085146B2 (ja) * 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH09232325A (ja) * 1996-02-26 1997-09-05 Komatsu Electron Metals Co Ltd シリコンウェーハの熱処理方法
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
JP3346249B2 (ja) 1997-10-30 2002-11-18 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP2000031153A (ja) * 1998-07-13 2000-01-28 Shin Etsu Handotai Co Ltd Siウエーハ及びその製造方法
JP3478141B2 (ja) 1998-09-14 2003-12-15 信越半導体株式会社 シリコンウエーハの熱処理方法及びシリコンウエーハ
JP4003351B2 (ja) * 1999-07-28 2007-11-07 株式会社Sumco Ig処理法

Also Published As

Publication number Publication date
KR100712057B1 (ko) 2007-05-02
JP2003332344A (ja) 2003-11-21
WO2003075336A1 (fr) 2003-09-12
TW200402805A (en) 2004-02-16
TWI222139B (en) 2004-10-11
US20050153550A1 (en) 2005-07-14
AU2003221316A1 (en) 2003-09-16
US7229496B2 (en) 2007-06-12
KR20040093729A (ko) 2004-11-08

Similar Documents

Publication Publication Date Title
JP4743010B2 (ja) シリコンウェーハの表面欠陥評価方法
KR100581047B1 (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
US6743495B2 (en) Thermal annealing process for producing silicon wafers with improved surface characteristics
KR100733111B1 (ko) 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 soi 구조체
US8231852B2 (en) Silicon wafer and method for producing the same
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
WO2012176370A1 (ja) シリコンウェーハ及びその製造方法
JP4196602B2 (ja) エピタキシャル成長用シリコンウエーハ及びエピタキシャルウエーハ並びにその製造方法
WO2009122648A1 (ja) シリコン単結晶ウエーハおよびシリコン単結晶の製造方法またはシリコン単結晶ウエーハの製造方法ならびに半導体デバイス
KR102413431B1 (ko) 웨이퍼의 결정 결함 평가 장치 및 방법
JP2001217251A (ja) シリコンウェーハの熱処理方法
JP4131077B2 (ja) シリコンウェーハの製造方法
JP2010056316A (ja) シリコンウェーハ及びその製造方法
JP5052728B2 (ja) シリコン単結晶層の製造方法
US20030051660A1 (en) Silicon wafer, and heat treatment method of the same and the heat-treated silicon wafer
JP5565079B2 (ja) Soiウェーハの製造方法
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
US8460463B2 (en) Silicon wafer and method for producing the same
JP2002134517A (ja) シリコンウェーハの熱処理方法
JP2001189317A (ja) Igウェーハの製造方法及びこの方法で作られたigウェーハ
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110105

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110113

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20110603

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120725

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5052728

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term