JP5565079B2 - Soiウェーハの製造方法 - Google Patents

Soiウェーハの製造方法 Download PDF

Info

Publication number
JP5565079B2
JP5565079B2 JP2010108470A JP2010108470A JP5565079B2 JP 5565079 B2 JP5565079 B2 JP 5565079B2 JP 2010108470 A JP2010108470 A JP 2010108470A JP 2010108470 A JP2010108470 A JP 2010108470A JP 5565079 B2 JP5565079 B2 JP 5565079B2
Authority
JP
Japan
Prior art keywords
wafer
region
soi
silicon substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010108470A
Other languages
English (en)
Other versions
JP2011238758A (ja
Inventor
幸治 江原
静男 井川
鉄也 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2010108470A priority Critical patent/JP5565079B2/ja
Publication of JP2011238758A publication Critical patent/JP2011238758A/ja
Application granted granted Critical
Publication of JP5565079B2 publication Critical patent/JP5565079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、イオン注入したウェーハを貼り合わせ後に剥離してSOI(Silicon on Insulator)ウェーハを製造する、いわゆるイオン注入剥離法(スマートカット(登録商標)法とも呼ばれている)において、欠陥の極めて少ないSOI層を形成することができるSOIウェーハの製造方法に関する。
SOIウェーハの製造方法としては、代表的なものにイオン注入剥離法がある。
図1は、イオン注入剥離法によるSOIウェーハの製造工程フローであり、以下、図1を参照しながらイオン注入剥離法について説明する。
まず、ボンドウェーハ110及びベースウェーハ100として、2枚のシリコン基板を用意し(工程(a))、少なくとも一方のシリコン基板(この場合はボンドウェーハ110)に酸化膜120を形成した(工程(b))後に、ボンドウェーハ110の上面から水素イオン又は希ガスイオンを注入し、ボンドウェーハ110内部に微小気泡層(イオン注入層130)を形成し(工程(c))、該イオンを注入した方の面を酸化膜120を介してベースウェーハ100と密着させて貼り合わせ(工程(d))、その後熱処理を加えてイオン注入層130を劈開面としてボンドウェーハ110を剥離することによって、埋め込み酸化膜(BOX層)150上にSOI層170を有するSOIウェーハ160と、剥離ウェーハ140に分離する(工程(e))。その後、さらに例えば結合熱処理を加えて強固に結合して、SOIウェーハ160を得ることができる(特許文献1参照)。
このようなイオン注入剥離法でSOIウェーハ160を作製すると、必然的にボンドウェーハとして用いたシリコン基板から分離した剥離ウェーハ140が副生されることになる。
この副生された剥離ウェーハ140をボンドウェーハとして再利用することで、SOIウェーハの製造コストを大きく低減することができるが、そのままでは再利用できないため、剥離ウェーハ140の剥離面の再生処理が必要である。
そこで、特許文献2では、ボンドウェーハとして、エピタキシャルウェーハ、チョクラルスキー法(Czochralski、CZ法)によって作製されたシリコン単結晶ウェーハ(以下CZウェーハと略記することがある)、及びフローティングゾーン法により作製されたシリコン単結晶ウェーハのいずれかを用いた場合に、それぞれで副生された剥離ウェーハの剥離面に研磨等を施す再生処理を行い、剥離ウェーハを再利用する方法が開示されている。
このような、剥離ウェーハの剥離面を研磨して再生処理する場合、研磨の取り代はできるだけ少なくすることが、生産性やコスト面で有利であることは言うまでもないが、取り代を少なくすると面荒さがとりきれない場合があり、結合不良等の不良が増加するという問題点があった。
そのほかにもSOIウェーハ共通の問題として、ボンドウェーハとしてCZウェーハを用いる場合に、結晶引き上げ中に導入されるCOPやOSF核といったグローイン欠陥が存在するウェーハを用いた場合には、これらの欠陥がSOI層に存在することになり、SOI層を貫通するピンホールを形成するなど、電気特性を著しく低下させることが分かってきた。
ここでCZウェーハ中に形成されるグローイン欠陥について説明する。
単結晶成長起因の欠陥(グローイン欠陥)は、結晶の融液からシリコン単結晶に取り込まれたベーカンシー(Vacancy、以下Vaと略記することがある)と呼ばれる空孔型の点欠陥や、インタースティシアル−シリコン(Interstitial−Si、以下Iと略記することがある)と呼ばれる格子間シリコン型の点欠陥が、結晶冷却中に過飽和になって、酸素とともに凝集した複合欠陥であり、FPD、LSTD、COP、OSF等がある。
これらの欠陥を説明するに当たって、先ず、シリコン単結晶に取り込まれるVaとIのそれぞれの取り込まれる濃度を決定する因子について、一般的に知られていることを説明する。
図2(a)は、特許文献3に記載されたCZ法で育成したシリコン単結晶インゴットの欠陥領域と引き上げ速度の関係を示す説明図で、図2(b)は、当該シリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハの面内欠陥分布を示す説明図である。
図2(a)は、単結晶育成時の引き上げ速度(以下、成長速度と記載することがある)V(mm/min)を変化させることによって、シリコン融点から1300℃までの温度範囲における引き上げ軸方向の結晶内温度勾配の平均値G(℃/mm)との比であるV/Gを変化させた場合のものである。
一般に、引き上げ中の単結晶内の温度分布は、CZ炉内構造(以下、ホットゾーン(HZ)という)に依存しており、引き上げ速度を変えてもその分布は殆ど変わらないことが知られている。このため、同一構造のCZ炉の場合は、V/Gは引き上げ速度の変化のみに対応することになる。即ち、引き上げ速度VとV/Gは近似的には正比例の関係がある。従って、図2(a)の縦軸には引き上げ速度Vを用いている。
引き上げ速度Vが比較的高速な領域では、上述したベーカンシーと呼ばれる点欠陥である空孔が凝集したボイドと考えられるFPD、LSTD、COP等のグローイン欠陥が、結晶径方向のほぼ全域に高密度に存在し、これらの欠陥が存在する領域はV−Rich領域と呼ばれている。
成長速度を遅くしていくと、結晶周辺部に発生していたOSFリングが、結晶内部に向かって収縮していき、ついには消滅する。
これよりさらに成長速度を遅くすると、VaやIの過不足が少ないニュートラル(Neutral:以下Nという)領域が出現する。このN領域は、VaやIの偏りはあるが飽和濃度以下であるため、凝集して欠陥とはならないことが判明してきた。
また、このN領域は、空孔(Va)が優勢なNv領域と、格子間シリコン(I)が優勢なNi領域に分別される。Nv領域では、熱酸化処理した際に酸素析出物(Bulk Micro Defect、以下BMDという)が多く発生し、一方Ni領域では、酸素析出物が殆ど発生しないことがわかっている。
更に成長速度を遅くするとIが過飽和となり、その結果、Iが集合した転位ループと考えられるL/D(Large Dislocation:格子間転位ループの略語、LSEPD、LEPD等)の欠陥が低密度に存在するI−Rich領域となる。
これらのことから、結晶の中心から径方向全域に渡ってN領域となるような範囲に成長速度を制御しながら引上げた単結晶を、切断、研磨することにより、ウェーハ全面がN領域の極めて欠陥の少ないウェーハを得ることができる。
例として、図2(a)のA−Aの位置から切り出したウェーハは、図2(b)のA−Aに示す全面Nv領域のウェーハとなる。図2(a)のB−Bの位置から切り出したウェーハは、図2(b)のB−Bに示すウェーハ中心部にNv領域があり、その外周部にNi領域が存在するウェーハとなる。図2(a)のC−Cから切り出したウェーハは、図2(b)のC−Cに示すウェーハ全面がNi領域からなるウェーハを得ることができる。
また、SOIウェーハのその他の問題としては、SOIウェーハ製造工程や剥離ウェーハの再生処理工程において、複数回行われる熱処理によって、ボンドウェーハとして用いたシリコン単結晶ウェーハや剥離ウェーハの内部にBMDが形成されるため、形成されたSOI層にBMDが存在することになり、該BMDがSOI層を貫通する貫通欠陥になることも判明している。再生処理回数の増加とともに、剥離ウェーハ中に形成されるBMDも増加するため、SOI層の品質は、再生処理回数の増加に伴い低下するといった問題点もあった。
これらの問題を解決するために、例えば特許文献4には、全面がN領域からなるCZウェーハをボンドウェーハとして用い、剥離ウェーハに対して1100℃〜1300℃の急速熱処理(RTP(Rapid Thermal Process)処理)を行った後、再利用する方法が開示されている。
この方法は、ボンドウェーハ中にCOPやOSFといったグローイン欠陥が存在せず、しかも、SOIウェーハ製造工程の熱処理で成長したBMDを急速熱処理で縮小または消滅させることができるため、実施例に記載されているとおり、剥離ウェーハを2回までの再利用では、ボイドやブリスターといった不良は発生せず良好であるとしている。
特開平5−211128号公報 特開平11−307413号公報 特開2007−191320号公報 特開2008−21892号公報 特開2000−58509号公報 特開2009−249205号公報
上記のようなグローイン欠陥を評価する方法として、RIE(Reactive Ion Etching)法により欠陥を評価する方法(特許文献5、特許文献6参照)、TDDB(Time Dependent Dielectric Breakdown)特性により欠陥を評価する方法が知られている。
そして、上記のような特許文献4の方法を、このRIE法により欠陥を評価した場合、実際には特許文献4のRTP処理で欠陥を十分には消滅させることができておらず、特に剥離ウェーハを多数回再利用するとSOIウェーハに生じる不良は顕著になっていた。
本発明は、上記問題点に鑑みてなされたものであって、SOIウェーハの製造において、実際にボンドウェーハの欠陥を十分に消滅させて、欠陥等の不良のほとんどないSOIウェーハを製造できる製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコン基板をボンドウェーハとして準備する工程と、該準備したシリコン基板の貼り合わせ面となる表面に酸化膜を形成する工程と、該酸化膜を通してイオン注入を行って前記シリコン基板中にイオン注入層を形成する工程と、該イオン注入層を形成したシリコン基板とベースウェーハを貼り合わせて熱処理することによって、前記シリコン基板を前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させる工程とを含むSOIウェーハを製造する方法であって、前記酸化膜形成工程の前に、前記準備したシリコン基板に急速熱処理を施すことによって、少なくとも前記シリコン基板の貼り合わせ面となる表面から5μmの深さまでの領域に存在するRIE法により検出される欠陥を消滅させるRIE欠陥消滅工程を行うことを特徴とするSOIウェーハの製造方法を提供する。
このように、少なくともシリコン基板の貼り合わせ面となる表面から5μmの深さまでの領域に存在するRIE法により検出される欠陥を消滅させるRIE欠陥消滅工程を行うことで、後にSOI層となるボンドウェーハ表層にRIE欠陥が無くなるため、SOIウェーハの製造工程中の熱処理においても、欠陥が発生、成長しないボンドウェーハとすることができ、SOI層に欠陥の無い高品質のSOIウェーハを効率的に製造することができる。
このとき、前記RIE欠陥消滅工程において、前記急速熱処理を、急速加熱・急速冷却装置を用いて、1300℃より高く1400℃以下の温度で1〜60秒間施すことが好ましい。
このように、急速熱処理を、急速加熱・急速冷却装置を用いて、1300℃より高く1400℃以下の温度で1〜60秒間施すことで、実際にシリコン基板の貼り合わせ面となる表面から5μmの深さまでの領域に存在するRIE法により検出される欠陥を、効果的に消滅させることができる。
このとき、前記剥離ウェーハを、SOIウェーハの製造の際にボンドウェーハとして再利用することが好ましい。
このように、本発明の製造方法で副生された剥離ウェーハは、本発明の急速熱処理で表層の欠陥が消滅しており、製造前より欠陥が増えておらず、さらに当該剥離ウェーハを再利用して再度本発明の急速熱処理を行えば、表層のRIE欠陥を確実に消滅できるため、生産性良く、低コストで高品質のSOIウェーハを製造することができる。
このとき、前記シリコン基板を、全面がOSF領域、全面がN領域、又はOSF領域及びN領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることが好ましい。
このように、シリコン基板を、全面がOSF領域、全面がN領域、又はOSF領域及びN領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすれば、消滅しにくい欠陥はほとんどないシリコン基板であるため、効率的にRIE欠陥を消滅させることができる。
このとき、前記シリコン基板を、全面がN領域で、格子間シリコンが優勢なNi領域及び空孔が優勢なNv領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすることが好ましい。
このように、シリコン基板を、全面がN領域で、格子間シリコンが優勢なNi領域及び空孔が優勢なNv領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとすれば、RIE欠陥の消滅がより容易で、シリコン基板のバルク全域にわたってRIE欠陥を消滅させることも可能である。
このとき、前記剥離ウェーハを、SOIウェーハの製造の際にボンドウェーハとして準備して、該準備した剥離ウェーハの貼り合わせ面となる表面に酸化膜を形成し、該酸化膜を通してイオン注入を行って前記剥離ウェーハ中にイオン注入層を形成し、該イオン注入層を形成した剥離ウェーハとベースウェーハを貼り合わせて熱処理することによって、前記剥離ウェーハを前記イオン注入層で剥離してSOIウェーハを製造することが好ましい。
このように、全面がN領域で、格子間シリコンが優勢なNi領域及び空孔が優勢なNv領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハに、最初のSOIウェーハ製造で本発明の急速熱処理を行えば、シリコン基板のバルク全域のRIE欠陥をほとんど消滅させることも可能であるため、その剥離ウェーハの再利用の際には、本発明の急速熱処理を省略しても、欠陥のほとんどないSOI層を有するSOIウェーハを得ることができ、より生産性の向上となる。
以上のように、本発明によれば、デバイス活性層であるSOI層にはRIE欠陥がほとんど存在しない高品質のSOIウェーハを低コストで生産性良く製造することができる。
従来のSOIウェーハの製造方法を示すフロー図である。 図2(a)CZ法で育成したシリコン単結晶インゴットの欠陥領域と引き上げ速度の関係を示す説明図であり、図2(b)シリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハの面内欠陥分布を示す説明図である。 シリコン単結晶の引き上げ速度V、引き上げたシリコン単結晶から得られたシリコン単結晶ウェーハをRTP処理するときの温度、RTP処理後のウェーハについてTDDB特性を評価した結果の関係を示した説明図である。 本発明のSOIウェーハの製造方法の実施態様の一例を示すフロー図である。 本発明のSOIウェーハの製造方法において副生された剥離ウェーハの再生処理の一例を示すフロー図である。 RIE法による欠陥の評価を説明するための説明図である。 急速加熱・急速冷却装置の一例を示す概略図である。 シリコン単結晶インゴットの成長速度と各欠陥分布を示す説明図である。
近年のデバイスにおいては、デバイス動作領域には、酸素関連のグローイン欠陥やグローイン酸素析出物等の欠陥の無いSOIウェーハが必要である。
そこで、本発明者らは、従来技術について考察するとともに、上記のようなSOIウェーハを得るために、RTP処理とRIE欠陥との関係について鋭意研究を行った。
特開2001−203210号公報には、VaやIの凝集体の存在しないN領域の単結晶から切り出した全面がN領域からなるシリコン基板を、RTP処理する方法が記載されている。
この方法の場合は、材料となるシリコン基板中にCOPやOSF核といったグローイン欠陥が存在しないため、問題ないように考えられるが、全面がN領域のシリコン基板を準備し、RTP処理を行った後、酸化膜の長期信頼性である経時破壊特性のTDDB特性を測定すると、基板のNv領域において、TZDB(Time Zero Dielectric Breakdown)特性は殆ど低下しないが、TDDB特性は低下する場合がある(特許文献3参照)。
図3は、特許文献3に記載されたシリコン単結晶の引き上げ速度V、シリコン単結晶から得られたシリコン単結晶ウェーハをRTP処理するときの温度、RTP処理後のウェーハについてTDDB特性を評価した結果(○:良好、△:やや低下、×:低下)の関係を示した説明図である。
以下、簡単に説明すると、引き上げ速度Vが0.56mm/min以下の場合、すなわちウェーハ全面がNi領域の場合、そのウェーハをRTP処理し、その後にTDDB特性を評価すると、RTP処理温度とは無関係にTDDB特性は良好である。
しかしながら、0.57mm/minで引き上げられたシリコン単結晶インゴットから切り出されたウェーハの場合は、RTP処理温度が1190℃以上になると酸化膜の真性故障モードであるγモードの良品率が低下しており、1270℃でも低下したままであることが判る。
該ウェーハは、図2(b)のB−Bで示したウェーハに相当し、ウェーハ中心がNv領域でその外周部にNi領域が存在するウェーハである。
特許文献3で本発明者らが報告したように、Nv領域にはCOPやOSF核といったグローイン欠陥は存在しないが、酸素単体が凝集したグローイン酸素析出物が存在している領域、すなわちRIE欠陥が存在する領域があり、1270℃以下の温度ではNv領域に存在するグローイン酸素析出物が完全には溶解しなかったためTDDB特性が低下したと考えられる。
以上のような考察を踏まえ、さらに調査を行い、RTP処理後にTDDB特性が低下する原因を、本発明者らがRIE法を用いて鋭意検討を行った。
本発明者らがRIE法を用いて評価した結果、従来の評価方法では欠陥が検出されない全面N領域のウェーハにおいても、グローインの酸素析出物起因の欠陥(以下RIE欠陥という)が存在しており、TDDB特性が低下する領域は、N領域の中でも特にNv領域であって、かつRIE法で検出される欠陥(RIE欠陥)がウェーハ表層に存在する領域であることを見出した。
さらに、このウェーハ表層に存在するRIE欠陥は、1270℃以下でのRTP処理を行ったときには殆ど消滅することがなく、1300℃より高い温度でRTP処理することによって、ウェーハ表面から深さ5μmまでのRIE欠陥はほぼ完全に消滅させることができることを本発明者らは見出した。また、1300℃より高い温度でのRTP処理であれば、OSF核も同様に消滅させることができ、OSF領域のウェーハも欠陥を消滅可能であることを発見した。
これに加えて、本発明者は、SOIウェーハ製造においてボンドウェーハに存在するRIE欠陥と、これを用いて作製したSOIウェーハのSOI層に発生するボイド、ブリスター欠陥、HF欠陥との関係を、鋭意検討した。
その結果、全面N領域のウェーハであっても、RIE欠陥が存在するウェーハをボンドウェーハに用いて作製したSOIウェーハのSOI層には、ボイド欠陥、ブリスターあるいはHF欠陥は存在しないがRIE欠陥が検出されることを見出した。このRIE欠陥が、SOIウェーハ製造工程や剥離ウェーハ再生処理における熱処理中に成長して、その後得られたSOI層に欠陥を生じさせるという問題を見出し、このような問題を解決するために、上記のようにRTP処理で表面から深さ5μmまでのRIE欠陥が消滅されたシリコン基板を、ボンドウェーハとして用いる必要があることを見出して、本発明を完成させた。
SOIウェーハの製造工程では、様々な熱処理工程や研磨等が行われるため、表層の特に表面から深さ5μmまでにRIE欠陥を消滅させたボンドウェーハを用いれば、SOI層となるボンドウェーハ表層には、製造工程中に酸素析出物が発生、成長もせず、欠陥の無いSOI層を有するSOIウェーハを製造可能である。
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。
図4は、本発明のSOIウェーハの製造方法の実施態様の一例を示すフロー図である。図5は、本発明のSOIウェーハの製造方法でSOIウェーハを製造中に副生された剥離ウェーハの再生処理のフロー図である。
まず、本発明の製造方法では、図4(a)に示すように、ボンドウェーハ11として、CZ法により育成されたシリコン単結晶インゴットから切り出された、少なくとも一方の表面が鏡面研磨されたシリコン基板を準備する。また、ベースウェーハ10としては、特に限定されず、同じシリコン基板を準備することができる。
この準備するシリコン基板(ボンドウェーハ11)としては、全面がOSF領域、全面がN領域、又はOSF領域及びN領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハを準備することが好ましい。
このようなシリコン単結晶ウェーハであれば、消滅しにくいCOP等の欠陥がほとんど存在しないため、後工程の急速熱処理によりウェーハの表面から深さ5μmまでのRIE欠陥を効果的に消滅させることができる。
また、シリコン基板(ボンドウェーハ11)として、図2(b)のB−Bに示すような、全面がN領域で、格子間シリコン(I)が優勢なNi領域及び空孔(Va)が優勢なNv領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハを準備することがより好ましい。
このようなウェーハであれば、OSF等の欠陥もなく、グローイン酸素析出物のみ消滅させればよいため、本発明の急速熱処理を一度行えば、バルク全体のRIE欠陥を消滅させて、酸素析出物は一旦完全にリセットされる。従って、再利用の際には本発明の急速熱処理を再度行う必要が無く、剥離ウェーハの再生処理も簡易に済むため、SOIウェーハの生産性をより向上させることができる。
ここで、CZ法におけるシリコン基板の欠陥領域を決定するための予備試験について説明する。
予備試験では、シリコン単結晶インゴットを引き上げる際に、成長速度を、0.7mm/minから0.4mm/minの範囲で、結晶頭部から尾部にかけて漸減させるように制御した。単結晶の酸素濃度は、6×1017〜7×1017atoms/cm(JEIDA:日本電子工業振興協会による換算係数を使用)となるように育成する。
引き上げたシリコン単結晶インゴットを結晶軸方向に縦割り切断して、複数の板状ブロックを作製する。
この板状ブロックの1つ目は、結晶軸方向に10cm毎の長さに切断し、ウェーハ熱処理炉で650℃、2時間、窒素雰囲気中で熱処理し、その後800℃まで昇温し、4時間保持した後、酸素雰囲気に切り替えて1000℃まで昇温し、16時間保持した後、冷却して取り出す。
その後、X線トポグラフィー像を撮影し、SEMILAB社製WT−85によりウェーハライフタイムのマップを作成する。
また板状ブロックの2つ目は、Wet 酸素雰囲気中で1100℃、1時間のOSF熱処理後にセコエッチングして、OSFの分布状況を確認する。
これらの知見に基づいて、V−Rich領域、OSF領域、Nv領域、Ni領域、I−Rich領域を特定する。この予備試験による、シリコン単結晶インゴットの成長速度と各欠陥分布を図8に示す。
以下、図8に示す引き上げた単結晶の各欠陥領域の境界の成長速度を一例として示す。
V−Rich/OSF領域境界: 0.591mm/min
OSF消滅境界 : 0.581mm/min
Nv/Ni領域境界 : 0.520mm/min
Ni/I−Rich領域境界 : 0.503mm/min
ここで、本試験として、上記の成長速度と欠陥分布の関係を踏まえ、欠陥領域を同定したのと同一の炉内構造で、所望の欠陥領域を有するように引き上げ速度を制御して、新たにシリコン単結晶インゴットを育成する。
例えば、図8の場合、引き上げ速度Vが0.586mm/minになるように制御しながらシリコン単結晶インゴットを育成し、径方向に切り出せば、ウェーハ中心部がOSF領域で、その外周部がNv領域となって、OSF領域とNv領域の混合ウェーハを得ることができる(以下、OSF+Nvウェーハという)。
また、引き上げ速度Vが0.515mm/minになるように制御しながらシリコン単結晶を育成して、径方向に切り出せば、ウェーハ中心部にNv領域が存在し、その外周部にNi領域が存在するNv領域とNi領域の混合ウェーハを得ることができる(以下Nv+Niウェーハという)。
次に、図4(b)に示すように、シリコン基板(ボンドウェーハ11)に急速熱処理を施すことによって、少なくともシリコン基板の貼り合わせ面となる表面から5μmの深さまでの領域に存在するRIE法により検出される欠陥を消滅させるRIE欠陥消滅工程を行う。
この工程で、シリコン基板の貼り合わせ面となる表面から5μmの深さまでのRIE欠陥を消滅させることで、当該部分はSOI層となる部分であるため、欠陥のほとんどないSOI層とすることができる。
このときの急速熱処理条件としては、例えば、シリコン基板に多様な条件で急速熱処理を行い、その後5μm研磨して、RIE法により欠陥を検出することで、本発明の急速熱処理条件を決定することができる。このようなRIE法による欠陥検出を用いることで、欠陥の検出精度が良く、SOIウェーハ製造過程での熱処理等で発生、成長する可能性のある欠陥までも検出することができるため、得られるSOI層に欠陥等の不良が無いことを確実に保証でき、SOIウェーハの製造に好適である。
このRIE法で検出できる欠陥(RIE欠陥)は、酸素析出物関連欠陥であり、空孔が酸素とともに凝集した複合欠陥であるCOPやOSF核といったグローイン欠陥及び酸素単体が凝集したグローインの酸素析出物である。
ここでRIE法を用いた結晶欠陥の評価方法について、以下解説する。
RIE法とは、シリコン基板中の酸化珪素(以下SiOxという)を含有する微小な結晶欠陥を、深さ方向の分解能を付与しつつ評価する方法である。この方法は、基板の主表面に対して、反応性イオンエッチングなどの高選択性の異方性エッチングを一定厚さで施し、残ったエッチング残渣を検出することにより結晶欠陥の評価を行うものである。
SiOxを含有する結晶欠陥の形成領域と、SiOxを含有しない非形成領域とでは、エッチング速度が相違するので(前者の方がエッチング速度が小さい)、上記エッチングを施すと、基板の主表面にはSiOxを含有する結晶欠陥を頂点とした円錐状のヒロックが残留する。結晶欠陥が異方性エッチングによる突起部の形で強調され、微小な欠陥であっても容易に検出することができる。
以下、RIE法を用いた結晶欠陥の評価方法について、図6を参照して説明する。
まず、図6(a)に示すように、シリコン基板W中には、過飽和に溶存していた酸素が、熱処理によってSiOxとして析出した酸素析出物(BMD111)が形成されている。
そして、このシリコン基板Wを、市販のRIE装置を用いて、ハロゲン系混合ガス(例えばHBr/Cl/He+O)雰囲気中で、シリコン基板W内に含まれるBMD111に対して高選択比の異方性エッチングを、シリコン基板Wの主表面から行うと、図6(b)に示すようになる。すなわち、BMD111に起因した円錐状突起物がエッチング残渣(ヒロック112)として形成される。従って、このヒロック112に基づいて結晶欠陥を評価することができる。例えば、得られたヒロック112の数を数えれば、エッチングした範囲のシリコン基板W中のBMDの密度を求めることができる。
以上が、RIE法による欠陥検出方法である。
また、急速熱処理条件としては、急速加熱・急速冷却装置を用いて、1300℃より高く1400℃以下の温度で1〜60秒間施すことが好ましい。
このような急速熱処理条件であれば、基板表面から深さ5μmまでのRIE欠陥を確実に消滅させることができる。
この際、昇温速度、降温速度としては、特に限定されず、例えば、50℃/秒の昇温速度で昇温し、一定時間保持して急速熱処理を行った後、50℃/秒の降温速度で降温することができる。
このような、急速熱処理時間は1〜60秒間行えば良いが、例えばOSF領域を含むシリコン基板の場合は10〜60秒間熱処理することが特に好ましく、シリコン基板における欠陥のサイズ等によって、その都度、上記範囲内で適切に調整することができる。例えば、OSFのサイズが元々比較的大きければ、急速熱処理時間を比較的長く設定すれば良い。スリップ転位の発生、コスト面等の面から、適切な熱処理時間を設定することができる。
また、全面がN領域からなるシリコン基板を急速熱処理する場合は、OSF等を消滅させる必要がないため、熱処理時間も、1〜60秒間の範囲で、より短時間の熱処理を行えば十分であり、N領域、特にNv領域に存在するグローイン析出物のサイズに応じて急速熱処理時間を設定すれば良い。
また、本発明の急速熱処理に用いることができる急速加熱・急速冷却装置としては、特に限定されず、市販されている従来と同様のものを用いることができる。図7に、本発明の急速熱処理に用いることができる急速加熱・急速冷却装置の一例の概略図を示す。
この急速加熱・急速冷却装置52は、石英からなるチャンバー53を有し、このチャンバー53内でシリコン基板Wを急速熱処理できるようになっている。加熱は、チャンバー53を上下左右から囲繞するように配置される加熱ランプ54(例えばハロゲンランプ)によって行う。この加熱ランプ54は、それぞれ独立に供給される電力を制御できるようになっている。
このチャンバー53のガスの排気側は、オートシャッター55が装備され、外気を封鎖している。オートシャッター55は、ゲートバルブによって開閉可能に構成される不図示のウェーハ挿入口が設けられている。また、オートシャッター55にはガス排気口51が設けられており、炉内雰囲気を調整できるようになっている。
そして、シリコン基板Wは、石英トレイ56に形成された3点支持部57上に配置される。石英トレイ56のガス導入口側には、石英製のバッファ58が設けられており、酸化性ガスや窒化性ガス、Arガス等の導入ガスが、シリコン基板Wに直接当たるのを防ぐことができる。
また、チャンバー53には不図示の温度測定用特殊窓が設けられており、チャンバー53の外部に設置されたパイロメータ59により、その特殊窓を通してシリコン基板Wの温度を測定することができる。
次に、図4(c)に示すように、シリコン基板(ボンドウェーハ11)の貼り合わせ面となる表面に、例えば900〜1200℃程度の温度で酸化膜12を形成する。図4(c)の場合は、シリコン基板(ボンドウェーハ11)の表面全体に酸化膜12が形成されているが、貼り合わせ面のみに酸化膜12を形成してもよい。
このとき、急速熱処理により基板表面から5μm程度の深さまでのグローイン欠陥であるOSFや酸素析出物であるRIE欠陥を一旦消滅させ、同時に、表層の酸素は外方拡散して、酸素濃度が極端に低下しているので、本工程の酸化膜形成工程では少なくとも表層には新たな酸素析出核を形成することがなく、また、上記の温度範囲のような比較的高温で酸化膜を形成すれば、確実に酸素析出核形成を抑制できる。
次に、図4(d)に示すように、酸化膜12を通して、例えば水素イオンをイオン注入して、シリコン基板(ボンドウェーハ11)中にイオン注入層13を形成する。
イオン注入層13の深さはイオン注入エネルギーにより決定される。従って、深く注入するためには大きな注入エネルギーが必要とされるが、通常の場合、酸化膜表面から深くても2μm程度であり、1μm以下の深さに注入することが多い。このため、得られるSOI層の厚さも2μm程度以下となり、当該厚さ領域の欠陥は、本発明の急速熱処理により消滅させているため、欠陥の無いSOI層が形成される。
次に、図4(e)に示すように、イオン注入層13が形成されたシリコン基板(ボンドウェーハ11)をベースウェーハ10と室温で貼り合わせる。
その後、図4(f)に示すように、貼り合わせたウェーハに400〜600℃の低温熱処理(剥離熱処理)を行い、シリコン基板(ボンドウェーハ11)をイオン注入層13で剥離して、埋め込み酸化膜(BOX層)15上にSOI層17を有するSOIウェーハ16と、剥離ウェーハ14に分離させる。
以上のように製造することで、欠陥の無いSOI層を有するSOIウェーハを得ることができる。
また、上記のように本発明の製造方法で副生された剥離ウェーハ14を、他のSOIウェーハの製造において、ボンドウェーハとして再利用することが好ましい。
前述したように、本発明の急速熱処理を行ったボンドウェーハ11は、表面から5μmの領域には、酸素析出核や酸素析出物やOSFが殆ど存在していないので、1μm程度のSOI層が剥離された後の剥離ウェーハであっても、その表面から数μmには酸素析出核、酸素析出物、OSF等が殆ど存在していない。従って、剥離ウェーハを少ない研磨代で研磨して、再びボンドウェーハとして使用することができるため、生産性良く低コストでSOIウェーハを製造できる。
図5に剥離ウェーハ14の再生処理のフロー図を示す。
再生処理では、図5(g)に示すように、まず、剥離ウェーハ14に対して、急速加熱・急速冷却装置を用いて、1300℃より高く1400℃以下の温度で1〜60秒間急速熱処理を施し、その後図5(h)に示すように、剥離面の研磨及び酸化膜の除去を行う。
上記したように、本発明の製造方法で副生された剥離ウェーハは、急速熱処理を行わなくとも、2μm程度の少ない研磨代で研磨すれば、再びボンドウェーハとして使用することができる。しかしながら、2μm程度の少ない研磨代で研磨した場合、剥離面周辺部に形成されている段差とイオン注入層の歪を確実に除去することができない場合があり、結合不良を発生させる場合もある。そこで、図5(h)に示すように剥離ウェーハに対して再び本発明の急速熱処理を行うことにより、5μmより深い位置でも、OSFに代表されるグローイン欠陥を確実に消滅させることができるので、剥離面の研磨代を十分に確保することができる。
また、剥離面を研磨するに際しては、剥離面周辺部に形成されている段差とイオン注入層の歪を確実に除去し、結合不良の発生を十分に抑制するため、研磨代としては3μm以上、好ましくは5μmより多く研磨することが望ましいが、先の急速熱処理で表面から少なくとも5μmの領域にわたり、OSFやRIE欠陥が消滅されているため、3μm以上、好ましくは5μmより多く研磨した後も、これらの欠陥が表面に出現することがなく、貼り合わせ不良を誘起することもなく、かつSOIウェーハ作製後のSOI層にRIE欠陥が発生することがないため、良好な品質のSOIウェーハを得ることができる。
上記のように再生処理を行った剥離ウェーハ14をボンドウェーハとして、再度、図4(c)〜(f)の工程を行う、つまり、剥離ウェーハをボンドウェーハとして用いる場合には、急速熱処理後に研磨工程を付加して本発明の製造方法(図4(a)〜(f))を行うことができる。これにより、低コストで高品質のSOIウェーハを製造することができる。また、このSOIウェーハ製造後の剥離ウェーハを再度上記の再生処理を施して再利用する等、複数回再利用することもできる。
また、ボンドウェーハ11として用いたシリコン基板が、全面がN領域で、格子間シリコンが優勢なNi領域及び空孔が優勢なNv領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハの場合には、剥離ウェーハ14を、SOIウェーハの製造の際にボンドウェーハとして準備して、該準備した剥離ウェーハの貼り合わせ面となる表面に酸化膜を形成し、該酸化膜を通してイオン注入を行って剥離ウェーハ中にイオン注入層を形成し、該イオン注入層を形成した剥離ウェーハとベースウェーハを貼り合わせて熱処理することによって、剥離ウェーハをイオン注入層で剥離してSOIウェーハを製造することが好ましい。
このように、全面がN領域で、格子間シリコンが優勢なNi領域及び空孔が優勢なNv領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハは、OSF等の欠陥がほとんどないため、本発明の急速熱処理を施すことで、ウェーハのバルク全体の欠陥を容易に消滅させることができる。従って、一度本発明の急速熱処理が施された剥離ウェーハであれば、上記のように再度本発明の急速熱処理を行わなくともSOIウェーハの製造においてボンドウェーハとして用いることができる。また、再生処理の際の研磨代も高平坦度になるまで適宜設定することができる。
このような、剥離ウェーハは、バルク全体に欠陥が無いため、何度再利用しても、熱処理中に酸素析出物が発生、及び成長せず、高品質のSOIウェーハを、より生産性良く低コストで製造できる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1−6、比較例1−8)
単結晶引き上げ装置を用い、横磁場を印加して、MCZ法により、様々な欠陥領域のシリコン単結晶インゴット(直径12インチ(300mm)、方位<100>、導電型p型)を育成し、そこから切り出したシリコン単結晶ウェーハを準備した。なお、シリコン単結晶インゴットの成長速度及び欠陥領域の関係に関する予備試験では、図8と同様の関係が得られ、この関係を基にして、本試験で所望の欠陥領域を有するインゴットを育成した。
このシリコン単結晶ウェーハにRTP処理を行った。このRTP処理は、図7に示す急速加熱・急速冷却装置(ここでは、AMAT社製VANTAGE)を用い、Arガス雰囲気中で50℃/秒の昇温速度で室温より急速昇温し、1200〜1350℃の最高温度で1〜10秒間保持した後、50℃/秒の降温速度で急速冷却した(実施例1−6、比較例2−4、6−8)。また、比較例1、5では、上記RTP処理を行わなかった。
実施例1−6、比較例1−8の条件は以下の通りである。
(実施例1)(OSF+Nv)
引き上げ速度:0.585mm/min、 RTP処理温度:1320℃
RTP保持時間:10秒
(実施例2)(OSF+Nv)
引き上げ速度:0.585mm/min、 RTP処理温度:1350℃
RTP保持時間:10秒
(実施例3)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理温度:1320℃
RTP保持時間:10秒
(実施例4)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理温度:1350℃
RTP保持時間:10秒
(実施例5)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理温度:1320℃
RTP保持時間:1秒
(実施例6)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理温度:1320℃
RTP保持時間:5秒
(比較例1)(OSF+Nv)
引き上げ速度:0.585mm/min、 RTP処理なし
(比較例2)(OSF+Nv)
引き上げ速度:0.585mm/min、 RTP処理温度:1250℃
RTP保持時間:10秒
(比較例3)(OSF+Nv)
引き上げ速度:0.585mm/min、 RTP処理温度:1270℃
RTP保持時間:10秒
(比較例4)(OSF+Nv)
引き上げ速度:0.585mm/min、 RTP処理温度:1290℃
RTP保持時間:10秒
(比較例5)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理なし
(比較例6)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理温度:1250℃
RTP保持時間:10秒
(比較例7)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理温度:1270℃
RTP保持時間:10秒
(比較例8)(Nv+Ni)
引き上げ速度:0.510mm/min、 RTP処理温度:1290℃
RTP保持時間:10秒
RTP処理後、実施例1から実施例6及び比較例1から比較例8のシリコン単結晶ウェーハの表面を、5μm程度ポリッシュしたサンプルを3枚ずつ作製した。
1枚目のサンプルは、マグネトロンRIE装置(Applied Materials社製Centura)を用いてエッチングを行った。その後、レーザー散乱方式の異物検査装置(KLA−Tencor社製 SP1)でエッチング後のヒロックを計測した。また、ヒロックの個数を電子顕微鏡を用いて計測し、欠陥密度を算出した。
2枚目、3枚目のサンプルは、ボンドウェーハとして用いるため、1000℃のパイロジェニック酸化により、表面に熱酸化膜を400nm形成した。
そして、この酸化膜を通して水素イオンを注入した。注入条件は、加速電圧70KeV、注入量6×1016/cmである。
このボンドウェーハをベースウェーハと室温で貼り合わせた後、500℃、30分の剥離熱処理を加えることにより、イオン注入層で剥離し、SOIウェーハを2枚作製した。
作製したSOIウェーハの1枚目は、濃度50%のHF水溶液に30分浸漬させた後、倍率100倍の光学顕微鏡でHF欠陥の個数をカウントし、欠陥密度を求めた。
2枚目のSOIウェーハは、マグネトロンRIE装置(Applied Materials社製Centura)を用いてエッチングを行った。その後、レーザー散乱方式の異物検査装置(KLA―Tencor社製 SP1)で、エッチング後のヒロックを計測した。また、ヒロックの個数を電子顕微鏡を用いて計測し、欠陥密度を算出した。
表1に、各サンプルの貼り合わせ前のボンドウェーハ(RTP処理後のシリコン単結晶ウェーハ)のRIE欠陥密度、及びSOIウェーハのRIE欠陥密度とHF欠陥密度を示す。
Figure 0005565079
表1から明確なように、貼り合わせ前のボンドウェーハのRIE欠陥は、RTP温度が1270℃以下では殆ど消滅せず、RTP温度が1290度以上になるとRIE欠陥は減少するが十分ではない。一方、実施例1−6において、1300℃より高温でRTP処理した場合はRIE欠陥が完全に消滅している。当該ウェーハは、上記したように、RTP処理後5μm研磨したものであるため、表1より1300℃より高温のRTP処理でウェーハ表面から5μm以上の深さまでのRIE欠陥が消滅していることが分かる。
さらに、SOIウェーハ作製後の欠陥については、表1から、1300℃より高温でRTP処理した実施例1−6のウェーハをボンドウェーハとして用いて作製したSOIウェーハのSOI層には、RIE欠陥の発生はないことが分かる。また、HF欠陥についても、実施例1−6において1300℃より高温でRTP処理することにより、HF欠陥の発生はない。また、OSF+Nvウェーハを用いた比較例1−4では、HF欠陥が検出されている。他方Nv+Niウェーハを用いた比較例5−8は、RTP処理の有無とは無関係にHF欠陥は検出されていない点は、実施例3−6と同様である。一方、比較例5−8では、RIE欠陥は検出されている点で、実施例3−6と異なる。これは、RIE法による評価法が、HF欠陥の評価法よりも欠陥検出能力が高いことに起因している。
このような、実施例1−6において、本発明のRTP処理後、5μmポリッシュした後のボンドウェーハを用いて、SOIウェーハを作製した場合でも、SOI層の欠陥が検出されていないことから、本発明のRTP処理でウェーハ表面から5μmより深い領域までRIE欠陥が消滅していることが分かる。
(実施例7、比較例9)
単結晶引き上げ装置を用い、横磁場を印加して、MCZ法により、引き上げ速度0.585mm/minでシリコン単結晶インゴット(直径12インチ(300mm)、方位<100>、導電型p型)を育成し、そこから切り出したシリコン単結晶ウェーハ(OSF+Nvウェーハ)を準備した。なお、シリコン単結晶インゴットの成長速度および欠陥領域の関係に関する予備試験では、図8と同様の関係が得られている。
実施例7では、上記のように準備したシリコン単結晶ウェーハを用いて、以下のようにSOIウェーハの製造及び剥離ウェーハの再利用を行った。
(SOIウェーハの製造1)
(A)シリコン単結晶ウェーハ(OSF+Nvウェーハ)をボンドウェーハとして準備し、図7の急速加熱・急速冷却装置(ここでは、AMAT社製VANTAGE)を用い、Arガス雰囲気中で50℃/秒の昇温速度で室温より急速昇温し、1350℃の最高温度で10秒間保持した後、50℃/秒の降温速度で急速冷却した。
その後、表面を5μm程度ポリッシュした。
(B)ポリッシュしたボンドウェーハに、1000℃のパイロジェニック酸化により、表面に熱酸化膜を400nm形成した。
(C)この酸化膜を通して水素イオンを注入した。注入条件は、加速電圧70KeV、注入量6×1016/cmである。
(D)イオン注入したボンドウェーハを、ベースウェーハと室温で貼り合わせた後、500℃、30分の剥離熱処理を加えることにより、イオン注入層で剥離し、SOIウェーハを作製した。この際、SOIウェーハから分離した剥離ウェーハが副生された。
剥離後のSOIウェーハのSOI層のRIE欠陥を測定したところ、RIE欠陥は発生していなかった。
(SOIウェーハの製造2)
(剥離ウェーハの再生処理1)
(E)次に、上記SOIウェーハ製造の際に副生された剥離ウェーハに対して、急速加熱・急速冷却装置(ここでは、AMAT社製VANTAGE)を用い、Arガス雰囲気中で50℃/秒の昇温速度で室温より急速昇温し、1350℃の最高温度で10秒間保持した後、50℃/秒の降温速度で急速冷却した。
その後、剥離面を5μm研磨して新たなボンドウェーハ(2回目)を作製した。
そのボンドウェーハ(2回目)を用いて、前回と同様に、(B)酸化膜形成、(C)イオン注入、(D)剥離熱処理を行い、SOIウェーハを作製した。この際、剥離ウェーハ(2回目)が副生された。
(SOIウェーハの製造3)
(剥離ウェーハの再生処理2)
更に、上記で副生された剥離ウェーハ(2回目)に対して、急速加熱・急速冷却装置(ここでは、AMAT社製VANTAGE)を用い、Arガス雰囲気中で50℃/秒の昇温速度で室温より急速昇温し、1350℃の最高温度で10秒間保持した後、50℃/秒の降温速度で急速冷却した。その後、剥離面を5μm研磨して新たなボンドウェーハ(3回目)を作製した。
そのボンドウェーハ(3回目)を用いて、前回と同様に、(B)酸化膜形成、(C)イオン注入、(D)剥離熱処理を行い、SOIウェーハを作製した。この際、剥離ウェーハ(3回目)が副生された。
そして、SOIウェーハの製造2、3で、剥離ウェーハより作製されたSOIウェーハのRIE欠陥を評価したところ、いずれの場合もRIE欠陥は観察されなかった。
比較例9では、グローイン欠陥やRIE欠陥を消滅させるためのRTP処理を施さない以外は、実施例7と同様なプロセス(再利用2回)でSOIウェーハを製造した。
最初のSOIウェーハ及び2回目、3回目の剥離ウェーハより作製されたSOIウェーハのRIE欠陥を評価した。
実施例7と比較例9のRIE欠陥密度を表2に示す。
Figure 0005565079
実施例7の場合は、最初の製造から再利用2回目までいずれもRIE欠陥の発生は無く、良好なSOI層が得られた。
他方、RTP熱処理を実施していない比較例9の場合は、再処理回数の増大に伴いRIE欠陥が増加している。これは、最初に準備したボンドウェーハ中にはOSF及びグローイン酸素析出物が存在しており、これらが、SOIウェーハ製造工程及び再利用工程の熱処理で成長したことが原因と推定される。
(実施例8)
単結晶引き上げ装置を用い、横磁場を印加して、MCZ法により、引き上げ速度0.510mm/minでシリコン単結晶インゴット(直径12インチ(300mm)、方位<100>、導電型p型)を育成し、そこから切り出したシリコン単結晶ウェーハ(Nv+Niウェーハ)を準備した。なお、シリコン単結晶インゴットの成長速度および欠陥領域の関係に関する予備試験では、図8と同様の関係が得られている。
(SOIウェーハの製造1)
(A’)シリコン単結晶ウェーハ(Nv+Niウェーハ)をボンドウェーハとして準備し、図7の急速加熱・急速冷却装置(ここでは、AMAT社製VANTAGE)を用い、Arガス雰囲気中で50℃/秒の昇温速度で室温より急速昇温し、1350℃の最高温度で10秒間保持した後、50℃/秒の降温速度で急速冷却した。
その後、表面を5μm程度ポリッシュした。
(B’)ポリッシュしたボンドウェーハを、1000℃のパイロジェニック酸化により、表面に熱酸化膜を400nm形成した。
(C’)この酸化膜を通して水素イオンを注入した。注入条件は、加速電圧70KeV、注入量6×1016/cmである。
(D’)このボンドウェーハを、ベースウェーハと室温で貼り合わせた後、500℃、30分の剥離熱処理を加えることにより、イオン注入層で剥離し、SOIウェーハを作製した。この際、SOIウェーハから分離した剥離ウェーハが副生された。
剥離後のSOIウェーハのRIE欠陥を測定したところ、RIE欠陥は発生していなかった。
(SOIウェーハの製造2)
(剥離ウェーハの再生処理1)
(E’)次に、上記SOIウェーハ製造の際に副生された剥離ウェーハの剥離面を、4μm研磨して、新たなボンドウェーハ(2回目)を作製した。
そのボンドウェーハ(2回目)を用いて、RTP処理すること無く、前回と同様に、(B’)酸化膜形成、(C’)イオン注入、(D’)剥離熱処理を行い、SOIウェーハを作製した。この際、剥離ウェーハ(2回目)が副生された。
(SOIウェーハの製造3)
(剥離ウェーハの再生処理2)
更に、上記で副生された剥離ウェーハ(2回目)の剥離面を、4μm研磨して、新たなボンドウェーハ(3回目)を作製した。
そのボンドウェーハ(3回目)を用いて、RTP処理すること無く、前回と同様に、(B’)酸化膜形成、(C’)イオン注入、(D’)剥離熱処理を行い、SOIウェーハを作製した。この際、剥離ウェーハ(3回目)が副生された。
以上のように、実施例8では、本発明のRTP処理は最初の製造の際のみで、再利用の際には本発明のRTP処理を行わなかった。
このような、SOIウェーハの製造2、3の剥離ウェーハより作製されたSOIウェーハのRIE欠陥を評価したところ、いずれの場合もRIE欠陥は観察されなかった。
これは、出発材料であるNv+Niウェーハには、COPやOSFといった消滅しにくいグローイン欠陥がなく、比較的消滅しやすいグローインの酸素析出物が、特にNv領域に発生しているため、最初のSOIウェーハ製造工程において実施したRTP処理で、バルク全体にわたり、グローイン酸素析出物、すなわちRIE欠陥が消滅したためと考えられる。
更には、ボンドウェーハに熱酸化膜を形成する(B’)工程は、1000℃と比較的高温であるため、ボンドウェーハ表層から5μm程度は酸素が外方拡散して、表層の酸素濃度が低下している。このため、その後のSOIウェーハ製造工程や剥離ウェーハの再生処理工程の熱処理でも、酸素の過飽和度が小さく、新たな酸素析出核の形成が無く、RIE欠陥が発生しなかったと考えられる。
以上詳述したように、本発明のSOIウェーハの製造方法において、グローイン欠陥であるOSFやグローイン酸素析出物といったRIE欠陥が、表層から少なくとも5μm以上の領域で消滅されたウェーハをボンドウェーハに用いることにより、SOI層にRIE欠陥が存在しない良質なSOIウェーハを製造することができた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
10…ベースウェーハ、 11…ボンドウェーハ、 12…酸化膜、
13…イオン注入層、 14…剥離ウェーハ、 15…埋め込み酸化膜、
16…SOIウェーハ、 17…SOI層、 51…ガス排気口、
52…急速加熱・急速冷却装置、 53…チャンバー、 54…加熱ランプ、
55…オートシャッター、 56…石英トレイ、 57…支持部、
58…バッファ、 59…パイロメーター、 W…シリコン基板。

Claims (2)

  1. チョクラルスキー法により育成されたシリコン単結晶インゴットから切り出されたシリコン基板をボンドウェーハとして準備する工程と、該準備したシリコン基板の貼り合わせ面となる表面に酸化膜を形成する工程と、該酸化膜を通してイオン注入を行って前記シリコン基板中にイオン注入層を形成する工程と、該イオン注入層を形成したシリコン基板とベースウェーハを貼り合わせて熱処理することによって、前記シリコン基板を前記イオン注入層で剥離して剥離ウェーハとSOIウェーハとに分離させる工程とを含むSOIウェーハを製造する方法であって、
    前記準備するシリコン基板を、全面がN領域で、格子間シリコンが優勢なNi領域及び空孔が優勢なNv領域が混合した領域であるシリコン単結晶インゴットから切り出されたシリコン単結晶ウェーハとし、
    前記酸化膜形成工程の前に、前記準備したシリコン基板に急速熱処理を急速加熱・急速冷却装置を用いて、1300℃より高く1400℃以下の温度で1〜60秒間施すことによって、少なくとも前記シリコン基板の貼り合わせ面となる表面から5μmの深さまでの領域に存在するRIE法により検出される欠陥を消滅させるRIE欠陥消滅工程を行い、
    かつ、前記剥離ウェーハを、他のSOIウェーハの製造の際にボンドウェーハとして前記急速熱処理を施すことなく再利用することを特徴とするSOIウェーハの製造方法。
  2. 前記剥離ウェーハを、前記他のSOIウェーハの製造の際にボンドウェーハとして準備して、該準備した剥離ウェーハの貼り合わせ面となる表面に酸化膜を形成し、該酸化膜を通してイオン注入を行って前記剥離ウェーハ中にイオン注入層を形成し、該イオン注入層を形成した剥離ウェーハとベースウェーハを貼り合わせて熱処理することによって、前記剥離ウェーハを前記イオン注入層で剥離して前記他のSOIウェーハを製造することを特徴とする請求項1に記載のSOIウェーハの製造方法。
JP2010108470A 2010-05-10 2010-05-10 Soiウェーハの製造方法 Active JP5565079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010108470A JP5565079B2 (ja) 2010-05-10 2010-05-10 Soiウェーハの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010108470A JP5565079B2 (ja) 2010-05-10 2010-05-10 Soiウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2011238758A JP2011238758A (ja) 2011-11-24
JP5565079B2 true JP5565079B2 (ja) 2014-08-06

Family

ID=45326417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010108470A Active JP5565079B2 (ja) 2010-05-10 2010-05-10 Soiウェーハの製造方法

Country Status (1)

Country Link
JP (1) JP5565079B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014082316A (ja) * 2012-10-16 2014-05-08 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
JP2014107357A (ja) * 2012-11-26 2014-06-09 Shin Etsu Handotai Co Ltd Soiウェーハの製造方法
JP6512184B2 (ja) * 2016-07-08 2019-05-15 株式会社Sumco シリコンウェーハの製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10154713A (ja) * 1996-11-22 1998-06-09 Shin Etsu Handotai Co Ltd シリコンウエーハの熱処理方法およびシリコンウエーハ
JP2003204048A (ja) * 2002-01-09 2003-07-18 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法及びsoiウエーハ
JP2003224130A (ja) * 2002-01-29 2003-08-08 Sumitomo Mitsubishi Silicon Corp シリコンウェーハの製造方法及びシリコンウェーハ
JP4869544B2 (ja) * 2003-04-14 2012-02-08 株式会社Sumco Soi基板の製造方法
US6955718B2 (en) * 2003-07-08 2005-10-18 Memc Electronic Materials, Inc. Process for preparing a stabilized ideal oxygen precipitating silicon wafer
JP4720164B2 (ja) * 2004-12-02 2011-07-13 株式会社Sumco Soiウェーハの製造方法

Also Published As

Publication number Publication date
JP2011238758A (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP5578172B2 (ja) アニールウエーハの製造方法およびデバイスの製造方法
JP5188673B2 (ja) Igbt用のシリコンウェーハ及びその製造方法
JP5993550B2 (ja) シリコン単結晶ウェーハの製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
JP2001144275A (ja) 貼り合わせsoiウエーハの製造方法および貼り合わせsoiウエーハ
TWI471940B (zh) Silicon substrate manufacturing method and silicon substrate
JP2010040587A (ja) シリコンウェーハの製造方法
WO2001027362A1 (fr) Microplaquette epitaxiale, silicium monocristallin a cet effet, procede de production et d'evaluation
US7129123B2 (en) SOI wafer and a method for producing an SOI wafer
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
KR20140021543A (ko) 실리콘 기판의 제조방법 및 실리콘 기판
JP5151628B2 (ja) シリコン単結晶ウエーハ、シリコン単結晶の製造方法および半導体デバイス
JP5565079B2 (ja) Soiウェーハの製造方法
JP4380141B2 (ja) シリコンウェーハの評価方法
US7407866B2 (en) Soi wafer and a method for producing the same
EP1557883A1 (en) Soi wafer and method for manufacturing soi wafer
JP2013048137A (ja) シリコンウェーハの製造方法
JP2013030723A (ja) シリコンウェーハの製造方法
JP5965607B2 (ja) シリコンウェーハの製造方法
JP2015135872A (ja) シリコン単結晶ウェーハの熱処理方法
JP4380162B2 (ja) Soiウエーハ及びその製造方法
WO2003091484A1 (fr) Procede de production d'un cristal unique de silicium et plaquette de cristal unique de silicium
JP2001189317A (ja) Igウェーハの製造方法及びこの方法で作られたigウェーハ
JP2004265904A (ja) Soiウエーハ及びその製造方法
JP2003332344A (ja) シリコン単結晶層の製造方法及びシリコン単結晶層

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140520

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140602

R150 Certificate of patent or registration of utility model

Ref document number: 5565079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250