KR101340003B1 - 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼 - Google Patents

실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼 Download PDF

Info

Publication number
KR101340003B1
KR101340003B1 KR1020087030285A KR20087030285A KR101340003B1 KR 101340003 B1 KR101340003 B1 KR 101340003B1 KR 1020087030285 A KR1020087030285 A KR 1020087030285A KR 20087030285 A KR20087030285 A KR 20087030285A KR 101340003 B1 KR101340003 B1 KR 101340003B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
processed
wafer
manufacturing
silicon
Prior art date
Application number
KR1020087030285A
Other languages
English (en)
Other versions
KR20090029205A (ko
Inventor
코지 에바라
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20090029205A publication Critical patent/KR20090029205A/ko
Application granted granted Critical
Publication of KR101340003B1 publication Critical patent/KR101340003B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

표층에 무흠결 영역을 갖는 실리콘 웨이퍼의 제조방법에 있어서, 적어도, 피처리 실리콘 웨이퍼의 표면에서 소정 깊이의 표층 영역만을 1100℃ 이상의 온도에서 0.01msec 이상 1sec 이하의 열처리를 행하여 표층을 무흠결화하는 실리콘 웨이퍼의 제조방법. 이에 의해, 표면에서 일정한 깊이까지 결정 흠결의 발생이 없이 DZ층을 균일하게 형성하고, 또, 웨이퍼 내부에는 급준(急峻)한 프로파일을 갖는 산소 석출물을 고정밀도로 확보·제어할 수 있는 실리콘 웨이퍼의 제조방법이 제공된다.
실리콘 웨이퍼

Description

실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼{SILICON WAFER MANUFACTURING METHOD AND SILICON WAFER MANUFACTURED BY THE METHOD}
본 발명은, 웨이퍼 표면으로부터 일정한 깊이까지 결정 결함이 없는 무결함 영역이 균일하게 형성되고, 또 웨이퍼 내부에는 급준한 프로파일을 갖는 산소 석출물을 고정밀도로 확보·제어할 수 있는 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼에 관한 것이다.
반도체 디바이스의 재료로 되는 실리콘 웨이퍼(이하 Si 웨이퍼라고도 한다.)는, 일반적으로 쵸크랄스키법(Czochralski Method: 이하, CZ법이라고 한다)에 의해 실리콘 단결정을 성장시키고, 얻어진 실리콘 단결정을 절단, 연마 등의 가공 공정을 실시함으로써 제조할 수 있다.
이와 같이 CZ 법으로 육성된 실리콘 단결정은, 열산화처리(예를 들어, 1100℃×2시간)를 받은 경우에 링상으로 발생하는 OSF라고 불리는 산화 유기 적층 결함이 생기는 경우가 있다. OSF 이외에도 결정육성시에 형성되어, 디바이스성능에 악영향을 미치는 미세결함(이하, Grown-in 결함이라 한다)이 존재하는 것이 밝혀졌다.
그러나, 최근 이들 결함을 가능한 한 작게 한 웨이퍼를 얻기 위한 단결정 제 조방법이, 예를 들어, 특개평11-79889호 공보에 개시되어 있다.
도 5는 특개평11-79889호 공보에 개시되어 있는 방법에 의해 단결정 육성 시의 인상 속도를 V(mm/min)로 하고, 실리콘 융점에서 1350℃까지의 온도범위에서의 인상 축 방향의 결정내 온도 구배의 평균값을 G(℃/mm)로 할 때, V/G를 변화시켜 단결정을 육성한 경우의 인상속도와 결함 발생 분포의 관계를 나타내고 있다.
일반적으로, 단결정 내의 온도분포 G는 CZ 로 내의 구조(이하, 핫 존(hot zone)이라 한다)에 의존하고, 인상속도를 변화시켜도 그 분포는 전혀 변하지 않는다는 것이 알려져 있다. 이 때문에, 동일 구조의 CZ 로의 경우에는 V/G는 인상속도의 변화에만 대응하는 것으로 된다. 즉, V와 V/G는 근사적으로는 정비례의 관계가 있다. 따라서 도 5의 세로축에는 인상속도 V를 사용하고 있다.
V가 비교적 고속인 영역에서는 베컨시(Vacancy: 이하, Va라 한다)로 불리는 공공형 점 결함이 집합한 COP(Crystal Originated Particle)나 FPD(Flow Pattern Defect)라고 불리는 공공형의 Grown-in 결함이 결정 지름 전역에 존재하여, V-Rich 영역이라 불리고 있다.
그리고, 조금 V가 느리게 되면, 결정의 주변으로부터 OSF가 링상으로발생하여, V가 저하함에 따라 OSF는 중심으로 향하여 수축하고, 결국에는 결정 중심에서 OSF는 소멸한다.
또한, V를 느리게 하면, Va나 인터스티셜 실리콘(Interstitial Silicon: 이하, I라 한다.)로 불리는 격자간 형의 점 결함의 과부족이 작은 뉴트럴(Neutral: 이하, N이라 한다) 영역이 존재한다. 이 N영역은 Va나 I의 편향이 있으나, 포화 농 도 이하로 존재하기 때문에, 결함으로서는 존재하지 않고, 또는 현재의 결함 검출 방법으로는 결함의 존재가 인식되지 않는 것으로 판명되었다.
이 N영역은 Va가 우세한 Nv영역과 I가 우세한 Ni영역으로 분別된다.
또한, V를 느리게 하면 I가 과포화로 되고, 그 결과 I가 집합한 전위루프로 생각되는 L/D(Large Dislocation: 격자간 전위 루프의 약어, LSEPD, LEPD 등)의 결함이 저밀도로 존재하여, I-Rich영역이라 불리고 있다.
웨이퍼에 V-Rich영역, OSF영역, I-Rich영역에 존재하는 Grown-in 결함이 표면에 출현하면 디바이스의 MOS(Metal Oxide Semiconductor) 구조를 형성한 경우에 산화막의 내압(내압)을 저하시키는 등, 디바이스 특성에 악영향을 미치기 때문에 웨이퍼 표층에는 이와 같은 결함이 존재하지 않는 것이 요구된다.
그러나, Si 웨이퍼에는 통상7~10×1017atoms/㎤(JEITA: 일본 전자공업 진흥협회에 의한 환산계수를 사용) 정도의 산소가 과포화상태로 함유되어 있다. 이 때문에, Si 웨이퍼 중에는 Grown-in의 산소 석출 핵이 다량으로 존재하게 되고, 디바이스 프로세스 등으로 열처리가 실시되면, Si 웨이퍼 내의 과포화된 산소가 산소 석출물로서 석출하거나, Grown-in의 산소 석출 핵이 성장하여 현재화한다. 이와 같은 산소 석출물은 BMD(Bulk Micro Defect)라 불린다.
이 BMD는 웨이퍼 내의 디바이스 활성영역에 발생하면 접합 리크 등의디바이스 특성에 악영향을 미치기 때문에 문제로 되지만, 한편으로 디바이스 활성 영역 이외의 벌크 중에 존재하면, 디바이스 프로세스 중에 혼입한 금속 불순물을 포집하 는 게터링 사이트로서 기능하기 때문에 유효하다.
이 때문에, Si 웨이퍼의 제조에 있어서는, 웨이퍼의 벌크 중에 BMD를 형성함과 함께, 디바이스 활성영역에 있는 웨이퍼 표면 근방은 BMD나 Grown-in 결함이 존재하지 않는 무결함 영역(Denuted Zone; 이하DZ 층이라 한다)를 유지해야 한다.
최근, 이들의 요구에 대하여, CZ법에 의해 실리콘 단결정을 육성하는 경우에, 질소를 도프함에 의해 COP의 성장을 억제시키고, 동시에 산소 석출이 촉진되는 잉곳을 제조하고, 그 잉곳으로부터 슬라이스, 연마된 경면 웨이퍼에 대하여 아르곤 가스 분위기 중에, 고온·장시간(예를 들어 1200℃에서 1시간) 어닐링함에 의해 표층 부근의 COP를 소멸시키고, 벌크에는 BMD를 형성시킨 웨이퍼의 제조방법이, 예를 들어 특개2002-353225호 공보에 개시되어 있다.
상기 방법은 웨이퍼를, 예를 들어 700℃에서 열처리 로에 투입하고, 1000℃까지는 승온 속도를 5℃/min로 하고, 1000~1200℃는 3℃/min의 승온 속도로 하여, 1200℃에서 1시간 유지 후에 700℃까지 강온시킨 후, 로에서 웨이퍼를 꺼낸다.
700~1000℃의 승온속도가 5℃/min인 이유는, 승온이 5℃/min보다 큰 경우, 잉곳 인상 과정에서 형성된 Grown-in의 산소 석출 핵이 승온 과정에서 일부 용해되어 버리기 때문에, 충분한 BMD를 형성할 수 없게 된다.
그러나, 이 방법은, 고온·장시간의 어닐링을 행하기 때문에 표층의 결함을 소멸시키기에는 유효하지만, 처리 코스트의 증대나, 열처리 중에 오염이 생기기 쉽다. 또, 고온이기 때문에 슬립이 발생하기 쉬운 등의 문제가 있다. 또한, 고온·장시간 열처리이기 때문에, BMD가 크게 성장하는 결과, 웨이퍼의 기계적 강도의 저하를 초래하고, 디바이스 공정 중에 슬립이 발생하기 쉽게 된다. 또는, 소성 변형하기 쉬운 등의 문제가 있었다.
또, 최근의 대다수의 디바이스에 있어서는 소자분리 때문에 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: 이하, STI라 한다)로 불리는 얕은 홈(溝)을 형성하여 소자간을 분리하는 방법이 채용되고 있다. 도 6은 그 단면을 모식적으로 나타내는 것이다.
실리콘 웨이퍼(30)의 표면으로부터 이방성 에칭을 사용하여 얕은 홈(31)이 형성된 후, CVD(Chemical Vapour Deposition)에 의해 SiO2(32)가 매립되는 것에 의해 STI(33)가 형성된다. STI(33)간에 소자가 형성된다.
통상의 디바이스에 있어서는, N-채널 MOS 트랜지스터(34)와 P-채널MOS 트랜지스터(35)가 형성되고, 양자는 STI(33)에 의해 분리된다.
이 STI(33) 내부는 Si보다 체적이 큰 SiO2가 매립되어 있기 때문에, 일반적으로는 STI(33)와 실리콘 계면에는 인장응력이 발생하고, 이 응력에 의해 Si 웨이퍼(30)의 변형이나 슬립이 발생하게 되는 문제가 있었다. 이 응력은 STI(33)의 저부에서 가장 현저하게 발생한다.
이 STI 저부에서 발생하는 응력을 완화시키기 위해서는, STI 하부의 가능한 한 근접한 위치에 급준으로 고밀도의 BMD나 뒤틀림층을 형성시키는 것이 매우 효과적인 것이 알려져 있고, 예를 들어 특개평9-162278호 공보에는 STI영역의 하부에 산소원자를 이온주입으로 도입한 후에 열처리하여, 주입한 산소원자를 석출시켜 STI 직하로 BMD를 형성시키는 방법이 제안되어 있다.
일반적으로 COP나 OSF 핵, 산소 석출물 등의 산소 관련의 결함을 소멸시기기 위해서는, 산소농도를 고용한(고용한) 이하로 할 필요가 있기 때문에, 산소의 외방 확산을 이용하여 표층의 산소농도를 저하시키는 것에 의해 고용한 이하로 하게 된다.
이 때문에, 산소 석출물인 BMD 밀도와BMD 사이즈의 깊이 방향의 분포는 표층에서부터의 산소농도 프로파일을 템플릿으로 한 분포, 즉, 오차함수분포로 된다.
BMD의 깊이 방향의 분포가 오차함수 분포인 경우는, STI 저부의 응력을 완화하기에 충분히 급준한 BMD 프로파일을 얻을 수 없다. 또, 웨이퍼 면 내의 산소 농도분포를 고려하면 반경 방향으로 보아 산소농도가 높은 영역은 DZ 층의 폭이 협소해지기 때문에, 그 부분의 DZ 폭이 STI의 깊이보다 깊도록 할 필요가 있다. 한편, 면 내의 산소농도가 낮은 부분은 DZ 층의 폭이 보다 넓기 때문에, STI 저부로부터 떨어진 위치에만 BMD를 형성할 수 없기 때문에, STI 저부의 응력을 더욱 완화할 수 없게 되는 문제점이 있었다.
이 문제점은 산소농도의 면 내 불균형이나 웨이퍼 간의 불균형이 클수록 현저하게 된다.
또, 산소의 외방 확산에 의해 산소농도가 저하하기 때문에, 표층에 형성된 DZ층의 기계적 강도도 저하하게 된다는 문제점도 있었다.
상기의 고온·장시간 열처리에 의한 BMD 사이즈의 증대나 산소의 외방확산을 사용함으로써 급준한 BMD 프로파일이 얻을 수 없다는 불편을 해결하는 방법으로서, Si 웨이퍼를 RTP(Rapid Thermal Process)처리하는 방법이 고려된다.
이 RTP처리로는, Si 웨이퍼에 N2 또는 NH3 등의 질화물 형성분위기, 또는 이들의 가스와 Ar, H2 등의 질화물 비형성 분위기와의 혼합가스 분위기 중에서, 예를 들어 50℃/sec의 승온속도로 실온에서부터 급속 승온하고, 1200℃ 전후의 온도에서 수십 초 정도 가열유지한 후, 예를 들어 50℃/sec의 강온 속도로 급속하게 냉각하는 것을 특징으로 하는 열처리 방법이다.
RTP 처리 후에 산소 석출 열처리를 행하는 것에 의해, BMD가 형성되는 메커니즘에 대해서는, 특개2001-203210호 공보나 특표2001-503009호 공보에 상세하게 기술되어 있다.
여기서, BMD형성 메커니즘에 대하여 간단히 설명한다.
먼저, RTP처리에는, 예를 들어 N2 분위기 중에서 1200℃의 고온 유지 중에 웨이퍼 표면으로부터 Va의 주입이 일어나고, 1200℃에서부터 700℃의 온도범위를, 예를 들어 5℃/sec의 강온 속도로 냉각하는 사이에 Va의 확산에 의한 재분포와 I와의 소멸이 일어난다. 그 결과, 벌크 중에서는 Va가 불균일하게 분포한 상태로 된다.
이와 같은 상태의 웨이퍼를 예를 들어 800℃에서 열처리하면 높은 Va농도 영역에서는 산소가 급속하게 클러스터화하지만, 낮은 Va 농도 영역에서는 산소의 클러스터화가 발생하지 않는다.
이 상태에서, 그 다음에, 예를 들어 1000℃에서 일정 시간 열처리하면, 클러 스터화한 산소가 성장하여 BMD가 형성된다. 이와 같이 RTP 처리 후의 Si 웨이퍼에 산소 석출 열처리가 행해지면, RTP 처리에서 형성된 Va의 농도 프로파일에 따라서, 웨이퍼 깊이 방향으로 분포를 갖는 BMD를 형성하는 것으로 된다.
따라서, RTP 처리의 분위기나 최고온도, 유지 시간 등의 조건을 제어하여 행함으로써, Si 웨이퍼에 소정의 Va 농도 프로파일을 형성하고, 그 후 얻어진 Si 웨이퍼에 산소 석출 열처리를 행하는 것으로, 소정의 DZ 폭 및 깊이방향의 BMD 프로파일을 갖는 Si 웨이퍼를 제조한다.
이와 같이 RTP처리의 경우는 산소의 외방확산을 이용하여 DZ층을 형성하는 것은 아니지만, RTP처리에서 새롭게 Va를 주입하고, 이 Va의 외방확산을 이용하여 DZ층을 형성하기 때문에, 근본적으로 급준한 BMD를 형성할 수 없다.
또, 산소농도의 불균형에 의해 DZ층 폭이 흐트러지는 점도, 산소의 외방확산을 이용한 방법과 차이가 없다.
다른 방면에서, RTP처리는 단시간 열처리이기 때문에, BMD 사이즈가 증대하지 않는 이점이 있다. 그렇지만, 열처리가 매우 단시간이기 때문에, 재료로 되는 Si 웨이퍼에 COP나 L/D와 같은 Grown-in 결함이 존재하게 되는 경우에는, 이들의 결함을 충분히 소멸시킬 수 없는 문제가 있다.
즉, Grown-in 결함을 갖는 Si 웨이퍼를 RTP처리한 경우, 표층에 있어서, BMD에 관하여는 어느 정도 깊이까지는 발생하지 않는 영역을 확보할 수 있으나, Grown-in 결함에 대하여 말하면, 표층의 매우 얕은 영역에서는 RTP처리로 소멸시킬 수 있지만, 이보다 깊은 영역에서는 Grown-in 결함을 소멸시킬 수 없고, 존재한 그 대로의 상태로 되어, 디바이스 활성영역 전체를 무결함으로 할 수 없다. 이 때문에 디바이스 특성이 저하하게 되는 단점이 있었다.
또, 특표2001-517871호 공보에는, 표층에 DZ층을 형성하는 다른 방법이 개시되어 있다.
이는, 광펄스를 웨이퍼표면으로부터 1-5초 정도 조사하여 표면을 1000℃ 정도로 가열하고, 웨이퍼 이면은 히트 싱크에 고정하여 900℃ 미만의 온도로 유지함으로써, 웨이퍼 표면으로부터 이면을 향하여 온도분포를 감소시켜, 표면 부근에 DZ층을 형성하는 방법이다. 그러나, 이와 같은 방법에 있어서도 DZ층/BMD층 계면의 BMD 프로파일을 급준한 것으로 할 수 있었다.
[발명이 해결하고자 하는 과제]
본 발명은 상기 문제점을 고려하여 된 것으로서, 본 발명의 목적은 웨이퍼의 벌크영역에 있어서는 Grown-in 결함이나 산소 석출 핵을 소멸시키지 않고, 웨이퍼 표층에 있어서만, 단결정 육성단계에서 형성된 Grown-in 결함이나 산소 석출 핵을 소멸시킴으로써, 웨이퍼 면 내 및 웨이퍼 간의 산소농도 불균형의 영향을 받지 않고, 표면에서부터 일정한 깊이까지 결정 결함이 없는 DZ층을 균일하게 형성하고, 또 웨이퍼 내부에는 급준한 프로파일을 갖는 산소 석출물을 고정밀도로 확보·제어할 수 있는 실리콘 웨이퍼의 제조방법을 제공하는 것이다.
또, 본 발명의 다른 목적은 DZ층 내의 산소농도의 저하가 없고, DZ층 전체에 걸쳐 균일한 산소농도 분포를 갖는 DZ층이 균일하게 형성되고, 또 웨이퍼 내부에는 급준한 프로파일을 갖는 산소 석출물을, 디바이스 공정의 보다 빠른 단계로 고정밀도로 확보·제어할 수 있는 실리콘 웨이퍼를 제공하는 것이다.
[과제를 해결하기 위한 수단]
상기 목적을 달성하기 위해서, 본 발명은, 표층에 무결함 영역을 갖는 실리콘 웨이퍼의 제조방법에 있어서, 적어도, 피처리 실리콘 웨이퍼의 표면으로부터 소정 깊이의 표층영역만을 1100℃ 이상의 온도로 0.01msec 이상 1sec 이하의 열처리를 행하여 표층을 무결함화하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법을 제공한다.
이와 같은 제조방법에 있어서, 웨이퍼의 벌크 영역을 고온에서 가열하지 않고, 표층만 고온에서 가열할 수 있기 때문에, 벌크영역에의 Grown-in 결함 및 산소 석출 핵이나 BMD를 축소, 소멸, 성장 등을 시키지 않고, 표층에 있어서만, 이들을 충분히 소멸시킬 수 있다.
따라서, 표층에 DZ층을 형성하고, 벌크영역에 있어서는, 예를 들어 단결정 육성에 형성된 Grown-in 결함이나 산소 석출 핵 등을 템플릿으로 한 실리콘 웨이퍼로 할 수 있다. 그 때문에, 실리콘 단결정 육성시에 있어서 소정의 BMD 등이 얻어지도록 인상조건이나 산소농도 등을 제어하고, 그 단결정을 잘라낸 실리콘 웨이퍼에 본 발명을 실시함에 있어서, 소정의 BMD 프로파일을 갖는 실리콘 웨이퍼를 얻는 것이 가능하다.
또, 가열온도에 대하여는, 1100℃ 이상이면 좋고, 실리콘의 융점(1412℃) 이하로 설정할 수 있으나, 온도가 높을수록, 단시간으로 결함이나 산소 석출물을 용해할 수 있기 때문에, 특별히는 1200℃ 이상으로 하는 것이 바람직하다.
한편, 가열온도가 1100℃ 미만이면, Grown-in 결함을 완전히 소멸시키기 위해서는 적어도 수분 이상의 열처리가 필요하다. 그러나, 이와 같이 수분간의 가열을 행하면, 열전도에 의해 웨이퍼 전체의 온도 균일화가 진행되고, 표층뿐만 아니라 벌크영역의 온도도 높게 되고, 벌크의 산소 석출물도 일부 용해하기 때문에, 급준한 BMD 프로파일을 얻을 수 없게 된다.
본 발명과 같이, 1100℃ 이상의 높은 온도에서, 0.1msec 이상 1sec 이하의 극히 단시간의 열처리를 표층영역에만 실행함으로써, 벌크영역을 가열하지 않고, 또 열전도에 의해 웨이퍼 전체가 고온으로 상승하는 것을 방지할 수 있어, DZ층/BMD층 계면의 BMD 프로파일을 급준한 것으로 할 수 있다.
또, 그 피처리 실리콘 웨이퍼의 표면으로부터 소정 깊이의 표층영역으로는, 특히 그 깊이는 한정되는 것은 아니고, 표면에 형성하는 소자나 STI 등의 조건에 따라 적절하게 설정할 수 있으며, 소정의 깊이로 DZ층을 형성하도록 결정할 수 있다. 예를 들어 20㎛ 이하의 깊이로 할 수 있다.
여기서, 상기 열처리를 행할 때, 상기 피처리 실리콘 웨이퍼의 전체를 미리 500℃ 이상 1100℃ 미만으로 가열하여 두는 것이 바람직하다.
이와 같이, 상기 열처리를 행할 때에, 피처리 실리콘 웨이퍼의 전체를 미리 500℃ 이상 1100℃ 미만으로 가열하여 두면, 이와 같은 웨이퍼 전체의 예비가열을 해두지 않은 경우보다도, 표층영역의 열처리를 효율 좋고, 게다가 보다 고온에서 가열하는 것을 가능하게 하고, 표층의 가열효율을 대폭적으로 개선할 수 있다.
또, 이 예비가열의 온도영역 중, 500~700℃의 온도영역에서는, Grown-in의 산소 석출 핵의 용해가 발생하지 않고, 역으로 산소 석출 핵의 성장/안정화가 달성될 수 있는 것과 함께, 새로운 석출 핵을 형성할 수 있기 때문에, 이 온도영역의 온도를 제어함으로써 BMD의 증가량을 제어하는 것이 가능하다.
또, 700~1100℃의 온도영역에서는, Grown-in산소 석출 핵을 일부 용해시키지만, 500~700℃보다 고온이기 때문에, 산소의 확산이 크게 되기 위해서, 보다 단시간으로 성장할 수 있고, BMD 밀도를 작고, 사이즈가 큰 BMD를 형성하는 것이 가능하다.
이와 같이, 예비가열의 온도와 시간을 제어함에 있어서, 벌크영역의 BMD 밀도와 사이즈를 제어할 수 있게 된다. 또, 예비가열을 행함으로써, 벌크영역에 형성된 산소 도너를 소멸시킬 수 있다.
이에 의해, 도너 킬러 열처리와 DZ층 형성 열처리를 동시에 처리할 수 있고, 공정의 간소화와 코스트의 저감이 도모된다.
또, 상기 열처리를, 파장이 0.3~15㎛인 레이저 광을 상기 피처리 실리콘 웨이퍼에 조사하여 행할 수 있다.
이와 같이, 상기 열처리를, 파장이 0.3~15㎛의 레이저 광을 상기 피처리 실리콘 웨이퍼에 조사하여 행하면, 일반적으로는 레이저 어닐링장치에 있어서, 레이저 조사 면적은 수㎠ 이하이고, 조사 시의 웨이퍼 표면과 이면의 온도차의 발생은, 웨이퍼 전면에서는 없는 국소적으로 존재하기 때문에, 가열시의 열응력을 적게 할 수 있고, 가열에 의한 슬립의 발생이나 웨이퍼의 분리를 효과적으로 방지할 수 있다.
나아가서는, 특별하게는 1200~1400℃와 같은 고온에서 0.1msec 이하의 시간으로 승온할 수 있기 때문에, 사이즈가 큰 결함도 단시간에 충분하게 소멸시킬 수 있다.
이 때문에, 예를 들어 피처리 실리콘 웨이퍼로 되는 실리콘 단결정을 쵸크랄스키법으로 인상하는 경우의 인상속도 마진을 확대하기 위해, 단결정 나아가서는 실리콘 웨이퍼의 제조 코스트의 저감을 도모할 수 있다.
또한, 상기 열처리를, 파장이 0.7~15㎛인 레이저 광을 상기 피처리 실리콘 웨이퍼에 브뤼스터 각으로 조사하여 행할 수 있다.
파장이 0.7㎛ 이상인 경우는 실리콘의 흡수계수가 작기 때문에, 광의 침입 깊이가 크게 되고, 비교적 깊은 위치까지 가열되게 된다. 그러므로, 극표층만을 가열하고자 하는 경우에는, 광을 브뤼스터 각으로 조사함으로써, 극표층에 전반사하기 때문에, 표층만을 보다 효과적으로 가열할 수 있다.
이때, 상기 열처리를, 아르곤 또는 수소 또는 이들의 혼합가스의 비산화성 분위기 중에서 행할 수 있다(청구항 5).
이와 같이, 상기 열처리를 비산화성 분위기 중에서 행하는 경우, 표면의 산소 평형농도가 산화성 분위기보다 낮기 때문에, 산소의 외방확산이 효율적으로 된다. 이 결과, 표면근방의 산소농도를 낮게 할 수 있고, 보다 빨리 고용한 이하로 되기 때문에 산소 석출 핵이나 Grown-in 결함이 더욱 소멸하기 쉬워지게 되므로, 특히 극표층에서의 품질의 향상을 도모할 수 있다.
또, 열처리 분위기가 수소인 경우는, 그 환원작용에 의해, 더욱 산소 석출물에 기인하는 결함을 용해하기 쉬워지게 되므로, 보다 표면의 품질향상을 도모할 수 있다.
또, 상기 열처리를, 질소 또는 암모니아의 질화막 형성 분위기 중에서 행할 수 있다.
이와 같이, 상기 열처리을 질화막 형성 분위기중에서 행하는 경우, 특표2001-503009호 공보에 기재되어 있는 바와 같이, 웨이퍼 내부에 공공이 효율 좋게 주입되고, 주입된 공공이 산소석출을 촉진하는 것이 알려져 있다.
이와 같이 공공 주입에 의해 산소석출이 촉진됨과 동시에, 나아가서는 가열 중의 Grown-in 산소 석출 핵의 소멸이 억제된다. 즉, 이와 같은 질화막 형성분위기에서는 없고, 공공주입을 수반하지 않는 분위기에서 가열한 경우와 비교하여, DZ층의 폭을 좁게 할 수 있다.
한편, 상기 열처리를, 산소분위기 중에서 행할 수 있다.
이와 같이, 상기 열처리를 산소분위기 중에서 행할 경우, 인터스티셜Si(I)이 주입되고, 산소 석출 핵은 보다 용해하기 쉬워지게 되므로, DZ층의 폭을 넓게 하는 것이 가능하게 된다. 또는, 보다 저온/단시간의 열처리로 DZ층을 형성하는 것이 가능하게 된다.
그리고, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 산소농도가 7ppma 이상 20ppma 이하의 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이와 같이, 산소농도가 7ppma 이상이면, 단결정 및 이로부터 잘라낸 실리콘 웨이퍼 중에 Grown-in의 산소 석출 핵이 적절하게 존재하기 때문에, 디바이스 공정에 의한 열처리로 산소 석출 핵이 성장하여 BMD가 형성되고, 게터링기능을 구비할 수 있다.
그리고, 산소농도가 20ppma 이하이기 때문에, 결정육성시에 형성된 Grown-in 결함이나 산소 석출 핵의 사이즈가 필요 이상으로 되지도 않고, 열처리에 요구되는 시간이 길어지게 되어 코스트가 증대하게 되는 것을 방지할 수 있다. 또, 윈래의 산소 포화도가 크게 되지도 않기 때문에, 본 발명에 의해 표층의 산소 석출 핵을 소멸시키면, 디바이스공정에서 열처리를 실시하여도, 산소가 재석출하여 표면에 BMD가 출현하게 되는 것을 효과적으로 방지할 수 있다.
이와 같이, 산소농도는 통상의 디바이스 열처리로는 새로운 산소 석출 핵이 형성하지 않도록 상기 범위가 바람직하다. 보다 바람직하게는 15ppma 이하이고, 나아가서는 13ppma 이하이면 좋다.
또, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 질소농도가 1×1011~1×1015atoms/㎤의 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이와 같이, 질소를 1×1011~1×1015atoms/㎤의 농도로 함유함으로써, Grown-in 결함 사이즈를 작게할 수 있기 때문에, 질소 논도프의 경우보다도 더욱 저온/단시간의 열처리로 표층의 결함을 소멸시킬 수 있기 때문에 유효하다.
또, 질소를 함유함으로써, BMD형성이 촉진되는 점이나 웨이퍼의 기계적 강도가 강하게 되는 것도 알려져 있고, 열처리 시의 슬립발생을 억제함과 동시에 BMD의 제어범위를 늘릴 수 있다는 이점도 있다.
또, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 탄소농도가 1×1016~1×1017atoms/㎤의 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이와 같이, 탄소를 1×1016~1×1017atoms/㎥의 농도로 함유하면, 디바이스공정의 열처리에 의해 BMD가 형성되기 쉬워지게 되는 것이 알려져 있어 유리하다.
또, 산소가 슬립 등의 전위를 고착하는 경우에 탄소가 촉매로서 거동하고, 슬립을 억제할 수 있다.
또, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 반경 방향 전체 면이 N영역의 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것이 바람직하다.
이와 같이, N영역 단결정 잉곳으로부터 잘라낸 것으로 하면, 잘라낸 실리콘 웨이퍼에는, COP나 OSF 핵으로 있었던 Grown-in 결함은 존재하지 않고, 그 Grown-in 결함보다 저온/단시간으로 소멸시킬 수 있는 산소 석출 핵만이 존재한다. 이 때문에, 표층을 무결함화시키는 본 발명에 있어서, 열처리의 코스트를 저감하기에 효과적이다.
또, 보다 저온에서 처리할 수 있기 때문에 오염의 저감이나 슬립의 면에서도 유리하다.
또, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내고, 적어도, 400-900℃에서 30분 이상 4시간 이내의 열처리를 행한 것으로 할 수 있다.
이와 같은 열처리를 행한 실리콘 웨이퍼에 있어서는, 결정 육성시에 형성된 산소 석출 핵을 성장시킴과 동시에, 새로운 산소 석출 핵을 형성시킬 수 있기 때문에, BMD 밀도를 더욱 증가시킬 수 있다.
따라서, 열처리온도와 시간을 적절하게 제어함으로써, 보다 넓은 범위의 BMD 제어가 가능하게 된다.
이와 같이 열처리 온도를 400℃ 이상으로 함으로써, 산소의 확산을 적절하게 일으킬 수 있고, BMD를 효율 좋게 성장시킬 수 있다.
또, 열처리온도를 900℃ 이하로 함으로써, 새로운 산소 석출 핵을 형성할 수 있음과 동시에, 결정육성 단계에서 형성된 산소 석출 핵의 일부를 용해시키지 않고, BMD가 감소하는 것을 방지할 수 있다.
또, 열처리시간을 4시간 이내로 함으로써, 산소 석출물의 사이즈가 크게 되지 않고, 이 용해에 요구되는 열처리시간이 증대하는 것을 방지할 수 있다.
이와 같은 열처리는 도너 킬러 열처리와 중복시키면 코스트면에서 유리하다.
또, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내고, 적어도, 급속가열·급속냉각장치를 사용하여, 비산화성 분위기 중에서 5℃/sec 이상의 승온속도로 1100-1300℃까지 급속가열하여, 1-60sec 유지 후, 5℃/sec 이상의 강온속도로 급속냉각한 것으로 할 수 있다.
이와 같은 열처리를 행한 실리콘 웨이퍼이면, 비산화성 분위기 중에서 급속가열 후에 급냉함으로써, 웨이퍼 내부에 공공이 주입되고, 주입된 공공을 템플릿으로 하여 산소석출이 촉진되어 보다 넓은 범위의 BMD를 형성할 수 있다.
그리고, 상기 피처리 실리콘 웨이퍼를, 표면을 연마가공한 것으로 하는 것이 바람직하다.
본 발명에서는, 예를 들어 전술한 종래 방법과 같이, 가열시에 이면을 히트 싱크에 접촉시킬 필요는 없고, 이 때문에 표면(이면을 포함한다)을 연마가공한 웨이퍼의 특히 이면의 경면상태를 손상시키지 않도록 DZ층을 형성하여 다음 공정에 보낼 수 있다. 따라서, 이면의 경면상태가 유지되고, 디바이스 특성이 보다 높은 것을 제공하는 것이 가능하게 된다.
상기 본 발명의 실리콘 웨이퍼의 제조방법에서 제조된 실리콘 웨이퍼는, 표면으로부터 소정 깊이의 표층영역에서만, Grown-in 결함이나 산소 석출 핵을 소멸시켜 DZ층이 형성된 것이고, 또, 이 DZ층과 벌크영역의 BMD층의 계면에서 BMD 프로파일이 급준한 것으로 된다.
[발명의 효과]
이상과 같이, 본 발명에 의해, 벌크 Grown-in의 산소 석출 핵이나 결정결함을 소멸시키지 않고, 표층만, 예를 들어 단결정 육성단계에서 형성된 Grown-in 결함이나 산소 석출 핵을 소멸시킴으로써, 웨이퍼 면 내 및 웨이퍼 간의 산소농도 불균형의 영향을 받지 않고, 표면으로부터 일정한 깊이까지 결정 결함의 발생이 없고 DZ층을 균일하게 형성할 수 있다. 또, DZ층 내의 산소농도 저하가 없고, DZ층 전체에 걸쳐 균일한 산소농도 분포를 갖기 때문에, 기계적 강도가 저하하지 않고, DZ층이 균일하게 형성되고, 나아가 웨이퍼 내부에는 급준한 프로파일을 갖는 산소 석출물을 고정밀도로 확보·제어할 수 있는 실리콘 웨이퍼를 제조할 수 있다.
[발명을 실시하기 위한 최적의 형태]
이하에는, 본 발명의 실시 형태에 대하여 설명하지만, 본 발명은 이로 한정되는 것은 아니다.
실리콘 웨이퍼의 제조에 있어서는, 웨이퍼의 벌크영역에 게터링 사이트로 되는 BMD를 형성함과 동시에, 디바이스 활성영역으로 되는 웨이퍼의 표층영역에는 상기BMD나 결정결함이 존재하지 않는 DZ층을 형성할 필요가 있다.
또, 최근에는 대다수의 디바이스에서, 소자분리를 위해 STI라고 하는 얕은 홈을 형성하여 소자간을 분리하는 방법이 채용되고 있으나, 이 STI 저부에는, 실리콘 웨이퍼의 변형이나 슬립발생의 요인으로 되는 STI 내부의 SiO2와 실리콘의 계면에서의 인장응력이 현저하다. 이 응력을 완화하는 유효한 방법으로서, STI저부 부근에 급준하고 고밀도의 BMD층을 형성할 수 있는 것이 알려져 있다.
이와 같이, 표층에 DZ층, 벌크영역에 BMD층이 형성되고, 또, DZ층/BMD층 계면에서, BMD 프로파일이 급준한 실리콘 웨이퍼가 요구되고 있다.
한편, 표층에 DZ층, 벌크영역에 BMD층을 갖는 실리콘 웨이퍼를 얻기 위해서, 종래의 방법으로서, 예를 들어 산소외방확산을 이용한 방법이나 RTP처리에 의한 방법을 들 수 있다.
그러나, 이들과 같은 방법에는, BMD 사이즈가 너무 커지거나, 표층의 산소농도 저하에 의해 기계적 강도가 낮아지고, 급준한 BMD 프로파일이 얻어지지 않는다.
또, BMD 사이즈가 증대하기 어렵다는 RTP 처리의 유효성을 이용하여, 예를 들어 특개2001-203210호 공보에 개시되어 있는 방법에 의해, Va나 I의 응집체가 존재하지 않는 단결정의 N영역으로부터 잘라내어 웨이퍼 전체 면이 N영역으로 되는 웨이퍼를 RTP처리하는 방법이 알려져 있다.
이 방법의 경우는, 재료로 되는 실리콘 중에 Grown-in 결함이 존재하지 않기 때문에, RTP처리하여도 문제없다고 생각되지만, 본 발명자가 예의 검토한 결과, 전체 면이 N영역인 실리콘 웨이퍼를 준비하여도 RTP처리를 행한 후에 산화막 내압을 측정하면, 웨이퍼의 Nv영역의 산화막 내압이 저하하는 경우가 있는 것을 발견하였다.
나아가 예의 검토의 결과, 산화막 내압의 저하는 Nv영역 중에, OSF 영역에 가까운 부분, 즉, Va의 응집은 발생하지 않는 Nv영역 내에는 존재하지만, 비교적 Va농도가 높은 영역에서 현저하게 발생하는 것을 발견하였다.
전체 면이 N영역인 실리콘 웨이퍼를 사용하고 있음에도 불구하고 급속 열처리 후에 산화막 내압이 저하하는 원인은 명확하지 않으나, 원래 산소 석출물이 형성되기 쉬운 Nv영역이 RTP처리에 의해 Va가 주입되어, 보다 산소 석출하기 쉽게 되기 때문에 산소 석출물, 즉, BMD가 표면에 출현하거나, 또는 RTP처리에 의해 주입된 Va와, 원래 Nv영역에 존재한 Va의 총 합이 포화 농도 이상으로 되기 때문에, Va가 응집하여 공공형 결함을 형성한 것이 원인인 것으로 생각된다.
따라서 전체 면 N영역의 웨이퍼를 RTP처리한 웨이퍼의 경우에 있어서도, RTP처리함으로써 표면에 출현한 산소 석출물 또는 공공형 결함이라는 결함을 소멸시키는 여하한 처리가 필요하다는 것이 판명되었다.
본 발명자는, 이상과 같은 문제에 대하여 검토를 거듭한 결과, 전술한 문제점의 근본 원인은 웨이퍼 전체를 가열하는 것에 있다고 생각하였다.
즉, 웨이퍼 전체를, 예를 들어 700℃~1200℃까지 5℃/min 이상의 비교적 빠른 승온속도로 승온하고, 1200℃에서, 예를 들어 1시간 유지하는 경우, 표층의 결함을 소멸시킬 수 있고, 동시에 벌크하게 존재하는 산소 석출 핵도 소멸시켜 버리게 되어 게터링에 필요한 BMD 밀도가 충분하게 확보되지 않는다.
역으로 벌크의 Grown-in 산소 석출 핵을 소멸시키지 않도록 승온속도를 5℃/min 이하로 하면, 승온에 요구되는 시간이 길어지게 되고, 토탈 열처리 시간이 길어지게 되기 때문에 산소 석출 핵이 소정 사이즈 이상으로 성장해 버리기 때문에, 필요 이상으로 큰 사이즈의 BMD가 형성되게 된다.
이 큰 사이즈의 BMD에 의한 웨이퍼의 기계적 강도 저하나, BMD 자체가 응력발생원으로 되어, 웨이퍼의 변형이나 슬립의 발생원으로 되는 문제점이나, 코스트의 증대를 초래하는 등의 결점이 있다.
즉, 웨이퍼 전체를 균일하게 가열하는 열처리조건에서 표층의 결함이나 산소 석출 핵을 소멸시키는 것과, 벌크의 산소 석출 핵을 성장시킨다고 하는 이율배반의 현상을 제어하기 위해서 큰 제약이 생기는 것이다.
또, 어느 경우에도 결함 소멸에는 산소의 외방확산을 사용하고 있고, 깊이방향의 산소농도 프로파일을 템플릿한 BMD분포로 되기 때문에, STI부의 응력완화에 필요한 STI 저부에 근접한 위치에 급준한 BMD 프로파일을 충분히 얻을 수 없다.
여기서, 본 발명자는 표층과 벌크를 다른 온도에서 가열함으로써, 이들의 문제를 해결할 수 있다고 생각하고, 본 발명을 완성하였다.
이하, 본 발명인 실리콘 웨이퍼의 제조방법에 대하여, 도면을 참조하면서 상세하게 설명한다.
도 1에, 본 발명인 실리콘 웨이퍼의 제조방법의 실시 순서의 일례를 플로우챠트로 하여 나타낸다.
먼저, 실시순서의 전체 흐름에 대하여 설명한다. 최초에, 피처리 실리콘 웨이퍼의 준비를 행한다. 여기서 준비하는 실리콘 웨이퍼는 특별히 한정되는 것은 아니지만, 본 발명의 제조방법에서 소정 품질의 실리콘 웨이퍼가 얻어지기 쉽도록, 미리 처리하는 실리콘 웨이퍼의 품질을 결정해 둘 수 있다.
상기와 같이, 피처리 실리콘 웨이퍼를 소정의 품질(BMD나 Grown-in 결함 등)로 되도록 하는 것은, 예를 들어, 피처리 실리콘 웨이퍼의 기로 되는 실리콘 단결정 잉곳을 쵸크랄스키법으로 인상할 때의 각 조건을 조절하는 것을 들 수 있다.
또, 나아가서는 이 실리콘 단결정 잉곳으로부터 잘라낸 실리콘 웨이퍼에, 가열 등의 처리를 행함으로써, 소정 품질을 갖는 피처리 실리콘 웨이퍼로 할 수 있다.
그리고, 이 얻어진 피처리 실리콘 웨이퍼에 대하여, 표면으로부터 소정 깊이의 표층영역만 1100℃ 이상의 온도에서 0.01msec 이상 1sec 이하의 열처리를 행함으로써, 표층에 DZ층, 벌크영역에 게터링 기능으로서 충분히 거동하는 BMD층, 나아가 DZ층/BMD 층계면의 BMD 프로파일이 급준한 실리콘 웨이퍼를 제조할 수 있다.
여기서, 상기 각 공정에서 사용할 수 있는 장치에 대하여, 각각 예를 들어 설명한다.
쵸크랄스키법에 의해 실리콘 단결정을 인상함에 있어서는, 예를 들어 도 2와 같은 단결정 인상장치를 사용할 수 있다.
도 2에 나타낸 바와 같이, 이 단결정 인상장치 1은, 인상실 2와, 인상실 2 중에 설치된 도가니 3과, 도가니 3의 주위에 배치된 히터 4와, 도가니 3을 회전시키는 도가니 유지 축 5 및 그 회전기구(도시하지 않음)와, 실리콘의 종결정 6을 유지하는 시드 쵸크 7과, 시드 쵸크 7을 인상하는 와이어 8과, 와이어 8을 회전 또는 권취하는 권취기구(도시하지 않음)를 구비하여 구성되어 있다. 또, 히터 4의 외측 주위에는 단열재 9가 배치되어 있다.
실리콘 단결정 10은, 원료인 실리콘 융액 11으로부터 와이어 8에 의해 인상되어 있다.
다음으로, 상기와 같은 단결정 인상장치 1에 의해 인상된 실리콘 단결정 10을 잘라낸 실리콘 웨이퍼에 예를 들어 급속가열·급속냉각을 실시하기 위한 장치에 대하여 설명한다.
도 3의 급속가열·급속냉각 장치 12는, 석영으로 이루어진 챔버 13을 갖고, 이 챔버 13 내에 실리콘 웨이퍼 21을 열처리하도록 되어 있다. 가열은, 챔버 13을 상하좌우에서 둘러싸도록 배치되는 가열램프 14로 행한다. 이 가열램프 14는 각각 독립적으로 공급되는 전력을 제어할 수 있도록 되어 있다.
가스의 배기측은, 오토셔터 15가 장착되어, 외기를 봉쇄하고 있다. 오토셔터 15는, 게이트 밸브에 의해 개폐가능하도록 구성되는 도시하지 않은 웨이퍼 삽입구가 설치되어 있다. 또, 오토셔터 15에는 가스배기구 20이 설치되어 있고, 로내 분위기를 조절할 수 있도록 되어 있다.
그리고, 실리콘 웨이퍼 21은 석영 트레이 16에 형성된 3점 지지부 17 위에 배치된다. 트레이 16의 가스도입구 측에는, 석영제의 버퍼 18가 설치되어 있어, 도입가스가 실리콘 웨이퍼 21에 직접 닿는 것을 방지할 수 있다.
또, 챔버 13에는 도시하지 않은 온도측정용 특수창이 설치되어 있어, 챔버 13의 외부에 설치된 파이로메터 19에 의해, 그 특수창을 통하여 실리콘 웨이퍼 21의 온도를 측정할 수 있다.
또, 피처리 실리콘 웨이퍼에 예를 들어 레이저에 의해 표층영역에만 열처리를 실시하는 장치를 이하에 설명한다.
도 4에 레이저 어닐링 장치 구성의 일례를 나타낸다. 이 레이저 어닐링장치 22에는, 피처리 실리콘 웨이퍼 Ｗ에 조사하는 레이저 23을 발생시키는 레이저발진원 24, 렌즈 25, 미러 26 등을 설치해 두고, 이들에 의해 챔버 27 방향으로 도입된 레이저 23는, 창 28을 매개로 챔버 27 내로 조사되고, 재치대 29 위에 재치된 피처리 실리콘 웨이퍼 Ｗ의 표면에 조사되도록 되어 있다. 또, 재치대 29는, 실리콘 웨이퍼의 이면 전체를 지지하는 것은 아니고, 웨이퍼의 극히 일부, 예를 들어 주변부만을 지지하는 것으로 할 수 있다. 피처리 실리콘 웨이퍼 Ｗ를 확실하게 지지하고, 소정 위치에 레이저 23을 확실하게 조사할 수 있도록 지지되어 있으면 좋다. 또, 챔버 27에는 분위기가스를 도입 및 배출하기 위한 도입구나 배출구가 설치되어 있다.
이와 같이, 상기 단결정 인상장치, RTA장치, 레이저 어닐링장치는 모두 동일한 것으로 할 수 있고, 특히 그 구성은 한정되는 것이 아니다. 예를 들어, 단결정 인상장치라면, 자장을 인가하는 MCZ법에 의한 인상장치로 할 수도 있다.
이하, 도 1의 플로우챠트의 각 공정에 대하여 더욱 상세하게 설명한다.
전술한 바와 같이, 먼저, 피처리 실리콘 웨이퍼의 준비를 한다. 본 발명의 제조방법에는, 후술하는 바와 같이, 이 피처리 실리콘 웨이퍼의 표층부만 가열하여 표층에 DZ층을 형성하기 때문에, 벌크영역에의 BMD 프로파일 등은, 가열처리 전의 상태, 즉, 피처리 실리콘 웨이퍼를 준비한 단계의 웨이퍼의 품질인 것으로 할 수 있다.
따라서, 쵸크랄스키법으로 인상한 실리콘 단결정을 잘라낸 실리콘 웨이퍼를 피처리 실리콘 웨이퍼로 하는 것이면, 그 실리콘 단결정의 품질이 반영되고, 또, 잘라낸 웨이퍼에 가열처리 등을 한 것이면, 그 처리 후의 웨이퍼의 품질이 반영되는 것으로 된다.
이와 같이, 이 피처리 실리콘 웨이퍼의 준비단계에 있어서, 소정의 BMD 프로파일 등의 품질이 얻어지도록, 피처리 실리콘 웨이퍼의 품질을 결정해 두어도 좋다.
예를 들어, 도 2에 나타내는 단결정 인상장치 1을 사용하여 실리콘 단결정을 인상할 때, 인상속도 V를 변화시킴으로써 V/G를 조정하여(핫 존의 변경에 의해 G를 변경함으로써 V/G를 조정하여도 좋다), 인상하는 단결정을 세로방향 전체 면이 N영역의 단결정으로 할 수 있다. 당연히, 이로부터 잘라낸 실리콘 웨이퍼는, 세로 방향 전체 면이 N으로 되고, Grown-in 결함이 존재하지 않는 것으로 할 수 있다.
이 N영역의 실리콘 웨이퍼에는 산소 석출 핵만이 존재하게 되고, 이는 비교적 저온·단시간의 열처리로 소멸될 수 있기 때문에, DZ층의 형성에 요구되는 코스트나 처리시간을 한층 저감할 수 있다. 이는, 오염의 저감이나 슬립발생의 억제에도 효과적이다.
여기서, 이 실리콘 단결정 중의 산소 농도를 7ppma 이상 20ppma 이하로 하면, 산소 석출 핵의 양이 너무 많아지거나, 사이즈가 너무 커지지 않고, 후술하는 표층영역만의 열처리 후에, 산소 석출 핵의 소멸에 요구되는 어닐링 시간이 길어지지 않고 코스트 면에서 유리하다. 또, 상기 열처리에 의해 DZ층이 형성된 후, 디바이스 공정의 열처리에서 산소가 용이하게 재석출하고, 먼저 형성된 DZ층에 새로운 BMD가 발생해 버리는 것을 효과적으로 억제할 수 있다. 한편으로, 벌크영역에서, 충분히 산소 석출 핵을 성장시켜 게터링기능을 갖는 BMD을 형성할 수 있다.
또, 질소농도가 1×1011~1×1015atoms/㎥인 실리콘 단결정으로 하면, Grown-in 결함의 사이즈를 작게 할 수 있고, 이 때문에 질소 도프하지 않은 경우보다도 더욱 저온·단시간의 어닐링으로 표층영역의 결함을 소멸시켜 DZ층을 얻을 수 있다.
또, 질소의 함유에 의해, 웨이퍼 강도를 증가시킬 수 있고, 열처리시의 슬립발생을 적절하게 방지할 수 있다. 나아가서는, BMD 형성이 촉진됨으로부터, BMD의 제어범위를 넓힐 수 있다.
그리고, 탄소농도가 1×1016~1×1017atoms/㎥인 실리콘 단결정으로 하면, 표층만의 열처리 후, 디바이스 공정에서의 열처리로, 보다 벌크영역에서 BMD가 형성되기 쉽고, 게터링 능력이 보다 높은 디바이스를 형성하는 것이 가능하다. 나아가서는 슬립의 발생을 효과적으로 억제할 수 있다.
또, 이들의 농도 조절은 종래와 동일한 방법을 사용하여 행할 수 있다. 예를 들어 질소농도라면, 쵸크랄스키법에 있어서 질소도프된 실리콘 웨이퍼 등을 도가니 내의 원료에 투입하여 그 농도를 조정할 수 있다.
이와 같이 하여 Grown-in 결함이나 산소농도 등을 조정하여 인상된 실리콘 단결정을 잘라내고, 이를 피처리 실리콘 웨이퍼로 하여 사용할 수 있다.
또, 나아가서는, 잘라낸 실리콘 웨이퍼에 대하여 이하와 같은 열처리를 실시하는 것을 피처리 실리콘 웨이퍼로 할 수 있다.
즉, 예를 들어, 잘라낸 실리콘 웨이퍼에, 종래의 열처리 로 등을 사용하여, 400-900℃의 온도범위에서 30분 이상 4시간 이내의 열처리를 행할 수 있다. 이와 같은 열처리를 행함으로써, 단결정의 육성시에 형성된 산소 석출 핵을 성장시킴과 함께, 새로운 산소 석출 핵을 형성할 수 있기 때문에, 이후에 표층영역만의 열처리를 행하면, 벌크영역에서 게터링능력을 갖는 BMD를 보다 고밀도로 갖고, 표층영역에는 DZ층이 형성된 실리콘 웨이퍼를 제조할 수 있다. 상기와 같은 온도·시간범위이면, 산소 석출 핵의 성장이나 형성에는 적절하고, 표층영역만의 열처리에 요구되는 코스트나 처리시간을 증대시키지 않고 완료되기 때문에 효과적이며, 또, 역으로 벌크영역의 산소 석출 핵을 필요 이상으로 용해시키지도 않는다.
또는, 예를 들어 도 3에 나타내는 바와 같은 급속가열·급속냉각장치 12를 사용하여, 비산화성 분위기 하에서, 5℃/sec 이상의 승온속도로 1100-1300℃까지 급속가열하고, 1-60sec유지 후, 5℃/sec 이상의 강온속도로 급속냉각하는 RTP처리를 행하는 것이 가능하다.
상기 RTP처리에 의해 웨이퍼 내부에 주입되는 공공을 템플릿으로 하여 산소의 석출이 촉진되기 때문에, 이 RTP 처리의 급속가열 등의 처리조건을 조정함으로써, BMD의 제겅를 행할 수 있다. 이와 같은 제어에 의해, 실리콘 웨이퍼에 있어서, 소정의 BMD 프로파일로 조절하는 것이 가능하다.
또, 일반적으로, RTP처리로 웨이퍼 중에 확산한 질소는, 웨이퍼 강도를 높이는 한편으로, 표면에 존재하면 디바이스 특성에 악영향을 미칠 우려가 있기 때문에, 표층에는 존재하지 않지만 벌크 중에는 존재하지 않는 것이 바람직하다.
그리고, RTP 처리에서 웨이퍼 중에 확산한 질소는 매우 확산하기 쉽기 때문에, 종래와 같이 웨이퍼 전체를 예를 들어 1000℃로 가열하면, 표층뿐만 아니라 벌크의 질소도 외방확산으로 완전하게 빠져버린다. 다른 한편으로, 본 발명에 의해, 후술하는 바와 같이 표층만을 가열하는 경우는, 벌크는 가열되지 않기 때문에 벌크의 질소는 확산되지 않고 잔존하고, 가열된 표층만의 질소가 외방확산으로 빠진다. 이 때문에, 벌크의 웨이퍼 강도를 저하시키지 않고, 게다가 디바이스 활성 영역의 질소를 제거할 수 있다.
이상과 같이 하여, 웨이퍼의 품질(Grown-in 결함의 밀도나, 벌크 영역의 BMD 밀도 등)이 소정 품질로 되도록, 쵸크랄스키법에 의해 각종 조건을 조정하여 인상한 실리콘 단결정으로부터 잘라낸 실리콘 웨이퍼, 또는, 그 실리콘 웨이퍼에 추가로 열처리를 행한 것을 피처리 실리콘 웨이퍼로 하면, 피처리 실리콘 웨이퍼를, 예를 들어 세로 방향 전체 면이 N영역에 있고, 적어도 벌크 영역에 BMD가 충분히 형성된 것으로 할 수 있다.
따라서, 이 피처리 실리콘 웨이퍼에, 표면으로부터 소정 깊이의 표층영역만을 1100℃ 이상의 온도에서 0.01msec 이상 1sec 이하의 열처리를 행함으로써, 소정 깊이의 표층영역이 무결함화되어 균일한 DZ층이 형성됨과 동시에, 웨이퍼 내부의 벌크영역에서는 게터링능력을 구비한 BMD가 충분히 형성된 실리콘 웨이퍼를 얻는 것이 가능하다. 나아가서는, 이 DZ층과 BMD층의 경계에 있어서는 BMD의 밀도가 급준하게 변화해 있기 때문에, 이 경계가 STI 저부의 근접한 위치로 되도록 상기 DZ층의 소정 깊이를 조정해 두면, STI 저부에 현저하게 거동하는 응력을 완화할 수 있고, 실리콘 웨이퍼의 변형이나 슬립의 발생을 효과적으로 방지하는 것이 가능하다.
이와 같은 표층영역에만 있어서의 열처리는, 플래쉬램프 어닐링장치 등을 사용하여 행할 수 있으나, 특별하게는 예를 들어 도 4와 같은 레이저 어닐링장치를 사용하여 행하는 것이 바람직하다.
레이저 발진원 24로부터, 예를 들어 0.3~15㎛ 파장의 레이저 23을 발진시키고, 챔버 27 내에 재치된 피처리 실리콘 웨이퍼 Ｗ의 표면에 레이저 23을 조사한다. 이때의 조사시간은 0.01msec 이상 1sec 이하의 극히 단시간이기 때문에, 열전도에 의한 피처리 실리콘 웨이퍼 Ｗ 전체의 온도 상승은 무시할 수 있다. 이와 같은 레이저 어닐링장치를 사용하여 가열하는 경우, 특별히는, 1msec 이상 1sec 이하의 시간으로 행하면 보다 바람직하고, 전술의 효과를 충분히 얻을 수 있다.
파장이 0.3㎛ 이상 0.7㎛ 미만, 보다 바람직하게는 0.3~0.5㎛의 레이저 광이면, 흡수계수가 크고, 표층에서만 흡수되기 때문에, 표층만을 효율적으로 가열할 수 있다. 보다 깊은 위치까지 DZ층이 필요한 경우는, 파장을 길게 할 수 있다.
이 경우, 깊이방향의 온도분포는 광의 흡수특성으로 결정되기 때문에, 온도분포는 표면으로부터 지수관계적으로 감소하여, 급준한 온도프로파일을 달성할 수 있기 때문에, 급준한 BMD 프로파일을 얻을 수 있다.
역으로, 파장이 0.7㎛ 이상의 경우는, 적외의 범위에서 가열이 가능하다. 나아가서는, 파장이 15㎛ 이내의 레이저 광이면, 흡수계수가 너무 작은 것도 아니고, 가열 효율이 저감하는 것을 억제할 수 있다. 동시에 침입 깊이가 너무 깊이지는 것을 억제할 수 있고, 보다 깊은 위치까지 가열되어, DZ층이 필요 이상으로 넓어져, 디바이스 활성영역의 근방으로 BMD가 형성될 수 없게 되는 것을 방지할 수 있다. 또, 이와 같이 파장이 0.7㎛ 이상인 경우, 비교적 흡수계수가 작게 되고, 보다 깊은 위치까지 가열되지만, 예를 들어 브뤼스터 각으로 입사시킴으로써, 레이저 광은 표층의 얇은 위치에서 전반사하기 때문에, 표층만을 효율적으로 가열할 수 있다. 또, 전반사한 위치보다 깊은 위치로는 광이 투입하지 않기 때문에, 보다 급준한 온도분포가 얻어지는 메리트가 있다.
나아가서는 파장이 10㎛ 정도이지만 고출력인 시판의 CO2 레이저가 이용될 수 있는 메리트가 있다.
표층의 가열하는 깊이 등에 따라서 레이저 광의 파장이나 입사각 등을 적의 결정할 수 있다.
이와 같이, 예를 들어 가열원으로서 레이저를 사용한 매엽식장치인 레이저 어닐링장치를 사용한 경우는, 레이저의 안정성과 매엽장치 특유의 면내 균일성을 달성할 수 있기 때문에, 종래의 배치식 열처리 로를 사용한 경우와 비교하여, 안정한 DZ 폭을 형성할 수 있는 이점이 있다.
이 결과, 면내 균일한 DZ층을 갖고, 높은 게터링능력과 STI 저부의 응력 완화능력을 겸비한 웨이퍼를 얻을 수 있다.
상기와 같은 표층영역의 열처리의 경우, 아르곤 또는 수소, 또는 이들의 혼합가스로 한 비산화성 분위기 중에서 행하면, 실리콘 웨이퍼 표층의 산소 석출 핵이나 Grown-in 결함을 보다 소멸하기 쉬워질 수 있다.
또, 예를 들어 질화막 형성분위기 중(예를 들어 질소나 암모니아)로 행함으로써, DZ층의 폭이 좁아지도록 조정할 수 있고, 한편, 산소분위기 중에서 행하면, DZ층의 폭을 넓힐 수 있다.
이들 분위기는, 제조하는 실리콘 웨이퍼의 소정 품질에 따라 자유롭게 적의 결정할 수 있다.
또, 이 표층영역만의 열처리를 행하거나, 피처리 실리콘 웨이퍼의 전체를 미리 예를 들어 500℃ 이상 1100℃ 미만으로 가열해 두는 것이 바람직하다. 웨이퍼를 미리 로 내에서 500℃ 내지 1100℃로 예비가열하여 플래쉬 램프나 레이저의 펄스광을 표면에 조사함으로써, 표층의 가열효율을 대폭적으로 개선할 수 있고, 예비가열이 없는 경우보다도, 효율 좋게, 게다가 보다 고온까지 가열하기 쉬워질 수 있다.
특별히는, 표층영역만의 열처리를 플래쉬 램프 어닐링장치를 사용하여 행하는 경우에 유효하다. 이는, 일순간의 섬광 조사만으로는 1100℃ 이상의 고온으로 승온하기 어려운 플래쉬 램프 어닐링장치인 경우에 있어서도, 이와 같은 예비가열에 의해 1100℃ 이상의 고온으로 용이하게 가열할 수 있도록 되기 때문이다.
또, 상술한 바와 같이, 이와 같은 예비가열 온도, 나아가서는 시간을 제어함으로써, 벌크영역에서의 BMD 밀도나 그 사이즈를 제어하는 것이 가능하게 된다. 예를 들어, 예비가열의 온도가 500~700℃이면 BMD 밀도를 크게 할 수 있고, 한편 700~1100℃이면, BMD 밀도를 작게 하여, 사이즈가 큰 BMD를 형성할 수 있다.
또, 예비가열을 행함으로써, 벌크 영역의 산소의 도너 킬러 열처리를 동시에 행할 수 있는 공정의 간소화 등을 도모할 수 있다.
이와 같은 본 발명의 실리콘 웨이퍼의 제조방법에 대하여, 종래의 방법으로는, 예를 들어 특표2001-517871호 공보에 개시된 방법에 따라, 웨이퍼의 표면과 이면으로 온도차를 형성하여 표층에 DZ층, 벌크영역에 BMD층을 형성하는 방법을 들 수 있다. 이와 같은 종래의 방법에 의한 웨이퍼의 표면으로부터의 깊이방향으로의 온도분포를 도 7에 나타낸다. 이 도로부터 명백한 바와 같이, 이 종래의 방법은 불균일한 온도분포를 달성할 수 있으나, 수 초간, 광펄스를 조사하기 때문에, 열전도의 영향에 의해, 표면으로부터 이면을 향하여 온도분포가 직선적으로 완만하게 감소하지 않을 수 없다(표면온도 T0에서부터 이면온도 T1). 즉, BMD는 깊이방향으로 완만하게 증가하게 되고, 본 발명과 같이 DZ층/BMD계면이 급준한 것이 얻어지지 않고, STI저부의 응력완화를 할 수 없다.
또, 웨이퍼의 이면을 히트 싱크와 접촉시킬 필요가 있기 때문에, 접촉부분에 손상이나 오염이 발생하기 쉽게 되고, 히트 싱크의 부재로부터의 오염을 받을 가능성이 있다.
최근에는, 디바이스의 제작에 있어서, 웨이퍼 표면뿐만 아니라, 이면도 경면으로 연마한 양면 연마웨이퍼가 채용되고 있기 때문에, 상기와 같이, 이면을 히트 싱크에 접촉시킬 경우에는, 경면상태를 크게 손상시키기 때문에 큰 문제로 된다.
또, 특표2001-517871호 공보의 종래의 방법에는, 웨이퍼 표면의 온도는 최고로 1000℃이고, 단결정 육성시의 산소 석출 핵은 어느 정도 용해할 수는 있으나, COP나 OSF 핵과 같은 Grown-in 결함은 전혀 소멸시킬 수 없다.
이 때문에, 표층영역을 DZ층으로 하려면, Grown-in 결함이 없는 단결정을 사용할 필요가 있고, 결정 코스트의 증대를 초래한다는 문제점이나, Grown-in산소 석출 핵의 사이즈를 작게 할 필요로부터 저산소 웨이퍼를 사용하는 등의 제약이 있었다.
한편, 본 발명의 제조방법에는, 종래의 방법과는 달리, 히트 싱크와의 접촉없이 1100℃ 이상으로, 또 급준한 온도 프로파일을 형성할 수 있기 때문에, Grown-in 결함이나 산소 석출물을 보다 용해하기 쉽고, 또 급준한 BMD 프로파일을 형성할 수 있다. 따라서, 피처리 실리콘 웨이퍼가 표면 및 이면의 양면을 연마가공한 경우에 있어서도, 이 열처리에서 특히 그 이면의 연마상태에 영향을 받지 않고, 최근의 수요에 대응한 실리콘 웨이퍼를 제공하는 것이 가능하다.
또, 산소 외방확산을 이용하여 표층의 산소농도를 저하시켜 고용한 이하의 산소농도로 하여 산소 석출 핵이나 Grown-in 결함을 소멸시키는 전술한 종래의 방법으로는, DZ층의 폭이나 BMD 프로파일은, 웨이퍼 내의 산소농도 불균형의 영향이나, 배치식 열처리 로를 사용하기 때문에 열처리 로 내의 온도 불균형의 영향을 받게 되기 때문에, 이들을 균일한 것으로 하는 것이 곤란하였다.
그러나, 본 발명에서는, 표층영역만을 고온으로 함으로써, 산소를 고용한 이하로 하여 결함을 용해시키기 때문에, 용해는 온도 프로파일로만 결정되고, 산소농도 불균형의 영향을 받지 않고 면내 또는 웨이퍼 간에서 균일한 DZ층을 형성할 수 있다. 또, 이와 같은 방법이기 때문에, DZ층내의 산소농도의 저하가 없고, 전체에 걸쳐 균일한 산소농도 분포를 갖는 DZ층을 얻을 수 있다. 따라서, 종래의 방법과는 달리, DZ층 내의 기계적 강도가 저하하는 것을 억제할 수 있다.
이상과 같이, 본 발명의 실리콘 웨이퍼의 제조방법에 의해, 종래의 방법으로는 얻을 수 없었던 실리콘 웨이퍼, 즉, 표층에 DZ층, 벌크영역에 게터링능력을 갖는 BMD층을 가지고, 또 이 DZ층/BMD층의 계면의 BMD 프로파일이 급준한 실리콘 웨이퍼를 얻을 수 있다. 이 때문에, 최근과 같이 소자분리를 위해서 STI를 사용하는 방법에 있어서도, 상기 급준한 BMD 프로파일 때문에 STI저부의 응력을 충분히 완화할 수 있고, 실리콘 웨이퍼의 변형이나 슬립을 효과적으로 방지할 수 있다.
[도 1] 본 발명의 실리콘 웨이퍼의 제조방법의 순서의 일례를 나타내는 플로우챠트이다.
[도 2] 본 발명의 실리콘 웨이퍼의 제조방법에 사용할 수 있는 단결정 인상장치의 일례를 나타내는 개략도이다.
[도 3] 본 발명의 실리콘 웨이퍼의 제조방법에 사용할 수 있는 RTA장치의 일례를 나타내는 개략도이다.
[도 4] 본 발명의 실리콘 웨이퍼의 제조방법에 사용할 수 있는 레이저 어닐링장치의 일례를 나타내는 개략도이다.
[도 5] 인상속도에 대한 결정결함의 변화의 태양을 설명하는 설명도이다.
[도 6] TI를 형성한 실리콘 웨이퍼를 나타내는 개략도이다.
[도 7] 히트 싱크를 사용한 종래의 실리콘 제조방법에서의 실리콘 웨이퍼의 온도 프로파일을 설명하는 설명도이다.
[도 8] 실시예 1과 비교예 1에서의 TDDB의 측정결과이다. (a) 비교예 1, (ｂ) 실시예 1.
[도 9] 실시예 2와 비교예 3에서의 실리콘 웨이퍼의 깊이와 산소 농도분포와의 관계를 나타내는 측정결과이다.
[도 10] 실시예 2와 비교예 3에서의 실리콘 웨이퍼의 깊이와 BMD 밀도분포와의 관계를 나타내는 측정결과이다.
[부호의 설명]
1-단결정인상장치, 2-인상실, 3-도가니, 4-히터,
5-도가니 유지축, 6-종결정, 7-시드 쵸크,
8-와이어, 9-단열재, 10-실리콘 단결정, 11-실리콘 융액,
12-급속가열·급속냉각장치, 13, 27-챔버,
14-가열램프, 15-오토셔터, 16-석영트레이,
17-3점 지지부, 18-버퍼, 19-파일로메터,
20-가스 배기구, 21, 30-실리콘 웨이퍼,
22-레이저 어닐링장치, 23-레이저, 24-레이저 발진원,
25-렌즈, 26-미러, 28-창, 29-재치대,
31-얕은 홈, 32-SiO2 , 33-STI, 34-N-채널 MOS트랜지스터,
35-P-채널 MOS트랜지스터, Ｗ-피처리 실리콘 웨이퍼.
이하, 본 발명을 실시예 에 의해 더욱 상세하게 설명하지만, 본 발명은 이로 한정되지 않는다.
(실시예 1·비교예 1)
특개평11-79889호 공보에 개시되어 있는 방법에 의해, 직경이 210mm정도로 되도록 제어하면서, 인상속도를 0.7mm/min에서 0.5mm/min까지 연속적으로 변화시킨 실리콘 단결정 잉곳의 육성을 행하였다.
이 경우 인상축에 평행한 단면의 결함 분포는 도 5와 같이 되었다.
동일한 핫 존(로 내 구조)이 CZ 로를 사용하여, 인상속도가 0.570mm/min(도 5의 B-B의 위치)로 되도록 제어하면서 Si단결정 잉곳을 인상, 가로방향으로 잘라내어 웨이퍼를 준비하였다. 즉, 이 웨이퍼의 결함분포는 웨이퍼 중심부에 Nv영역이 있고, 그 외주부에 Ni영역으로 되는 웨이퍼(이하, NvNi 혼재 웨이퍼라 한다)이다.
산소농도는 대략 12ppma(JEITA) 이다.
이와 같이 얻어진 NvNi 혼재 웨이퍼를 준비하고, 시판의 급속가열·급속냉각 장치(RTA장치)(Steag사제 AST-2800)를 사용하여 NH3 유량 0.5l/min과 Ar 유량 4l/min의 혼합 분위기 중에서 50℃/sec의 승온속도로 실온에서 1200℃까지 급속승온하고, 10초간 유지 후, 50℃/sec의 강온속도로 급속으로 냉각하였다.
그 후, 한편은 그대로 하고(비교예 1), 타방은, 본 발명의 실리콘 웨이퍼의 제조방법와 같이, 0.8㎛ 파장의 레이저 광을 10msec 조사하고, 표층영역만을 1350℃로 가열하였다(실시예 1).
이 비교예 1과 실시예 1의 실리콘 웨이퍼 각각에, 두께 25nm의 게이트 산화막을 형성 후, 산화막 내압을 측정하였다.
도 8(a)는, 비교예 1의 실리콘 웨이퍼, 즉, NvNi혼합 웨이퍼를 RTP처리만 한 웨이퍼의 TDDB 측정결과이다. 상기 웨이퍼의 Nv영역은 웨이퍼 중심으로부터 반경 70mm의 동심원 내의 범위에 있고, 그 외측에는 Ni 영역이 존재하고 있다. TDDB 저하는 웨이퍼 중심으로부터 30-40mm의 동심원 내에 발생하고, TDDB는 Nv영역의 중심부가 저하하여 있음을 알 수 있다. 이와 같이, 피처리 실리콘 웨이퍼로서 지름방향 전체 면이 N영역의 것을 준비함으로써도, Va가 주입되는 RTP 처리에 의해, BMD나 공공형 결함이 형성되어 버리고, TDDB의 저하가 발생해 버린 것으로 생각된다.
한편, 도 8(ｂ)는, 실시예 1의 실리콘 웨이퍼, 즉, RTP 처리 후에 레이저어닐링를 행한 웨이퍼의 TDDB 측정결과이다. Nv 영역의 TDDB가 회복되고, 본 발명의 제조방법에 의해, 레이저 어닐링에 의한 열처리를 행하고, 표면의 BMD 또는 공공형 결함이 용해함으로써, 표층이 무결함으로 된 것을 알 수 있다.
(실시예 2·비교예 2, 3)
특개평11-79889호 공보에 개시되어 있는 방법에 의해 실리콘 단결정을 육성할 경우에 질소농도가 5×1013/㎥이고 또, 전체 면이 N영역으로 되는V/G를 선정하여, 동일한 핫 존의 CZ 로를 사용하여, 선정한 V/G로 되도록 인상속도를 제어하면서 Si단결정 잉곳을 인상, 세로방향으로 잘라내어 웨이퍼를 준비하였다(비교예 2).
이 웨이퍼의 결함분포는 웨이퍼 전체 면이 N영역이고, 산소농도가 대략 12ppma(JEITA)이다.
비교예 2와 동일하게 하여 준비한 웨이퍼를, Ar 분위기 중, 700℃로 열처리 로에 투입하고, 1000℃까지는 승온속도를 5℃/min로 하고, 1000~1200℃는 3℃/min 의 승온속도로 하여, 1200℃에서 1시간 유지 후에 700℃까지 강온시킨 후, 로로부터 웨이퍼를 꺼내었다(비교예 3).
또, 비교예 2와 동일하게 하여 준비한 웨이퍼를, 본 발명과 같이, 0.8㎛ 파장의 레이저 광을 10msec 조사하고, 표층영역만 1350℃로 가열처리하였다(실시예 2).
비교예 3과 실시예 2의 웨이퍼에 대하여, 산소의 깊이방향 분포를 SIMS로 측정(도 9)하였다.
도 9로부터 명백한 바와 같이, Ar 분위기 중에서 고온열처리한 비교예 3의 웨이퍼의 산소프로파일은 전형적인 외방확산의 프로파일이고, 표면으로부터 30㎛ 정도까지 산소농도의 저하가 발견된다.
또 Ar 어닐링 처리를 행하는 경우의 웨이퍼의 주입 위치가 종형 로의 Top 측인지 Bottom측인지의 차이에 따라, 산소프로파일은 다소 달라짐을 알 수 있다. 이는, 종형로의 Top측과 Bottom측에서의 온도 불균일이 생긴 것이 원인인 것으로 생각된다.
웨이퍼의 강도는 산소농도가 높아질수록 증대하는 것이 알려져 있고, 표층의 산소농도의 저하는, 즉, 강도의 저하를 의미하고, 열처리 로의 온도불균일성의 영향을 받아 표층의 웨이퍼 강도가 다소 변화하게 되는 것을 의미한다.
이와 같이, 종래의 방법으로는, DZ층에서의 산소농도가 저하하여 강도가 낮아지게 되고, 웨이퍼 간에 있어서도 산소농도의 프로파일에 차이가 생기게 되어, 균일한 품질의 실리콘 웨이퍼를 제조하는 것은 곤란하다.
다른 한편으로, 본 발명과 같이 하여 레이저 어닐링을 행한 실시예 2의 경우는, 도 9로부터 알 수 있는 바와 같이 표면으로부터 거의 일정한 산소농도 분포를 하고 있고, 강도 면에서도 이상적이다. 비교예 3과 같은 웨이퍼 간의 차도 생기지 않는다.
다음으로, 비교예 2, 3 및 실시예 2의 웨이퍼의 TDDB를 측정한 결과, γ 모드의 우량품의 비율은 각각 84％, 99％, 100％이었다.
이들 웨이퍼는 N2 도프하고, N 영역으로 되는 실리콘 단결정 잉곳으로부터 제조한 것이고, COP나 OSF라는 Grown-in 결함은 존재하지 않을 것이다.
실제로 레이저 산란방식의 이물 검사 장치로 평가하여도 COP는 검출되지 않고, 또 산화 후에 선택 에칭한 결과로부터 OSF는 검출되지 않았다.
이들로부터 비교예 2의 웨이퍼 즉, N2도프만 한 웨이퍼에 있어서는 N2 도프함으로써 산소석출이 촉진된 결과, 표면에 Grown-in의 산소 석출 핵이 출현하여, TDDB를 저하시킨 것으로 생각된다.
그리고, 이 산소 석출물이 Ar 어닐링(비교예 3)이나 레이저 어닐링(실시예 2)에 의해 용해 또는 소멸함으로써 TDDB가 회복한 것으로 생각된다.
도 10에, 비교예 3과 실시예 2의 웨이퍼의 깊이방향의 BMD분포를 나타낸다. 이는, 비교예 3과 실시예 2의 웨이퍼를 N2 분위기 중에서, 800℃에서 4시간 열처리를 행한 후, 동일 열처리 로 내에서 1000℃까지 10℃/min의 승온속도로 승온시킨 후, 1000℃ 16시간의 열처리를 행한 후, 700℃까지 강온한 후 웨이퍼를 꺼내고, 그 후, 약 22° 각도의 지그(jig, 冶具)에 붙여 경사 연마를 행한다. 그 후 선택 에칭을 행하고, 현미경을 사용하여 BMD의 깊이방향 분포를 측정한 결과이다.
비교예 3의 경우는, 산소의 외방확산 프로파일과 동일하게, 표면으로부터 12㎛ 정도까지의 사이는 서서히 증가하고, 벌크에서 1×109개/㎥ 정도의 BMD가 형성되어 있다.
이에 대하여, 실시예 2의 경우는 깊이 8㎛ 근처에서 BMD는 급준하게 일어나게 되고, 벌크의 BMD 밀도도 1×1010개/㎥ 이상으로 비교예 3보다도 1자리수 많이 발생한다.
사용한 웨이퍼의 산소농도는 동일한 경우, BMD가 산소 석출물이기 때문에 BMD가 1빔 많다라고 하는 것은 BMD 사이즈가 작아지는 것을 의미한다.
이것으로부터, 산소의 외방확산에 의해 산소를 고용한 이하로 내려 결함을 용해시키는 종래의 방법에 비하여, 레이저 조사에 의해 표층만을 고온으로 하여 용해시키는 본 방법은 급준하게 작은 사이즈의 BMD를 고밀도로 형성할 수 있다는 이점이 있다.
원리적으로 고려하여도, 종래의 방법이 웨이퍼의 산소농도의 불균형이나 잉곳의 부위에 의한 결정의 열 이력의 차이를 원인으로 하는 Grown-in 결함이나 산소 석출 핵 사이즈의 차이나, 열처리 로에 의한 온도 불균형의 영향을 받아, BMD 프로파일이나 DZ층의 폭이 변화하게 됨에 대하여, 본 발명은 산소농도나 결정의 열이력의 차가 다소 생겨도 충분히 결함이나 산소 석출물을 용해할 수 있도록 마진을 마 련하여, 전술한 범위 내에서 높은 가열온도 또는 가열시간을 길게 해 두면, 이들의 영향을 받지 않고, 정밀도/재현성 좋은 BMD 프로파일이나 DZ층의 폭을 제어하는 것이 가능함을 알 수 있다.
(실시예 3)
비교예 2와 동일하게 하여 준비한 웨이퍼를, 본 발명과 같이, 0.488㎛ 파장의 레이저 광을 10msec 조사하고, 표층영역만 1350℃로 가열처리하였다. 이 후, TDDB를 측정하고, 또, 웨이퍼의 깊이방향의 산소농도 분포 및 BMD 분포를 측정하였다.
그 결과, TDDB의 측정에서는 γ 모드의 양호한 제품 비율은 100％이고, 표층에 균일한 DZ층을 얻을 수 있었다. 또, 도 9, 도 10으로 나타낸 바와 같은 산소농도 및 BMD 프로파일을 얻을 수 있었다. 즉, DZ층 전체에 걸쳐 균일한 산소농도 분포를 갖고 충분한 강도를 가지고, 또, 웨이퍼 내부에는 급준한 BMD 프로파일을 갖는 웨이퍼를 얻을 수 있었다.
(실시예 4)
비교예 2와 동일하게 하여 준비한 웨이퍼를, 본 발명과 같이, 10.6㎛ 파장의 레이저 광을 10msec 조사하고, 표층영역만 1350℃로 가열처리하였다. 이 후, TDDB를 측정하고, 또, 웨이퍼의 깊이 방향의 산소농도 분포 및 BMD 분포를 측정하였다.
그 결과, TDDB의 측정으로는 γ 모드의 양호한 제품 비율은 100％이고, 표층에 균일한 DZ층을 가질 수 있었다. 또, 도 9, 도 10에 나타낸 바와 같은 산소농도 및 BMD의 프로파일을 얻을 수 있었다. 즉, DZ층 전체에 걸쳐 균일한 산소농도분포 를 가지고 충분한 강도를 가지며, 또, 웨이퍼 내부에는 급준한 BMD 프로파일을 갖는 웨이퍼를 얻는 것을 알 수 있었다.
또, 본 발명은, 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는, 예시이고, 본 발명의 특허청구의 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용 효과를 나타내는 것은, 모두 본 발명의 기술적 범위에 포함된다.

Claims (29)

  1. 표층에 무결함영역을 갖는 실리콘 웨이퍼의 제조방법에 있어서, 적어도, 파장이 0.7~15㎛의 레이저 광을 피처리 실리콘 웨이퍼에 브뤼스터 각으로 조사하는 것에 의해, 상기 피처리 실리콘 웨이퍼의 표면으로부터 소정 깊이의 표층영역만을 1100℃ 이상의 온도에서 0.01msec 이상 1sec 이하의 열처리를 행하여 표층을 무결함화하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  2. 제 1항에 있어서, 상기 열처리를 행할 경우에, 상기 피처리 실리콘 웨이퍼의 전체를 미리 500℃ 이상 1100℃ 미만으로 가열하여 두는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 제 1항에 있어서, 상기 열처리를, 아르곤 또는 수소 또는 이들의 혼합 가스의 비산화성 분위기 중에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  10. 제 2항에 있어서, 상기 열처리를, 아르곤 또는 수소 또는 이들의 혼합 가스의 비산화성 분위기 중에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  11. 제 1항에 있어서, 상기 열처리를, 질소 또는 암모니아의 질화 막 형성 분위기 중에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  12. 제 2항에 있어서, 상기 열처리를, 질소 또는 암모니아의 질화 막 형성 분위기 중에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  13. 제 1항에 있어서, 상기 열처리를, 산소 분위기 중에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  14. 제 2항에 있어서, 상기 열처리를, 산소 분위기 중에서 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  15. 제 1항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 산소 농도가 7ppma 이상 20ppma 이하의 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  16. 제 14항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 산소 농도가 7ppma 이상 20ppma 이하의 실리콘 단결정 잉곳으로부터 잘라낸 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  17. 제 1항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 질소농도가 1×1011~1×1015atoms/㎥의 실리콘 단결정 잉곳으로부터 잘라낸 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  18. 제 16항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 질소농도가 1×1011~1×1015atoms/㎥의 실리콘 단결정 잉곳으로부터 잘라낸 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  19. 제 1항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 탄소 농도가 1×1016~1×1017atoms/㎥의 실리콘 단결정 잉곳으로부터 잘라낸 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  20. 제 18항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 탄소 농도가 1×1016~1×1017atoms/㎥의 실리콘 단결정 잉곳으로부터 잘라낸 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  21. 제 1항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 반경방향 전체 면이 N 영역의 실리콘 단결정 잉곳으로부터 잘라낸 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  22. 제 20항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 반경방향 전체 면이 N 영역의 실리콘 단결정 잉곳으로부터 잘라낸 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  23. 제 1항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내고, 적어도, 400-900℃에서 30분 이상 4시간 이내의 열처리를 행한 것으로, 그 열처리를 행한 피처리 실리콘 웨이퍼에 상기 표층영역만의 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  24. 제 22항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내고, 적어도, 400-900℃에서 30분 이상 4시간 이내의 열처리를 행한 것으로, 그 열처리를 행한 피처리 실리콘 웨이퍼에 상기 표층영역만의 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  25. 제 1항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내고, 적어도, 급속 가열·급속 냉각 장치를 사용하여, 비산화성 분위기 중에서 5℃/sec 이상의 승온 속도로 1100-1300℃까지 급속 가열하고, 1-60sec 유지 후, 5℃/sec 이상의 강온 속도로 급속 냉각하는 RTP 처리를 행한 것으로, 그 RTP 처리를 행한 피처리 실리콘 웨이퍼에 상기 표층영역만의 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  26. 제 22항에 있어서, 상기 피처리 실리콘 웨이퍼를, 쵸크랄스키법에 의해 육성된 실리콘 단결정 잉곳으로부터 잘라내고, 적어도, 급속 가열·급속 냉각 장치를 사용하여, 비산화성 분위기 중에서 5℃/sec 이상의 승온 속도로 1100-1300℃까지 급속 가열하고, 1-60sec유지 후, 5℃/sec 이상의 강온 속도로 급속 냉각하는 RTP 처리를 행한 것으로, 그 RTP 처리를 행한 피처리 실리콘 웨이퍼에 상기 표층영역만의 열처리를 행하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  27. 제 1항에 있어서, 상기 피처리 실리콘 웨이퍼를, 표면을 연마가공한 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  28. 제 26항에 있어서, 상기 피처리 실리콘 웨이퍼를, 표면을 연마가공한 것으로 하는 것을 특징으로 하는 실리콘 웨이퍼의 제조방법.
  29. 제 1항, 제 2항 및 제 9항 내지 제 28항 중 어느 한 항에 기재된 실리콘 웨이퍼의 제조방법으로 제조된 실리콘 웨이퍼.
KR1020087030285A 2006-06-20 2007-05-17 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼 KR101340003B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2006169568 2006-06-20
JPJP-P-2006-169568 2006-06-20
JP2006341876A JP5239155B2 (ja) 2006-06-20 2006-12-19 シリコンウエーハの製造方法
JPJP-P-2006-341876 2006-12-19
PCT/JP2007/060103 WO2007148490A1 (ja) 2006-06-20 2007-05-17 シリコンウエーハの製造方法およびこれにより製造されたシリコンウエーハ

Publications (2)

Publication Number Publication Date
KR20090029205A KR20090029205A (ko) 2009-03-20
KR101340003B1 true KR101340003B1 (ko) 2013-12-11

Family

ID=38833233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087030285A KR101340003B1 (ko) 2006-06-20 2007-05-17 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼

Country Status (5)

Country Link
US (1) US8377202B2 (ko)
EP (1) EP2031647B1 (ko)
JP (1) JP5239155B2 (ko)
KR (1) KR101340003B1 (ko)
WO (1) WO2007148490A1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006034786B4 (de) 2006-07-27 2011-01-20 Siltronic Ag Monokristalline Halbleiterscheibe mit defektreduzierten Bereichen und Verfahren zur Ausheilung GOI-relevanter Defekte in einer monokristallinen Halbleiterscheibe
US20080292523A1 (en) * 2007-05-23 2008-11-27 Sumco Corporation Silicon single crystal wafer and the production method
JP5217245B2 (ja) * 2007-05-23 2013-06-19 株式会社Ｓｕｍｃｏ シリコン単結晶ウェーハ及びその製造方法
JP5572091B2 (ja) * 2008-08-08 2014-08-13 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハの製造方法
WO2010083995A2 (en) * 2009-01-21 2010-07-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V Method of enhancing the strength of semiconductor wafers or chips
JP5504667B2 (ja) * 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
KR101389058B1 (ko) 2009-03-25 2014-04-28 가부시키가이샤 사무코 실리콘 웨이퍼 및 그 제조방법
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5504664B2 (ja) * 2009-03-25 2014-05-28 株式会社Ｓｕｍｃｏ シリコンエピタキシャルウェーハおよびその製造方法
JP5578172B2 (ja) * 2009-04-13 2014-08-27 信越半導体株式会社 アニールウエーハの製造方法およびデバイスの製造方法
US20110061810A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
US20110061812A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP5550180B2 (ja) * 2010-06-30 2014-07-16 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
DE102010034002B4 (de) * 2010-08-11 2013-02-21 Siltronic Ag Siliciumscheibe und Verfahren zu deren Herstellung
JP5530856B2 (ja) * 2010-08-18 2014-06-25 信越半導体株式会社 ウエーハの熱処理方法及びシリコンウエーハの製造方法並びに熱処理装置
JP5880819B2 (ja) * 2011-10-14 2016-03-09 株式会社デンソー 半導体装置の製造方法
KR101238840B1 (ko) * 2011-11-11 2013-03-04 주식회사 엘지실트론 웨이퍼의 결함 검출 방법
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
CN103194802B (zh) * 2012-01-05 2016-12-14 昆山中辰矽晶有限公司 晶棒表面之调质方法及其晶棒
US9945048B2 (en) * 2012-06-15 2018-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
JP6020311B2 (ja) * 2013-04-02 2016-11-02 信越半導体株式会社 半導体ウェーハの製造方法及び半導体インゴットの切断位置決定システム
US20150132931A1 (en) * 2013-07-01 2015-05-14 Solexel, Inc. High-throughput thermal processing methods for producing high-efficiency crystalline silicon solar cells
US20150187597A1 (en) * 2013-12-31 2015-07-02 Texas Instruments Incorporated Method to improve slip resistance of silicon wafers
KR101822479B1 (ko) * 2014-01-14 2018-01-26 가부시키가이샤 사무코 실리콘 웨이퍼의 제조 방법
JP5811218B2 (ja) * 2014-03-18 2015-11-11 株式会社Sumco シリコンエピタキシャルウェーハの製造方法
JP5660237B2 (ja) * 2014-03-18 2015-01-28 株式会社Sumco シリコンウェーハの製造方法
DE102014107161B4 (de) * 2014-05-21 2019-10-31 Infineon Technologies Ag Verfahren zur Herstellung eines IGBTs und IGBT
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6044660B2 (ja) * 2015-02-19 2016-12-14 信越半導体株式会社 シリコンウェーハの製造方法
CN107154353B (zh) * 2016-03-03 2020-01-24 上海新昇半导体科技有限公司 晶圆热处理的方法
JP6810591B2 (ja) * 2016-12-12 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス シリコン基板の熱処理方法
JP7011980B2 (ja) * 2018-06-20 2022-01-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
US20220190195A1 (en) * 2020-12-16 2022-06-16 United States Of America As Represented By The Secretary Of The Navy Laser Removal of Defects in a Dielectric for Modulating an Adjoining Atomically Two-Dimensional Material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH05275431A (ja) * 1992-03-25 1993-10-22 Mitsubishi Materials Corp シリコンウェーハのｉｇ熱処理方法
JP2000053497A (ja) * 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
KR20030014609A (ko) * 2001-08-10 2003-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
KR20030043387A (ko) * 2001-11-28 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 제조 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
JPS59124136A (ja) * 1982-12-28 1984-07-18 Toshiba Corp 半導体ウエハの処理方法
JPH09162278A (ja) 1995-12-04 1997-06-20 Toshiba Corp 半導体装置およびその製造方法
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
JP3449729B2 (ja) 1997-04-09 2003-09-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハを製造する方法
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5882989A (en) 1997-09-22 1999-03-16 Memc Electronic Materials, Inc. Process for the preparation of silicon wafers having a controlled distribution of oxygen precipitate nucleation centers
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
JP3536203B2 (ja) * 1999-06-09 2004-06-07 東芝セラミックス株式会社 ウェーハの結晶欠陥測定方法及び装置
KR100378184B1 (ko) 1999-11-13 2003-03-29 삼성전자주식회사 제어된 결함 분포를 갖는 실리콘 웨이퍼, 그의 제조공정및 단결정 실리콘 잉곳의 제조를 위한 초크랄스키 풀러
JP2002043318A (ja) 2000-07-28 2002-02-08 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハの製造方法
JP4106862B2 (ja) 2000-10-25 2008-06-25 信越半導体株式会社 シリコンウェーハの製造方法
WO2002086960A1 (en) * 2001-04-20 2002-10-31 Memc Electronic Materials, Inc. Method for the preparation of a silicon wafer having stabilized oxygen precipitates
JP4646440B2 (ja) 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
US6747245B2 (en) * 2002-11-06 2004-06-08 Ultratech Stepper, Inc. Laser scanning apparatus and methods for thermal processing
US20060024442A1 (en) * 2003-05-19 2006-02-02 Ovshinsky Stanford R Deposition methods for the formation of polycrystalline materials on mobile substrates
JP4183093B2 (ja) 2005-09-12 2008-11-19 コバレントマテリアル株式会社 シリコンウエハの製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57136334A (en) * 1981-02-18 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPH05275431A (ja) * 1992-03-25 1993-10-22 Mitsubishi Materials Corp シリコンウェーハのｉｇ熱処理方法
JP2000053497A (ja) * 1998-06-04 2000-02-22 Shin Etsu Handotai Co Ltd 窒素ド―プした低欠陥シリコン単結晶ウエ―ハおよびその製造方法
KR20030014609A (ko) * 2001-08-10 2003-02-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
KR20030043387A (ko) * 2001-11-28 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 제조 방법

Also Published As

Publication number Publication date
US20090242843A1 (en) 2009-10-01
WO2007148490A1 (ja) 2007-12-27
EP2031647A1 (en) 2009-03-04
KR20090029205A (ko) 2009-03-20
JP2008028355A (ja) 2008-02-07
EP2031647B1 (en) 2016-12-28
US8377202B2 (en) 2013-02-19
JP5239155B2 (ja) 2013-07-17
EP2031647A4 (en) 2009-07-29

Similar Documents

Publication Publication Date Title
KR101340003B1 (ko) 실리콘 웨이퍼의 제조방법 및 이에 의해 제조된 실리콘 웨이퍼
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
KR100581305B1 (ko) 저결함 밀도 단결정 실리콘으로부터의 ｓｏｉ 구조체
JP4183093B2 (ja) シリコンウエハの製造方法
KR102317547B1 (ko) 실리콘 웨이퍼의 제조방법
TWI398927B (zh) 矽晶圓及其製造方法
KR100851127B1 (ko) 실리콘웨이퍼의 제조방법 및 실리콘웨이퍼
KR101822479B1 (ko) 실리콘 웨이퍼의 제조 방법
KR20090116748A (ko) 실리콘 단결정 웨이퍼의 제조방법
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
KR19990077706A (ko) 실리콘 단결정 웨이퍼의 제조방법 및 실리콘 단결정 웨이퍼
JP2009170656A (ja) 単結晶シリコンウェーハおよびその製造方法
TWI553172B (zh) 由矽構成的半導體晶圓和其製造方法
JP2003297839A (ja) シリコンウエーハの熱処理方法
KR102478531B1 (ko) 실리콘 웨이퍼 및 그의 제조 방법
JP4432317B2 (ja) シリコンウエーハの熱処理方法
US6538285B2 (en) Silicon wafer
US8999864B2 (en) Silicon wafer and method for heat-treating silicon wafer
JP3903655B2 (ja) シリコンウェーハのｉｇ処理法
JP4385539B2 (ja) シリコン単結晶ウェーハの熱処理方法
JP2021008386A (ja) 炭素ドープシリコン単結晶ウェーハ及びその製造方法
KR101851604B1 (ko) 웨이퍼 및 그 제조방법
JP2003077925A (ja) シリコンウェーハの製造方法及びシリコンウェーハ
JP2004356456A (ja) 酸素注入シリコンウェーハ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181119

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191118

Year of fee payment: 7